JP6467880B2 - ビアを有する回路及び関連方法 - Google Patents
ビアを有する回路及び関連方法 Download PDFInfo
- Publication number
- JP6467880B2 JP6467880B2 JP2014229640A JP2014229640A JP6467880B2 JP 6467880 B2 JP6467880 B2 JP 6467880B2 JP 2014229640 A JP2014229640 A JP 2014229640A JP 2014229640 A JP2014229640 A JP 2014229640A JP 6467880 B2 JP6467880 B2 JP 6467880B2
- Authority
- JP
- Japan
- Prior art keywords
- ground plane
- signal path
- signal
- path
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 29
- 230000015556 catabolic process Effects 0.000 claims description 21
- 238000006731 degradation reaction Methods 0.000 claims description 21
- 238000013459 approach Methods 0.000 claims description 19
- 230000008878 coupling Effects 0.000 description 37
- 238000010168 coupling process Methods 0.000 description 37
- 238000005859 coupling reaction Methods 0.000 description 37
- 239000004020 conductor Substances 0.000 description 17
- 230000005684 electric field Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
Description
(付記1) 電気信号劣化を抑制するように構成された回路であって、
電気信号の順方向電流を搬送するように構成された信号経路と、
前記信号経路を含む第1のレイヤと、
前記信号経路を含む第2のレイヤと、
信号経路ビア位置を有し、前記第1のレイヤの前記信号経路を前記第2のレイヤの前記信号経路と接続するように構成された経路ビアと、
前記第1のレイヤに関連付けられ、前記電気信号の戻り電流を搬送するように構成されたグランドプレーンであり、該グランドプレーンは、前記信号経路ビア位置に対応するグランドプレーン位置を有し、該グランドプレーンは、前記グランドプレーンの第1の側で前記グランドプレーン位置から遠ざかる方向に延在した非対称な切り抜き部分を含み、前記グランドプレーンの前記第1の側は、前記経路ビアが前記第1のレイヤの前記信号経路と接触している前記第1のレイヤの側に対応する前記グランドプレーンの第2の側の反対側である、グランドプレーンと、
を有する回路。
(付記2) 前記信号経路は、前記信号経路ビア位置に近付くにつれて前記第1のレイヤ上で幅が広くなる幅広部を含む、付記1に記載の回路。
(付記3) 前記信号経路の幅を広くすることは、前記信号経路の特性インピーダンスが、前記幅広部において、幅が広くされていない部分においてと略同じであるようにされる、付記2に記載の回路。
(付記4) 前記非対称な切り抜き部分は、前記経路ビアに付随する非対称なアンチパッドであり、前記非対称なアンチパッドは、前記グランドプレーンの前記第1の側において前記グランドプレーンの前記第2の側においてより大きいように構成されている、付記1に記載の回路。
(付記5) 前記非対称な切り抜き部分は、前記グランドプレーンの前記第2の側で前記グランドプレーン位置から遠ざかる方向に延在し、且つ前記グランドプレーンの前記第2の側上の終端位置で終わっており、前記非対称な切り抜き部分は、前記グランドプレーン位置において、前記終端位置においてより幅広である、付記1に記載の回路。
(付記6) 前記非対称な切り抜き部分は、前記非対称な切り抜き部分が前記グランドプレーン位置において前記終端位置においてより幅広であるように、前記グランドプレーンの前記第2の側で先細り形状にされている、付記5に記載の回路。
(付記7) 前記信号経路は、前記非対称な切り抜き部分の前記先細り形状に対応するように前記第1のレイヤ上で幅を広げられている、付記6に記載の回路。
(付記8) 前記グランドプレーンは第1のグランドプレーンであり、当該回路は更に、
第2のグランドプレーンと、
前記第1のグランドプレーンの前記第2の側に結合されたグランドビアであり、該グランドビアは、前記信号経路が前記経路ビアと接触するところである前記信号経路のコーナーの内側に位置するようにされ、該グランドビアは、前記戻り電流が前記第1のグランドプレーンと前記第2のグランドプレーンとの間で該グランドビアを通るよう、前記第1のグランドプレーンを前記第2のグランドプレーンと接続するように構成されている、グランドビアと
を有する、付記1に記載の回路。
(付記9) 前記電気信号は、第1の信号と第2の信号とを含む差動信号であり、前記信号経路は、前記第1の信号を搬送するように構成された第1の信号経路と、前記第2の信号を搬送するように構成された第2の信号経路とを含む差動信号経路であり、前記第1の信号経路と前記第2の信号経路とが近付いて逸れるように構成されている、付記1に記載の回路。
(付記10) 前記第1の信号経路と前記第2の信号経路との少なくとも一方は、前記第1の信号経路と前記第2の信号経路とが近付くとき幅狭になるように構成されている、付記9に記載の回路。
(付記11) 電気信号劣化を抑制する方法であって、
電気信号の順方向電流を搬送するように構成された信号経路を含む第1のレイヤを形成することと、
前記信号経路を含む第2のレイヤを形成することと、
信号経路ビア位置を有し且つ前記第1のレイヤの前記信号経路を前記第2のレイヤの前記信号経路と接続するように構成された経路ビア、を形成することと、
前記第1のレイヤに関連付けられ且つ前記電気信号の戻り電流を搬送するように構成されたグランドプレーンを形成することであり、前記グランドプレーンは、前記信号経路ビア位置に対応するグランドプレーン位置を有する、形成することと、
前記グランドプレーンに付随する非対称な切り抜き部分を形成することであり、前記非対称な切り抜き部分が、前記グランドプレーンの第1の側で前記グランドプレーン位置から遠ざかる方向に延在するように形成され、前記グランドプレーンの前記第1の側は、前記経路ビアが前記第1のレイヤの前記信号経路と接触する前記第1のレイヤの側に対応する前記グランドプレーンの第2の側の反対側である、形成することと、
を有する方法。
(付記12) 前記信号経路ビア位置に近付くにつれて前記第1のレイヤ上で幅が広くなる幅広部を前記信号経路が含むように、前記信号経路を形成すること、を更に有する付記11に記載の方法。
(付記13) 前記信号経路の特性インピーダンスが、前記幅広部において、幅が広くされていない部分においてと略同じであるように、前記信号経路の幅を広くすることが行われるよう、前記信号経路を形成すること、を更に有する付記12に記載の方法。
(付記14) 当該方法は更に、前記非対称な切り抜き部分を、前記経路ビアに付随する非対称なアンチパッドとして構成することを有し、前記非対称なアンチパッドは、前記グランドプレーンの前記第1の側において前記グランドプレーンの前記第2の側においてより大きくなるように構成される、付記11に記載の方法。
(付記15) 当該方法は更に、前記非対称な切り抜き部分が前記グランドプレーンの前記第2の側で前記グランドプレーン位置から遠ざかる方向に延在し、且つ前記グランドプレーンの前記第2の側上の終端位置で終わるように、前記非対称な切り抜き部分を構成することを有し、前記非対称な切り抜き部分は、前記グランドプレーン位置において、前記終端位置においてより幅広にされる、付記11に記載の方法。
(付記16) 前記非対称な切り抜き部分が前記グランドプレーン位置において前記終端位置においてより幅広であるように、前記非対称な切り抜き部分が前記グランドプレーンの前記第2の側で先細り形状にされるよう、前記非対称な切り抜き部分を構成すること、を更に有する付記15に記載の方法。
(付記17) 前記非対称な切り抜き部分の前記先細り形状に対応するように前記信号経路が前記第1のレイヤ上で幅を広げられるよう、前記信号経路を構成すること、を更に有する付記16に記載の方法。
(付記18) 前記グランドプレーンは第1のグランドプレーンであり、当該方法は更に、
第2のグランドプレーンを形成することと、
前記第1のグランドプレーンの前記第2の側に結合されるグランドビアを形成することであり、前記グランドビアが、前記信号経路が前記経路ビアと接触するところである前記信号経路のコーナーの内側に位置するようにする、形成することと、
前記戻り電流が前記第1のグランドプレーンと前記第2のグランドプレーンとの間で前記グランドビアを通るよう、前記第1のグランドプレーンを前記第2のグランドプレーンと接続するように前記グランドビアを構成することと
を有する、付記11に記載の方法。
(付記19) 前記電気信号は、第1の信号と第2の信号とを含む差動信号であり、当該方法は更に、
前記第1の信号を搬送するように構成された第1の信号経路と、前記第2の信号を搬送するように構成された第2の信号経路とを含む差動信号経路として、前記信号経路を構成することと、
近付いて逸れるように前記第1の信号経路及び前記第2の信号経路を構成することと
を有する、付記11に記載の方法。
(付記20) 前記第1の信号経路と前記第2の信号経路とが近付くとき幅狭になるように、前記第1の信号経路と前記第2の信号経路との少なくとも一方を構成すること、を更に有する付記19に記載の方法。
102、202、203、302、303 信号経路
104、204、207、304、307 経路ビア
105、201、205、301、305 コーナー
106、206、209、306、309 配線
108、208、308 レイヤ
110、210、310 グランドプレーン
111、115、211、215、311、315 インタフェース(接触)側
116、134、136、216、234、236、316、334、336 切り抜き部分
118、218、318 グランドプレーン位置
120、124、128、220、224、228、320、324、328 グランドプレーンの第1の側
122、126、130、222、226、230、322、326、330 グランドプレーンの第2の側(インタフェース側に対応する側)
138、140、238、240、338、340 グランドビア
Claims (10)
- 電気信号劣化を抑制するように構成された回路であって、
電気信号の順方向電流を搬送するように構成された信号経路と、
前記信号経路を含む第1のレイヤと、
前記信号経路を含む第2のレイヤと、
前記第1のレイヤの前記信号経路を前記第2のレイヤの前記信号経路と接続するように構成された経路ビアと、
前記第1のレイヤに隣接し、前記電気信号の戻り電流を搬送するように構成されたグランドプレーンであり、該グランドプレーンは、前記グランドプレーンの第1の側で、前記経路ビアの位置に対応する位置から遠ざかる方向に延在した非対称な切り抜き部分を含み、前記グランドプレーンの前記第1の側は、前記経路ビアが前記第1のレイヤの前記信号経路と接触している前記第1のレイヤの側に対応する前記グランドプレーンの第2の側の反対側である、グランドプレーンと、
を有し、
前記電気信号は、第1の信号と第2の信号とを含む差動信号であり、前記信号経路は、前記第1の信号を搬送するように構成された第1の信号経路と、前記第2の信号を搬送するように構成された第2の信号経路とを含む差動信号経路であり、前記第1の信号経路と前記第2の信号経路とが近付いて逸れるように構成されている、
回路。 - 前記信号経路は、前記経路ビアの位置に近付くにつれて前記第1のレイヤ上で幅が広くなる幅広部を含む、請求項1に記載の回路。
- 前記信号経路の幅を広くすることは、前記信号経路の特性インピーダンスが、前記幅広部において、幅が広くされていない部分においてと略同じであるようにされる、請求項2に記載の回路。
- 前記非対称な切り抜き部分は、前記経路ビアに付随する非対称なアンチパッドであり、前記非対称なアンチパッドは、前記グランドプレーンの前記第1の側において前記グランドプレーンの前記第2の側においてより大きいように構成されている、請求項1に記載の回路。
- 前記非対称な切り抜き部分は、前記グランドプレーンの前記第2の側で、前記経路ビアの位置に対応する位置から遠ざかる方向に延在し、且つ前記グランドプレーンの前記第2の側上の終端位置で終わっており、前記非対称な切り抜き部分は、前記経路ビアの位置に対応する位置において、前記終端位置においてより幅広である、請求項1に記載の回路。
- 前記非対称な切り抜き部分は、前記非対称な切り抜き部分が、前記経路ビアの位置に対応する位置において前記終端位置においてより幅広であるように、前記グランドプレーンの前記第2の側で先細り形状にされている、請求項5に記載の回路。
- 前記信号経路は、前記非対称な切り抜き部分の前記先細り形状に対応するように前記第1のレイヤ上で幅を広げられている、請求項6に記載の回路。
- 前記グランドプレーンは第1のグランドプレーンであり、当該回路は更に、
第2のグランドプレーンと、
前記第1のグランドプレーンの前記第2の側に結合されたグランドビアであり、該グランドビアは、前記信号経路が前記経路ビアと接触するところである前記信号経路のコーナーの内側に位置するようにされ、該グランドビアは、前記戻り電流が前記第1のグランドプレーンと前記第2のグランドプレーンとの間で該グランドビアを通るよう、前記第1のグランドプレーンを前記第2のグランドプレーンと接続するように構成されている、グランドビアと
を有する、請求項1に記載の回路。 - 前記第1の信号経路と前記第2の信号経路との少なくとも一方は、前記第1の信号経路と前記第2の信号経路とが近付くとき幅狭になるように構成されている、請求項1に記載の回路。
- 電気信号劣化を抑制する方法であって、
電気信号の順方向電流を搬送するように構成された信号経路を含む第1のレイヤを形成することと、
前記信号経路を含む第2のレイヤを形成することと、
前記第1のレイヤの前記信号経路を前記第2のレイヤの前記信号経路と接続するように構成された経路ビア、を形成することと、
前記第1のレイヤに隣接し且つ前記電気信号の戻り電流を搬送するように構成されたグランドプレーンを形成することと、
前記グランドプレーンに付随する非対称な切り抜き部分を形成することと、
を有し、
前記非対称な切り抜き部分は、前記グランドプレーンの第1の側で、前記経路ビアの位置に対応する位置から遠ざかる方向に延在するように形成され、前記グランドプレーンの前記第1の側は、前記経路ビアが前記第1のレイヤの前記信号経路と接触する前記第1のレイヤの側に対応する前記グランドプレーンの第2の側の反対側であり、
前記電気信号は、第1の信号と第2の信号とを含む差動信号であり、前記信号経路は、前記第1の信号を搬送するように構成された第1の信号経路と、前記第2の信号を搬送するように構成された第2の信号経路とを含む差動信号経路であり、前記第1の信号経路と前記第2の信号経路とが近付いて逸れるように構成される、
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/194,278 | 2014-02-28 | ||
US14/194,278 US9603250B2 (en) | 2014-02-28 | 2014-02-28 | Electromagnetic field manipulation around vias |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015165646A JP2015165646A (ja) | 2015-09-17 |
JP6467880B2 true JP6467880B2 (ja) | 2019-02-13 |
Family
ID=54007415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014229640A Active JP6467880B2 (ja) | 2014-02-28 | 2014-11-12 | ビアを有する回路及び関連方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9603250B2 (ja) |
JP (1) | JP6467880B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206807859U (zh) * | 2017-06-13 | 2017-12-26 | 智邦科技股份有限公司 | 用于高速传输的印刷电路板 |
CN109874229B (zh) * | 2017-12-04 | 2021-04-09 | 北大方正集团有限公司 | Pcb板阶梯孔的制造方法及pcb板 |
JP7134803B2 (ja) * | 2018-09-19 | 2022-09-12 | 株式会社東芝 | プリント基板 |
US20190116668A1 (en) * | 2018-12-21 | 2019-04-18 | Intel Corporation | Differential via with per-layer void |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397862A (en) * | 1993-08-31 | 1995-03-14 | Motorola, Inc. | Horizontally twisted-pair planar conductor line structure |
JP3619396B2 (ja) * | 1999-08-11 | 2005-02-09 | 京セラ株式会社 | 高周波用配線基板および接続構造 |
JP2003168903A (ja) * | 2001-12-03 | 2003-06-13 | Mitsubishi Electric Corp | ストリップ線路の接続構造 |
JP2004047574A (ja) * | 2002-07-09 | 2004-02-12 | Sumitomo Electric Ind Ltd | 多層配線基板、光トランシーバ、およびトランスポンダ |
US20060151869A1 (en) * | 2005-01-10 | 2006-07-13 | Franz Gisin | Printed circuit boards and the like with improved signal integrity for differential signal pairs |
US7485966B2 (en) * | 2005-04-11 | 2009-02-03 | Via Technologies, Inc. | Via connection structure with a compensative area on the reference plane |
WO2007102597A1 (en) * | 2006-03-03 | 2007-09-13 | Nec Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
JP5003359B2 (ja) * | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | プリント配線基板 |
US8558637B2 (en) * | 2010-05-12 | 2013-10-15 | Mediatek Inc. | Circuit device with signal line transition element |
JP2013172036A (ja) * | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
JP6013298B2 (ja) * | 2013-09-03 | 2016-10-25 | 日本電信電話株式会社 | 高周波伝送線路 |
-
2014
- 2014-02-28 US US14/194,278 patent/US9603250B2/en active Active
- 2014-11-12 JP JP2014229640A patent/JP6467880B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20150250055A1 (en) | 2015-09-03 |
JP2015165646A (ja) | 2015-09-17 |
US9603250B2 (en) | 2017-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6467880B2 (ja) | ビアを有する回路及び関連方法 | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
CN100512594C (zh) | 用于印刷电路板的优选接地和导孔出口结构 | |
JP4930590B2 (ja) | 多層基板 | |
JP5194440B2 (ja) | プリント配線基板 | |
TW201240531A (en) | Printed circuit board | |
WO2016162909A1 (ja) | コモンモードノイズフィルタ | |
US7652364B2 (en) | Crossing conductive traces in a PCB | |
JP2015226049A (ja) | プリント回路基板およびカメラモジュール用プリント回路基板 | |
JP6464898B2 (ja) | 差動ビアを含む回路及びその形成方法 | |
JP6172078B2 (ja) | 方向性結合器 | |
JP2014170884A (ja) | 多層配線基板 | |
TWI620476B (zh) | 多層線路結構 | |
JP6688667B2 (ja) | 配線回路基板およびその製造方法 | |
US20140184350A1 (en) | Two layer differential pair layout, and method of making thereof, for reduced crosstalk | |
CN107222970B (zh) | 多层线路结构 | |
JP2008205099A (ja) | 多層配線基板 | |
JP2018148550A (ja) | 高周波用差動信号伝送線路及びそれを備えた信号伝送システム | |
JP2017050429A (ja) | 信号配線基板 | |
JP2019129181A (ja) | 半導体装置 | |
JP4391278B2 (ja) | 位相配線構造 | |
US20210392743A1 (en) | Twisted differential compensation for routing high-speed signals near power delivery inductors and system miniaturization | |
KR20070047926A (ko) | 차동 신호 전송용 배선 기판 및 그 제조 방법 | |
WO2023204099A1 (ja) | 多層基板 | |
CN109688698B (en) | Circuit board and electric connector with same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6467880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |