JP6464898B2 - 差動ビアを含む回路及びその形成方法 - Google Patents
差動ビアを含む回路及びその形成方法 Download PDFInfo
- Publication number
- JP6464898B2 JP6464898B2 JP2015079286A JP2015079286A JP6464898B2 JP 6464898 B2 JP6464898 B2 JP 6464898B2 JP 2015079286 A JP2015079286 A JP 2015079286A JP 2015079286 A JP2015079286 A JP 2015079286A JP 6464898 B2 JP6464898 B2 JP 6464898B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- wiring
- length
- stripline
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 41
- 230000008878 coupling Effects 0.000 claims description 55
- 238000010168 coupling process Methods 0.000 claims description 55
- 238000005859 coupling reaction Methods 0.000 claims description 55
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 32
- 230000015556 catabolic process Effects 0.000 description 19
- 238000006731 degradation reaction Methods 0.000 description 19
- 238000003780 insertion Methods 0.000 description 13
- 230000037431 insertion Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 11
- 230000004044 response Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
方法800は、一部の実施形態において、図1A−1C、2A−2C、及び3A−3Cそれぞれの回路100、200、及び300に関して上述した原理に従って回路を形成することによって実行され得る。個別のブロックとして図示しているが、様々なブロックが、所望の実装に応じて、更なるブロックへと分割され、より少ないブロックへと結合され、あるいは排除されてもよい。
(付記1) 差動信号を搬送するように構成され且つ第1のビアと第2のビアとを含む差動ビアであり、前記第1のビアは第1のビア長さを有し、前記第2のビアは、前記第1のビア長さより長い第2のビア長さを有し、第1の平面が、前記第1のビアと前記第2のビアとの間の実質的に中間で当該差動ビアと交差し、前記第1の平面は、前記第1のビアの中心である第1の中心及び前記第2のビアの中心である第2の中心と交差する第2の平面に対して実質的に垂直である、差動ビアと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合された差動ストリップラインであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合された第1の配線と第2の配線とを含み、前記第1の配線は、前記第1のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第1のビアとの間に第1の配線長さを有し、前記第2の配線は、前記第2のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第2のビアとの間に第2の配線長さを有し、当該差動ストリップラインの前記ブロードサイド結合部分は、前記第2の配線長さが前記第1の配線長さより短くなるように前記第1の平面からオフセットされている、差動ストリップラインと、
を有する回路。
(付記2) 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差と略等しい、付記1に記載の回路。
(付記3) 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記差動信号のモード変換が抑圧されるように、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差を少なくとも部分的に補償している、付記1に記載の回路。
(付記4) 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記差動信号のスキューが抑制されるように、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差を少なくとも部分的に補償している、付記1に記載の回路。
(付記5) 前記差動ストリップラインの前記ブロードサイド結合部分は、前記第2の平面まで続いている、付記1に記載の回路。
(付記6) 前記第1の配線は、90°又は90°近い角度で前記差動ストリップラインの前記ブロードサイド結合部分から逸れるように構成されている、付記1に記載の回路。
(付記7) 前記第1の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第1の角度で、前記第1のビアに向かって逸れるように構成され、
前記第2の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第2の角度で、前記第2のビアに向かって逸れるように構成され、前記第2の角度は前記第1の角度に略等しい、
付記1に記載の回路。
(付記8) 前記第1の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第1の角度で、前記第1のビアに向かって逸れるように構成され、
前記第2の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第2の角度で、前記第2のビアに向かって逸れるように構成され、前記第2の角度は前記第1の角度より大きい、
付記1に記載の回路。
(付記9) 回路を形成する方法であって、
差動信号を搬送するように構成され且つ第1のビアと第2のビアとを含む差動ビアを形成するステップであり、前記第1のビアは第1のビア長さを有し、前記第2のビアは、前記第1のビア長さより長い第2のビア長さを有し、第1の平面が、前記第1のビアと前記第2のビアとの間の実質的に中間で当該差動ビアと交差し、前記第1の平面は、前記第1のビアの中心である第1の中心及び前記第2のビアの中心である第2の中心と交差する第2の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインを形成するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第1の配線と第2の配線とを含み、前記第1の配線は、前記第1のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第1のビアとの間に第1の配線長さを有し、前記第2の配線は、前記第2のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第2のビアとの間に第2の配線長さを有する、ステップと、
前記第2の配線長さが前記第1の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第1の平面からオフセットするステップと、
を有する方法。
(付記10) 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差と略等しくなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第1の平面に対してオフセットすること、を更に有する付記9に記載の方法。
(付記11) 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記差動信号のモード変換が抑圧されるように、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差を少なくとも部分的に補償するよう、前記差動ストリップラインの前記ブロードサイド結合部分を前記第1の平面に対してオフセットすること、を更に有する付記9に記載の方法。
(付記12) 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記差動信号のスキューが抑制されるように、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差を少なくとも部分的に補償するよう、前記差動ストリップラインの前記ブロードサイド結合部分を前記第1の平面に対してオフセットすること、を更に有する付記9に記載の方法。
(付記13) 前記差動ストリップラインの前記ブロードサイド結合部分を、前記第2の平面まで続くように構成すること、を更に有する付記9に記載の方法。
(付記14) 前記第1の配線を、90°又は90°近い角度で前記差動ストリップラインの前記ブロードサイド結合部分から逸れるように構成すること、を更に有する付記9に記載の方法。
(付記15) 前記第1の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して第1の角度で、前記第1のビアに向かって逸れるように構成すること、及び
前記第2の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して、前記第1の角度に略等しい第2の角度で、前記第2のビアに向かって逸れるように構成すること、
を更に有する付記9に記載の方法。
(付記16) 前記第1の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して第1の角度で、前記第1のビアに向かって逸れるように構成すること、及び
前記第2の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して、前記第1の角度より大きい第2の角度で、前記第2のビアに向かって逸れるように構成すること、
を更に有する付記9に記載の方法。
(付記17) 回路を設計する方法であって、
差動信号を搬送するように構成され且つ第1のビアと第2のビアとを含む差動ビアをモデル化するステップであり、前記第1のビアは第1のビア長さを有し、前記第2のビアは、前記第1のビア長さより長い第2のビア長さを有し、第1の平面が、前記第1のビアと前記第2のビアとの間の実質的に中間で当該差動ビアと交差し、前記第1の平面は、前記第1のビアの中心である第1の中心及び前記第2のビアの中心である第2の中心と交差する第2の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインをモデル化するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第1の配線と第2の配線とを含み、前記第1の配線は、前記第1のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第1のビアとの間に第1の配線長さを有し、前記第2の配線は、前記第2のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第2のビアとの間に第2の配線長さを有する、ステップと、
前記第2の配線長さが前記第1の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第1の平面からオフセットするステップと、
を有する方法。
(付記18) 前記第1の配線及び前記第2の配線が前記差動ストリップラインの前記ブロードサイド結合部分から前記差動ビアへと逸れる箇所である分岐点の位置を調整すること、を更に有する付記17に記載の方法。
(付記19) 前記分岐点と前記第1のビアとの間の前記第1の配線の形状である第1の形状を調整すること、及び前記分岐点と前記第2のビアとの間の前記第2の配線の形状である第2の形状を調整すること、のうちの1つ以上を更に有する付記17に記載の方法。
(付記20) 前記差動ストリップラインの前記ブロードサイド結合部分をオフセットすることは、前記差動信号の、モード変換特性、スキュー特性、及び挿入損失特性のうちの1つ以上に基づく、付記17に記載の方法。
102、202、302 差動ストリップライン
104a、204a、304a 第1の配線
104b、204b、304b 第2の配線
106、206、306 差動ビア
108a、208a、308a 第1のビア
108b、208b、308b 第2のビア
109、209、309 オフセット
110、111、210、211、310、311 平面
112、114、212、312、314 角度
116、216、316 分岐点
120、220、320 グランドプレーン
Claims (9)
- 差動信号を搬送するように構成され且つ第1のビアと第2のビアとを含む差動ビアであり、前記第1のビアは第1のビア長さを有し、前記第2のビアは、前記第1のビア長さより長い第2のビア長さを有し、第1の平面が、前記第1のビアと前記第2のビアとの間の実質的に中間で当該差動ビアと交差し、前記第1の平面は、前記第1のビアの中心である第1の中心及び前記第2のビアの中心である第2の中心と交差する第2の平面に対して実質的に垂直である、差動ビアと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合された差動ストリップラインであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合された第1の配線と第2の配線とを含み、前記第1の配線は、前記第1のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第1のビアとの間に、第1の配線長さを持つ単一の直線部分を有し、前記第2の配線は、前記第2のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第2のビアとの間に、第2の配線長さを持つ単一の直線部分を有し、当該差動ストリップラインの前記ブロードサイド結合部分は、前記第2の配線長さが前記第1の配線長さより短くなるように、前記第1の平面に対して実質的に平行であり且つ前記第1のビアと前記第2のビアとの間で前記差動ビアと交差する平面まで、前記第1の平面からオフセットされている、差動ストリップラインと、
を有する回路。 - 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差と略等しい、請求項1に記載の回路。
- 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記差動信号のモード変換が抑圧されるように、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差を少なくとも部分的に補償している、請求項1に記載の回路。
- 前記第2の配線長さと前記第1の配線長さとの間の配線長さ差が、前記差動信号のスキューが抑制されるように、前記第2のビア長さと前記第1のビア長さとの間のビア長さ差を少なくとも部分的に補償している、請求項1に記載の回路。
- 前記差動ストリップラインの前記ブロードサイド結合部分は、前記第2の平面まで続いている、請求項1に記載の回路。
- 前記第1の配線は、90°又は90°近い角度で前記差動ストリップラインの前記ブロードサイド結合部分から逸れるように構成されている、請求項1に記載の回路。
- 前記第1の配線の前記直線部分は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第1の角度で、前記第1のビアに向かって逸れるように構成され、
前記第2の配線の前記直線部分は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第2の角度で、前記第2のビアに向かって逸れるように構成され、前記第2の角度は前記第1の角度より大きい、
請求項1に記載の回路。 - 回路を形成する方法であって、
差動信号を搬送するように構成され且つ第1のビアと第2のビアとを含む差動ビアを形成するステップであり、前記第1のビアは第1のビア長さを有し、前記第2のビアは、前記第1のビア長さより長い第2のビア長さを有し、第1の平面が、前記第1のビアと前記第2のビアとの間の実質的に中間で当該差動ビアと交差し、前記第1の平面は、前記第1のビアの中心である第1の中心及び前記第2のビアの中心である第2の中心と交差する第2の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインを形成するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第1の配線と第2の配線とを含み、前記第1の配線は、前記第1のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第1のビアとの間に、第1の配線長さを持つ単一の直線部分を有し、前記第2の配線は、前記第2のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第2のビアとの間に、第2の配線長さを持つ単一の直線部分を有する、ステップと、
前記第2の配線長さが前記第1の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を、前記第1の平面に対して実質的に平行であり且つ前記第1のビアと前記第2のビアとの間で前記差動ビアと交差する平面まで、前記第1の平面からオフセットするステップと、
を有する方法。 - 回路を設計する方法であって、
差動信号を搬送するように構成され且つ第1のビアと第2のビアとを含む差動ビアをモデル化するステップであり、前記第1のビアは第1のビア長さを有し、前記第2のビアは、前記第1のビア長さより長い第2のビア長さを有し、第1の平面が、前記第1のビアと前記第2のビアとの間の実質的に中間で当該差動ビアと交差し、前記第1の平面は、前記第1のビアの中心である第1の中心及び前記第2のビアの中心である第2の中心と交差する第2の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインをモデル化するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第1の配線と第2の配線とを含み、前記第1の配線は、前記第1のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第1のビアとの間に、第1の配線長さを持つ単一の直線部分を有し、前記第2の配線は、前記第2のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第2のビアとの間に、第2の配線長さを持つ単一の直線部分を有する、ステップと、
前記第2の配線長さが前記第1の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を、前記第1の平面に対して実質的に平行であり且つ前記第1のビアと前記第2のビアとの間で前記差動ビアと交差する平面まで、前記第1の平面からオフセットするステップと、
を有する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/273,167 | 2014-05-08 | ||
US14/273,167 US9379424B2 (en) | 2014-05-08 | 2014-05-08 | Compensation for length differences in vias associated with differential signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216362A JP2015216362A (ja) | 2015-12-03 |
JP6464898B2 true JP6464898B2 (ja) | 2019-02-06 |
Family
ID=54368610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015079286A Active JP6464898B2 (ja) | 2014-05-08 | 2015-04-08 | 差動ビアを含む回路及びその形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9379424B2 (ja) |
JP (1) | JP6464898B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9690895B2 (en) * | 2014-06-19 | 2017-06-27 | Cisco Technology, Inc. | Triangular routing for high speed differential pair length matching |
US9571059B2 (en) * | 2015-03-28 | 2017-02-14 | Intel Corporation | Parallel via to improve the impedance match for embedded common mode filter design |
CN110717262B (zh) * | 2019-09-27 | 2023-04-07 | 深圳市华讯方舟微电子科技有限公司 | 一种c频段波导滤波器的仿真方法、仿真装置以及终端 |
US20230284383A1 (en) | 2020-07-02 | 2023-09-07 | Nippon Telegraph And Telephone Corporation | Wiring structure |
US20230240001A1 (en) * | 2020-07-02 | 2023-07-27 | Nippon Telegraph And Telephone Corporation | Wiring Board and Signal Connecting Structure |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286493A (ja) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | 多層配線基板 |
US6303875B1 (en) * | 1998-01-23 | 2001-10-16 | Kabushiki Kaisha Toshiba | IC packages replaceable by IC packages having a smaller pin count and circuit device using the same |
US6396000B1 (en) * | 2000-09-11 | 2002-05-28 | Hewlett-Packard Co. | Printed circuit board and method for reducing radio frequency interference emissions from conductive traces on a printed circuit board |
US20030150643A1 (en) * | 2002-02-13 | 2003-08-14 | Eric Juntwait | Layout for noise reduction on a printed circuit board and connectors using it |
JP4942811B2 (ja) * | 2007-02-27 | 2012-05-30 | 京セラ株式会社 | 配線基板、電気信号伝送システムおよび電子機器 |
JP4927993B2 (ja) * | 2008-03-28 | 2012-05-09 | 京セラ株式会社 | 複合配線基板 |
WO2010113968A1 (ja) * | 2009-03-30 | 2010-10-07 | 京セラ株式会社 | 光電気配線基板および光モジュール |
US8435082B2 (en) * | 2010-08-03 | 2013-05-07 | Tyco Electronics Corporation | Electrical connectors and printed circuits having broadside-coupling regions |
-
2014
- 2014-05-08 US US14/273,167 patent/US9379424B2/en active Active
-
2015
- 2015-04-08 JP JP2015079286A patent/JP6464898B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20150325901A1 (en) | 2015-11-12 |
JP2015216362A (ja) | 2015-12-03 |
US9379424B2 (en) | 2016-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6464898B2 (ja) | 差動ビアを含む回路及びその形成方法 | |
US9559401B2 (en) | Printed board and wiring arrangement method | |
JP6302871B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
US7441222B2 (en) | Differential pair connection arrangement, and method and computer program product for making same | |
JP2008130976A (ja) | プリント配線基板 | |
KR101061873B1 (ko) | 마이크로스트립 방향성 결합기의 설계 방법 | |
US20150318834A1 (en) | Common mode noise reduction circuit | |
JP2011010209A (ja) | 差動信号線路及び配線基板 | |
JP2006352347A (ja) | 高周波伝送線路 | |
US11057987B2 (en) | Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion | |
JP5922604B2 (ja) | 多層配線基板 | |
US9603250B2 (en) | Electromagnetic field manipulation around vias | |
US9706642B2 (en) | Method and device for differential signal channel length compensation in electronic system | |
JP4210248B2 (ja) | 集積回路の並走配線 | |
TWI578861B (zh) | 傳輸線結構 | |
US9337521B2 (en) | Crosstalk reduction in signal lines by crosstalk introduction | |
JP2011034317A (ja) | ストレージ装置 | |
US20170064814A1 (en) | Signal wiring board | |
JP4956057B2 (ja) | 差動インピーダンス整合プリント配線板 | |
TWI393514B (zh) | 軟性電路板 | |
US20140299358A1 (en) | Multilayer circuit substrate | |
TWI388251B (zh) | 軟性電路板 | |
US20170373367A1 (en) | High-frequency electronic component | |
US11877385B1 (en) | Noise suppression structure for differential pair | |
TWI442839B (zh) | 軟性電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6464898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |