JP2018148550A - 高周波用差動信号伝送線路及びそれを備えた信号伝送システム - Google Patents

Abstract

【課題】基板上に形成された信号導体の複雑な引き回し等により生じる差動信号間の位相ずれに起因した、反射特性劣化や不要な電磁輻射ノイズの発生を防ぎ、小面積で製造性の良い高周波用差動信号伝送線路を提供する。【解決手段】差動信号を伝搬させるための信号導体１１，１２と、信号導体１１，１２の両側方にそれぞれ形成された接地導体１３，１４と、を備え、信号導体１１，１２の一端１１ａ，１２ａから差動信号が入力され、信号導体１１，１２の他端１１ｂ，１２ｂは終端回路１５，１６によって終端され、差動型回路２１の差動入力端子２１ａ，２１ｂと差動信号の授受を行い、信号導体１１と信号導体１２の幅Ｓが等しく、信号導体１１と接地導体１３との間隔と、信号導体１２と接地導体１４との間隔Ｗが等しく、信号導体１１，１２の間の間隔ｄと、間隔Ｗが０．１＜（ｄ／２−Ｗ）／（ｄ／２＋Ｗ）＜１である。【選択図】図１

Description

本発明は、差動信号を入出力するための一対の差動端子を有する差動型回路とともに基板上に形成され、上記差動型回路との間で差動信号の授受を行う差動信号伝送線路において、差動信号の位相ずれによる反射特性劣化や電磁輻射ノイズ発生の問題を改善するための技術に関する。

数ＧＨｚ以上の高周波信号の増幅処理やラッチ処理等を行う回路では、互いに位相が反転した差動信号を用いる場合が多く、その差動信号を増幅又はラッチする差動型回路には一対の差動端子として差動入力端子や差動出力端子が備えられている。

このように差動信号に対する処理を行う差動型回路を、集積回路（ＩＣ）技術を用いて半導体基板上に形成する場合において、上記差動型回路が半導体基板上に形成された他の回路や端子との間で差動信号の授受を行うための伝送路として、差動信号伝送線路が用いられる。差動信号伝送線路は差動型回路とともに半導体基板上に形成され、差動型回路の差動入力端子又は差動出力端子と電気的に接続される。差動信号伝送線路は差動型回路が入出力する差動信号を、広帯域に低反射・低損失で伝送できる特性が求められる。

例えば、差動信号伝送線路を用いて、増幅処理やラッチ処理を広帯域に行う回路としては差動分布型増幅器や分布型論理回路がある（例えば、特許文献１，２参照）。これらは基板上に所定間隔で形成された複数の差動型回路の差動入出力端子が差動信号伝送線路に並列に接続された構成であり、差動信号伝送線路のインダクタンス成分と差動型回路の入出力容量とが、カットオフの高い疑似的な分布定数線路を等価的に形成するように設計されるため、複数の差動型回路への差動信号伝送を広帯域に行うことができ、高速動作が実現できる。

半導体基板上に形成される差動信号伝送線路としては、図１８（ａ）のように対称な一対の信号導体６１，６２が半導体基板上に一定の間隔ｄで平行に配置された構造の平衡線路が一般的に用いられる。図１８（ｂ）に、前記間隔ｄに比べ十分厚い半導体基板上に形成された平衡線路の一対の信号導体６１，６２の断面の模式図と、差動信号伝送時（ｏｄｄモード）における電気力線の様子を示す。平衡線路は一対の信号導体が互いに電磁的に強く結合しているため、図のように一対の信号導体６１，６２に極性が反転した差動信号（Ｖ（＋），Ｖ（−））が伝送された場合、信号導体間に電界が強く分布する。理想的な平衡線路においては、一対の信号導体の間で対称的な差動モードの伝送が維持され、差動信号を低反射・低損失で広帯域に伝送することができる。

また上記平衡線路とともに複数の差動型回路を半導体基板上に形成する場合、前記複数の回路にバイアスを印加するための電源導体や接地導体も同じ基板上に形成する必要がある。上記接地導体が、平衡線路を構成する一対の信号導体の周りに不規則に存在すると、一対の信号導体の電気的な対称性が乱れ、伝送品質を悪化させてしまうが、図１９（ａ）のように接地導体６３，６４を一対の信号導体６１，６２に沿って、その側方に対称的に配置することで、電気的な対称性が保たれ、良好な伝送品質を維持することができる。このような構成の伝送線路は、Edge-Coupled CPW（以下、「ＥＣＣＰＷ」ともいう）とも呼ばれる（例えば、非特許文献１参照）。図１９（ｂ）に、十分厚い半導体基板上に形成されたＥＣＣＰＷの断面の模式図と、差動信号伝送時における電気力線の様子を示す。図のように、通常の平衡線路と同じく電界は信号導体６１，６２間に強く分布するが、信号導体６１，６２と側方の接地導体６３，６４の間にも分布する。

しかしながら、実際のＩＣで差動型回路とともに半導体基板上に形成される平衡線路は、信号導体を複数の回路や端子との間を複雑に引き回して、いくつかの差動型回路と電気的に接続するため、曲がり部が設けられたり、差動型回路との接続のために長さの異なる分岐配線が接続されたりする。これらの曲がり部や長さの異なる分岐配線は、平衡線路における差動信号の伝送品質を劣化させる。

伝送品質劣化のメカニズムは以下のとおりである。例えば、図２０に示すように、上記の平衡線路に９０°の曲がり部が１つ存在すると、一対の信号導体６１，６２の間には２×ｄの物理的な長さの差が生じることとなる。

また、図２１に示すように、平衡線路とその側方に配置された差動型回路６５の差動入力端子６５ａ，６５ｂを分岐配線６６ａ，６６ｂで接続する構成では、分岐配線６６ａ，６６ｂの長さにｄだけ差が出る。現実的なＩＣの配線レイアウトでは、分岐配線６６ａ，６６ｂの長さは扱う周波数（例えば数十ＧＨｚ）の波長λの１／１０以下（数百μｍ以下）の範囲であり、さらに差動型回路６５の入力インピーダンスが十分高いことを想定すると、分岐配線６６ａ，６６ｂはオープンスタブの特性により容量として働くと考えられる。

波長λ／１０以下の長さで容量として働くオープンスタブはスタブ長が長い程その容量が大きいため、分岐配線６６ａ，６６ｂの導体長差ｄにより、一対の信号導体６１，６２に付加される容量の大きさが異なってしまう。上記した物理的長さや付加される容量の大きさの差により、差動信号の間（正相信号Ｖ（＋）と逆相信号Ｖ（−）の間）に位相ずれ（スキュー）が生じて同相モード成分が発生してしまう。平衡線路のように一対の信号導体間の電磁的結合が強い線路の場合、同相モード（ｅｖｅｎモード）の特性インピーダンスが大きくなるので、位相ずれで生じる同相モード成分に対して特性インピーダンスが不整合となり、反射特性が劣化する。またそれにより不要な電磁輻射ノイズが発生するという問題も起こる。

上記した位相ずれは、ＩＣ内部の非対称な構造が原因で生じるが、ＩＣ外部の要因で発生する場合もある。すなわち、ＩＣの入力部に入力される差動信号が、外部の同軸ケーブル、コネクタ、ボンディングワイヤ等の伝送媒体を通過する構成の信号伝送システムでは、前記同軸ケーブルやコネクタの長さの差によっても差動信号の間に位相ずれが生じうる。この場合はＩＣに差動信号が入力された時点で、既に位相ずれが存在していることになる。

特開２００６−０５４７６５号公報 特許第３２９３０９１号公報 P. Thiruvalar Selvan and S. Raghavan, "Multilayer Perceptron Neural Analysis of Edge coupled and Conductor-Backed Edge Coupled Coplanar Waveguides", Progress In Electromagnetics Research B, Vol. 17, 169-185, 2009

一般的に差動信号の位相ずれの影響を無くすためには、半導体基板上に形成する伝送線路として、ＣＰＷ（コプレーナ線路）やマイクロストリップ線路等の不平衡線路を用いることが有効である。不平衡線路はグランドとの電磁的結合が大きく、差動信号を伝送する２つの信号導体間の電磁的結合はほぼ無いので、同相モードに対する特性インピーダンスは大きくならず、位相ずれによる反射特性の劣化は生じない。しかしながら、ＣＰＷは一対の信号導体の間に接地導体を設ける必要があり、伝送線路全体の面積が大きくなるという問題がある。一方、マイクロストリップ線路は、ＩＣ表面の、絶縁層で挟まれた２層の導体で信号導体とそれに対向する接地導体（ＧＮＤプレーン）を形成することで小型な線路を実現できるが、例えば５０Ω以上の高い特性インピーダンスを得るには、信号導体とＧＮＤプレーン間の容量成分を低減するために、２層の導体を挟む絶縁層を数μｍ以上の厚さにして形成する必要があるので、ＩＣ製造プロセスが複雑になるという問題がある。

本発明は、このような従来の課題を解決するためになされたものであって、基板上に形成された信号導体の複雑な引き回し等により生じる差動信号間の位相ずれに起因した、反射特性劣化や不要な電磁輻射ノイズの発生を防ぎ、小面積で製造性の良い高周波用差動信号伝送線路及びそれを備えた信号伝送システムを提供することを目的とする。

上記課題を解決するために、本発明に係る高周波用差動信号伝送線路は、基板と、前記基板上に形成され、差動信号を伝搬させるための一対の信号導体と、前記基板上において前記一対の信号導体の両側方にそれぞれ形成された第１の接地導体及び第２の接地導体と、を備え、前記一対の信号導体の一端から差動信号が入出力され、前記一対の信号導体の他端は終端回路によって終端され、前記基板上に形成された差動型回路の一対の差動端子と差動信号の授受を行う高周波用差動信号伝送線路であって、前記一対の信号導体は第１の信号導体と第２の信号導体からなり、前記第１の信号導体の幅と前記第２の信号導体の幅が等しく、前記第１の信号導体とその側方に配置された前記第１の接地導体との間隔と、前記第２の信号導体とその側方に配置された前記第２の接地導体との間隔が等しく、前記間隔をＷとし、前記第１の信号導体と前記第２の信号導体との間隔をｄとすると、０．１＜（ｄ／２−Ｗ）／（ｄ／２＋Ｗ）＜１となる構造を有する構成である。

この構成により、本発明に係る高周波用差動信号伝送線路は、平衡線路を構成する一対の信号導体をそれぞれの側方に形成された接地導体に近づけた構成であるため、平衡線路でありながら不平衡線路の性質が強く、差動信号間の位相ずれの影響を受けにくくすることができる。

また、本発明に係る高周波用差動信号伝送線路は、基板上に形成された信号導体の複雑な引き回し等により生じる差動信号間の位相ずれに起因した、反射特性劣化や不要な電磁輻射ノイズの発生を防ぎ、小面積で製造性の良い差動信号伝送線路を実現できる。

また、本発明に係る高周波用差動信号伝送線路は、５０Ω以上の高い特性インピーダンスを容易に実現できるので、高い設計自由度で差動分布型増幅器や分布型論理回路を構成できる。

また、上記構成の差動信号伝送線路は、前記差動型回路が前記第１の信号導体の側方に形成され、前記一対の差動端子の一方に前記第２の信号導体を接続する分岐配線と、前記分岐配線と前記第１の信号導体とが絶縁層を挟んで交差する交差部と、を更に備える構成であってもよい。
また、上記構成の差動信号伝送線路は、前記差動型回路が前記第２の信号導体の側方に形成され、前記一対の差動端子の一方に前記第１の信号導体を接続する分岐配線と、前記分岐配線と前記第２の信号導体とが絶縁層を挟んで交差する交差部と、を更に備える構成であってもよい。

この構成により、本発明に係る高周波用差動信号伝送線路は、一対の信号導体の側方に、分岐配線を介して差動型回路を配置することが可能である。

また、上記構成の高周波用差動信号伝送線路においては、前記一対の信号導体が曲がり部を有する構成であってもよい。

この構成により、本発明に係る高周波用差動信号伝送線路は、基板の限られたサイズ内で信号導体長を長く確保できるため、より多くの差動型回路を一対の信号導体の側方に配置することができる。

また、上記構成の差動信号伝送線路においては、前記曲がり部における前記一対の信号導体の間の間隔が、前記曲がり部の前後における前記一対の信号導体の間の間隔よりも狭い構成であってもよい。

また、上記構成の高周波用差動信号伝送線路においては、前記分岐配線が接続される接続部分における前記一対の信号導体の間の間隔が、前記接続部分の前後における前記一対の信号導体の間の間隔よりも狭い構成であってもよい。

これらの構成により、本発明に係る高周波用差動信号伝送線路は、伝送する差動信号間に発生する位相ずれの量を抑制することができ、前記差動信号が入力される差動型回路や他の伝送線路の特性劣化を抑えることができる。

また、上記構成の高周波用差動信号伝送線路においては、前記基板は、ＩｎＰ、ＧａＡｓ、又はＳｉからなる半導体基板であってもよい。

また、上記構成の高周波用差動信号伝送線路は、前記差動型回路が前記基板上に複数形成されており、複数の前記差動型回路の一対の差動端子と前記差動信号の授受を行う構成であってもよい。

この構成により、本発明に係る高周波用差動信号伝送線路を用いて、複数の差動型回路からなる差動分布型増幅器や分布型論理回路を構成することができる。

また、複数の差動型回路と差動信号の授受を行う上記構成の高周波用差動信号伝送線路においては、少なくとも１つの前記差動型回路の前記一対の差動端子は信号入力用の一対の差動入力端子であり、少なくとももう１つの差動型回路の前記一対の差動端子は信号出力用の一対の差動出力端子であってもよい。

この構成により、本発明に係る高周波用差動信号伝送線路を用いて、複数の差動型回路が処理して出力した差動信号を、複数の差動型回路に入力することができるので、差動信号の複雑な処理が可能となる。

上記課題を解決するために、本発明に係る信号伝送システムは、上記構成の高周波用差動信号伝送線路と、前記基板と、前記差動信号を発生する信号発生装置と、前記差動信号を伝送する伝送媒体と、を備え、前記信号発生装置と前記伝送媒体は前記基板の外部に設置され、前記一対の信号導体の前記一端に前記差動信号が入力される構成である。

つまり、上記構成の高周波用差動信号伝送線路を備えたＩＣと、前記ＩＣの外部に設置された信号発生装置と、前記信号発生装置が発生した差動信号を前記ＩＣに伝送する伝送媒体とにより、差動信号を伝送し増幅処理やラッチ処理を行う、信号伝送システムを構成することができる。

この構成により、ＩＣ外部の同軸ケーブル、コネクタ、ボンディングワイヤ等の長さの差によって差動信号間に位相ずれが生じても、ＩＣ内部を伝送する差動信号の反射特性の劣化が抑えられ、高品質、高安定に動作する信号伝送システムを実現できる。

本発明は、基板上に形成された信号導体の複雑な引き回し等により生じる差動信号間の位相ずれに起因した、反射特性劣化や不要な電磁輻射ノイズの発生を防ぎ、小面積で製造性の良い高周波用差動信号伝送線路及びそれを備えた信号伝送システムを提供するものである。

第１の実施形態に係る差動信号伝送線路の差動入力端子側の構成を示す平面図である。 図１におけるＡ−Ａ線断面図である。 交差部の構造例を示す断面図である。 （ａ）は一対の信号導体のいずれかの側方のみに複数の差動型回路が配置された構成を示す平面図であり、（ｂ）は一対の信号導体の両方の側方に複数の差動型回路が配置された構成を示す平面図である。 （ａ）は差動型回路と分岐配線が接地導体よりも下方に配置された構成を示す平面図であり、（ｂ）は第１の分岐配線を含む断面構造を示す断面図であり、（ｃ）は第２の分岐配線を含む断面構造を示す断面図である。 （ａ）は差動型回路と分岐配線が接地導体よりも下方に配置された他の構成を示す平面図であり、（ｂ）は第１の分岐配線を含む断面構造を示す断面図であり、（ｃ）は第２の分岐配線を含む断面構造を示す断面図である。 （ａ）は差動型回路が接地導体と同じ高さに配置された構成を示す平面図であり、（ｂ）は第１の分岐配線を含む断面構造を示す断面図であり、（ｃ）は第２の分岐配線を含む断面構造を示す断面図である。 第１の実施形態に係る差動信号伝送線路の別の構成を示す平面図である。 （ａ）は信号導体が出っ張り部を有する構造を示す平面図であり、（ｂ）は出っ張り部を含む断面構造を示す断面図であり、（ｃ）は第２の分岐配線を含む断面構造を示す断面図である。 第１の実施形態に係る差動信号伝送線路の差動出力端子側の構成を示す平面図である。 第１の実施形態に係る差動信号伝送線路に接続される差動型回路の等価回路図である。 （ａ）は第１の実施形態に係る差動信号伝送線路の特性インピーダンスを計算した結果を示すグラフであり、（ｂ）は第１の実施形態に係る差動信号伝送線路の特性インピーダンスを計算した別の結果を示すグラフであり、（ｃ）は第１の実施形態に係る差動信号伝送線路の特性インピーダンスを計算した更に別の結果を示すグラフである。 （ａ）はＲ＝Ｒ１の場合の反射特性を計算した結果を示すグラフであり、（ｂ）はＲ＝Ｒ２の場合の反射特性を計算した結果を示すグラフである。 （ａ）は一対の信号導体が基板の上方に形成された構成を示す断面図であり、（ｂ）は接地導体が基板の上方に形成された構成を示す断面図である。 （ａ）は第２の実施形態に係る差動信号伝送線路の構成を示す平面図であり、（ｂ）は第２の実施形態に係る差動信号伝送線路の別の構成を示す平面図である。 第３の実施形態に係る差動信号伝送線路の構成を示す平面図である。 第４の実施形態に係る差動信号伝送線路の構成を示す平面図である。 （ａ）は従来の平衡線路の構成を示す平面図であり、（ｂ）は従来の平衡線路の構成を示す断面図である。 （ａ）は従来のＥＣＣＰＷの構成を示す平面図であり、（ｂ）は従来のＥＣＣＰＷの構成を示す断面図である。 従来の平衡線路に曲がり部が形成された場合の構成を示す平面図である。 従来の平衡線路に差動型回路が接続された場合の構成を示す平面図である。

以下、本発明に係る高周波用差動信号伝送線路の実施形態について図面を用いて説明する。本実施形態の高周波用差動信号伝送線路は、差動分布型増幅器や分布型論理回路等を構成する差動型回路の一対の差動端子と差動信号の授受を行うためのものである。なお、各図面上の各構成の寸法比は、実際の寸法比と必ずしも一致していない。

（第１の実施形態）
図１及び図２に示すように、本発明の第１の実施形態に係る高周波用差動信号伝送線路としての差動信号伝送線路１は、基板１００上に形成され、差動信号を伝搬させるための一対の信号導体としての第１の信号導体１１及び第２の信号導体１２と、基板１００上において第１の信号導体１１の側方に形成された第１の接地導体１３と、基板１００上において第２の信号導体１２の側方に形成された第２の接地導体１４と、を備えるＥＣＣＰＷである。

基板１００は、例えばＩｎＰ（インジウム・リン）、ＧａＡｓ（ガリウム・砒素）、又はＳｉ（シリコン）からなる半導体基板である。信号導体１１，１２及び接地導体１３，１４は、高周波信号伝送用として適した金属の導体層からなり、例えばＣｕ（銅）、Ａｕ（金）で形成される。また、接地導体１３，１４は、少なくとも高周波グランド（ＲＦグランド）であればよく、バイアス電圧が印加される構成となっていてもよい。

差動信号伝送線路１においては、第１の信号導体１１の一端１１ａ及び第２の信号導体１２の一端１２ａから差動信号が入力されるようになっている。一方、第１の信号導体１１の他端１１ｂ及び第２の信号導体１２の他端１２ｂは、それぞれ終端抵抗１５，１６からなる終端回路によって終端されている。

図１及び図２において、Ｗ１は、第１の信号導体１１とその側方に配置された接地導体１３との間隔である。Ｗ２は、第２の信号導体１２とその側方に配置された接地導体１４との間隔である。Ｓ１は、第１の信号導体１１の幅である。Ｓ２は、第２の信号導体１２の幅である。ｄは、第１の信号導体１１と第２の信号導体１２との間の間隔である。Ｈは、基板１００の厚みである。なお、Ｗ１＝Ｗ２＝Ｗ、Ｓ１＝Ｓ２＝Ｓ、Ｗ＞０、Ｓ＞０、ｄ＞０である。

また、後述するように、差動信号伝送線路１は、間隔ｄと間隔Ｗとが下記の式（１）を満たす構造を少なくともその一部に有している。
０．１＜（ｄ／２−Ｗ）／（ｄ／２＋Ｗ）＜１ ・・・（１）

図２の断面図に示すように、差動信号伝送線路１は、中心線を境に第１の信号導体１１及び第１の接地導体１３と、第２の信号導体１２及び第２の接地導体１４とが対称に配置された構造である。このように構成された差動信号伝送線路１の特性インピーダンスＺ_０は、位相が反転した差動信号を伝送させるｏｄｄモードでは、式（２）のように表される。

ここで、ε_ｒは基板１００の比誘電率、Ｋ（ｋ_３），Ｋ（δ）はｋ_３，δの第一種完全楕円積分であり、ｋ_３，δは図２に示したＷ，Ｓ，ｄ，Ｈで決まる定数である。

また、基板１００上には、一対の差動端子として信号入力用の差動入力端子２１ａ，２１ｂを有する差動型回路２１が一対の信号導体１１，１２の側方に形成されている。図１の例では、差動信号伝送線路１は、差動入力端子２１ａに第１の信号導体１１を接続する第１の分岐配線２２ａと、差動入力端子２１ｂに第２の信号導体１２を接続する第２の分岐配線２２ｂと、を備えており、差動型回路２１の一対の差動入力端子２１ａ，２１ｂに差動信号を入力するようになっている。なお、図１の白い丸"○"は端子を表し、信号導体や分岐配線の端部から延伸する線は、各端子との接続を表している。以降の図においても同様である。

また、差動信号伝送線路１は、分岐配線２２ｂと信号導体１１とが絶縁層を挟んで交差する交差部を更に備える。図３は、図１の構造において、第１の信号導体１１と分岐配線２２ｂとの交差部２３の断面構造の一例を示している。この交差部２３は、基板１００上に設けられた第１の信号導体１１の下部に、分岐配線２２ｂの中間部２２ｂ'が絶縁層１００ａを挟んで通過するように構成されている。図３において符号１１１はスルーホールである。絶縁層１００ａは低誘電率、低誘電体損失であることが望ましく、例えば、ポリイミドやＢＣＢ（benzocyclo butene）が用いられる。また、図３の交差部２３は分岐配線２２ｂが、信号導体１１の下をくぐる構造を示しているが、信号導体１１が分岐配線２２ｂの下をくぐる構造であってもよい。

なお、図１には差動型回路２１を１つのみ図示しているが、例えば、図４（ａ）に示すように、一対の信号導体１１，１２のいずれかの側方のみに複数の差動型回路２１が配置されていてもよい。あるいは、図４（ｂ）に示すように、一対の信号導体１１，１２の両方の側方に複数の差動型回路２１が配置されていてもよい。特に、長い方の分岐配線２２ｂが、差動信号伝送線路１の伸長方向に沿って交互に各信号導体１１，１２に接続される構成とすれば、各信号導体１１，１２に付加される分岐配線のオープンスタブ特性による容量の大きさの差をほぼ無くすことが可能である。なお、上記複数の差動型回路については、それら全てに同じ符号２１を付しているが、それぞれの差動型回路の機能や特性は、異なっていてもよい。

また、図５〜図９に差動型回路２１の他の配置例を示す。図５（ａ）は、差動型回路２１と分岐配線２２ａ，２２ｂが接地導体１３よりも下方に配置された構成を示している。図５（ｂ）は、図５（ａ）の構造において、分岐配線２２ａを含む断面構造を示している。分岐配線２２ａは、スルーホール１１１を介して信号導体１１に電気的に接続されている。図５（ｃ）は、図５（ａ）の構造において、分岐配線２２ｂを含む断面構造を示している。

図６（ａ）は、差動型回路２１と分岐配線２２ａ，２２ｂが接地導体１３よりも下方に配置された他の構成を示している。図６（ｂ）は、図６（ａ）の構造において、分岐配線２２ａを含む断面構造を示している。分岐配線２２ａは、スルーホールとして形成可能である。図６（ｃ）は、図６（ａ）の構造において、分岐配線２２ｂを含む断面構造を示している。

図７（ａ）は、差動型回路２１が接地導体１３と同じ高さに配置された構成を示している。接地導体１３は開口２０を有しており、この開口２０の中に差動型回路２１が配置される。図７（ｂ）は、図７（ａ）の構造において、分岐配線２２ａを含む断面構造を示している。分岐配線２２ａは、２つのスルーホール１１１を介して差動入力端子２１ａと信号導体１１に電気的に接続されている。図７（ｃ）は、図７（ａ）の構造において、分岐配線２２ｂを含む断面構造を示している。分岐配線２２ｂは、スルーホール１１１を介して差動入力端子２１ｂに電気的に接続されている。

図１の構成では差動型回路２１の配置領域で、接地導体１３をくり抜いているため、くり抜き部分３０で信号導体１１と接地導体１３の間隔が離れ、信号導体１１と信号導体１２の特性インピーダンスが非対称となり、差動信号間の位相ずれ発生の原因になるが、図５〜図７の構成では上記間隔を一定にできるため、上記特性インピーダンスの非対称を無くすことができる。図８の構成では、図１の構成における上記くり抜き部分で生じる特性インピーダンスの非対称性を改善するための、別の方法の例を示している。接地導体１４において、くり抜き部分３０と対向する位置に同じようなくり抜き部分３７を設け、くり抜き部分での信号導体１１と接地導体１３の間隔と、信号導体１２と接地導体１４の間隔を等しくしているので特性インピーダンスの非対称を防ぐことができる。なお、図１、図８のくり抜き部分は矩形であるが、台形や多角形など別の形でもよい。

図９（ａ）は、信号導体１１が出っ張り部２７を有しており、この出っ張り部２７を差動入力端子２１ａに直接接続させて、短い方の分岐配線２２ａを省略した構造を示している。図９（ｂ）は、図９（ａ）の構造において、出っ張り部２７を含む断面構造を示している。図９（ｃ）は、図９（ａ）の構造において、分岐配線２２ｂとその中間部２２ｂ'を含む断面構造を示している。

なお、本実施形態に係る差動信号伝送線路は、図１に示した差動型回路２１の差動入力端子２１ａ，２１ｂに接続される構成に限定されず、例えば図１０に示すように差動型回路４１の信号出力用の差動出力端子４１ａ，４１ｂに接続される構成であってもよい。図１０において、差動信号伝送線路１'は、基板１００上に形成され、差動信号を伝搬させるための一対の信号導体としての第１の信号導体３１及び第２の信号導体３２と、基板１００上において第１の信号導体３１の側方に形成された第１の接地導体３３と、基板１００上において第２の信号導体３２の側方に形成された第２の接地導体３４と、を備えるＥＣＣＰＷである。

差動信号伝送線路１'においては、第１の信号導体３１の一端３１ａ及び第２の信号導体３２の一端３２ａから差動信号が出力されるようになっている。一方、第１の信号導体３１の他端３１ｂ及び第２の信号導体３２の他端３２ｂは、それぞれ終端抵抗３５，３６からなる終端回路によって終端されている。

図１０において、Ｗ１は、第１の信号導体３１とその側方に配置された接地導体３３との間隔である。Ｗ２は、第２の信号導体３２とその側方に配置された接地導体３４との間隔である。Ｓ１は、第１の信号導体３１の幅である。Ｓ２は、第２の信号導体３２の幅である。ｄは、第１の信号導体３１と第２の信号導体３２との間の間隔である。

差動信号伝送線路１'においても、Ｗ１＝Ｗ２＝Ｗ、Ｓ１＝Ｓ２＝Ｓであり、式（１）の関係を満たしている。また、差動信号伝送線路１'は、図２及び図３に示した差動信号伝送線路１と同様の断面構造を有している。

なお、一対の差動端子としての差動出力端子４１ａ，４１ｂを有する差動型回路４１は、基板１００上において一対の信号導体３１，３２の側方に形成されている。図１０の例では、差動信号伝送線路１'は、差動出力端子４１ａに第２の信号導体３２を接続する第１の分岐配線４２ａと、差動出力端子４１ｂに第１の信号導体３１を接続する第２の分岐配線４２ｂと、を備えており、差動型回路４１の一対の差動出力端子４１ａ，４１ｂから差動信号が出力されるようになっている。また、差動信号伝送線路１'は、図３に示した差動信号伝送線路１の構造と同様に、第２の分岐配線４２ｂと第２の信号導体３２とが絶縁層を挟んで交差する交差部を備える。

また、差動信号伝送線路１'においても、差動型回路４１が図４のように複数配置されてもよく、図５〜図９のように他の配置例をとることも可能である。その場合は図４〜図９の差動型回路２１の差動入力端子２１ａ，２１ｂを差動型回路４１の差動出力端子４１ａ，４１ｂに置き換えた構成となる。

さらに、本実施形態に係る差動信号伝送線路は、接続される差動型回路の一対の差動端子として、差動型回路２１の差動入力端子２１ａ，２１ｂと差動型回路４１の差動出力端子４１ａ，４１ｂが混在した構成をとってもよい。上記構成は、例えば、図１０の差動信号伝送線路１'の一対の信号導体の一端３１ａ，３２ａと図１の差動信号伝送線路１の一対の信号導体の一端１１ａ，１２ａを接続することで得られる。上記の例では、差動型回路４１の一対の差動出力端子４１ａ，４１ｂから出力された差動信号が信号導体を伝搬し、差動型回路２１の一対の差動入力端子２１ａ，２１ｂに入力される構成となる。

また上記の例においても、差動型回路４１と差動型回路２１が、図４のように複数配置されていてもよく、図５〜図９のように他の配置例をとってもよい。

図１１に差動信号を増幅処理する差動型回路の一例を示す。差動型回路５０は、差動対トランジスタ５１，５２のコレクタ（又はドレイン）と高電位側の電源ＶＨの間に同一抵抗値の負荷抵抗５３，５４を接続し、エミッタ（又はソース）同士を接続し、その接続点を共通の電流源５５を介して、低電位側の電源に接続した構成を有している。

差動型回路５０において、トランジスタ５１，５２のベース（又はゲート）が一対の差動入力端子であり、コレクタ（又はドレイン）と負荷抵抗５３，５４の接続点５６ａ，５７ａが一対の差動出力端子である。差動型回路５０は、ベース（又はゲート）に入力される差動信号Ｖｉｎ（＋），Ｖｉｎ（−）を反転増幅して、接続点５６ａ，５７ａから差動信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を出力する。ここで、図１０の差動型回路４１が差動型回路５０の構成の場合、終端抵抗３５，３６が、差動型回路５０の負荷抵抗５３，５４を兼ねた構成としてもよい。

なお、差動信号を増幅処理する差動型回路の構成は、図１１の構成に限定されず、カスコード型、負帰還型の回路構成、又は他の回路が差動型回路５０に多段接続された構成等でもよい。またバイポーラ型トランジスタあるいは電界効果型トランジスタを用いて回路を構成してもよい。

図１２（ａ）は、図２の構造で基板１００としてＩｎＰ基板を用いた場合において、差動信号伝送線路１の特性インピーダンスＺ_０を計算した結果を示すグラフである。ここでは、差動型回路２１が側方に形成されていない領域での第１の信号導体１１と第２の信号導体１２との中心線から各接地導体１３，１４までの距離（ｄ／２＋Ｗ＋Ｓ）を５０μｍ、基板１００の厚みＨを５００μｍとして、距離ｄ／２と間隔Ｗの比を変化させている。なお上記の値は、現実的なＩＣの配線レイアウトで一般的に用いられる範囲のサイズである。

図１２（ａ）のグラフの縦軸は特性インピーダンスＺ_０であり、横軸は、ｄ／２とＷとの差（ｄ／２−Ｗ）をｄ／２とＷの和（ｄ／２＋Ｗ）で割って正規化した値Ｒ＝（ｄ／２−Ｗ）／（ｄ／２＋Ｗ）である。上記Ｒは−１＜Ｒ＜１の範囲の値をとり、ｄ／２とＷの比が１：１のときＲ＝０となり、ｄ／２が小さいほどＲは−１に近づき、Ｗが小さいほどＲは１に近づく。図１２（ａ）のグラフより、幅Ｓの値に関わらず、ＲとＺ_０の関係は上に凸な関数の形となり、Ｒ＝０．１でＺ_０は最大となる。なお、この関係はＷ，Ｓ，ｄ，Ｈをほぼどのような値にしても成り立つ。
図１２（ｂ）は、上記（ｄ／２＋Ｗ＋Ｓ）を１５μｍ、Ｈを１００μｍとして、図１２（ａ）と同様に、特性インピーダンスＺ_０を計算した結果である。図１２（ｃ）は、上記（ｄ／２＋Ｗ＋Ｓ）を１０μｍ、Ｈを５０μｍとして、図１２（ａ）と同様に、特性インピーダンスＺ_０を計算した結果である。なお、図１２（ｂ）及び（ｃ）における上記の値も、現実的なＩＣの配線レイアウトで一般的に用いられる範囲のサイズである。また、図１２（ｂ）及び（ｃ）においても図１２（ａ）と同じく、幅Ｓの値に関わらず、ＲとＺ_０の関係は上に凸な関数の形となり、Ｒ＝０．１でＺ_０は最大となっている。

図１２（ａ）に示した特性について図２の断面図を用いて説明する。図２の断面図は中心線を境に対称な構造をしているので、図２の中心線より右側の構造のみを用いて以下説明すると、第２の信号導体１２は、中心線と接地導体１４のほぼ中間の位置（Ｒ＝０．１）の配置で、特性インピーダンスＺ_０が最大となることを図１２（ａ）のグラフは示している。また、第２の信号導体１２がＲ＝０．１を境に中心線側に近づくほど（Ｒ＝−１側）、第１の信号導体１１に対する電磁的結合が大きくなり、線路の容量成分が増えて特性インピーダンスＺ_０が低下する。一方、第２の信号導体１２がＲ＝０．１を境に接地導体１４に近づくほど（Ｒ＝１側）、接地導体１４に対する電磁的結合の方が第１の信号導体１１に対する電磁的結合よりも大きくなり、線路の容量成分が増えて特性インピーダンスが低下する。

本来、平衡線路は一対の信号導体同士の電磁的結合が強いという特徴があるが、０．１＜Ｒ＜１の条件での構成では各信号導体１１，１２は側方の接地導体１３，１４との電磁的結合の方が大きくなり、その場合には不平衡線路の性質が強い特性の線路になると考えられる。

例えば図１２（ａ）のグラフにおいて、Ｓ＝３μｍでＲがＲ１＝−０．５３とＲ２＝０．７０の場合には、特性インピーダンスＺ_０はどちらも８０Ω程度になる。これらＲ１とＲ２の大小関係は、−１＜Ｒ１＜０．１＜Ｒ２＜１となるため、Ｒ＝Ｒ１では各信号導体１１，１２は他方の信号導体との電磁的結合が強く、Ｒ＝Ｒ２では各信号導体１１，１２は側方の接地導体１３，１４との電磁的結合が強いといえる。

図１３は、Ｒ＝Ｒ１、Ｒ＝Ｒ２とした図２の構造の差動信号伝送線路１について、入力される差動信号間に位相ずれがある場合の反射特性を電磁界シミュレータで計算した結果である。計算では、線路の長さを４００μｍとし、終端部（他端）１１ｂ，１２ｂは８０Ωの終端抵抗で終端した構成としている。

図１３（ａ）はＲ＝Ｒ１（−１＜Ｒ１＜０．１）の構造の差動信号伝送線路の差動モードの反射損失Ｓｄｄ１１の特性であり、入力される差動信号の１０ＧＨｚにおける位相ずれ量Δθが０°，１５°，３０°の場合について、それぞれ示している。図より位相ずれが無いΔθ＝０°の状態の反射損失Ｓｄｄ１１は周波数範囲ＤＣ〜６５ＧＨｚで−２０ｄＢ以下であるが、位相ずれの増加に伴って反射損失Ｓｄｄ１１が増大し、Δθ＝３０°では５０ＧＨｚ以上で−１０ｄＢ以上に悪化している。これは、Ｒ＝Ｒ１の構造では、一対の信号導体間の電磁的結合が大きいので、位相ずれにより生じる同相モード成分に対して、特性インピーダンスが大きくなり、不整合となるためである。

一方、図１３（ｂ）に示すように、Ｒ＝Ｒ２の構造（０．１＜Ｒ２＜１）では、各信号導体１１，１２は各接地導体１３，１４との電磁的結合が大きく、不平衡線路の性質が強いため、位相ずれによる反射特性の劣化は生じず、差動信号にΔθ＝０°，１５°，３０°の位相ずれがある状態でも、反射損失Ｓｄｄ１１は周波数範囲ＤＣ〜６５ＧＨｚで−２０ｄＢ以下に抑えられている。

図１３の結果より、分岐配線の導体長差や外部の同軸ケーブルの長さの差等により差動信号間に位相ずれが発生しても、本実施形態の０．１＜Ｒ＜１となる線路構造を採用することで、差動信号伝送線路の反射損失の増加を抑制し、反射ノイズや、電磁輻射ノイズの発生を防げることが確認できる。

なお、差動信号伝送線路１，１'を構成する信号導体と接地導体の配置関係は、例えば、図１４（ａ）のように、一対の信号導体１１，１２が、基板１００上に形成された接地導体１３，１４の上面からΔＨだけ上方に絶縁層１００ａを介して形成されていてもよい。なお、ΔＨは基板１００の厚みＨに比べて十分に小さいものとする。あるいは、図１４（ｂ）に示すように、接地導体１３，１４が、基板１００上に形成された一対の信号導体１１，１２の上面からΔＨだけ上方に絶縁層１００ａを介して形成されていてもよい。

ここで、差動分布型増幅器や分布型論理回路は、例えば図４のように基板１００上に所定間隔で形成された複数の差動型回路２１（又は４１）の差動入出力端子（図４では差動入力端子２１ａ，２１ｂ）が差動信号伝送線路１，１'に並列に接続された構成であり、差動信号伝送線路１，１'のインダクタンス成分と差動型回路の入出力容量（図４では入力容量）とが、カットオフの高い疑似的な分布定数線路を等価的に形成するように設計される。上記疑似的な分布定数線路の特性インピーダンスをマイクロ波の伝送で一般的に採用される５０Ωにする場合、差動信号伝送線路１，１'をインダクティブにして上記入出力容量を打ち消すために、差動信号伝送線路１，１'の特性インピーダンスは５０Ωより高くする必要がある（例えば７０Ω）。また、消費電力を減らす意図で、差動型回路へ差動信号を送り込む回路の負荷抵抗を高くして、例えば７０Ωで伝送する場合は、さらに高い特性インピーダンスにする必要がある（例えば９０Ω）。図１２（ａ）のグラフより、本実施形態に係る差動信号伝送線路１，１'は、０．１＜Ｒ＜１の範囲でＳやＲを調整することで、５０Ω以上の高い特性インピーダンスを実現できるので、差動分布型増幅器や分布型論理回路を高い自由度で設計することができる。図４では差動入出力端子が差動入力端子であり、差動型回路の入出力容量が入力容量となる場合を例示したが、別の例として差動入出力端子が差動出力端子であり、差動型回路の入出力容量が出力容量となる構成でも同様の効果が得られる。

以上説明したように、本実施形態に係る差動信号伝送線路１，１'は、平衡線路を構成する一対の信号導体１１，１２，３１，３２をそれぞれの側方に形成された接地導体１３，１４，３３，３４に近づけた構成であるため、平衡線路でありながら不平衡線路の性質が強く、差動信号の位相ずれの影響を受けにくくすることができる。

これにより、本実施形態に係る差動信号伝送線路１，１'は、基板１００に形成された信号導体１１，１２，３１，３２の複雑な引き回し等により生じる差動信号間の位相ずれに起因した、反射特性劣化や不要な電磁輻射ノイズの発生を防ぎ、小面積で製造性の良い差動信号伝送線路を実現できる。

また、本実施形態に係る差動信号伝送線路１，１'は、一対の信号導体１１，１２，３１，３２の側方に、複数の分岐配線２２ａ，２２ｂ，４２ａ，４２ｂを介して複数の差動型回路２１，４１を配置することが可能である。

さらに、本実施形態に係る差動信号伝送線路１，１'は、５０Ω以上の高い特性インピーダンスを容易に実現できるので、高い設計自由度で差動分布型増幅器や分布型論理回路を構成できる。

また、上記構成の差動信号伝送線路１，１'と基板１００を備えたＩＣと、前記ＩＣの外部に設置された信号発生装置と、前記信号発生装置が発生した差動信号を外部から前記ＩＣに伝送する伝送媒体とにより、差動信号を伝送して処理する、信号伝送システムを構成することも可能である。外部から伝送媒体を介して上記ＩＣに入力された差動信号は、例えば一対の信号導体１１，１２の一端１１ａ，１２ａに入力される。この構成によれば、上記伝送媒体の長さの差によって差動信号間に位相ずれが生じても、ＩＣ内部を伝送する差動信号の反射特性の劣化が抑えられ、高品質、高安定に動作する信号伝送システムを実現できる。なお、上記の伝送媒体とは、差動信号伝送線路１，１'を備えたＩＣに外部から接続される同軸ケーブル、コネクタ、ボンディングワイヤなどを指す。

（第２の実施形態）
続いて、本発明の第２の実施形態に係る高周波用差動信号伝送線路としての差動信号伝送線路２について図面を参照しながら説明する。第１の実施形態に係る差動信号伝送線路１，１'の構成と同一の構成については、同一の符号を付して詳しい説明は省略する。

図１５（ａ）に示すように、本実施形態に係る差動信号伝送線路２においては、一対の信号導体１１，１２が９０°の曲がり部２４を有している。このような曲がり部２４が１つ存在すると、一対の信号導体１１，１２には２×ｄの物理的な長さの差が生じ、曲がり部２４を通過した後の差動信号に位相ずれを引き起こし、反射特性劣化の要因となる。

このような構成であっても、曲がり部２４の前後における一対の信号導体１１，１２及び接地導体１３，１４について、式（１）を満たすように間隔ｄ及び間隔Ｗの値を調整することで、曲り部を有しているにもかかわらず、反射特性劣化の無い差動信号伝送線路を実現できる。なお、図１５（ａ）には差動型回路２１の差動入力端子２１ａ，２１ｂに接続される伝送線路の構成のみを示したが、第１の実施形態の図１０で示したような差動型回路４１の差動出力端子４２ａ，４２ｂに接続される伝送線路についても同様の曲がり部を設けることが可能である。

なお、図１５（ａ）の差動信号伝送線路２では、差動信号が曲がり部２４を通過した後に差動信号間に位相ずれが生じるので、曲がり部２４と終端抵抗１５，１６の間のみにおける差動信号伝送線路の間隔ｄ及び間隔Ｗが式（１）を満たす構成としても、反射特性劣化を抑制する効果は得られる。

また、上記実施形態では、曲り部２４の角度が９０°の形態を図に示したが、本発明に係る差動信号伝送線路に備えられる曲り部は、角度が９０°で無くてもよく、角度が変わる部分を曲線でなめらかに形成してもよい。また、曲り部２４や差動型回路２１（あるいは差動型回路４１）が複数設けられた構成や、図１５（ｂ）のように差動型回路２１を終端抵抗１５，１６の後段に配置した構成でもよい。図１５（ｂ）の構成においては、終端抵抗１５は信号導体１１と接地導体１３を接続し、終端抵抗１６は信号導体１２と接地導体１４を接続している。なお、図示のように接地導体１３と接地導体１４は電気的に接続されている。なお、図１５（ｂ）のように終端抵抗の後段に差動型回路を配置した構成は、図１、図４（ａ）、図４（ｂ）、図５（ａ）、図６（ａ）、図７（ａ）、図８、図９（ａ）、後述する図１６あるいは図１７にも同様に適用できる。また、変形例として、図１０における終端抵抗３５、３６の前段に差動型回路を配置した構成も適用できる。

以上説明したように、本実施形態に係る差動信号伝送線路２は、一対の信号導体１１，１２が曲がり部２４を有することにより、基板１００の限られたサイズ内で信号導体長を長く確保できるため、より多くの差動型回路２１を一対の信号導体１１，１２の側方に配置することができる。

（第３の実施形態）
続いて、本発明の第３の実施形態に係る高周波用差動信号伝送線路としての差動信号伝送線路３について図面を参照しながら説明する。第１及び第２の実施形態に係る差動信号伝送線路１，１'，２の構成と同一の構成については、同一の符号を付して詳しい説明は省略する。

図１６に示すように、本実施形態に係る差動信号伝送線路３においては、一対の信号導体１１，１２が９０°の曲がり部２５を有している。この曲がり部２５においては、一対の信号導体１１，１２の間隔ｄ１が、曲がり部２５の前後における一対の信号導体１１，１２の間隔ｄよりも狭くなっている（ｄ１＜ｄ）。

この構成により、曲がり部２５により生じる第１の信号導体１１と第２の信号導体１２の導体長差を、通常は第２の実施形態の図１５（ａ）に示したように２×ｄであるところを、２×ｄ１に短縮することができるので、曲り部で生じる差動信号間の位相ずれの量を小さくできる。

また、曲がり部２５の前後における一対の信号導体１１，１２及び接地導体１３，１４においては、間隔ｄ及び間隔Ｗは式（１）を満たす値になっている。

ここで、曲がり部２５における一対の信号導体１１，１２の間隔をｄより狭いｄ１にすると、間隔ｄの部分と間隔ｄ１の部分で、線路の特性インピーダンスが異なってしまうが、図１２（ａ）、図１２（ｂ）あるいは図１２（ｃ）のグラフに示されているように、信号導体間距離が異なっていても、間隔ｄ１と間隔Ｗ１，Ｗ２（あるいは幅Ｓ１，Ｓ２）を調整することで、特性インピーダンスを同程度にすることができる。

なお、図１６には差動型回路２１の差動入力端子２１ａ，２１ｂに接続される伝送線路の構成のみを示したが、第１の実施形態の図１０で示したような差動型回路４１の差動出力端子４２ａ，４２ｂに接続される伝送線路についても同様の曲がり部を設けることが可能である。

また、上記実施形態では、曲り部２５の角度が９０°の形態を図に示したが、本発明に係る差動信号伝送線路に備えられる曲り部は、角度が９０°で無くてもよく、角度が変わる部分を曲線でなめらかに形成してもよい。また、曲り部２５や差動型回路２１（あるいは差動型回路４１）が複数設けられた構成でもよい。

以上説明したように、本実施形態に係る差動信号伝送線路３は、曲り部２５で生じる差動信号間の位相ずれの量を小さくすることができ、前記差動信号が入力されて動作する差動型回路２１又は４１の歪や帯域の劣化、又は前記差動信号が入力される他の伝送線路の伝送特性の劣化を抑制できる。

（第４の実施形態）
続いて、本発明の第４の実施形態に係る高周波用差動信号伝送線路としての差動信号伝送線路４について図面を参照しながら説明する。第１の実施形態に係る差動信号伝送線路１，１'の構成と同一の構成については、同一の符号を付して詳しい説明は省略する。

図１に示した第１の実施形態に係る差動信号伝送線路１においては、分岐配線２２ｂが分岐配線２２ａよりも間隔ｄの分だけ長く形成されていた。図１７に示すように、本実施形態の差動信号伝送線路４では、分岐配線２２ａ，２２ｂが接続される接続部分２６における一対の信号導体１１，１２の間の間隔ｄ２が、接続部分２６の前後における一対の信号導体１１，１２の間の間隔ｄよりも狭くなっている。

これにより、通常は第１の実施形態の図１に示したようにｄである分岐配線２２ａ，２２ｂの導体長差をｄ２に短縮することができるので、第１の信号導体１１と第２の信号導体１２に付加される分岐配線のオープンスタブ特性による容量の大きさの差を小さくでき、差動信号間に生じる位相ずれを抑制できる。

また、接続部分２６の前後における一対の信号導体１１，１２及び接地導体１３，１４においては、間隔ｄ及び間隔Ｗは式（１）を満たす値になっている。

接続部分２６における一対の信号導体１１，１２の間隔をｄより狭いｄ２にすると、間隔ｄの部分と間隔ｄ２の部分で、線路の特性インピーダンスが異なってしまう。しかしながら、図１２（ａ）、図１２（ｂ）あるいは図１２（ｃ）のグラフに示されているように、信号導体間距離が異なっていても、間隔ｄ２と間隔Ｗ１，Ｗ２（あるいは幅Ｓ１，Ｓ２）を調整することで、特性インピーダンスを同程度にすることができる。なお、差動型回路２１の配置領域における接地導体のくり抜き部分があることで、間隔ｄ２と間隔Ｗ１，Ｗ２の調整が困難な場合は、図５〜図８のような配置例をとればよい。

なお、図１７には差動型回路２１の差動入力端子２１ａ，２１ｂに接続される伝送線路の構成のみを示したが、第１の実施形態の図１０で示したような差動型回路４１の差動出力端子４２ａ，４２ｂに接続される伝送線路についても同様の接続部分を設けることが可能である。

また、接続部分２６で信号導体１１，１２が間隔ｄ２に狭くなる前後の曲り箇所は、曲線でなめらかに形成してもよく、図のように信号導体間の中心線に対して対称の形でなくてもよい。また、接続部分２６や差動型回路２１（あるいは差動型回路４１）が複数設けられた構成でもよい。

以上説明したように、本実施形態に係る差動信号伝送線路４は、分岐配線２２ａ，２２ｂ（又は４２ａ，４２ｂ）の接続により生じる差動信号間の位相ずれの量を小さくすることができ、前記差動信号が入力されて動作する差動型回路２１又は４１の歪や帯域の劣化、又は前記差動信号が入力される他の伝送線路の伝送特性の劣化を抑制できる。

１〜４，１' 差動信号伝送線路
１１，１２，３１，３２ 信号導体
１１ａ，１２ａ，３１ａ，３２ａ 一端
１１ｂ，１２ｂ，３１ｂ，３２ｂ 他端
１３，１４，３３，３４ 接地導体
１５，１６，３５，３６ 終端抵抗（終端回路）
２１，４１ 差動型回路
２１ａ，２１ｂ 差動入力端子
２２ａ，２２ｂ，４２ａ，４２ｂ 分岐配線
２３ 交差部
２４，２５ 曲がり部
２６ 接続部分
４１ａ，４１ｂ 差動出力端子
５０ 差動型回路
５１，５２ トランジスタ
５３，５４ 負荷抵抗
５５ 定電流源
１００ 基板
１００ａ 絶縁層

Claims (10)

1. 基板（１００）と、
   前記基板上に形成され、差動信号を伝搬させるための一対の信号導体（１１，１２，３１，３２）と、
   前記基板上において前記一対の信号導体の両側方にそれぞれ形成された第１の接地導体（１３，３３）及び第２の接地導体（１４，３４）と、を備え、
   前記一対の信号導体の一端（１１ａ，１２ａ，３１ａ，３２ａ）から差動信号が入出力され、前記一対の信号導体の他端（１１ｂ，１２ｂ，３１ｂ，３２ｂ）は終端回路（１５，１６，３５，３６）によって終端され、前記基板上に形成された差動型回路（２１，４１）の一対の差動端子（２１ａ，２１ｂ，４１ａ，４１ｂ）と差動信号の授受を行う高周波用差動信号伝送線路（１〜４，１'）であって、
   前記一対の信号導体は第１の信号導体（１１，３１）と第２の信号導体（１２，３２）からなり、
   前記第１の信号導体の幅と前記第２の信号導体の幅が等しく、
   前記第１の信号導体とその側方に配置された前記第１の接地導体との間隔と、前記第２の信号導体とその側方に配置された前記第２の接地導体との間隔が等しく、
   前記間隔をＷとし、前記第１の信号導体と前記第２の信号導体との間隔をｄとすると、０．１＜（ｄ／２−Ｗ）／（ｄ／２＋Ｗ）＜１となる構造を有することを特徴とする高周波用差動信号伝送線路。
2. 前記差動型回路が前記第１の信号導体の側方に形成され、
   前記一対の差動端子の一方に前記第２の信号導体を接続する分岐配線（２２ｂ）と、前記分岐配線と前記第１の信号導体とが絶縁層（１００ａ）を挟んで交差する交差部（２３）と、を更に備えることを特徴とする請求項１に記載の高周波用差動信号伝送線路。
3. 前記差動型回路が前記第２の信号導体の側方に形成され、
   前記一対の差動端子の一方に前記第１の信号導体を接続する分岐配線（４２ｂ）と、前記分岐配線と前記第２の信号導体とが絶縁層（１００ａ）を挟んで交差する交差部（２３）と、を更に備えることを特徴とする請求項１に記載の高周波用差動信号伝送線路。
4. 前記一対の信号導体が曲がり部（２４，２５）を有することを特徴とする請求項１から請求項３のいずれか一項に記載の高周波用差動信号伝送線路。
5. 前記曲がり部における前記一対の信号導体の間の間隔が、前記曲がり部の前後における前記一対の信号導体の間の間隔よりも狭いことを特徴とする請求項４に記載の高周波用差動信号伝送線路。
6. 前記分岐配線が接続される接続部分（２６）における前記一対の信号導体の間の間隔が、前記接続部分の前後における前記一対の信号導体の間の間隔よりも狭いことを特徴とする請求項２から請求項５のいずれか一項に記載の高周波用差動信号伝送線路。
7. 前記基板は、ＩｎＰ、ＧａＡｓ、又はＳｉからなる半導体基板であることを特徴とする請求項１から請求項６のいずれか一項に記載の高周波用差動信号伝送線路。
8. 前記差動型回路が前記基板上に複数形成されており、
   複数の前記差動型回路の一対の差動端子と前記差動信号の授受を行うことを特徴とする請求項１から請求項７のいずれか一項に記載の高周波用差動信号伝送線路。
9. 少なくとも１つの前記差動型回路の前記一対の差動端子は信号入力用の一対の差動入力端子（２１ａ，２１ｂ）であり、少なくとももう１つの差動型回路の前記一対の差動端子は信号出力用の一対の差動出力端子（４１ａ，４１ｂ）であることを特徴とする請求項８に記載の高周波用差動信号伝送線路。
10. 請求項１から請求項９のいずれか一項に記載の高周波用差動信号伝送線路と、前記基板と、前記差動信号を発生する信号発生装置と、前記差動信号を伝送する伝送媒体と、を備え、
    前記信号発生装置と前記伝送媒体は前記基板の外部に設置され、
    前記一対の信号導体の前記一端に前記差動信号が入力されることを特徴とする信号伝送システム。

Images