JP5694445B2 - 差動信号伝送線路 - Google Patents

Description

本発明は、差動信号を入出力するための一対の差動端子を有する複数の差動型回路とともに基板上に形成され、上記複数の差動型回路との間で差動信号の授受を行う差動信号伝送線路において、その主線路と差動端子との間を接続するための導体長差による位相ずれや反射特性の劣化の問題を改善するとともに、外部からの電磁ノイズの影響を受けにくくするための技術に関する。

広帯域な高周波信号の増幅処理やラッチ処理等を行う回路では、互いに位相が反転した差動信号を用いる場合が多く、その差動信号を増幅したりラッチする差動型回路には一対の差動端子として差動入力端子や差動出力端子が備えられている。

このように差動信号に対する処理を行う差動型回路を、集積回路（ＩＣ）技術を用いて半導体基板上に形成する場合で、広帯域な特性を得る方式として、差動分布増幅器や分布型論理回路が提案されている（特許文献１、２）。

これらは所定間隔で周期的に配置された複数の差動型回路の入出力端子を特性インピーダンスが高い伝送線路で直列に接続した構造であり、差動型回路の入出力容量と伝送路のインダクタンス成分によりカットオフ周波数の高い擬似的な分布定数線路が形成され、複数の差動型回路への差動信号伝送を広帯域に行うことができ、高速動作を実現できる。

図１６は、半導体基板上に形成された差動分布増幅器のレイアウトの例を模式的に示した図であり、ＩｎＰ（インジウム・リン）やＧａＡｓ（ガリウム・砒素）等の半導体基板（図示せず）上に、複数（この例では４つ）の差動型増幅回路１（１）〜１（４）が、入出力端子の方向が全ての回路同じ向きで、Ｘ軸に沿って一定間隔で一列に配置されている。そして、各差動型増幅回路の一対の差動入力端子１ａ、１ｂと向かい合う位置に信号入力用の差動信号伝送線路１０が、また、各差動型増幅回路の一対の差動出力端子１ｃ、１ｄと向かい合う位置に信号出力用の差動信号伝送線路９０が、Ｘ軸に沿って形成されている。

差動信号伝送線路１０は、所定間隔ＧでＸ軸に沿って平行に延びた一対の主線路１１、１５を有し、主線路１１、１５は直列に接続された各主線路導体１１ｂ〜１１ｆ、１５ｂ〜１５ｆによって構成される。なお、主線路導体は特性インピーダンスが任意に設定された帯状の導体であり、矩形で表し、各主線路導体を結ぶ線は主線路導体間の接続を表している。また、配線の分岐点を黒丸、端子を白丸で表している。

主線路１１、１５の始端１１ａ、１５ａに入力された差動信号Ｖin(+)、Ｖin(-)は、主線路１１、１５の終端１１ｇ、１５ｇに接続された終端抵抗１４、１８によって吸収される。また、主線路１１、１５と差動型増幅回路１（１）〜１（４）の差動入力端子１ａ、１ｂは、Ｙ軸に沿った所定長の分岐配線１３ａ〜１３ｄ、１７ａ〜１７ｄにより接続されており、分岐配線１７ａ〜１７ｄと主線路導体１１ｃ〜１１ｆは絶縁層を介して交差している。

ここで、各主線路導体１１ｂ〜１１ｆ、１５ｂ〜１５ｆは、電気的には特性インピーダンスが高い伝送線路であり、例えば、各主線路導体１１ｂ〜１１ｆと各差動型増幅回路の差動入力端子１ａが接続された構成を等価回路で表すと図１７のようになる。主線路導体のインダクタンス成分Ｌと入力端子１ａの入力容量Ｃが擬似的な分布定数線路を形成しており、インダクタンスＬと容量Ｃの最適化によりカットオフ周波数が高い広帯域な伝送特性が得られるように設計される。このとき上記擬似的分布定数線路の特性インピーダンスは終端抵抗１４の抵抗値と等しく設定される。

差動信号伝送線路９０は、模式的に示した図１６では、基板上で差動入力端子側の差動信号伝送線路１０を反転させた（１８０度回転させた）形となっており、各差動型増幅回路の差動出力端子１ｃ、１ｄは、差動信号伝送線路９０に接続されている。この差動分布増幅器は、差動入力端子側の差動信号伝送線路１０より入力されて各差動型増幅回路で増幅された出力信号を差動信号伝送線路９０上で同相合波して、元の入力信号Ｖin(+)、Ｖin(-)を増幅した信号Ｖout(+)、Ｖout(-)を出力する。

差動出力端子側の差動信号伝送線路９０は、所定間隔Ｇ′でＸ軸に沿って平行に延びた一対の主線路９１、９５を有しており、各主線路９１、９５は、それぞれ出力端子９１ａ、９５ａから直列に接続された各主線路導体９１ｂ〜９１ｆ、９５ｂ〜９５ｆによって構成される。また、主線路９１、９５と各差動型増幅回路の差動出力端子１ｃ、１ｄは、Ｙ軸に沿った所定長の分岐配線９７ａ〜９７ｄ、９３ａ〜９３ｄにより接続されており、各分岐配線９７ａ〜９７ｄと主線路導体９１ｃ〜９１ｆは絶縁層を介して交差している。主線路導体９１ｆ、９５ｆの端部は終端抵抗９４、９８に接続されている。

また、入力線路と同じく電気的には各主線路導体９１ｂ〜９１ｆ、９５ｂ〜９５ｆのインダクタンス成分と差動出力端子１ｃ、１ｄの出力容量が、広帯域な特性を有した擬似分布定数線路となるように設計される。このとき特性インピーダンスは出力側の終端抵抗９４または終端抵抗９８の抵抗値と等しく設定される。

さらに、差動信号伝送線路１０の始端から入力された信号は終端側へ伝搬しつつ、各差動型増幅回路１（１）〜１（４）で順次増幅され、それらの増幅された信号は差動信号伝送路９０を始端側（線路の出力端子側）へ伝搬しながら位相が一致した状態で合成されるように、差動信号伝送路１０、９０の電気長は最適化されている。

このように差動分布増幅器は複数の差動型増幅回路で増幅した出力信号を同相合波するので高利得で広帯域な差動信号の増幅が可能となる。

特開２００６−０５４７６５号公報 特許第３２９３０９１号公報 特許第２８８２２６６号公報

差動型回路の入力容量Ｃと主線路導体のインダクタンスＬで構成される擬似分布定数線路の特性インピーダンスは、√（Ｌ／Ｃ）であり、それをマイクロ波の伝送で一般的に採用されている５０Ωにする場合、主線路導体の特性インピーダンスは５０Ωよりも高くする必要がある（例えば７０Ω）。また、消費電力を減らす意図で差動型回路へ信号Ｖin(+)、Ｖin(-)を送り込む回路の負荷抵抗を高くして例えば７０Ωで伝送する場合は、さらに高い特性インピーダンスにする必要がある（例えば９０Ω）。差動信号伝送線路１０は主線路１１、１５の間隔Ｇを狭めて両者の電磁的結合が大きくなりすぎると、特性インピーダンスが低くなってしまうので、間隔Ｇは一定値以上を確保する必要があり、例えばＩｎＰ基板上に形成した伝送線路で９０Ωの特性インピーダンスを得るためには、数１０μｍ以上の間隔が必要である。

その場合、上記のように一対の平行な主線路１１、１５の側方に、複数の差動型回路を主線路の長さ方向に沿って直列に配置し、その一対の差動端子を一対の分岐配線を介して接続する構成では、主線路１５から分岐される分岐配線１７ａ〜１７ｄにおいては間隔Ｇ以上の長さが必要となり、さらに、分岐配線１３と間隔Ｇ分の長さのアンバランスも生じる。

差動型伝送線路に関するものでは無いが、特許文献３に示されているように、分岐配線が長いと主線路を伝搬する信号の各分岐点での反射や、分岐配線内での多重反射等の複雑な現象が生じて、信号品質の劣化を招くことが知られている。

現実的なレイアウトの例として、分岐配線の長さが扱う周波数の波長の１／１０以下（扱う周波数６４ＧＨｚまでとした場合、ＩｎＰ基板上に形成した伝送路では、６４ＧＨｚの波長は１３３０μｍなので、その１／１０は１３３μｍ以下程度）の範囲で、また差動型回路の入出力インピーダンスは十分高いことを想定すると、分岐配線はオープンスタブの特性により容量として働くと単純化して考えられる。

波長λ／１０以下で容量として働くオープンスタブはスタブ長が長い程その容量が大きい。よって主線路１５に接続される分岐配線１７ａ〜１７ｄの長さは間隔Ｇ以上と長いが、それは主線路１５に付加される容量が大きいことと等価になり、主線路１５の反射特性や広帯域特性が悪化してしまう。

さらに、分岐配線１７ａ〜１７ｄは、分岐配線１３と長さが間隔Ｇ分アンバランスとなるため、主線路１１、１５に付加される分岐配線のオープンスタブ特性による等価的な容量もアンバランスとなり、主線路１１、１５を伝搬する信号の位相にずれが生じる。主線路１１、１５が両者の電磁的結合を含めたインピーダンス設計がなされている伝送線路の場合、位相ずれにより全体的なインピーダンスが高くなり、反射特性や広帯域特性が悪化してしまう。また、位相ずれにより主線路１１、１５からの余計な電磁輻射ノイズの発生等の問題も生じる。

図１８は、図１６と同じく複数の差動型回路からなる差動分布増幅器の一例である。図１６の構成と異なり、各差動型回路の反転ＯＵＴ端子はオープン（または終端された状態）で、ＯＵＴ端子のみ単相の伝送線路９０に接続されており、差動入力−単相出力の構成となっている。

この図１８の構成を用いて各差動型増幅回路の差動入力端子に接続される差動信号伝送線路のシミュレーション解析を行った。

シミュレーション条件は、基板材料ＩｎＰ、誘電率１２．４、基板厚み１００μｍ、基板表面に形成される主線路導体および分岐配線の厚さ１．５μｍ、交差のため基板内に形成される分岐配線の厚さ０．５μｍ、分岐配線と主線路の交差部の絶縁層の厚さ１μｍ、主線路導体１１ｃ〜１１ｅ、１５ｃ〜１５ｅの幅６μｍ、長さ２４０μｍ、線路間隔７０μｍ、特性インピーダンス９０Ω、主線路導体１１ｂ、１１ｆ、１５ｂ、１５ｆの幅６μｍ、長さ１２０μｍ、線路間隔７０μｍ、特性インピーダンス９０Ω、分岐配線１３ａ〜１３ｄの幅５μｍ、長さ１０μｍ、分岐配線１７ａ〜１７ｄの幅５μｍ、長さ８０μｍ、回路入力容量約１４ｆＦで、ハイインピーダンスとし、この容量と線路のインダクタンス成分による分布定数線路の特性インピーダンスを７０Ωになるように設定。また、終端抵抗１４、１８の抵抗値７０Ωとした。

上記条件で、主線路１１の始端から終端までの透過特性の位相と、主線路１５の始端から終端までの透過特性の位相を計算した結果が図１９であり、この図から周波数６４ＧＨｚにおいて主線路間で３０°の位相差が生じていることがわかる。

また、両主線路の入力側から見た反射特性をシミュレーションした結果が図２０であり、主線路１５では、周波数６４ＧＨｚで−１０ｄＢと悪化している。

図１８の差動信号伝送線路の構成では、分岐配線１７ａ〜１７ｄが長く、主線路１５に付加される分岐配線のオープンスタブ特性による等価的な容量が大きいため、主線路１５の透過特性は位相が遅れ、反射特性も悪化する。なお分岐配線１７ａ〜１７ｄのオープンスタブ特性の等価的な容量は、周波数６４ＧＨｚではおおよそ７ｆＦ程度となる。

また、図２１は、図１８の差動分布増幅器の６４ＧｂｐｓＮＲＺ信号の出力波形のシミュレーション結果を示すものであり、主線路１５の伝送特性悪化により、ジッタ成分が大きくなっている。

また、上記特性の他、上記構造の差動信号伝送線路では、一対の主線路１１、１５によって、その始端から終端までにおよぶ一つの広い面積の配線囲い部を形成しており、この広い一つの配線囲い部内を通過する外部電磁ノイズによる大きな磁気誘導性の外乱が生じやすいという問題がある。

また、図１６のような差動出力型の差動分布増幅器の場合は、分岐配線９３、９７の導体長差Ｇ′の影響により、出力の主線路９１、９５を伝搬する信号にも位相ずれが生じ、伝送線路のインピーダンスが所望値よりずれたり、余計な電磁輻射ノイズを発生する。

本発明は、これらの問題を解決して、一対の主線路と差動型回路の一対の差動端子の間を接続する分岐配線の接続長を短く且つバランスさせることができ、しかも外部電磁ノイズによる磁気誘導性の外乱を受けにくい差動信号伝送線路を提供することを目的としている。

前記目的を達成するために、本発明の請求項１の差動信号伝送線路は、
基板上に形成され、差動信号を伝搬させるための一対の主線路（３１、３５、５１、５５）と、差動信号を入力または出力する前記主線路の始端（３１ａ、３５ａ、５１ａ、５５ａ）と、その他端である終端（３１ｍ、３５ｍ、５１ｍ、５５ｍ）と、該終端に接続された終端回路（３４、３８、５４、５８）とを有し、前記一対の主線路に沿ってその側方の前記基板上に形成された複数の差動型回路（２１、２２、２３、２４）の各一対の差動端子との間で差動信号の授受を行う差動信号伝送線路（３０、５０）において、
前記複数の差動型回路のうちの第１の差動型回路（２１、２３）の側方に配置された前記一対の主線路の途中に形成され、該一対の主線路のそれぞれ一部を構成する一対の主線路導体の一方と他方とが絶縁層を挟んで交差する第１の交差部（３９ａ、３９ｃ、５９ｄ、５９ｂ）と、
前記一対の主線路のうち、前記第１の交差部から前記始端までの主線路上の経路において前記第１の差動型回路の一方の差動端子との距離が最短になる点を線上にもつ方の一方の主線路上であって前記第１の交差部と前記始端の間の位置に設けられ、前記第１の差動型回路の前記一方の差動端子に接続される第１の分岐配線（３３ａ、３３ｃ、５３ｄ、５３ｂ）と、
前記一対の主線路のうち、前記第１の交差部から前記終端までの主線路上の経路において前記第１の差動型回路の他方の差動端子との距離が最短になる点を線上にもつ方の他方の主線路上であって前記第１の交差部と前記終端の間の位置に設けられ、前記第１の差動型回路の前記他方の差動端子に接続される第２の分岐配線（３７ａ、３７ｃ、５７ｄ、５７ｂ）と、
前記複数の差動型回路のうちの前記第１の差動型回路と異なる第２の差動型回路（２２、２４）の側方に配置された前記一対の主線路の途中に形成され、該一対の主線路のそれぞれ一部を構成する一対の主線路導体の一方と他方とが絶縁層を挟んで交差する第２の交差部（３９ｂ、３９ｄ、５９ｃ、５９ａ）と、
前記一対の主線路のうち、前記第２の交差部から前記始端までの主線路上の経路において前記第２の差動型回路の一方の差動端子との距離が最短になる点を線上にもつ方の一方の主線路上であって前記第２の交差部と前記始端の間の位置に設けられ、前記第２の差動型回路の前記一方の差動端子に接続される第３の分岐配線（３３ｂ、３３ｄ、５３ｃ、５３ａ）と、
前記一対の主線路のうち、前記第２の交差部から前記終端までの主線路上の経路において前記第２の差動型回路の他方の差動端子との距離が最短になる点を線上にもつ方の他方の主線路上であって前記第２の交差部と前記終端の間の位置に設けられ、前記第２の差動型回路の前記他方の差動端子に接続される第４の分岐配線（３７ｂ、３７ｄ、５７ｃ、５７ａ）とを含むことを特徴とする。

また、本発明の請求項２の差動信号伝送線路は、請求項１記載の差動信号伝送線路において、
前記第１の差動型回路が前記一対の主線路の一方の側方に配置され、前記第２の差動型回路が前記一対の主線路の他方の側方に配置され、前記第１の交差部と前記第２の交差部との間を、前記一対の主線路の一部を構成する一対の主線路導体の一方と他方とが非交差状態で接続していることを特徴とする。

また、本発明の請求項３の差動信号伝送線路は、請求項１記載の差動信号伝送線路において、
前記第１の差動型回路と前記第２の差動型回路が前記一対の主線路の一方の側方に並んで配置され、前記第１の交差部と前記第２の交差部の間に、前記一対の主線路のそれぞれ一部を構成する一対の主線路導体の一方と他方とが絶縁層を挟んで交差する中間交差部（４０ａ〜４０ｃ、６０ａ〜６０ｃ）が設けられていることを特徴とする。

また、本発明の請求項４の差動信号伝送線路は、請求項１〜３のいずれかに記載の差動信号伝送線路において、
前記第１の差動型回路の信号入力用の一対の差動端子と、前記第２の差動型回路の信号入力用の一対の差動端子の間を接続することを特徴とする。

また、本発明の請求項５の差動信号伝送線路は、請求項１〜３のいずれかに記載の差動信号伝送線路において、
前記第１の差動型回路の信号出力用の一対の差動端子と、前記第２の差動型回路の信号出力用の一対の差動端子の間を接続することを特徴とする。

また、本発明の請求項６の差動信号伝送線路は、請求項１〜３のいずれかに記載の差動信号伝送線路において、
前記第１の差動型回路の信号出力用の一対の差動端子と、前記第２の差動型回路の信号入力用の一対の差動端子の間を接続することを特徴とする。

また、本発明の請求項７の差動信号伝送線路は、請求項１〜６のいずれかに記載の差動信号伝送線路において、
前記一対の主線路は、前記一対の主線路が囲む領域内で前記第１、第２の交差部（３９ａ〜３９ｄ）、または該第１、第２の交差部とその間に設けられた前記中間交差部（４０ａ〜４０ｃ）を境に区画された複数の配線囲い部（４５ａ〜４５ｈ、６５ａ〜６５ｈ）について、前記始端側から数えて奇数番目の配線囲い部の面積の総和と、偶数番目の配線囲い部の面積の総和が等しくなるように形成されていることを特徴とする。

また、本発明の請求項８の差動信号伝送線路は、請求項１〜７のいずれかに記載の差動信号伝送線路において、
前記第１の分岐配線および第２の分岐配線または前記第３の分岐配線および第４の分岐配線が前記差動型回路の一対の差動端子を兼ねていることを特徴とする。

また、本発明の請求項９の差動信号伝送線路は、請求項１〜８のいずれかに記載の差動信号伝送線路において、
前記一対の主線路が互いに電界の基準となる平衡線路型、前記一対の主線路に対向するアース導体を電界の基準とするマイクロストリップ型、前記一対の主線路の側部に形成されたアース導体を電界の基準とするコプレーナ型、あるいはこれらの組合せによって形成されていることを特徴とする。

このように構成したので、本発明の請求項１の差動信号伝送線路では、一対の主線路の側方に配置された複数の差動型回路の一対の差動端子との間で差動信号を授受する差動信号伝送線路において、一対の主線路の途中に設けられた第１の交差部から始端までの線路上で第１の差動型回路の一方の差動端子に近い方の一方の主線路に設けた第１の分岐配線とその一方の差動端子との間を接続し、第１の交差部から終端までの線路上で第１の差動型回路の他方の差動端子に近い方の他方の主線路に設けた第２の分岐配線とその他方の差動端子との間を接続し、また、一対の主線路の途中に設けられた第２の交差部から始端までの線路上で第２の差動型回路の一方の差動端子に近い方の一方の主線路に設けた第３の分岐配線とその一方の差動端子との間を接続し、第２の交差部から終端までの線路上で第２の差動型回路の他方の差動端子に近い方の他方の主線路に設けた第４の分岐配線とその他方の差動端子との間を接続する構造であるから、各差動型回路の一対の差動端子に接続される一対の分岐配線を短く、同一長に形成することができ、分岐配線に起因する伝送特性への影響を小さく且つ一対の線路で等しくバランスして、反射特性の乱れ、位相ずれがなくなり、出力信号の品質の劣化を防ぎ、広帯域特性を発揮させることができる。

また、差動信号の電流が流れる主線路を交差させているので、主線路が形成する配線囲い部を通過する外部電磁ノイズの電気的影響は、交差部を境に形成された隣り合う配線囲い部でお互いに相殺する効果があり、外部電磁ノイズによる磁気誘導性の外乱を受けにくくなる。

また、請求項２のように、第１の差動型回路が主線路の一方の側方に配置され、第２の差動型回路が主線路の他方の側方に配置されている場合に、第１の交差部と第２の交差部の間を非交差状態で接続することで、始端側に同一極性の差動端子が設けられた斜向かい配置の複数の差動型回路に対して少ない交差部で接続できる。

また、請求項３のように、第１の差動型回路と第２の差動型回路が主線路の一方の側方に並んだ配置において、第１の交差部と第２の交差部の間に中間交差部を設けることにより、前段の交差部で入れ替わった差動の信号線の正相逆相の配置が元に戻るので、特に差動分布増幅器を設計する場合、全ての差動型回路の差動端子の極性の並びを同一にすることができ、全ての差動型回路の回路構造やパターン形状を画一化できるので設計が容易となる。

また、請求項４〜６のように、差動型回路の信号入力用の一対の差動端子同士を接続する形態、差動型回路の信号出力用の一対の差動端子同士を接続する形態、差動型回路の信号出力用の一対の差動端子と信号入力用の一対の差動端子を接続する形態のいずれにも対応でき、差動型回路間を接続する線路として高い汎用性を有している。

また、請求項７のように、一対の主線路は、その一対の主線路が囲む領域内で前記第１、第２の交差部あるいはその交差部と前記中間交差部を含めた交差部を境に区画された複数の配線囲い部について、始端側から数えて奇数番目の配線囲い部の面積の総和と、偶数番目の配線囲い部の面積の総和が等しくなるように形成されていれば、奇数番目の配線囲い部を通過する外部電磁ノイズによる影響と、偶数番目の配線囲い部を通過する外部電磁波ノイズによる影響とが互いに相殺されて影響を最小化できる。

また、本発明の請求項８のように、分岐配線が差動型回路の差動端子を兼ねている、即ち、実質的に差動端子が主線路に直接的に接続される構造であれば、接続用の配線を介さずに最短距離で差動型回路との間を接続することができ、その配線の影響を無視することができ、設計がより容易になる。

本発明の実施形態の差動信号伝送線路を用いて線路両側に配置された回路に接続する場合の最小規模の構成図 差動信号伝送線路の構造例を示す図 交差部の構造例を示す図 差動信号伝送線路の等価回路図 図１の差動信号伝送線路を４つの差動型回路に接続できるように拡張した回路図 本発明の実施形態の差動信号伝送線路を用いて線路の片側に配置された回路に接続する場合の最小規模の構成図 図６の差動信号伝送線路を出力側にも用いて４つの差動型回路に接続できるように拡張した差動分布増幅器の回路図 図７の差動分布増幅器の出力側線路を単相とした回路図 図８の回路のシミュレーション結果を示す図 図８の回路のシミュレーション結果を示す図 図８の回路の出力波形を示す図 図６の差動信号伝送線路で差動クロック信号を２つのラッチ回路に与える回路図 実施形態の差動信号伝送線路を用いて線路両側に配置された回路の差動出力端子と差動入力端子の間を接続する場合の最小規模の構成図 実施形態の差動信号伝送線路を用いて線路片側に配置された回路の差動出力端子と差動入力端子の間を接続する場合の最小規模の構成図 本発明の差動信号伝送線路の変形例を説明する図 従来の差動信号伝送線路を用いた差動分布増幅器の構造を示す図 図１６の入力側の差動信号伝送線路の主線路の等価回路 図１６の差動分布増幅器の出力側線路を単相線路とした回路 図１８の回路のシミュレーション結果を示す図 図１８の回路のシミュレーション結果を示す図 図１８の回路の出力波形を示す図

以下、図面に基づいて本発明の実施の形態を説明する。なお、本発明の「第１の差動型回路」、「第２の差動型回路」は、一対の主線路の側方に配置されてその主線路に接続される複数の差動型回路のうちの全てであってもよく、また一部であってもよい。後述する実施形態では、上記「第１の差動型回路」、「第２の差動型回路」に対応する差動型回路のみで構成される回路例を示すが、例えば、これら主要な差動型回路の間、始端、終端等に、図１６のような本発明とは異なる接続方法で接続された別の差動型回路が存在している構成であっても本発明を同様に適用できる。

図１は、本発明の差動信号伝送線路を用いた最も小規模な回路２０の例を示している。なお、この回路２０は、実際には半導体基板（ＧａＡｓやＩｎＰ等）上にエッチング処理されて形成されるものであるが、ここでは基板上の配置を理解しやすいように基板上面側から見た構造を模式的に示している。また、構造説明に便利なようにＸ軸、Ｙ軸の２次元直交座標を用いている。

図１の回路２０は、入力容量が等しい二つの差動型回路２１、２２が、その差動入力端子の並んだ辺が斜向かいに対向する配置で並び、その間を差動信号伝送線路３０の一対の主線路３１、３５がジグザグ状に交差しながらＸ軸方向に延び、２つの差動型回路２１、２２の差動入力端子に接続されている。２つの差動型回路２１、２２は増幅回路またはラッチ回路等であり、この回路２０は、差動信号伝送線路３０に入力される差動信号Ｖin(+)、Ｖin(-)（例えば数十ＧＨｚのクロック信号）を線路両側にそれぞれ配置された２つの差動型回路２１、２２に分配する（なお、この回路例では、二つの差動型回路２１、２２の一方が本発明の「第１の差動型回路」に相当し、他方が「第２の差動型回路」に相当する。）

差動信号伝送線路３０は、例えば図２に断面構造を示すように、基板１００の下面（または１層下の面）に形成された共通のアース導体１０１と、基板１００表面に所定間隔Ｇで平行に形成された一対の主線路１０２、１０３からなるマイクロストリップ型線路あるいは平衡型線路である。なお、マイクロストリップ型線路としては、信号線とアース導体の上下が入れ替わったインバーテッドマイクロストリップ線路や、信号線が上下のアース導体に挟まれたストリップ線路等もある。

ここで、マイクロストリップ型線路の場合には、主線路１０２、１０３を伝搬する信号の電界Ｅの基準はアース導体１０１となり、平衡型線路の場合、主線路１０２、１０３がそれぞれ互いを基準の電界Ｅ′として作用するので、原理的にはアース導体を省略することもできる。なお、主線路１０２、１０３の間隔と基板の厚さ等の関係により、マイクロストリップ型と平衡型の両方の特性を併せ持つ差動信号伝送線路であってもよい。

また、伝送線路の形式は、上記マイクロストリップ型線路、平衡型線路の他に、主線路の側部（同一基板面の）に所定間隔で形成されたアース導体を電界の基準とするコプレーナ型線路あるいはそれらの組み合わせによって構成してもよい。なお、コプレーナ型線路としては主線路の両側部にアース導体が形成された典型的なコプレーナ線路の他に主線路の片側部にアース導体が形成された非対称コプレーナストリップ線路や、基板の下面に形成されたアース導体も電界の基準とするグランデッドコプレーナ線路等がある。この実施形態および以下に説明する各実施形態の伝送線路の形式は、上記のいずれであってもよい。

これらの一対の伝送線路の主線路は、通常、特性インピーダンスを一定にするために始端から終端まで一定の間隔で形成されているが、本発明では一対の主線路の途中に交差部が設けられている。

即ち、図１に示した差動信号伝送線路３０を構成する一方の主線路３１は、伝送線路の始端である入力端子３１ａに入力された一方の差動信号Ｖin(+)を、Ｘ軸に対して非直交の所定角度（例えば４５°）の傾きをもつ長さＬａの主線路導体３１ｂを介して第１分岐点３２ａに伝搬し、第１分岐点３２ａから主線路導体３１ｂと逆方向の傾きをもつ長さＬｂ（例えばＬｂ＝２Ｌａ）の主線路導体３１ｃに伝搬する。第１分岐点３２ａと差動型増幅回路２１の一方（正相側）の差動入力端子２１ａとの間は、分岐配線３３ａによって接続されている。

主線路導体３１ｃまで伝搬された信号は、第２分岐点３２ｂ、主線路導体３１ｂと長さ、傾きが等しい主線路導体３１ｄを伝搬し、主線路３１の終端３１ｍである主線路導体３１ｄの端部に接続された終端抵抗３４で終端される。第２分岐点３２ｂと差動型増幅回路２２の一方（正相側）の差動入力端子２２ａとの間は、分岐配線３３ｂによって接続されている。

一方、差動信号伝送線路３０の他方の主線路３５は、伝送線路の始端である入力端子３５ａに入力された一方の差動信号Ｖin(-)を、主線路導体３１ｂと長さ、傾きが等しく所定間隔で形成された主線路導体３５ｂを介して第１分岐点３６ａに伝搬し、第１分岐点３６ａから主線路導体３５ｂと逆方向の傾きをもつ長さＬｂの主線路導体３５ｃに伝搬する。第１分岐点３６ａと差動型増幅回路２１の他方（逆相側）の差動入力端子２１ｂとの間は分岐配線３７ａによって接続されている。

主線路導体３５ｃまで伝搬された信号は、第２分岐点３６ｂ、主線路導体３５ｂと等しい主線路導体３５ｄを伝搬し、主線路３５の終端３５ｍである主線路導体３５ｄの端部に接続された終端抵抗３８で終端される。第２分岐点３６ｂと差動型増幅回路２２の他方（逆相側）の差動入力端子２２ｂとの間は、分岐配線３７ｂによって接続されている。

上記図１の回路２０では、一対の主線路３１、３５の途中で、側方に差動型回路２１、２２が形成されている位置にそれぞれ交差部３９ａ、３９ｂを対応させて設けており、交差部３９ａから始端までの線路上において、差動型回路２１の一方の差動入力端子２１ａに近い方（端子２１ａとの距離が最短となる点を線上にもつ方）の一方の主線路３１に設けた分岐点３２ａと、その差動入力端子２１ａとの間を分岐配線３３ａで接続し、交差部３９ａから終端までの線路上において、差動型回路２１の他方の差動入力端子２１ｂに近い方（端子２１ｂとの距離が最短となる点を線上にもつ方）の他方の主線路３５に設けた分岐点３６ａと、その差動入力端子２１ｂとの間を分岐配線３７ａで接続している。

同様に、交差部３９ｂから始端までの線路上において、差動型回路２２の一方の差動入力端子２２ａに近い方（端子２２ａからの距離が最短となる点を線上にもつ方）の一方の主線路３１に設けた分岐点３２ｂと、差動型回路２２の一方の差動入力端子２２ａとの間を分岐配線３３ｂで接続し、交差部３９ｂから終端までの線路上で、差動型回路２２の他方の差動入力端子２２ｂに近い方（端子２２ｂからの距離が最短となる点を線上にもつ方）の他方の主線路３５に設けた分岐点３６ｂと、差動型回路２２の他方の差動入力端子２２ｂとの間を分岐配線３７ｂで接続している。

このように、一対の主線路３１、３５の途中の各差動型回路２１、２２に対応した位置に交差部３９ａ、３９ｂを設け、その交差部を挟んだ始端側と終端側の位置に設けた分岐点と各対応する差動型回路２１、２２の一対の差動入力端子の間を分岐配線で接続しているので、差動端子接続用の一対の分岐配線（３３ａ、３７ａ）、（３３ｂ、３７ｂ）のペア毎の長さを等しく且つ短く構成できる。

また、差動型回路２１、２２は同一基板上に形成された同一回路であるから差動入力端子２１ａ、２１ｂ、２２ａ、２２ｂの入力容量はほぼ同じ値である。よって、各分岐点３２ａ、３２ｂ、３６ａ、３６ｂに付加される容量（分岐配線のオープンスタブ特性による等価的な容量と差動型回路の入力容量の合成容量）Ｃin_３２ａ、Ｃin_３２ｂ、Ｃin_３６ａ、Ｃin_３６ｂはそれぞれ等しくなる。また、分岐配線が短いため分岐配線のオープンスタブ特性による等価的な容量は小さくできる。

ここで、主線路３１、３５の各主線路導体の一対のペア｛３１ａ、３５ａ｝〜｛３１ｄ、３５ｄ｝は、同一面上に同じ形状で平行に形成され、断面形状の厚みや長さ等も同じであるので、正相側の主線路導体と逆相側の主線路導体のＧＮＤ面に対する特性インピーダンスやインダクタンス成分をほぼ同じにすることができる。

ただし、主線路導体３１ｃ、３５ｂのように主線路導体同士の交差を含む場合は、交差する主線路導体間での相互作用を考慮する必要があり、インピーダンスの計算が難しくなる。しかしこの例のように互いを９０°で交差させれば、主線導体間の相互インダクタンスはなくなり、インピーダンスを乱す要因としては交差部３９ａ、３９ｂに生じる容量のみを考慮すればよい。

図３は交差部３９の断面構造の一例を示すものであり、基板１００の表面に設けられた主線路導体３５ｂの下部に、主線路導体３１ｃの中間部３１ｃ′が絶縁層１００ａを挟んで通過する構造である。図３において符号１１ｌはスルーホールである。絶縁層１００ａは低誘電率、低誘電体損失であることが望ましく、例えば、ポリイミドやＢＣＢ（benzo cyclo butene）が用いられる。

後述するシミュレーション解析のように、主線路導体の特性インピーダンス９０Ωに設定した場合、現実的な構造の一例として具体的な数値を挙げると、主線路導体の幅６μｍ、絶縁層の膜厚１μｍ、絶縁層の材料ＢＣＢの誘電率２．８程度である。この場合、主線路導体同士の交差部の容量は０．９ｆＦ程度と非常に小さい値である。０．９ｆＦでは周波数１００ＧＨｚと高い周波数においても、上記容量のインピーダンス｜Ｚｃ｜は１７７０Ωであり、特性インピーダンス数十Ωの伝送線路で数十ＧＨｚの信号を伝送するにおいては、その影響はほぼ無視できる値である。なお、主線路導体の特性インピーダンスを低くするために、主線路導体の幅を上記よりも太くする必要がある場合でも、絶縁層の厚みを数μｍの範囲で厚くすることにより交差部の容量値は低く保つことが可能である。また、交差部の線路幅を細くして局所的に特性インピーダンスを高くして交差部の容量成分をキャンセルすることで容量の影響を小さくすることも可能である。

各主線路導体のペア｛３１ｂ、３５ｂ｝〜｛３１ｄ、３５ｄ｝のそれぞれのインダクタンス成分の値を｛Ｌ_３１ｂ、Ｌ_３５ｂ｝〜｛Ｌ_３１ｄ、Ｌ_３５ｄ｝とすると、図１における差動信号伝送線路３０に差動型回路２１、２２の入力端子が接続された構成の電気的な等価回路は、主線路導体の交差部に生じる容量が小さい値で無視できるので、図４のようになる。

図４からわかるように、主線路導体のインダクタンス成分｛Ｌ_３１ｂ、Ｌ_３５ｂ｝〜｛Ｌ_３１ｄ、Ｌ_３５ｄ｝と各分岐点に付加される容量Ｃin_３２ａ、Ｃin_３２ｂ、Ｃin_３６ａ、Ｃin_３６ｂからなるラダーフィルタが擬似的な分布定数線路を形成しており、インダクタンスと容量は広帯域な伝送特性になるように最適化されている。上述したように分岐配線の長さを揃えることで、Ｃin_３２ａ、Ｃin_３２ｂ、Ｃin_３６ａ、Ｃin_３６ｂの容量値を同じにできるので、主線路３１、３５の透過特性は同じになり（電気長は同じになり）、位相のずれは生じず、さらに分岐配線を短くできるので、オープンスタブ特性による余計な等価的容量を小さくでき、良好な反射特性を得られる。

また、この差動信号伝送線路３０では、始端３１ａ、３５ａから終端３１ｍ、３５ｍまでの長さをもつ一対の主線路３１、３５が囲む領域内に、複数の交差部３９ａ、３９ｂを境に区画された複数の配線囲い部４５ａ〜４５ｃが形成される（信号が入力される始端と信号が吸収される終端は、端部で配線囲い部が閉じているものとする）。

ここで、例えば基板全体の広い範囲を通過する電磁ノイズがある場合、その電磁ノイズの影響は、それを通過させる各配線囲い部の面積に対応し、しかも配線囲い部を囲む線路の配置によって電磁ノイズの重畳方向が決まり、上記のように線路内に交差部３９ａ、３９ｂがある場合には、その前後で電磁ノイズの重畳方向が反転することになる。

このため、主線路３１、３５が形成する配線囲い部を通過する外部電磁ノイズの電気的影響は、交差部３９ａ、３９ｂを境に形成された隣り合う配線囲い部でお互いに相殺する効果があり、その相殺効果は、始端側から奇数番目の配線囲い部の面積の総和と偶数番目の配線囲い部の面積の総和との差が小さい程大きくなって磁気誘導性の外乱を受けにくくなり、両者の総面積を等しくすれば、理論上電磁ノイズの影響をゼロにすることができる。

特に、上記した主線路導体の構造（主線路３１、３５の間隔が一定で、中間の主線路導体の長さが初段と終段の主線路導体の長さの２倍である構造）であれば、始端側から数えて１番目の配線囲い部４５ａの面積Ｓａと、３番目の配線囲い部４５ｃの面積Ｓｃはほぼ等しく、２番目（偶数番目）の配線囲い部４５ｂの面積ＳｂはＳａ（Ｓｃ）のほぼ２倍となり、奇数番目の配線囲い部の面積の総和にほぼ等しくなる。したがって、奇数番目の配線囲い部４５ａ、４５ｃを通過する外部電磁ノイズによる影響と、偶数番目の配線囲い部４５ｂを通過する外部電磁波ノイズによる影響とが互いに相殺されて影響を最小化できる。

上記図１の構成例は、一対の主線路３１、３５の両側にそれぞれ一つずつ斜向かい配置された差動型回路２１、２２に差動信号を入力させる構造の最小規模の差動信号伝送線路３０であったが、３つ以上の差動型回路に差動信号を入力できるように一対の主線路３１、３５を延長して、その終端に終端抵抗３４、３８を接続する構成にすれば、より多くの差動型回路に対して差動信号を入力することができる。

図５はその一例を示す回路２０′であり、差動信号伝送線路３０を挟んで斜向かい配置された４つの差動型回路２１〜２４に差動信号を順番に入力させる。この回路２０′では、主線路３１の始端である入力端子３１ａに入力された差動信号Ｖin(+)が、Ｘ軸に対して例えば４５度の角度をなす長さＬａの主線路導体３１ｂから、分岐点３２ａ、主線路導体３１ｂと逆方向の傾きで長さＬｂ（例えばＬｂ＝２Ｌａ）の主線路導体３１ｃ、分岐点３２ｂ、主線路導体３１ｃと同一長で逆方向の傾きの主線路導体３１ｄ、分岐点３２ｃ、主線路導体３１ｃと長さ、傾きが等しい主線路導体３１ｅ、分岐点３２ｄ、主線路導体３１ｂと長さ、傾きが等しい主線路導体３１ｆを経由して、その端部である終端３１ｍに接続された終端抵抗３４で終端される。

同様に、主線路３５の始端である入力端子３５ａに入力された差動信号Ｖin(-)が、主線路導体３１ｂと長さ、傾きが等しい主線路導体３５ｂから、分岐点３６ａ、主線路導体３１ｃと長さ、傾きが等しい主線路導体３５ｃ、分岐点３６ｂ、主線路導体３１ｄと長さ、傾きが等しい主線路導体３５ｄ、分岐点３６ｃ、主線路導体３１ｅと長さ、傾きが等しい主線路導体３５ｅ、分岐点３６ｄ、主線路導体３１ｆと長さ、傾きが等しい主線路導体３５ｆを経由して、その端部である終端３５ｍに接続された終端抵抗３８で終端される。

そして、一対の分岐点３２ａ、３６ａは、分岐配線３３ａ、３７ａを介して差動型回路２１の差動入力端子２１ａ、２１ｂに接続され、一対の分岐点３２ｂ、３６ｂは、分岐配線３３ｂ、３７ｂを介して差動型回路２２の差動入力端子２２ａ、２２ｂに接続され、一対の分岐点３２ｃ、３６ｃは、分岐配線３３ｃ、３７ｃを介して差動型回路２３の差動入力端子２３ａ、２３ｂに接続され、一対の分岐点３２ｄ、３６ｄは、分岐配線３３ｄ、３７ｄを介して差動型回路２４の差動入力端子２４ａ、２４ｂに接続される。

この回路２０′の場合も、主線路３１、３５の途中に、各差動型回路２１〜２４にそれぞれ対応した交差部３９ａ〜３９ｄが設けられ、それらの交差部を挟んで始端側と終端側の前後の位置から各差動型回路２１〜２４の一対の差動入力端子へ接続するようにしているので、差動端子接続用の一対の分岐配線（３３ａ、３７ａ）、（３３ｂ、３７ｂ）、（３３ｃ、３７ｃ）、（３３ｄ、３７ｄ）のペア毎の長さを等しく且つ短く構成でき、前記図１の回路と同様の効果を奏する。

また、この回路２０′の場合も、前記構造から、始端側から数えて奇数番目の配線囲い部４５ａ、４５ｃ、４５ｅの面積の総和と、偶数番目の配線囲い部４５ｂ、４５ｄの面積の総和がほぼ等しくなるので、奇数番目の配線囲い部４５ａ、４５ｃ、４５ｅを通過する外部電磁ノイズによる影響と、偶数番目の配線囲い部４５ｂ、４５ｄを通過する外部電磁波ノイズによる影響とが互いに相殺されて影響を最小化できる。

また、上記差動信号伝送線路３０のように、接続順が奇数番目の差動型回路２１、２３が一対の主線路３１、３５の一方の側方に配置され、偶数番目の差動型回路２２、２４が一対の主線路３１、３５の他方の側方に配置されている場合に、奇数番目と偶数番目の差動型回路にそれぞれ対応する交差部の間を非交差状態で接続することで、始端側に同一極性の差動端子が設けられた斜向かい配置の複数の差動型回路に対して少ない交差部で接続できる。

上記回路２０、２０′で用いた差動信号伝送線路３０は、一対の主線路３１、３５の両側に配置された差動型回路に差動信号を与える構造であったが、図６の回路１２０のように、一対の主線路３１、３５の側方の一方側に線路に沿って横並びに配置した差動型回路２１、２２に差動信号を入力させる差動信号伝送線路３０も実現できる。

図６の差動信号伝送線路３０の一方の主線路３１は、始端である入力端子３１ａに入力された一方の差動信号Ｖin(+)を、Ｘ軸に対して非直交の所定角度（例えば４５°）の傾きをもつ長さＬａの主線路導体３１ｂから、分岐点３２ａ、主線路導体３１ｂと逆方向の傾きをもつ長さＬｂ（例えばＬｂ＝Ｌａ）の主線路導体３１ｃ、主線路導体３１ｂと同じ傾きで主線路導体３１ｃと同一長の主線路導体３１ｄ、分岐点３２ｂ、主線路導体３１ｃと同じ傾きで長さＬａの主線路導体３１ｅを経由して、その終端３１ｍに接続された終端抵抗３４で終端される。

他方の主線路３５は、始端である入力端子３５ａに入力された一方の差動信号Ｖin(-)を、主線路導体３１ｂと長さ、傾きが等しい主線路導体３５ｂ、分岐点３６ａ、主線路導体３１ｃと長さ、傾きが等しい主線路導体３５ｃ、主線路導体３１ｄと長さ、傾きが等しい主線路導体３５ｄ、分岐点３６ｂ、主線路導体３１ｅと長さ、傾きが等しい主線路導体３５ｅを経由し、その終端３５ｍに接続された終端抵抗３８で終端される。

そして、図１の場合と同様に、一対の分岐点３２ａ、３６ａは、分岐配線３３ａ、３７ａを介して差動型回路２１の差動入力端子２１ａ、２１ｂに接続され、分岐点３２ｂ、３６ｂは、分岐配線３３ｂ、３７ｂを介して差動型回路２２の差動入力端子２２ａ、２２ｂに接続される。

この図６の差動信号伝送線路３０の場合も、一対の主線路３１、３５の途中の各差動型回路２１、２２にそれぞれ対応した位置に交差部３９ａ、３９ｂを設け、その交差部を挟んだ始端側と終端側の位置に設けた分岐点と各対応する差動型回路２１、２２の一対の差動入力端子の間を分岐配線で接続しているので、差動端子接続用の一対の分岐配線（３３ａ、３７ａ）、（３３ｂ、３７ｂ）のペア毎の長さを等しく且つ短く構成できる。

また、図１の構造と同じく、主線路３１の各主線路導体の一対のペア｛３１ｂ、３５ｂ｝〜｛３１ｅ、３５ｅ｝は、同一面上に同じ形状で平行に形成され、断面形状や厚みや長さ等も同じであるので、正相側の主線路導体と逆相側の主線路導体のＧＮＤ面に対する特性インピーダンスおよびインダクタンス成分をほぼ同じにできる。よって、差動信号伝送線路３０は一対の主線路３１、３５において位相ずれのない差動信号伝送特性を得られ、さらに分岐配線は短くオープンスタブ特性による余計な等価的容量が小さいので良好な反射特性を得られる。

また、図６の回路１２０では、差動型回路２１、２２にそれぞれ対応した位置に設けた交差部３９ａ、３９ｂの間の位置で、一対の主線路を形成する主線路導体３１ｄ、３５ｃが交差する中間交差部４０ａを設けているので、交差部３９ａで入れ替わった差動の信号線の正相逆相の配置が元に戻り、特に差動分布増幅器を設計する場合、一対の主線路３１、３５の一方の側方に並んで配置された差動型回路２１、２２の差動端子の極性の並びを同一にすることができ、全ての差動型回路の回路構造やパターン形状を画一化できるので設計が容易となる。

なお、この中間交差部４０ａも、他の交差部３９ａ、３９ｂと同様に一対の主線路導体を互いに９０°で交差しているから、主線導体間の相互インダクタンスはなくなり、インピーダンスを乱す要因としては交差部に生じる容量のみを考慮すればよく、前記容量は低誘電率の絶縁層を挟んで交差するので無視できる程度に小さくできる。

また、この回路１２０に用いた差動信号伝送線路３０の場合、二つの交差部３９ａ、３９ｂとその間の中間交差部４０ａとで、４つの配線囲い部４５ａ〜４５ｄが形成されており、前記した主線路導体の構造から、始端側から数えて奇数番目の配線囲い部４５ａ、４５ｃの面積の総和と、偶数番目の配線囲い部４５ｂ、４５ｄの面積の総和がほぼ等しくなる。よって、奇数番目の配線囲い部４５ａ、４５ｃを通過する外部電磁ノイズによる影響と、偶数番目の配線囲い部４５ｂ、４５ｄを通過する外部電磁波ノイズによる影響とが互いに相殺されて影響を最小化できる。

この図６の回路１２０の構成を最小規模として、差動型回路の数に応じて主線路を延長してその終端に終端抵抗３４、３８を接続する構成にすれば、より多くの差動型回路に対して差動信号を入力することができ、その場合には、出力端子側も同等の差動信号伝送線路で接続することができるから、前記した差動分布増幅器に好適である。

図７は、その一例を示す回路であり、同一構成の差動型増幅器である４つの差動型回路２１〜２４の入力端子間、出力端子間を差動信号伝送線路３０、５０でそれぞれ接続した差動分布増幅器１３０の構成を示している。

この差動分布増幅器１３０は、入出力容量が等しい４つの差動型回路２１〜２４が、入力出力端子の方向が全ての回路同じ向きでＸ軸に沿って一定間隔で一列に配置され、各差動型回路の差動入力端子と向かい合う位置に、一対の主線路３１、３５からなる差動信号伝送線路３０がジグザグ状に交差しながらＸ軸方向に延びて４つの差動型回路２１〜２４の差動入力端子に順番に接続されている。また、各差動型回路の差動出力端子と向かい合う位置に、一対の主線路５１、５５からなる差動信号伝送線路５０がジグザグ状に交差しながらＸ軸方向に延びて、４つの差動型回路２１〜２４の差動出力端子に順番に接続されている。

図７の差動信号伝送線路３０は、図６の差動信号伝送線路３０を４つの差動型回路用に拡張したものであり、主線路３１、３５の始端３１ａ、３５ａ側から分岐点３２ｂ、３６ｂまでは同一構成であり、一方の主線路３１については、その分岐点３２ｂから主線路導体３１ｃと長さ、傾きが等しい主線路導体３１ｅ、主線路導体３１ｄと長さ、傾きが等しい主線路導体３１ｆ、分岐点３２ｃ、主線路導体３１ｃと長さ、傾きが等しい主線路導体３１ｇ、主線路導体３１ｄと長さ、傾きが等しい主線路導体３１ｈ、分岐点３２ｄ、主線路導体３１ｂと逆方向の傾きで同一長の主線路導体３１ｉまで連続して、その他端の終端３１ｍに接続された終端抵抗３４で終端されている。

また、他方の主線路３５についても同様に、その分岐点３６ｂから主線路導体３１ｅと長さ、傾きが等しい主線路導体３５ｅ、主線路導体３５ｆと長さ、傾きが等しい主線路導体３５ｆ、分岐点３６ｃ、主線路導体３１ｇと長さ、傾きが等しい主線路導体３５ｇ、主線路導体３１ｈと長さ、傾きが等しい主線路導体３５ｈ、分岐点３６ｄ、主線路導体３１ｉと長さ、傾きが等しい主線路導体３５ｉまで連続して、その他端の終端３５ｍに接続された終端抵抗３８で終端されている。

そして、一対の分岐点３２ａ、３６ａは、分岐配線３３ａ、３７ａを介して差動型回路２１の差動入力端子２１ａ、２１ｂに接続され、一対の分岐点３２ｂ、３６ｂは、分岐配線３３ｂ、３７ｂを介して差動型回路２２の差動入力端子２２ａ、２２ｂに接続され、一対の分岐点３２ｃ、３６ｃは、分岐配線３３ｃ、３７ｃを介して差動型回路２３の差動入力端子２３ａ、２３ｂに接続され、一対の分岐点３２ｄ、３６ｄは、分岐配線３３ｄ、３７ｄを介して差動型回路２４の差動入力端子２４ａ、２４ｂに接続される。

また、この回路１３０の場合も、前記回路例と同様に、主線路３１、３５の途中に、各差動型回路２１〜２４にそれぞれ対応した交差部３９ａ〜３９ｄが設けられている。そして、交差部３９ａから始端までの線路上で差動型回路２１の差動入力端子２１ａに近い方の主線路３１に設けた分岐配線３３ａとその差動入力端子２１ａとの間を接続し、交差部３９ａから終端までの線路上で差動型回路２１の差動入力端子２１ｂに近い方の主線路３５に設けた分岐配線３７ａとその差動入力端子２１ｂとの間を接続している。他の差動型回路２２〜２４の差動入力端子と主線路３１、３５との間の接続も同様に、交差部３９ｂ〜３９ｄの始端側と終端側の前後の位置に設けた分岐配線を各差動型回路２２〜２４の一対の差動入力端子へ接続するようにしているので、差動端子接続用の一対の分岐配線（３３ａ、３７ａ）、（３３ｂ、３７ｂ）、（３３ｃ、３７ｃ）、（３３ｄ、３７ｄ）のペア毎の長さを等しく且つ短く構成できる。

また、分岐点に付加される容量（分岐配線のオープンスタブ特性による等価的な容量と差動型回路の入力容量の合成容量）は各分岐点で等しくでき、かつ分岐配線のオープンスタブ特性による余計な等価的容量を小さくできる。

また、主線路３１、３５の各主線路導体の一対のペア｛３１ｂ、３５ｂ｝〜｛３１ｉ、３５ｉ｝は、同一面上に同じ形状で平行に形成され、断面形状や厚みや長さ等も同じであるので、正相側の主線路導体と逆相側の主線路導体のＧＮＤ面に対するインピーダンスおよびインダクタンス成分をほぼ同じにできる。よって差動信号伝送線路３０は一対の主線路３１、３５において位相ずれのない差動信号伝送特性が得られ、さらに分岐配線は短くオープンスタブ特性による余計な等価的容量が小さいので良好な反射特性が得られる。

さらに、差動型回路２１〜２４にそれぞれ対応した位置に設けられた交差部３９ａ〜３９ｄの間の主線路にそれぞれ中間交差部４０ａ、４０ｂ、４０ｃを設けて、手前の交差で入れ替わった差動の信号線の正相逆相の配置を元に戻しているので、各差動型回路の差動入力端子の極性の並びを同一にできる。

また、この回路１３０に用いた差動信号伝送線路３０の場合、４つの交差部３９ａ〜３９ｄと、その間にそれぞれ設けられた中間交差部４０ａ〜４０ｃとで、８つの配線囲い部４５ａ〜４５ｈが形成され、前記した主線路導体の構造から、始端側から数えて奇数番目の配線囲い部４５ａ、４５ｃ、４５ｅ、４５ｇの面積の総和と、偶数番目の配線囲い部４５ｂ、４５ｄ、４５ｆ、４５ｈの面積の総和がほぼ等しくなるので、奇数番目の配線囲い部４５ａ、４５ｃ、４５ｅ、４５ｇを通過する外部電磁ノイズによる影響と、偶数番目の配線囲い部４５ｂ、４５ｄ、４５ｆ、４５ｈを通過する外部電磁波ノイズによる影響とが互いに相殺されて影響を最小化できる。

なお、これら中間交差部４０ａ、４０ｂ、４０ｃも他の交差部３９ａ〜３９ｄと同様に一対の主線路導体を互いに９０°で交差しているから、主線路導体間の相互インダクタンスはなくなり、インピーダンスを乱す要因としては交差部に生じる容量のみを考慮すればよく、前記容量は低誘電率の絶縁層を挟んで交差するので無視できる程度に小さくできる。

このように構成された入力側の差動信号伝送線路３０により差動信号が与えられた各差動型回路２１〜２４は、その入力された信号を増幅して、それぞれ一対の差動出力端子（２１ｃ、２１ｄ）、（２２ｃ、２２ｄ）、（２３ｃ、２３ｄ）、（２４ｃ、２４ｄ）から出力する。

これら各差動出力端子は、出力側の差動信号伝送線路５０に接続されている。出力側の差動信号伝送線路５０は、模式的に示した図では、基板上で入力側の差動信号伝送線路３０を１８０°回転させた構造を有しており、入力側の差動信号伝送線路３０から順次入力され、各差動型回路で増幅された信号を、出力側の差動信号伝送線路５０上で同相合波して線路の他端側から、元の入力信号Ｖin(+)、Ｖin(-)を増幅した信号Ｖout(+)、Ｖout(-)を出力する。

上記したように、出力側の差動信号伝送線路５０は、主線路３１を１８０°回転させた構造の主線路５１と、主線路３５を１８０°回転させた構造の主線路５５によって構成されるので、ここではそれらの対応関係のみを簡単に説明する。

主線路５１の始端である出力端子５１ａ、各主線路導体５１ｂ〜５１ｉ、各分岐点５２ａ〜５２ｄ、分岐配線５３ａ〜５３ｄは、主線路３１の入力端子３１ａ、各主線路導体３１ｂ〜３１ｉ、各分岐点３２ａ〜３２ｄ、分岐配線３３ａ〜３３ｄとそれぞれ点対称な構造であり、接続される順序が、入力側とは逆に差動型回路２４側から始まる。

つまり、差動型回路２４の差動出力端子２４ｄと分岐点５２ａとの間が分岐配線５３ａで接続され、差動型回路２３の差動出力端子２３ｄと分岐点５２ｂとの間が分岐配線５３ｂで接続され、差動型回路２２の差動出力端子２２ｄと分岐点５２ｃとの間が分岐配線５３ｃで接続され、差動型回路２１の差動出力端子２１ｄと分岐点５２ｄとの間が分岐配線５３ｄで接続される。符号５４は終端である主線路導体５１ｉの端部に接続された終端抵抗（この場合負荷抵抗）である。

同様に、主線路５５の始端の出力端子５５ａ、各主線路導体５５ｂ〜５５ｉ、各分岐点５６ａ〜５６ｄ、各分岐配線５７ａ〜５７ｄは、主線路３５の入力端子３５ａ、各主線路導体３５ｂ〜３５ｉ、各分岐点３６ａ〜３６ｄ、各分岐配線３７ａ〜３７ｄとそれぞれ点対称な構造であり、接続される順序が入力側とは逆に差動型回路２４側から始まる。

つまり、差動型回路２４の差動出力端子２４ｃと分岐点５６ａとの間が分岐配線５７ａで接続され、差動型回路２３の差動出力端子２３ｃと分岐点５６ｂとの間が分岐配線５７ｂで接続され、差動型回路２２の差動出力端子２２ｃと分岐点５６ｃとの間が分岐配線５７７ｃで接続され、差動型回路２１の差動出力端子２１ｃと分岐点５６ｄとの間が分岐配線５７ｄで接続される。符号５８は終端である主線路導体５５ｉの端部に接続された終端抵抗（この場合負荷抵抗）である。

この出力側の差動信号伝送線路５０の場合も、入力側と同様に、主線路５１、５５の途中に、各差動型回路２１〜２４にそれぞれ対応した交差部５９ａ〜５９ｄが設けられ、それらの交差部を挟んで始端側と終端側の前後の位置から各差動型回路２１〜２４の一対の差動出力端子へ接続するようにしているので、差動端子接続用の一対の分岐配線（５３ａ、５７ａ）、（５３ｂ、５７ｂ）、（５３ｃ、５７ｃ）、（５３ｄ、５７ｄ）のペア毎の長さを等しく且つ短く構成できる。

また、分岐点に付加される容量（分岐配線のオープンスタブ特性による等価的な容量と差動型回路の出力容量の合成容量）は各分岐点で等しくでき、かつ分岐配線のオープンスタブ特性による余計な等価的容量を小さくできる。

また、主線路５１、５５の各主線路導体の一対のペア｛５１ｂ、５５ｂ｝〜｛５１ｉ、５５ｉ｝は、同一面上に同じ形状で平行に形成され、断面形状や厚みや長さ等も同じであるので、正相側の主線路導体と逆相側の主線路導体のＧＮＤ面に対する特性インピーダンスおよびインダクタンス成分をほぼ同じにできる。よって差動信号伝送線路５０は一対の主線路５１、５５において位相ずれのない差動信号伝送特性が得られ、さらに分岐配線は短くオープンスタブ特性による余計な等価的容量が小さいので良好な反射特性が得られる。

さらに、差動型回路２１〜２４にそれぞれ対応した位置に設けられた交差部５９ａ〜５９ｄの間の主線路にそれぞれ中間交差部６０ａ、６０ｂ、６０ｃを設けて、手前の交差で入れ替わった差動の信号線の正相逆相の配置を元に戻しているので、各差動型回路の差動出力端子の極性の並びを同一にでき、出力側の回路構成、レイアウトを画一化できる。

入力側線路と同様に、この差動信号伝送線路５０の場合も、４つの交差部５９ａ〜５９ｄと、その間にそれぞれ設けられた中間交差部６０ａ〜６０ｃとで、８つの配線囲い部６５ａ〜６５ｈが形成され、前記した主線路導体の構造から、始端側から数えて奇数番目の配線囲い部６５ａ、６５ｃ、６５ｅ、６５ｇの面積の総和と、偶数番目の配線囲い部６５ｂ、６５ｄ、６５ｆ、６５ｈの面積の総和がほぼ等しくなるので、奇数番目の配線囲い部６５ａ、６５ｃ、６５ｅ、６５ｇを通過する外部電磁ノイズによる影響と、偶数番目の配線囲い部６５ｂ、６５ｄ、６５ｆ、６５ｈを通過する外部電磁波ノイズによる影響とが互いに相殺されて影響を最小化できる。

なお、これら中間交差部６０ａ〜６０ｃも他の交差部５９ａ〜５９ｄと同様に一対の主線路導体を互いに９０°で交差しているから、主線導体間の相互インダクタンスはなくなり、インピーダンスを乱す要因としては交差部に生じる容量のみを考慮すればよく、前記容量は低誘電率の絶縁層を挟んで交差するので無視できる程度に小さくできる。

このように構成された差動分布増幅器１３０は、差動信号伝送線路３０の始端より入れた信号を終端側へ伝搬しつつ、各差動型回路２１〜２４で順次増幅され、それらの増幅された出力信号が差動信号伝送線路５０を始端側（出力端子側）へ伝搬しながら位相が一致した状態で合成されるように、差動信号伝送路３０、５０の電気長が最適化されている。

ここで、主線路を構成する各主線路導体がＸ軸に対する角度が４５°で、全ての主線路導体の長さが等しく、かつ導体幅、導体厚、線路間距離が等しい規則的な構造の場合、各主線路導体の特性インピーダンスやインダクタンス成分は等しくできる。さらに、入力側線路の各分岐配線３３ａ〜３３ｄ、３７ａ〜３７ｄと出力側線路の各分岐配線５３ａ〜５３ｄ、５７ａ〜５７ａが同じ形状で、且つ、差動型回路２１〜２４の入力容量と出力容量が同じであれば、各分岐点（３２ａ〜３２ｄ、３６ａ〜３６ｄ）、（５２ａ〜５２ｄ、５６ａ〜５６ｄ）に付加される容量は等しくなり、差動信号伝送線路３０、５０は同じ伝送特性にできる。即ち、主線路の分岐点間の電気長を入力側線路と出力側線路で等しくできる。よって入力側の差動信号伝送線路３０より入力され増幅された各差動型回路２１〜２４からの出力信号を、出力側の差動信号伝送線路５０で位相が一致した状態で合波でき高い利得を得られる。

なお、差動型回路２１〜２４の入力容量と出力容量が異なる場合は、一般的な方法として行われているように、半導体基板上に形成される平行平板型の容量を差動型回路２１〜２４の入力または出力端子に付加して、入力容量と出力容量を同じ値に調整するようにすればよい。

図８の差動分布増幅器１４０は、図７の出力側の差動信号伝送線路５０の代わりに、各差動型回路２１〜２４の単相の出力端子２１ｃ〜２４ｃの出力信号を同相合成させる伝送線路５０′を用いた、差動入力-単相出力の構成となっている。

この差動分布増幅器１４０の入力に接続される差動信号伝送線路３０のシミュレーション解析を行った。

シミュレーション条件は、基板材料ＩｎＰ、誘電率１２．４、基板厚み１００μｍ、交差部の絶縁層の厚さ１μｍ、基板表面の分岐配線および主線路導体の厚さ１μｍ、交差のために基板内に形成される主線路導体の厚さ０．５μｍ、各主線路導体３１ｂ〜３１ｉ、３５ｂ〜３５ｉの幅６μｍ、線路間隔７０μｍ、特性インピーダンス９０Ω、線路長１２０μｍ、分岐配線３３、３７の幅５μｍ、長さ１０μｍ、回路入力容量１４ｆＦで、ハイインピーダンスとし、この容量と線路のインダクタンス成分による分布定数線路の特性インピーダンスを７０Ωに設定。また、終端抵抗３４、３８の抵抗値７０Ωとした。

上記条件で、主線路の始端から終端の透過特性の位相成分を計算した結果が図９であり、前記図１９との比較から明らかなように、主線路間の位相のずれはほとんど生じていない。また、図１０は両主線路の反射特性であり、周波数６４ＧＨｚまで−１５ｄＢ以下が得られており、前記図２０と比べて大きく改善されていることがわかる。

図８に示した差動信号伝送線路３０を用いることで、差動入力端子接続用の一対の分岐配線の長さを等しく且つ短くでき、一対の主線路に付加される分岐配線のオープンスタブ特性による等価的な容量を小さくかつバランスさせることができる。よって上記のような位相ずれや反射特性の劣化のない特性が得られる。

また、図１１は、６４ＧｂｐｓのＮＲＺ信号の出力波形を示すものであり、前記図２１に示した従来回路の出力波形に比べて、ジッタやベースラインのノイズが低減しており、波形品質は格段に向上していることがわかる。

なお、上記各実施例の説明では、主線路の交差部の前後に設けた分岐点から所定長の分岐配線を介して差動型回路の差動端子に接続していたが、分岐配線が差動端子を兼ねている構造（分岐配線長＝０）、即ち、実質的に差動型回路の差動端子が主線路に直接的に接続される構造であれば、分岐接続用の線路を介さずに最短距離で差動型回路との間を接続することができ、その線路の影響を無視することができ、設計がより容易になる。

なお、図６に示した差動信号伝送線路３０は差動増幅器だけでなく、例えば図１２のように縦列に接続されたラッチ回路２１′、２２′からなるマスタースレーブ型のフリップフロップ回路１５０のクロック入力用の線路としても用いることができる。

この回路１５０の場合、前段のラッチ回路（Ｄ−ＦＦ）２１′と後段のラッチ回路２２′には、位相が反転したクロック信号Ｃin(+)、Ｃin(-)を入力する必要があるが、両ラッチ回路２１′、２２′はデータライン接続のために一対の主線路３１、３５の一方の側方に配置するから、前段のラッチ回路２１′のクロック入力端子２１ａ、２１ｂの極性に対して、後段のラッチ回路２２′のクロック入力端子２２ａ、２２ｂの極性を反転させる。

また、これまで示した実施例では、差動信号伝送線路を介して接続される複数の差動型回路の一対の差動端子が信号入力用の差動入力端子に統一された構成か、信号出力用の差動出力端子に統一された構成のいずれかであったが、差動信号伝送線路を介して接続される複数の差動型回路の一対の差動端子として、信号入力用の一対の差動入力端子と信号出力用の一対の差動出力端子とが混在した構成であってもよい。

図１３の回路１６０は、その一例を示すものであり、２つの差動型回路２１、２２が差動信号伝送線路３０を挟んで斜向かいに並び、差動信号伝送線路３０への接続は、差動型回路２１は差動出力端子２１ｃ、２１ｄとなっており、差動型回路２２は差動入力端子２２ａ、２２ｂとなっている。

また、図１４の回路１７０は、２つの差動型回路２１、２２が差動信号伝送線路３０の一方の側方に並んだ構成であり、図１３の回路１６０の場合と同様に差動信号伝送線路３０を介して、差動型回路２１の一対の差動出力端子２１ｃ、２１ｄと、差動型回路２２の一対の差動入力端子２２ａ、２２ｂの間が接続される。

これらの回路１６０、１７０は、差動型回路２１の出力信号を差動型回路２２に伝送する回路であり、差動型回路２１から出力された信号が、出力端（始端）３１ｍ、３５ｍに向かって差動信号伝送線路３０を伝搬し、差動型回路２２に入力され、出力端の負荷抵抗３４、３８で吸収される。また出力端の他端３１ａ、３５ａには終端抵抗５４、５８が接続されており、上記とは逆方向に伝搬した差動型回路２１の出力信号を吸収する。

これらの構成では、差動信号伝送線路３０のインダクタンス成分と差動型回路２１の出力容量および差動型回路２２の入力容量とにより広帯域な擬似的分布定数線路が形成されており、差動信号伝送線路３０の端部は上記擬似的分布定数線路の特性インピーダンスにマッチングした抵抗で終端されているため、広帯域で反射の少ない伝送特性が得られる。

上記図１３、図１４では、差動型回路が二つの場合であったが、図１３、図１４の構成を最小構成単位としてこれを複数組連続的に接続した構成（差動入力端子と差動出力端子が交互に接続される構成）も可能であり、また、図１３、図１４の構成で差動型回路２２の後に続く差動型回路の一対の差動入力端子を接続する構成であってもよい。

また、上記各実施例では、主線路を構成する主線路導体が、差動型回路の並び方向（Ｘ軸方向）に対して±４５°の傾きをもつ直線状に形成されていたが、これは本発明を限定するのではなく、交差部や中間交差部の間の主線路の長さや傾きは、伝送特性を乱さない範囲で任意に変形することができる。

その一例を図１５に示す。この図１５の差動信号伝送線路３０では、図６の主線路導体３１ｄの代わりに、主線路導体３１ｃの端部からＸ軸に沿って延びた主線路導体３１ｄ_１、その先端からＸ軸に対して４５°の角度で分岐点３２ｂ方向に延びた主線路導体３１ｄ_２、その先端からＸ軸に沿って延びた主線路導体３１ｄ_３、その先端からＸ軸に対して４５°の角度で分岐点３２ｂまで延びた主線路導体３１ｄ_４とを用いている。

また、主線路３５側はこれと線対称な構造であって、図６の主線路導体３５ｃの代わりに、主線路導体３５ｄの端部からＸ軸に沿って延びた主線路導体３５ｃ_１、その先端からＸ軸に対して４５°の角度で分岐点３６ａ方向に延びた主線路導体３５ｃ_２、その先端からＸ軸に沿って延びた主線路導体３５ｃ_３、その先端からＸ軸に対して４５°の角度で分岐点３６ａまで延びた主線路導体３５ｃ_４とを用いている。そして主線路導体３１ｄ_２と主線路導体３５ｃ_２とが９０°で交差して中間交差部４０ａを形成している。

この図１５の構造では、図６の構造と比較して線路長を短く調整できる。よって接続される差動型回路の入力容量と出力容量が異なったり、電流容量の制限から入力線路よりも出力線路を太くして特性インピーダンスが入力線路より出力線路が低くなる等の理由で入出力線路の電気長の関係が最適でない場合、線路長を物理的に変えることで電気長を調整でき、入出力線路の電気長の関係を最適化するようにできる。

また、図１５のように、始端側の主線路導体３１ｂ、３５ｂおよび終端側の主線路導体３１ｅ、３５ｅの端部に、Ｙ軸に平行な主線路導体３１ｂ′、３５ｂ′、３１ｅ′、３５ｅ′を接続すれば、入力信号Ｖin(+)、Ｖin(-)を出力する前段回路や終端抵抗との位置合わせの調整等を容易にできるようになる。

なお、前記したように、交差部や中間交差部の間の主線路の長さや傾きは、伝送特性を乱さない範囲で任意に変形することができ、図１５のように中間交差部を挟んで線対象な構造である必要はなく、中間交差部がその両側の交差部の一方側に寄った構造であってもよい。

上記各実施形態においては、直線状の主線路導体同士の接続部が、角度をもって交わる線分で示していたが、これは単に主線路導体を区別するための表示方法であって、実際に基板上に形成される主線路導体の接続部は、線路の特性を乱さないようにその導体幅を維持しながら角度を変えるように形成される。また、角度が変わる部分の外周を曲線でなめらかに形成してもよい。

なお、上記回路例のうち、二つの差動型回路２１、２２を用いたものは、その一方が本発明で言う「第１の差動型回路」に相当し、他方が「第２の差動型回路」に相当する場合を示しており、４つの差動型回路２１〜２４を用いたものは、それらの各差動型回路が「第１の差動型回路」、「第２の差動型回路」のいずれかに属するものと考えることができるが、前記したように、これら「第１の差動型回路」、「第２の差動型回路」に相当する主要な差動型回路の間、始端、終端等に、本発明とは異なる接続方法で接続された別の差動型回路が存在している構成であっても本発明を同様に適用できる。

２１〜２４……差動型回路、２１ａ〜２４ａ、２１ｂ〜２４ｂ……差動入力端子、２１ｃ〜２４ｃ、２１ｄ〜２４ｄ……差動出力端子、３０、５０……差動信号伝送線路、３１、３５、５１、５５……主線路、３１ａ、３５ａ、５１ａ、５５ａ……始端、３１ｂ〜３１ｉ、３５ｂ〜３５ｉ、５１ｂ〜５１ｉ、５５ｂ〜５５ｉ……主線路導体、３２ａ〜３２ｄ、３６ａ〜３６ｄ、５２ａ〜５２ｄ、５６ａ〜５６ｄ……分岐点、３１ｍ、３５ｍ、５１ｍ、５５ｍ……終端、３３ａ〜３３ｄ、３７ａ〜３７ｄ、５３ａ〜５３ｄ、５７ａ〜５７ｄ……分岐配線、３４、３８、５４、５８……終端抵抗、３９ａ〜３９ｄ、５９ａ〜５９ｄ……交差部、４０ａ〜４０ｃ、６０ａ〜６０ｃ……中間交差部、４５ａ〜４５ｈ、６５ａ〜６５ｈ……配線囲い部

Claims (9)

1. 基板上に形成され、差動信号を伝搬させるための一対の主線路（３１、３５、５１、５５）と、差動信号を入力または出力する前記主線路の始端（３１ａ、３５ａ、５１ａ、５５ａ）と、その他端である終端（３１ｍ、３５ｍ、５１ｍ、５５ｍ）と、該終端に接続された終端回路（３４、３８、５４、５８）とを有し、前記一対の主線路に沿ってその側方の前記基板上に形成された複数の差動型回路（２１、２２、２３、２４）の各一対の差動端子との間で差動信号の授受を行う差動信号伝送線路（３０、５０）において、
   前記複数の差動型回路のうちの第１の差動型回路（２１、２３）の側方に配置された前記一対の主線路の途中に形成され、該一対の主線路のそれぞれ一部を構成する一対の主線路導体の一方と他方とが絶縁層を挟んで交差する第１の交差部（３９ａ、３９ｃ、５９ｄ、５９ｂ）と、
   前記一対の主線路のうち、前記第１の交差部から前記始端までの主線路上の経路において前記第１の差動型回路の一方の差動端子との距離が最短になる点を線上にもつ方の一方の主線路上であって前記第１の交差部と前記始端の間の位置に設けられ、前記第１の差動型回路の前記一方の差動端子に接続される第１の分岐配線（３３ａ、３３ｃ、５３ｄ、５３ｂ）と、
   前記一対の主線路のうち、前記第１の交差部から前記終端までの主線路上の経路において前記第１の差動型回路の他方の差動端子との距離が最短になる点を線上にもつ方の他方の主線路上であって前記第１の交差部と前記終端の間の位置に設けられ、前記第１の差動型回路の前記他方の差動端子に接続される第２の分岐配線（３７ａ、３７ｃ、５７ｄ、５７ｂ）と、
   前記複数の差動型回路のうちの前記第１の差動型回路と異なる第２の差動型回路（２２、２４）の側方に配置された前記一対の主線路の途中に形成され、該一対の主線路のそれぞれ一部を構成する一対の主線路導体の一方と他方とが絶縁層を挟んで交差する第２の交差部（３９ｂ、３９ｄ、５９ｃ、５９ａ）と、
   前記一対の主線路のうち、前記第２の交差部から前記始端までの主線路上の経路において前記第２の差動型回路の一方の差動端子との距離が最短になる点を線上にもつ方の一方の主線路上であって前記第２の交差部と前記始端の間の位置に設けられ、前記第２の差動型回路の前記一方の差動端子に接続される第３の分岐配線（３３ｂ、３３ｄ、５３ｃ、５３ａ）と、
   前記一対の主線路のうち、前記第２の交差部から前記終端までの主線路上の経路において前記第２の差動型回路の他方の差動端子との距離が最短になる点を線上にもつ方の他方の主線路上であって前記第２の交差部と前記終端の間の位置に設けられ、前記第２の差動型回路の前記他方の差動端子に接続される第４の分岐配線（３７ｂ、３７ｄ、５７ｃ、５７ａ）とを含むことを特徴とする差動信号伝送線路。
2. 前記第１の差動型回路が前記一対の主線路の一方の側方に配置され、前記第２の差動型回路が前記一対の主線路の他方の側方に配置され、前記第１の交差部と前記第２の交差部との間を、前記一対の主線路の一部を構成する一対の主線路導体の一方と他方とが非交差状態で接続していることを特徴とする請求項１記載の差動信号伝送線路。
3. 前記第１の差動型回路と前記第２の差動型回路が前記一対の主線路の一方の側方に並んで配置され、前記第１の交差部と前記第２の交差部の間に、前記一対の主線路のそれぞれ一部を構成する一対の主線路導体の一方と他方とが絶縁層を挟んで交差する中間交差部（４０ａ〜４０ｃ、６０ａ〜６０ｃ）が設けられていることを特徴とする請求項１記載の差動信号伝送線路。
4. 前記第１の差動型回路の信号入力用の一対の差動端子と、前記第２の差動型回路の信号入力用の一対の差動端子の間を接続することを特徴とする請求項１〜３のいずれかに記載の差動信号伝送線路。
5. 前記第１の差動型回路の信号出力用の一対の差動端子と、前記第２の差動型回路の信号出力用の一対の差動端子の間を接続することを特徴とする請求項１〜３のいずれかに記載の差動信号伝送線路。
6. 前記第１の差動型回路の信号出力用の一対の差動端子と、前記第２の差動型回路の信号入力用の一対の差動端子の間を接続することを特徴とする請求項１〜３のいずれかに記載の差動信号伝送線路。
7. 前記一対の主線路は、前記一対の主線路が囲む領域内で前記第１、第２の交差部（３９ａ〜３９ｄ）、または該第１、第２の交差部とその間に設けられた前記中間交差部（４０ａ〜４０ｃ）を境に区画された複数の配線囲い部（４５ａ〜４５ｈ、６５ａ〜６５ｈ）について、前記始端側から数えて奇数番目の配線囲い部の面積の総和と、偶数番目の配線囲い部の面積の総和が等しくなるように形成されていることを特徴とする請求項１〜６のいずれかに記載の差動信号伝送線路。
8. 前記第１の分岐配線および第２の分岐配線または前記第３の分岐配線および第４の分岐配線が前記差動型回路の一対の差動端子を兼ねていることを特徴とする請求項１〜７のいずれかに記載の差動信号伝送線路。
9. 前記一対の主線路が互いに電界の基準となる平衡線路型、前記一対の主線路に対向するアース導体を電界の基準とするマイクロストリップ型、前記一対の主線路の側部に形成されたアース導体を電界の基準とするコプレーナ型、あるいはこれらの組合せによって形成されていることを特徴とする請求項１〜８のいずれかに記載の差動信号伝送線路。

Images