JP6464108B2 - 半導体装置 - Google Patents

Description

本明細書は、半導体装置に関する。

特許文献１に、少なくとも１つの半導体素子が形成された半導体素子層と、半導体素子層の上方に形成された多層配線層を備える半導体基板と、多層配線層の上方に形成された入出力パッドを備える半導体装置が開示されている。その半導体装置は、多層配線層内に、半導体装置を上方から平面視したときに、半導体基板内の内部回路領域を取り囲むように配置されており、内部回路領域に少なくとも１つの電源電位を供給する電源電位回路領域を備えている。その半導体装置では、半導体装置を上方から平面視したときに、入出力パッドが、電源電位回路領域よりも外側に配置されている。

特開２０１３−５８５８４号公報

図２３、図２４の半導体装置５０２に示すように、上記のような半導体基板５０４を、例えばＭＥＭＳ基板のような別の基板５０６と接合し、集積化センサや集積化アクチュエータとして機能させることがある。図２３、図２４に示す半導体基板５０４は、少なくとも１つの半導体素子５０８が形成された半導体素子層５１０と、半導体素子層５１０の上方に形成された多層配線層５１２を備えている。多層配線層５１２の上方には、入出力パッド５１４が形成されている。半導体装置５０２は、半導体基板５０４内に、半導体装置５０２を上方から平面視したときに、中央部に配置されており、各種の信号処理を行なう内部回路領域５１６と、多層配線層５１２内に、半導体装置５０２を上方から平面視したときに、内部回路領域５１６を取り囲むように配置されており、内部回路領域５１６に少なくとも１つの電源電位を供給する電源電位回路領域５２０を備えている。なお、半導体装置５０２の多層配線層５１２内には、入出力パッド５１４に接続された入出力回路領域５１８も形成されている。半導体装置５０２を上方から平面視したときに、入出力パッド５１４は、電源電位回路領域５２０の外側に配置されている。半導体基板５０４には接合部５２２が設けられており、別の基板５０６には接合部５２２に対応する接合部５２４が設けられており、接合部５２２と接合部５２４が接合することによって、半導体基板５０４と別の基板５０６が接合する。ＭＥＭＳ基板のような別の基板５０６と半導体基板５０４を接合する際には、半導体基板５０４の表面上に電極や配線を作製する必要がある。また、入出力パッド５１４が外部から機械的、電気的な影響を受けないようにする必要がある。このため、接合部５２２，５２４は、外周部に配置されている。

上記のような構成では、図２４に良く示すように、半導体装置５０２を上方から平面視したときに、最も内側には内部回路領域５１６が配置され、その外側に電源電位回路領域５２０が配置され、その外側に入出力パッド５１４が配置され、さらにその外側に接合部５２２，５２４が配置されることになる。このような構成では、内部回路領域５１６として利用可能なスペースが小さくなってしまう。特に、半導体基板５０４が半導体素子層５１０を貫通する貫通電極５２６を備えている場合、内部回路領域５１６として利用可能なスペースがさらに小さくなってしまう。逆に、内部回路領域５１６のスペースを確保しようとすると、チップを大型化せざるを得ず、半導体装置５０２を小型化することが困難なものとなっている。

本明細書では、上記の課題を解決する。本明細書では、半導体基板と別の基板を接合する接合部を外周部に配置しながら、半導体基板内の内部回路領域の面積を確保しつつ、半導体装置を小型化することが可能な技術を提供する。

本明細書が開示する半導体装置は、少なくとも１つの半導体素子が形成された半導体素子層と、半導体素子層の上方に形成された多層配線層を備える半導体基板と、多層配線層の上方に形成された入出力パッドと、多層配線層の上方に形成されており、半導体基板を別の基板と機械的に接合する接合部を備えている。その半導体装置は、多層配線層内に、半導体装置を上方から平面視したときに、半導体基板内の内部回路領域と入出力パッドを取り囲むように配置されており、内部回路領域に少なくとも１つの電源電位を供給する電源電位回路領域を備えている。半導体装置を上方から平面視したときに、入出力パッドは、内部回路領域よりも外側に配置されており、接合部は、入出力パッドよりも外側に配置されている。半導体装置を上方から平面視したときに、電源電位回路領域と接合部が、少なくとも部分的に重なり合っている。

上記の半導体装置によれば、半導体装置を上方から平面視したときに、電源電位回路領域が内部回路領域と入出力パッドを取り囲むように配置されているので、電源電位回路領域が入出力パッドよりも外側に配置される。この場合、接合部と電源電位回路領域を少なくとも部分的に重なり合って配置することができる。このため、従来技術の半導体装置に比べて、内部回路領域としてより大きなスペースを利用することが可能となる。このような構成とすることによって、接合部を外周部に配置しながら、内部回路領域の面積を確保しつつ、半導体装置を小型化することができる。

また、上記の半導体装置によれば、電源電位回路領域が内部回路領域と入出力パッドを取り囲むように配置されているので、電源電位回路領域が電磁波に対するシールドの役割を果たし、外部からのノイズの影響を低減することができる。

上記の半導体装置は、別の基板が、ＭＥＭＳ構造を備えるＭＥＭＳ基板であるように構成することができる。

上記の半導体装置によれば、ＬＳＩ基板である半導体基板とＭＥＭＳ基板を集積化することができる。信号処理回路まで含んだ小型のセンサデバイスやアクチュエータデバイスを実現することができる。

上記の半導体装置は、接合部が、多層配線層の上面と、別の基板の下面により区画される空間を密封する形状に形成されているように構成することができる。

上記の半導体装置によれば、多層配線層の上面と、別の基板の下面により区画される空間に、湿気や埃が侵入することを防ぐことができる。

上記の半導体装置は、信号処理回路まで含んだ種々のセンサとして具現化することができる。例えば、上記の半導体装置は、ＭＥＭＳ構造が、受力部と、受力部に追従して変位する可動電極を備えており、多層配線層の上部近傍に、可動電極に対応する能動電極が形成されており、１軸力センサまたは圧力センサとして機能するように構成することができる。あるいは、上記の半導体装置は、ＭＥＭＳ構造が、受力部と、それぞれが少なくとも部分的に受力部に追従して変位する複数のシーソー電極を備えており、多層配線層の上部近傍に、複数のシーソー電極に対応する複数の能動電極が形成されており、３軸力センサとして機能するように構成することができる。あるいは、上記の半導体装置は、ＭＥＭＳ構造が、マス部と、所定の励振方向にマス部を励振する励振部と、励振方向に直交する所定の検出方向におけるマス部の変位量を検出する検出部を備えており、多層配線層の上方に、内部回路領域の信号配線と励振部を接続する接合ポストと、内部回路領域の信号配線と検出部を接続する接合ポストがそれぞれ形成されており、角速度センサとして機能するように構成することができる。

上記の半導体装置は、半導体素子層を貫通して形成されており、上端が内部回路領域まで達している貫通電極をさらに備えているように構成することができる。

上記の半導体装置によれば、貫通電極の存在によって内部回路領域として利用可能なスペースが小さくなっている場合でも、電源電位回路領域が内部回路領域と入出力パッドを取り囲むように配置されているので、内部回路領域として利用可能なスペースを確保することができる。

上記の半導体装置は、多層配線層内に、貫通電極に接続された貫通電極回路領域をさらに備えており、貫通電極回路領域が、多層配線層の内部において、他の領域から電気的に絶縁されており、多層配線層の上方の、貫通電極回路領域に対応する箇所に、貫通電極パッドが形成されており、貫通電極パッドが、多層配線層の上方に形成された配線を介して、入出力パッドのうちの１つと電気的に接続されているように構成することができる。

上記の半導体装置によれば、多層配線層の上方に配線を形成する前の、半導体基板に貫通電極を形成する時点において、貫通電極回路領域がフローティングの状態となる。従って、貫通電極を形成する際に印加するプラズマ等が、半導体基板の他の素子や配線に影響を及ぼすことを抑制することができる。

本明細書が開示する別の半導体装置は、少なくとも１つの半導体素子が形成された半導体素子層と、半導体素子層の上方に形成された多層配線層を備える半導体基板と、多層配線層の上方に形成された入出力パッドと、半導体素子層を貫通して形成されており、上端が内部回路領域まで達している貫通電極を備えている。その半導体装置は、多層配線層内に、貫通電極に接続された貫通電極回路領域を備えている。貫通電極回路領域は、多層配線層の内部において、他の領域から電気的に絶縁されている。多層配線層の上方の、貫通電極回路領域に対応する箇所に、貫通電極パッドが形成されている。貫通電極パッドは、多層配線層の上方に形成された配線を介して、入出力パッドのうちの１つと電気的に接続されている。

上記の半導体装置によれば、多層配線層の上方に配線を形成する前の、半導体基板に貫通電極を形成する時点において、貫通電極回路領域がフローティングの状態となる。従って、貫通電極を形成する際に印加するプラズマ等が、半導体基板の他の素子や配線に影響を及ぼすことを抑制することができる。

実施例１の半導体装置２の概略の構成を示す縦断面図である。 図１のＭＥＭＳ基板１２について、ＩＩ−ＩＩ面から見た横断面図である。 図１のＬＳＩ基板８について、ＩＩＩ−ＩＩＩ面から見た上面図である。 実施例１の半導体装置２で使用するＣＶ変換回路５０の回路図である。 実施例１の半導体装置２で使用するＣＦ変換回路６６の回路図である。 実施例１の半導体装置２で使用するＣＦ変換回路７６の回路図である。 実施例１の変形例の半導体装置２における、ＬＳＩ基板８の上面図である。 実施例１の半導体装置２の貫通電極１６の構成の一例を示す縦断面図である。 実施例１の半導体装置２の貫通電極１６の構成の別の一例を示す縦断面図である。 実施例１の半導体装置２の貫通電極１６の構成のさらに別の一例を示す縦断面図である。 実施例２の半導体装置２０２の概略の構成を示す縦断面図である。 図１１のＭＥＭＳ基板１２について、ＸＩＩ−ＸＩＩ面から見た横断面図である。 図１１のＬＳＩ基板８について、ＸＩＩＩ−ＸＩＩＩ面から見た上面図である。 実施例３の半導体装置３０２の概略の構成を示す縦断面図である。 図１４の第１導電層３０４について、ＸＶ−ＸＶ面から見た横断面図である。 図１４の第２導電層３０８について、ＸＶＩ−ＸＶＩ面から見た横断面図である。 図１４のＬＳＩ基板８について、ＸＶＩＩ−ＸＶＩＩ面から見た上面図である。 実施例３の半導体装置３０２の動作の一例を示す縦断面図である。 実施例３の半導体装置３０２の動作の別の一例を示す縦断面図である。 実施例４の半導体装置４０２の概略の構成を示す縦断面図である。 図２０の導電層４０８について、ＸＸＩ−ＸＸＩ面から見た横断面図である。 図２０のＬＳＩ基板８について、ＸＸＩＩ−ＸＸＩＩ面から見た上面図である。 従来技術の半導体装置５０２の概略の構成を示す縦断面図である。 図２３の半導体基板５０４について、ＸＸＩＶ−ＸＸＩＶ面から見た上面図である。

（実施例１）
図１は、本実施例の半導体装置２の構成を模式的に示す縦断面図である。半導体装置２は、半導体素子層４と多層配線層６を備えるＬＳＩ基板８と、ＭＥＭＳ構造１０を備えるＭＥＭＳ基板１２を備えている。半導体素子層４は、例えばシリコンからなる。多層配線層６は、半導体素子層４の上部に形成されている。ＭＥＭＳ基板１２は、例えば導電性を付与されたシリコンからなる。ＭＥＭＳ基板１２は、ＬＳＩ基板８の上方に、多層配線層６と対向するように配置されている。

半導体素子層４の上面（図１の上方の面）には、ダイオードやトランジスタ等の複数の半導体素子１４が形成されている。また、半導体素子層４には、半導体素子層４を下面（図１の下方の面）から上面まで貫通する複数の貫通電極１６が形成されている。それぞれの貫通電極１６は、半導体素子層４を下面から上面まで貫通する柱状のトレンチを形成し、トレンチ側面を絶縁膜によって覆い、導電性材料（例えば銅などの金属や、導電性を付与されたポリシリコンなど）を充填することによって形成されている。これによって、ＬＳＩ基板８の上方をＭＥＭＳ基板１２によって覆った後も、ＬＳＩ基板８の裏面から、電源を供給したり、信号を取り出したりすることができる。

多層配線層６は、半導体素子層４の上面に、絶縁体１８の積層および選択的な除去と、導電体２０の積層を、交互に繰り返すことで形成されている。絶縁体１８は例えば酸化シリコンである。導電体２０は例えば銅やアルミニウムなどの金属である。多層配線層６の最上部は絶縁体１８で覆われており、その上面には導電性材料（例えばアルミニウムなどの金属）からなる複数の入出力パッド２２が形成されている。多層配線層６の内部の導電体２０によって、信号配線２４が形成されている。信号配線２４によって、それぞれの半導体素子１４や、それぞれの貫通電極１６や、それぞれの入出力パッド２２の結線がなされ、ＬＳＩを構成している。

多層配線層６の内部の信号配線２４は、半導体素子１４や貫通電極１６の上方に配置されており、半導体素子１４や貫通電極１６との結線に用いられる内部回路信号配線２６と、入出力パッド２２との結線に用いられる入出力パッド信号配線２８と、内部回路信号配線２６や入出力パッド信号配線２８に電源電位を提供する電源電位信号配線３０を備えている。以下では、半導体素子１４、貫通電極１６および内部回路信号配線２６が形成されている領域を、内部回路領域３２ともいう。また、多層配線層６において電源電位信号配線３０が形成されている領域を、電源電位回路領域ともいう。入出力パッド２２および入出力パッド信号配線２８は、内部回路領域３２の外側に形成されている。電源電位信号配線３０は、接地電位を提供する接地電位信号配線３０ａと、接地電位より高い第１基準電位（例えば１．８Ｖ）を提供する第１基準電位信号配線３０ｂと、第１基準電位より高い第２基準電位（例えば３．３Ｖ）を提供する第２基準電位信号配線３０ｃを備えている。図３に示すように、半導体装置２を上方から平面視したときに、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃは、内部回路領域３２および入出力パッド２２の周囲を取り囲むリング状に形成されている。このような構成とすることによって、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃが、電磁波に対するシールドの役割を果たし、外部からのノイズの影響を低減することができる。本実施例の半導体装置２では、接地電位信号配線３０ａの外側に第１基準電位信号配線３０ｂが配置されており、第１基準電位信号配線３０ｂの外側に第２基準電位信号配線３０ｃが配置されている。

図１に示すように、ＭＥＭＳ基板１２のＭＥＭＳ構造１０は、例えば、受力部３４と薄膜部３６と支持部３８を備えるダイヤフラム構造である。図２に示すように、半導体装置２を上方から平面視したときに、受力部３４は正方形状に形成されており、薄膜部３６は受力部３４の周囲を取り囲む正方形の枠形状に形成されており、支持部３８は薄膜部３６の周囲を取り囲む正方形の枠形状に形成されている。受力部３４、薄膜部３６および支持部３８は、ＭＥＭＳ基板１２を上面（図１の上方の面）から選択的に除去することによって形成されている。受力部３４と薄膜部３６は、ＭＥＭＳ構造１０の可動電極として機能する。受力部３４、薄膜部３６および支持部３８は、継ぎ目なく一体的に形成されており、同電位に維持される。

図１に示すように、多層配線層６の上面には、導電性材料（例えばアルミニウムやチタンや金などの金属）からなる能動電極４０が形成されている。能動電極４０は、多層配線層６の上面に、ＬＳＩ完成後に、導電性材料を積層して選択的に除去することで形成されている。図３に示すように、半導体装置２を上方から平面視したときに、能動電極４０は正方形状に形成されている。図１に示すように、能動電極４０は、ＭＥＭＳ構造１０の受力部３４と薄膜部３６に対向して配置されている。能動電極４０は、多層配線層６の上面に形成された導電性材料（例えばアルミニウムやチタンや金などの金属）からなる上面配線４２を介して、対応する入出力パッド２２に電気的に接続されている。すなわち、能動電極４０は、上面配線４２、入出力パッド２２、信号配線２４を介して、対応する半導体素子１４に接続されている。

ＬＳＩ基板８の多層配線層６の上面には、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合部４４が形成されている。ＭＥＭＳ基板１２の支持部３８の下面には、接合部４４に対応して、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合部４６が形成されている。接合部４４と接合部４６が接合することによって、ＬＳＩ基板８とＭＥＭＳ基板１２は互いに対して固定されている。本実施例では、能動電極４０等をＬＳＩ基板８上に作製するため、また入出力パッド２２が外部から機械的、電気的な影響を受けないようにするために、接合部４４、４６をＬＳＩ基板８の外周部に形成している。接合部４４と接合部４６は、ＬＳＩ基板８とＭＥＭＳ基板１２の間の空間を密封しないように形成されている。接合部４４と接合部４６は、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃの上方に配置されている。すなわち、図３に示すように、半導体装置２を上方から平面視したときに、接合部４４と接合部４６は、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃと、重なり合うように配置されている。

接合部４４は、多層配線層６の上面に形成された導電性材料（例えばアルミニウムやチタンや金などの金属）からなる上面配線４８を介して、対応する入出力パッド２２に電気的に接続されている。接合部４４に対応する入出力パッド２２には、接地電位信号配線３０ａから接地電位が提供される。このような構成とすることによって、ＭＥＭＳ構造１０を外部で接地電位に接続しなくても、接合部４４および接合部４６を介して、ＭＥＭＳ構造１０に接地電位を与えることができる。ＭＥＭＳ構造１０が静電シールドとなり、多層配線層６の上面の能動電極４０、上面配線４２、入出力パッド２２や、多層配線層６内の信号配線２４や、半導体素子層４の半導体素子１４や貫通電極１６への、外部ノイズの影響を低減することができる。外部からのノイズの影響が小さい、ＭＥＭＳ−ＬＳＩ一体化デバイスとすることができる。また、ＬＳＩ基板８とＭＥＭＳ基板１２の接地電位のレベルが近くなるため、安定したセンシングを実現することができる。性能のよいＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。

半導体装置２の動作について説明する。ＭＥＭＳ構造１０の受力部３４が外部からの力を受けると、薄膜部３６が弾性変形する。これにより、可動電極である受力部３４および薄膜部３６と、固定電極である能動電極４０の間の距離が変化し、これによって受力部３４および薄膜部３６と、能動電極４０の間の静電容量が変化する。この静電容量の変化を検出することによって、受力部３４および薄膜部３６の変位量を検出することができる。受力部３４および薄膜部３６の変位量から、受力部３４が受けた力の大きさを算出することができる。すなわち、半導体装置２は、１軸力センサとして機能する。

受力部３４および薄膜部３６と、能動電極４０の間の静電容量は、種々の方式によって検出することができる。例えば、図４に示すＣＶ変換回路５０を用いて、受力部３４および薄膜部３６と能動電極４０の間の静電容量を検出してもよい。ＣＶ変換回路５０では、検出対象である受力部３４および薄膜部３６と能動電極４０の間の静電容量は、キャパシタ５２で表されている。キャパシタ５２の受力部３４および薄膜部３６に対応する電極は、接地電位に接続されている。キャパシタ５２の能動電極４０に対応する電極は、スイッチ５４を介して電源電位に接続されている。さらに、キャパシタ５２の能動電極４０に対応する電極は、スイッチ５６と抵抗器５８の直列回路を介してオペアンプ６０の反転入力に接続されている。オペアンプ６０の非反転入力は接地電位に接続されている。オペアンプ６０の出力は、スイッチ６２とキャパシタ６４の並列回路を介してオペアンプ６０の反転入力に接続されている。図４に示すＣＶ変換回路５０では、スイッチ５４とスイッチ５６のオン／オフを繰り返したときのオペアンプ６０の出力電圧の振幅から、キャパシタ５２の静電容量を算出することができる。

あるいは、図５に示すＣＦ変換回路６６を用いて、受力部３４および薄膜部３６と能動電極４０の間の静電容量を検出してもよい。ＣＦ変換回路６６では、検出対象である受力部３４および薄膜部３６と能動電極４０の間の静電容量は、キャパシタ６８で表されている。キャパシタ６８の受力部３４および薄膜部３６に対応する電極は、接地電位に接続されている。キャパシタ６８の能動電極４０に対応する電極は、シュミットトリガ回路７０の入力に接続されている。シュミットトリガ回路７０の出力は、バッファ回路７２の入力に接続されているとともに、抵抗器７４を介してシュミットトリガ回路７０の入力に接続されている。図５に示すＣＦ変換回路６６では、バッファ回路７２の出力電圧の周波数から、キャパシタ６８の静電容量を算出することができる。

あるいは、図６に示すＣＦ変換回路７６を用いて、受力部３４および薄膜部３６と能動電極４０の間の静電容量を検出してもよい。ＣＦ変換回路７６では、検出対象である受力部３４および薄膜部３６と能動電極４０の間の静電容量は、キャパシタ７８で表されている。キャパシタ７８の受力部３４および薄膜部３６に対応する電極は、接地電位に接続されている。キャパシタ７８の能動電極４０に対応する電極は、シュミットトリガ回路８０の入力に接続されている。また、キャパシタ７８の能動電極４０に対応する電極には、スイッチ８２が接続されている。スイッチ８２は、キャパシタ７８の能動電極４０に対応する電極が、定電流源８４を介して電源電位に接続される状態と、定電流源８６を介して接地電位に接続される状態の間で切り換わる。シュミットトリガ回路８０の出力は、バッファ回路８８の入力に接続されている。バッファ回路８８の出力は、バッファ回路９０の入力に接続されている。バッファ回路９０の出力は、バッファ回路９２の入力に接続されているとともに、スイッチ８２の制御入力に接続されている。バッファ回路９２の出力は、バッファ回路９４の入力に接続されている。図６に示すＣＦ変換回路７６では、バッファ回路９４の出力電圧の周波数から、キャパシタ７８の静電容量を算出することができる。

上記した図４のＣＶ変換回路５０、図５のＣＦ変換回路６６、図６のＣＦ変換回路７６の一部または全部は、半導体素子１４および内部回路信号配線２６によって構成することができる。

本実施例の半導体装置２によれば、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃといった電源電位信号配線３０が、半導体装置２を上方から平面視したときに、内部回路領域３２と、入出力パッド２２の周囲を取り囲むように配置されている。このような構成とすることによって、接合部４４を外周部に配置しながら、接合部４４と電源電位信号配線３０が重なり合うように配置することができ、内部回路領域３２として大きなスペースを利用することが可能となる。接合部４４を外周部に配置しながら、内部回路領域３２の面積を確保しつつ、半導体装置２を小型化することができる。

上記の実施例では、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃといった電源電位信号配線３０が、切れ目のないリング状に形成されている構成について説明した。これとは異なり、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃといった電源電位信号配線３０が、複数のカット部によって、複数の円弧状の部分に分割されるように形成されていてもよい。例えば、図７に示す構成では、接地電位信号配線３０ａが、２つのカット部９６ａ、９８ａによって、２つの円弧状の部分に分割されており、第１基準電位信号配線３０ｂが、２つのカット部９６ｂ、９８ｂによって、２つの円弧状の部分に分割されており、第２基準電位信号配線３０ｃが、２つのカット部９６ｃ、９８ｃによって、２つの円弧状の部分に分割されている。このような構成とすることによって、例えばデジタル回路用の電源電位と、アナログ回路用の電源電位を、別個に提供することができる。

上記の半導体装置２において、貫通電極１６は、種々の構成とすることができる。例えば、図８に示すように、半導体素子層４にトレンチ１００を形成し、トレンチ１００の内側面に絶縁膜１０２を成膜し、その後にトレンチ１００の内部に金属層１０４を充填することによって、貫通電極１６を形成してもよい。金属層１０４は、多層配線層６の内部回路信号配線２６と直接的に接触している。貫通電極１６は、内部回路信号配線２６と電気的に接続してもよいし、電源電位信号配線３０と電気的に接続してもよい。金属層１０４は、Ｔａ／ＣｕまたはＴｉ／Ｃｕ等のシード層、および／または、Ｎｉ等の無電解めっき層、および／または、Ｎｉ／Ｃｕ／Ａｕ等の電解めっき層から形成されていてもよい。

あるいは、図９に示すように、半導体素子層４にトレンチ１００を形成し、トレンチ１００の内側面に絶縁膜１０２を成膜し、その後にトレンチ１００の内部に金属層１０４をコンフォーマルに成膜することによって、貫通電極１６を形成してもよい。金属層１０４は、多層配線層６の内部回路信号配線２６と直接的に接触している。貫通電極１６は、内部回路信号配線２６と電気的に接続してもよいし、電源電位信号配線３０と電気的に接続してもよい。金属層１０４は、Ｔａ／ＣｕまたはＴｉ／Ｃｕ等のシード層、および／または、Ｎｉ等の無電解めっき層、および／または、Ｎｉ／Ｃｕ／Ａｕ等の電解めっき層から形成されていてもよい。図９の構成では、図８の構成に比べて、金属層１０４の内部応力を低減することができる。

図１０に示すように、貫通電極１６の上方の多層配線層６の内部に、他の信号配線２４からは分離させた貫通電極信号配線１０６を形成し、貫通電極信号配線１０６の上方の多層配線層６の上面に、貫通電極パッド１０８を形成し、多層配線層６の上面に形成された上面配線１１０によって、貫通電極パッド１０８と、対応する入出力パッド２２を電気的に接続してもよい。図８や図９の構成のように、貫通電極１６が直接的に接触する内部回路信号配線２６が、貫通電極１６を形成する前に、すでに半導体素子１４や電源電位信号配線３０に接続されている場合、貫通電極１６を形成する際のプラズマ等の影響によって、これらの回路がダメージを受けるおそれがある。また、図８や図９の構成のように、貫通電極１６が直接的に接触する内部回路信号配線２６が、貫通電極１６を形成する前に、すでに半導体素子１４や電源電位信号配線３０に接続されている場合、貫通電極１６を形成した後に、用途に応じて貫通電極１６の接続先を変更することができない。これに対して、図１０に示す構成とした場合、上面配線１１０を形成する前の段階では、貫通電極信号配線１０６が他の信号配線２４とは電気的に接続されていないフローティング状態となる。このため、貫通電極１６を形成する際のプラズマ等の影響が、半導体素子１４や電源電位信号配線３０に及ぶことを抑制し、これらの回路がダメージを受けることを抑制することができる。また、図１０に示す構成とした場合、貫通電極１６を形成した後であっても、用途に応じて貫通電極１６の接続先を自由に選択することができる。

（実施例２）
本実施例の半導体装置２０２は、実施例１の半導体装置２とほぼ同様の構成を備えている。以下では、本実施例の半導体装置２０２について、実施例１の半導体装置２と相違する点のみについて説明する。

図１１−図１３に示すように、本実施例の半導体装置２０２では、接合部４４と、接合部４６が、ＬＳＩ基板８とＭＥＭＳ基板１２の間の空間を密封するように構成されており、その空間内に窒素ガスが封入されている。このような構成とすることによって、ＬＳＩ基板８とＭＥＭＳ基板１２の間の空間に湿気や埃が侵入することを防ぐことができる。また、このような構成とすることによって、半導体装置２０２を、気圧等を計測する圧力センサとして使用することができる。なお、ＬＳＩ基板８とＭＥＭＳ基板１２の間の空間に窒素ガスを封入する代わりに、ＬＳＩ基板８とＭＥＭＳ基板１２の間の空間を真空で封止してもよい。

（実施例３）
以下では図１４、図１５、図１６および図１７を参照しながら、実施例３の半導体装置３０２について、実施例２の半導体装置２０２と相違する点について説明する。なお、実施例３の半導体装置３０２について、実施例２の半導体装置２０２と共通する点については、詳細な説明を省略する。

本実施例の半導体装置３０２では、ＭＥＭＳ基板１２が、導電性のシリコンからなる第１導電層３０４と、絶縁性の酸化シリコンからなる絶縁層３０６と、導電性のシリコンからなる第２導電層３０８が順に積層された、ＳＯＩ（Silicon on Insulator）基板から構成されている。ＭＥＭＳ基板１２には、以下に説明するようなＭＥＭＳ構造１０が形成されている。

第１導電層３０４には、突起部３１０と、薄膜部３１２と、支持部３１４が形成されている。図１５に示すように、半導体装置３０２を上方から平面視したときに、突起部３１０は正方形状に形成されており、薄膜部３１２は突起部３１０を囲う正方形の枠形状に形成されており、支持部３１４は薄膜部３１２を囲う正方形の枠形状に形成されている。突起部３１０、薄膜部３１２および支持部３１４は、第１導電層３０４を上面（図１４の上方の面）から選択的に除去することによって形成されている。突起部３１０、薄膜部３１２および支持部３１４は、継ぎ目なく一体的に形成されており、同電位に維持される。

図１６に示すように、第２導電層３０８には、可動板３１６と、４つのシーソー電極３１８、３２０、３２２、３２４と、支持部３２６が形成されている。図１４に示すように、可動板３１６は、絶縁層３０６を介して、第１導電層３０４の突起部３１０に固定されている。シーソー電極３１８，３２０，３２２，３２４は、第２導電層３０８との間の絶縁層３０６が除去されており、後述するねじり梁３１８ｂ、３１８ｃ、３２０ｂ、３２０ｃ、３２２ｂ、３２２ｃ、３２４ｂ、３２４ｃを回転軸として回転可能である。支持部３２６は、絶縁層３０６を介して、第１導電層３０４の支持部３１４に固定されている。

図１６に示すように、シーソー電極３１８とシーソー電極３２０は、Ｘ方向（図１６の左右方向）に関して、可動板３１６を間に挟むように配置されている。シーソー電極３１８と可動板３１６は、Ｘ方向に沿う支持梁３１８ａによって連結されている。シーソー電極３１８は、Ｙ方向（図１６の上下方向）に沿う２つのねじり梁３１８ｂ、３１８ｃを介して、支持部３２６に連結されている。２つのねじり梁３１８ｂ、３１８ｃは、Ｙ方向に関して、シーソー電極３１８を挟むように配置されている。シーソー電極３２０と可動板３１６は、Ｘ方向に沿う支持梁３２０ａによって連結されている。シーソー電極３２０は、Ｙ方向に沿う２つのねじり梁３２０ｂ、３２０ｃを介して、支持部３２６に連結されている。２つのねじり梁３２０ｂ、３２０ｃは、Ｙ方向に関して、シーソー電極３２０を挟むように配置されている。

シーソー電極３２２とシーソー電極３２４は、Ｙ方向に関して、可動板３１６を間に挟むように配置されている。シーソー電極３２２と可動板３１６は、Ｙ方向に沿う支持梁３２２ａによって連結されている。シーソー電極３２２は、Ｘ方向に沿う２つのねじり梁３２２ｂ、３２２ｃを介して、支持部３２６に連結されている。２つのねじり梁３２２ｂ、３２２ｃは、Ｘ方向に関して、シーソー電極３２２を挟むように配置されている。シーソー電極３２４と可動板３１６は、Ｙ方向に沿う支持梁３２４ａによって連結されている。シーソー電極３２４は、Ｘ方向に沿う２つのねじり梁３２４ｂ、３２４ｃを介して、支持部３２６に連結されている。２つのねじり梁３２４ｂ、３２４ｃは、Ｘ方向に関して、シーソー電極３２４を挟むように配置されている。

可動板３１６と、シーソー電極３１８、３２０、３２２、３２４と、支持部３２６と、支持梁３１８ａ、３２０ａ、３２２ａ、３２４ａと、ねじり梁３１８ｂ、３１８ｃ、３２０ｂ、３２０ｃ、３２２ｂ、３２２ｃ、３２４ｂ、３２４ｃは、継ぎ目なく一体的に形成されており、同電位に維持される。また、支持部３２６は、絶縁層３０６を貫通する貫通電極３２８を介して、第１導電層３０４の支持部３１４と電気的に接続されている。支持部３２６は、接合部４６を介して接地電位に接続されている。従って、第１導電層３０４の突起部３１０、薄膜部３１２および支持部３１４と、第２導電層３０８の可動板３１６と、シーソー電極３１８、３２０、３２２、３２４と、支持部３２６と、支持梁３１８ａ、３２０ａ、３２２ａ、３２４ａと、ねじり梁３１８ｂ、３１８ｃ、３２０ｂ、３２０ｃ、３２２ｂ、３２２ｃ、３２４ｂ、３２４ｃは、いずれも接地電位に維持される。

本実施例の半導体装置３０２では、シーソー電極３１８、３２０は、Ｙ軸周りに傾動し、シーソー電極３２２、３２４は、Ｘ軸周りに傾動する。また、可動板３１６は、突起部３１０の下面（図１４の下方の面）の変位および傾動に追従して変位および傾動する。可動板３１６とシーソー電極３１８、３２０、３２２、３２４は、支持梁３１８ａ、３２０ａ、３２２ａ、３２４ａで連結されているので、可動板３１６の変位または傾動に応じて、シーソー電極３１８、３２０、３２２、３２４が傾動する。

例えば図１８に示すように、突起部３１０の上面（図１８の上方の面）にＺ方向（図１８の上下方向）の力Ｆｚが作用すると、可動板３１６はＺ方向に変位する。これに応じて、シーソー電極３１８はＹ軸周りに正の方向に傾動し、シーソー電極３２０はＹ軸周りに負の方向に傾動する。同様に、シーソー電極３２２はＸ軸周りに正の方向に傾動し、シーソー電極３２４はＸ軸周りに負の方向に傾動する。

また、例えば図１９に示すように、突起部３１０の上面（図１９の上方の面）にＸ方向（図１９の左右方向）の力Ｆｘが作用すると、可動板３１６はＹ軸周りに正の方向に傾動する。これに応じて、シーソー電極３１８はＹ軸周りに負の方向に傾動し、シーソー電極３２０はＹ軸周りに負の方向に傾動する。この場合、シーソー電極３２２、３２４は傾動しない。

上記のように、本実施例の半導体装置３０２では、突起部３１０の上面に作用する力の方向に応じて、シーソー電極３１８、３２０、３２２、３２４の傾動の態様が変化する。従って、シーソー電極３１８、３２０、３２２、３２４の傾動をそれぞれ検出し、それらの検出量を組み合わせ、内部回路領域３２に形成された図示しない演算回路によって、突起部３１０の上面に作用するＸ、ＹおよびＺ軸方向の力をそれぞれ算出することができる。すなわち、半導体装置３０２は、３軸力センサとして機能する。

本実施例の半導体装置３０２では、多層配線層６の上面に、シーソー電極３１８に対応して、第１能動電極３３０ａと第２能動電極３３０ｂが形成されている。第１能動電極３３０ａは、シーソー電極３１８の一方の端部（図１４の左側の端部）に対向して配置されている。第１能動電極３３０ａは、多層配線層６の上面に形成された上面配線３４０ａによって、対応する入出力パッド２２に電気的に接続されている。第２能動電極３３０ｂは、シーソー電極３１８の他法の端部（図１４の右側の端部）に対向して配置されている。第２能動電極３３０ｂは、多層配線層６の上面に形成された上面配線３４０ｂによって、対応する入出力パッド２２に電気的に接続されている。第１能動電極３３０ａとシーソー電極３１８の間の静電容量から、第２能動電極３３０ｂとシーソー電極３１８の間の静電容量を差し引くことで、シーソー電極３１８の傾動を差動容量検知により検出することができる。

同様に、本実施例の半導体装置３０２では、多層配線層６の上面に、シーソー電極３２０に対応して、第１能動電極３３４ａと第２能動電極３３４ｂが配置されている。第１能動電極３３４ａは、多層配線層６の上面に形成された上面配線３４４ａによって、対応する入出力パッド２２に電気的に接続されている。第２能動電極３３４ｂは、多層配線層６の上面に形成された上面配線３４４ｂによって、対応する入出力パッド２２に電気的に接続されている。同様に、図１７に示すように、多層配線層６の上面に、シーソー電極３２２に対応して、第１能動電極３３８ａと第２能動電極３３８ｂが配置されている。第１能動電極３３８ａは、多層配線層６の上面に形成された上面配線３４８ａによって、対応する入出力パッド２２に電気的に接続されている。第２能動電極３３８ｂは、多層配線層６の上面に形成された上面配線３４８ｂによって、対応する入出力パッド２２に電気的に接続されている。さらに、多層配線層６の上面に、シーソー電極３２４に対応して、第１能動電極３４２ａと第２能動電極３４２ｂが配置されている。第１能動電極３４２ａは、多層配線層６の上面に形成された上面配線３５２ａによって、対応する入出力パッド２２に電気的に接続されている。第２能動電極３４２ｂは、多層配線層６の上面に形成された上面配線３５２ｂによって、対応する入出力パッド２２に電気的に接続されている。このような構成とすることによって、シーソー電極３２０、３２２、３２４の傾動をそれぞれ差動容量検知により検出することができる。

本実施例の半導体装置３０２では、それぞれのシーソー電極３１８、３２０、３２２、３２４に関して、対応する第１能動電極３３０ａ、３３４ａ、３３８ａ、３４２ａと第２能動電極３３０ｂ、３３４ｂ、３３８ｂ、３４２ｂとの間でのそれぞれの静電容量を差し引くことで、差動容量検知をすることができる。この際、それぞれの寄生容量成分が差し引かれて、差動容量変化のみを抽出しやすくなる。センサ感度／寄生容量を大きくすることができる。

本実施例の半導体装置３０２においても、実施例１の半導体装置２、実施例２の半導体装置２０２と同様に、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃといった電源電位信号配線３０が、半導体装置３０２を上方から平面視したときに、内部回路領域３２と、入出力パッド２２の周囲を取り囲むように配置されている。このような構成とすることによって、接合部４４を外周部に配置しながら、接合部４４と電源電位信号配線３０が重なり合うように配置することができ、内部回路領域３２として大きなスペースを利用することが可能となる。接合部４４を外周部に配置しながら、内部回路領域３２の面積を確保しつつ、半導体装置３０２を小型化することができる。

（実施例４）
以下では図２０、図２１および図２２を参照しながら、実施例４の半導体装置４０２について、実施例２の半導体装置２０２と相違する点について説明する。なお、実施例４の半導体装置４０２について、実施例２の半導体装置２０２と共通する点については、詳細な説明を省略する。

本実施例の半導体装置４０２では、ＭＥＭＳ基板１２が、シリコンからなる支持層４０４と、絶縁性の酸化シリコンからなる絶縁層４０６と、導電性のシリコンからなる導電層４０８が順に積層された、ＳＯＩ（Silicon on Insulator）基板から構成されている。ＭＥＭＳ基板１２には、以下に説明するようなＭＥＭＳ構造１０が形成されている。

図２１に示すように、導電層４０８には、マス部４１０と、Ｙバネ部４１２ａ、４１２ｂと、被励振部４１４ａ、４１４ｂと、Ｘバネ部４１６ａ、４１６ｂと、支持部４１８と、励振部４２０ａ、４２０ｂと、検出部４２２ａ、４２２ｂが形成されている。支持部４１８と、励振部４２０ａ、４２０ｂと、検出部４２２ａ、４２２ｂは、絶縁層４０６を介して、支持層４０４に固定されている。マス部４１０と、Ｙバネ部４１２ａ、４１２ｂと、被励振部４１４ａ、４１４ｂと、Ｘバネ部４１６ａ、４１６ｂは、支持層４０４との間の絶縁層４０６が除去されており、支持層４０４に対して相対的に移動可能である。

マス部４１０は、半導体装置４０２を上方から平面視したときに、正方形状に形成されている。マス部４１０には、支持層４０４との間の絶縁層４０６をエッチングにより除去するための、複数のエッチングホール４１０ａが形成されている。被励振部４１４ａ、４１４ｂは、マス部４１０を、Ｘ方向の両側から挟み込むように配置されている。被励振部４１４ａとマス部４１０は、Ｙバネ部４１２ａによって接続されている。被励振部４１４ｂとマス部４１０は、Ｙバネ部４１２ｂによって接続されている。Ｙバネ部４１２ａ、４１２ｂは、Ｘ方向およびＺ方向の剛性が高く、Ｙ方向の剛性が低い形状に形成されている。被励振部４１４ａは、Ｘバネ部４１６ａを介して、支持部４１８に支持されている。被励振部４１４ｂは、Ｘバネ部４１６ｂを介して、支持部４１８に支持されている。Ｘバネ部４１６ａ、４１６ｂは、Ｙ方向およびＺ方向の剛性が高く、Ｘ方向の剛性が低い形状に形成されている。支持部４１８は接合部４６、４４を介して、ＬＳＩ基板８に固定されている。マス部４１０と、Ｙバネ部４１２ａ、４１２ｂと、被励振部４１４ａ、４１４ｂと、Ｘバネ部４１６ａ、４１６ｂと、支持部４１８は、継ぎ目なく一体的に形成されており、同電位に維持される。本実施例では、上面配線４８と入出力パッド２２を介して接地電位が与えられる。

励振部４２０ａ、４２０ｂは、マス部４１０および被励振部４１４ａ、４１４ｂを、Ｘ方向の両側から挟み込むように配置されている。励振部４２０ａは、被励振部４１４ａと対向して配置されている。被励振部４１４ａには、櫛歯電極４２４ａが形成されており、励振部４２０ａには、櫛歯電極４２４ａと噛み合うように配置された櫛歯電極４２６ａが形成されている。被励振部４１４ａと励振部４２０ａの間に電圧が印加されると、櫛歯電極４２４ａを櫛歯電極４２６ａに引き込む力が作用し、被励振部４１４ａに対して励振部４２０ａに近づく方向の静電引力が作用する。励振部４２０ｂは、被励振部４１４ｂと対向して配置されている。被励振部４１４ｂには、櫛歯電極４２４ｂが形成されており、励振部４２０ｂには、櫛歯電極４２４ｂと噛み合うように配置された櫛歯電極４２６ｂが形成されている。被励振部４１４ｂと励振部４２０ｂの間に電圧が印加されると、櫛歯電極４２４ｂを櫛歯電極４２６ｂに引き込む力が作用し、被励振部４１４ｂに対して励振部４２０ｂに近づく方向の静電引力が作用する。

検出部４２２ａ、４２２ｂは、マス部４１０を、Ｙ方向の両側から挟み込むように配置されている。マス部４１０のＹ方向の両端部には、櫛歯電極４２８ａが形成されている。検出部４２２ａには、櫛歯電極４２８ａとＹ方向に対向する櫛歯電極４３０ａが形成されている。マス部４１０が検出部４２２ａに対して相対的にＹ方向に変位すると、櫛歯電極４２８ａと櫛歯電極４３０ａの間の静電容量が変化する。検出部４２２ｂには、櫛歯電極４２８ｂとＹ方向に対向する櫛歯電極４３０ｂが形成されている。マス部４１０が検出部４２２ｂに対して相対的にＹ方向に変位すると、櫛歯電極４２８ｂと櫛歯電極４３０ｂの間の静電容量が変化する。

励振部４２０ａの下面には、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４３２ａが形成されている。ＬＳＩ基板８の多層配線層６の上面には、接合ポスト４３２ａに対応して、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４３４ａが形成されている。ＬＳＩ基板８とＭＥＭＳ基板１２が接合される際には、接合ポスト４３２ａは接合ポスト４３４ａに接合される。接合ポスト４３４ａは、多層配線層６の上面に形成された上面配線４３６ａを介して、対応する入出力パッド２２に電気的に接続される。ＬＳＩ基板８から励振部４２０ａに励振信号を与えることができる。

励振部４２０ｂの下面には、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４３２ｂが形成されている。ＬＳＩ基板８の多層配線層６の上面には、接合ポスト４３２ｂに対応して、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４３４ｂが形成されている。ＬＳＩ基板８とＭＥＭＳ基板１２が接合される際には、接合ポスト４３２ｂは接合ポスト４３４ｂに接合される。接合ポスト４３４ｂは、多層配線層６の上面に形成された上面配線４３６ｂを介して、対応する入出力パッド２２に電気的に接続される。ＬＳＩ基板８から励振部４２０ｂに励振信号を与えることができる。

検出部４２２ａの下面には、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４３８ａが形成されている。ＬＳＩ基板８の多層配線層６の上面には、接合ポスト４３８ａに対応して、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４４０ａが形成されている。ＬＳＩ基板８とＭＥＭＳ基板１２が接合される際には、接合ポスト４３８ａは接合ポスト４４０ａに接合される。接合ポスト４３８ａは、多層配線層６の上面に形成された上面配線４４２ａを介して、対応する入出力パッド２２に電気的に接続される。検出部４２２ａの信号をＬＳＩ基板８が受け取り信号処理することができる。

検出部４２２ｂの下面には、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４３８ｂが形成されている。ＬＳＩ基板８の多層配線層６の上面には、接合ポスト４３８ｂに対応して、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合ポスト４４０ｂが形成されている。ＬＳＩ基板８とＭＥＭＳ基板１２が接合される際には、接合ポスト４３８ｂは接合ポスト４４０ｂに接合される。接合ポスト４３８ｂは、多層配線層６の上面に形成された上面配線４４２ｂを介して、対応する入出力パッド２２に電気的に接続される。検出部４２２ｂの信号をＬＳＩ基板８が受け取り信号処理することができる。

本実施例の半導体装置４０２の動作について説明する。励振部４２０ａと被励振部４１４ａの間に駆動電圧を印加すると、マス部４１０は励振部４２０ａに向けて移動する。励振部４２０ｂと被励振部４１４ｂの間に駆動電圧を印加すると、マス部４１０は励振部４２０ｂに向けて移動する。従って、励振部４２０ａとマス部４１０の間の駆動電圧の印加と、励振部４２０ｂとマス部４１０の間の駆動電圧の印加を、交互に繰り返すことで、マス部４１０はＸ方向に振動する。

マス部４１０がＸ方向に振動している状態で、半導体装置４０２にＺ軸周りの角速度が作用すると、マス部４１０にコリオリ力が作用し、マス部４１０はＹ方向にも振動する。この際の、マス部４１０のＹ方向の振動の振幅は、半導体装置４０２に作用するＺ軸周りの角速度の大きさに応じたものとなる。マス部４１０のＹ方向の変位量は、検出部４２２ａ内の櫛歯電極４３０ａと櫛歯電極４２８ａの間の静電容量の変化として検出することもできるし、検出部４２２ｂ内の櫛歯電極４３０ｂと櫛歯電極４２８ｂの間の静電容量の変化として検出することもできる。半導体装置４０２は、Ｚ軸周りの角速度を検出する角速度センサとして機能する。なお、検出部４２２ａと検出部４２２ｂを用いることで、差動容量を検知することができる。

本実施例の半導体装置４０２においても、実施例１の半導体装置２、実施例２の半導体装置２０２、実施例３の半導体装置３０２と同様に、接地電位信号配線３０ａ、第１基準電位信号配線３０ｂ、第２基準電位信号配線３０ｃといった電源電位信号配線３０が、半導体装置４０２を上方から平面視したときに、内部回路領域３２と、入出力パッド２２の周囲を取り囲むように配置されている。このような構成とすることによって、接合部４４を外周部に配置しながら、接合部４４と電源電位信号配線３０が重なり合うように配置することができ、内部回路領域３２として大きなスペースを利用することが可能となる。接合部４４を外周部に配置しながら、内部回路領域３２の面積を確保しつつ、半導体装置４０２を小型化することができる。

上記の各実施例においては、半導体装置が、静電容量式のセンサまたはアクチュエータとして機能する場合について説明した。これとは異なり、半導体装置が、ピエゾ式のセンサまたはアクチュエータとして機能するものであってもよいし、圧電式のセンサまたはアクチュエータとして機能するものであってもよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：半導体装置； ４：半導体素子層； ６：多層配線層； ８：ＬＳＩ基板； １０：ＭＥＭＳ構造； １２：ＭＥＭＳ基板； １４：半導体素子； １６：貫通電極； １８：絶縁体； ２０：導電体； ２２：入出力パッド； ２４：信号配線； ２６：内部回路信号配線； ２８：入出力パッド信号配線； ３０：電源電位信号配線； ３０ａ：接地電位信号配線； ３０ｂ：第１基準電位信号配線； ３０ｃ：第２基準電位信号配線； ３２：内部回路領域； ３４：受力部； ３６：薄膜部； ３８：支持部； ４０：能動電極； ４２：上面配線； ４４：接合部； ４６：接合部； ４８：上面配線； ５０：ＣＶ変換回路； ５２：キャパシタ； ５４：スイッチ； ５６：スイッチ； ５８：抵抗器； ６０：オペアンプ； ６２：スイッチ； ６４：キャパシタ； ６６：ＣＦ変換回路； ６８：キャパシタ； ７０：シュミットトリガ回路； ７２：バッファ回路； ７４：抵抗器； ７６：ＣＦ変換回路； ７８：キャパシタ； ８０：シュミットトリガ回路； ８２：スイッチ； ８４：定電流源； ８６：定電流源； ８８：バッファ回路； ９０：バッファ回路； ９２：バッファ回路； ９４：バッファ回路； ９６ａ：カット部； ９６ｂ：カット部； ９６ｃ：カット部； ９８ａ：カット部； ９８ｂ：カット部； ９８ｃ：カット部； １００：トレンチ； １０２：絶縁膜； １０４：金属層； １０６：貫通電極信号配線； １０８：貫通電極パッド； １１０：上面配線； ２０２：半導体装置； ３０２：半導体装置； ３０４：第１導電層； ３０６：絶縁層； ３０８：第２導電層； ３１０：突起部； ３１２：薄膜部； ３１４：支持部； ３１６：可動板； ３１８：シーソー電極； ３１８ａ：支持梁； ３１８ｂ：ねじり梁； ３１８ｃ：ねじり梁； ３２０：シーソー電極； ３２０ａ：支持梁； ３２０ｂ：ねじり梁； ３２０ｃ：ねじり梁； ３２２：シーソー電極； ３２２ａ：支持梁； ３２２ｂ：ねじり梁； ３２２ｃ：ねじり梁； ３２４：シーソー電極； ３２４ａ：支持梁； ３２４ｂ：ねじり梁； ３２４ｃ：ねじり梁； ３２６：支持部； ３２８：貫通電極； ３３０ａ：第１能動電極； ３３０ｂ：第２能動電極； ３３４ａ：第１能動電極； ３３４ｂ：第２能動電極； ３３８ａ：第１能動電極； ３３８ｂ：第２能動電極； ３４０ａ：上面配線； ３４０ｂ：上面配線； ３４２ａ：第１能動電極； ３４２ｂ：第２能動電極； ３４４ａ：上面配線； ３４４ｂ：上面配線； ３４８ａ：上面配線； ３４８ｂ：上面配線； ３５２ａ：上面配線； ３５２ｂ：上面配線； ４０２：半導体装置； ４０４：支持層； ４０６：絶縁層； ４０８：導電層； ４１０：マス部； ４１０ａ：エッチングホール； ４１２ａ：Ｙバネ部； ４１２ｂ：Ｙバネ部； ４１４ａ：被励振部； ４１４ｂ：被励振部； ４１６ａ：Ｘバネ部； ４１６ｂ：Ｘバネ部； ４１８：支持部； ４２０ａ：励振部； ４２０ｂ：励振部； ４２２ａ：検出部； ４２２ｂ：検出部； ４２４ａ：櫛歯電極； ４２４ｂ：櫛歯電極； ４２６ａ：櫛歯電極； ４２６ｂ：櫛歯電極； ４２８ａ：櫛歯電極； ４２８ｂ：櫛歯電極； ４３０ａ：櫛歯電極； ４３０ｂ：櫛歯電極； ４３２ａ：接合ポスト； ４３２ｂ：接合ポスト； ４３４ａ：接合ポスト； ４３４ｂ：接合ポスト； ４３６ａ：上面配線； ４３６ｂ：上面配線； ４３８ａ：接合ポスト； ４３８ｂ：接合ポスト； ４４０ａ：接合ポスト； ４４０ｂ：接合ポスト； ４４２ａ：上面配線； ４４２ｂ：上面配線； ５０２：半導体装置； ５０４：半導体基板； ５０６：基板； ５０８：半導体素子； ５１０：半導体素子層； ５１２：多層配線層； ５１４：入出力パッド； ５１６：内部回路領域； ５１８：入出力回路領域； ５２０：電源電位回路領域； ５２２：接合部； ５２４：接合部； ５２６：貫通電極

Claims (9)

1. 少なくとも１つの半導体素子が形成された半導体素子層と、半導体素子層の上方に形成された多層配線層を備える半導体基板と、
   多層配線層の上方に形成された入出力パッドと、
   多層配線層の上方に形成されており、半導体基板を別の基板と接合する接合部を備えており、
   多層配線層内に、半導体装置を上方から平面視したときに、半導体基板内の内部回路領域と入出力パッドを取り囲むように配置されており、内部回路領域に少なくとも１つの電源電位を供給する電源電位回路領域を備えており、
   半導体装置を上方から平面視したときに、入出力パッドが、内部回路領域よりも外側に配置されており、接合部が、入出力パッドよりも外側に配置されており、
   半導体装置を上方から平面視したときに、電源電位回路領域と接合部が、少なくとも部分的に重なり合っている、半導体装置。
2. 別の基板が、ＭＥＭＳ構造を備えるＭＥＭＳ基板である、請求項１の半導体装置。
3. 接合部が、多層配線層の上面と、別の基板の下面により区画される空間を密封する形状に形成されている、請求項２の半導体装置。
4. ＭＥＭＳ構造が、受力部と、受力部に追従して変位する可動電極を備えており、
   多層配線層の上部近傍に、可動電極に対応する能動電極が形成されており、
   １軸力センサまたは圧力センサとして機能する、請求項３の半導体装置。
5. ＭＥＭＳ構造が、受力部と、それぞれが少なくとも部分的に受力部に追従して変位する複数のシーソー電極を備えており、
   多層配線層の上部近傍に、複数のシーソー電極に対応する複数の能動電極が形成されており、
   ３軸力センサとして機能する、請求項３の半導体装置。
6. ＭＥＭＳ構造が、マス部と、所定の励振方向にマス部を励振する励振部と、励振方向に直交する所定の検出方向におけるマス部の変位量を検出する検出部を備えており、
   多層配線層の上方に、内部回路領域の信号配線と励振部を接続する接合ポストと、内部回路領域の信号配線と検出部を接続する接合ポストがそれぞれ形成されており、
   角速度センサとして機能する、請求項３の半導体装置。
7. 半導体素子層を貫通して形成されており、上端が内部回路領域まで達している貫通電極をさらに備えている、請求項１から６の何れか一項の半導体装置。
8. 多層配線層内に、貫通電極に接続された貫通電極回路領域をさらに備えており、
   貫通電極回路領域が、多層配線層の内部において、他の領域から電気的に絶縁されており、
   多層配線層の上方の、貫通電極回路領域に対応する箇所に、貫通電極パッドが形成されており、
   貫通電極パッドが、多層配線層の上方に形成された配線を介して、入出力パッドのうちの１つと電気的に接続されている、請求項７の半導体装置。
9. 少なくとも１つの半導体素子が形成された半導体素子層と、半導体素子層の上方に形成された多層配線層を備える半導体基板と、
   多層配線層の上方に形成された入出力パッドと、
   半導体素子層を貫通して形成されており、上端が内部回路領域まで達している貫通電極を備えており、
   多層配線層内に、貫通電極に接続された貫通電極回路領域を備えており、
   貫通電極回路領域が、多層配線層の内部において、他の領域から電気的に絶縁されており、
   多層配線層の上方の、貫通電極回路領域に対応する箇所に、貫通電極パッドが形成されており、
   貫通電極パッドが、多層配線層の上方に形成された配線を介して、入出力パッドのうちの１つと電気的に接続されている、半導体装置。