JP6446424B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP6446424B2
JP6446424B2 JP2016238277A JP2016238277A JP6446424B2 JP 6446424 B2 JP6446424 B2 JP 6446424B2 JP 2016238277 A JP2016238277 A JP 2016238277A JP 2016238277 A JP2016238277 A JP 2016238277A JP 6446424 B2 JP6446424 B2 JP 6446424B2
Authority
JP
Japan
Prior art keywords
conductive pattern
circuit board
connection portion
signal line
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016238277A
Other languages
English (en)
Other versions
JP2018098234A (ja
Inventor
淳史 倉内
淳史 倉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2016238277A priority Critical patent/JP6446424B2/ja
Publication of JP2018098234A publication Critical patent/JP2018098234A/ja
Application granted granted Critical
Publication of JP6446424B2 publication Critical patent/JP6446424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、回路基板に関するものであり、特に、ノイズフィルタが搭載された回路基板に関する。
一般に、車両に搭載される電子制御装置(ECU:Electronic Control Unit)の筐体の内部には、車載機器を電子制御するための制御回路を実装した回路基板が収容されており、該回路基板に搭載されたコネクタ及び該コネクタに接続されるワイヤハーネス等を介して該車載機器との信号の授受が行われる。
また、車両に用いられる電子制御装置は、例えばエンジンの運転に伴う火花放電やモータの動作電流の変動等に伴って非常に大きな電磁放射ノイズを放出するノイズ源の周囲に配置される場合があり、極めて高いノイズイミュニティ(雑音耐性、noise immunity)が要求される。このような過酷なノイズ環境においても正常な制御動作を確保するため、車載の電子制御装置の回路基板には様々なノイズ対策が施されている。
例えば、特許文献1には、コネクタから回路基板内に侵入する電磁ノイズを除去するため、該コネクタのリード端子と信号処理ICとの間を接続する信号ラインと、グランドラインとの間を、バイパスコンデンサなどのノイズフィルタにより接続する電子装置が開示されている。このような電子装置によれば、信号ラインに重畳した該電磁ノイズは、高周波インピーダンスの低い該バイパスコンデンサを介してグランドラインへと除去されることとなる。
しかしながら、特許文献1に開示された回路構成のみでは、例えば、信号ラインとノイズフィルタとを接続する配線に、該電磁ノイズの伝搬を阻害するような不具合が生じると、信号ラインに重畳した該電磁ノイズの一部は、ノイズフィルタへと至る該配線の方向に逃がされなくなるため、該信号ラインに重畳したまま信号処理ICへと流れ込むような場合がある。
このように、十分に低い高周波インピーダンスのノイズフィルタが回路基板に設けられたとしても、該ノイズフィルタに至る経路を構成する導電パターンの特性が十分に最適化されていないと、該電磁ノイズをノイズフィルタへと伝搬させることができない場合があり、このため、信号ラインに重畳する不要な電磁ノイズを十分に取り除くことができず、微弱なセンサ信号を精度良く検出することができなくなるという問題が生じている。
特開2003−151794号公報
このような背景から、不要な電磁ノイズをノイズフィルタにおいて可能な限り除去できる回路基板を実現が望まれている。
本発明の一の態様は、コネクタが実装された回路基板である。該回路基板は、前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、前記第1の導電パターンは少なくとも1つの直角又は鋭角の屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配されている
本発明の他の態様は、コネクタが実装された回路基板であって、前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配され、前記第1の導電パターンは、前記回路基板の表面を延在する表面配線と、該表面配線から該回路基板の厚み方向に延在するビアとによって構成される前記屈曲部を含む。
本発明の他の態様は、コネクタが実装された回路基板であって、前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配され、前記ノイズフィルタは、前記接続部と該接続部が最近接する該回路基板の周縁との間に配される。
本発明の他の態様によると、前記第1の導電パターンと第2の導電パターンとは、前記接続部の異なる位置に各々接続される。
本発明の他の態様は、コネクタが実装された回路基板であって、前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配され、前記第1の導電パターンと第2の導電パターンとは、前記接続部の同じ位置に各々接続されて、導電パターンの一部を共有する
本発明の他の態様によると、第2の導電パターンの長さは、第1の導電パターンよりも短い。
本発明の他の態様によると、前記ノイズフィルタは、前記接続部と該接続部が最近接する該回路基板の周縁との間に配される。
本発明の更に他の態様、前記回路基板と、該回路基板を内部に収容する筐体と、を備える電子装置である。
本発明の第1の実施形態に係る回路基板の構成を示す図である。 本発明の第2の実施形態に係る回路基板の構成を示す図である。 本発明の第3の実施形態に係る回路基板の構成を示す図である。
以下、図面を参照して、本発明の実施形態を説明する。なお、本実施形態では、本発明に従う回路基板として、例えば車両に搭載される電子制御装置(ECU:Electronic Control Unit)などの電子装置を構成する回路基板を示すが、本発明に係る回路基板の構成は、これに限らず、広く一般の電子装置に適用することができる。
[第1実施形態]
図1は、本発明の第1の実施形態に係る回路基板を搭載した電子装置の構成を示す図である。本回路基板100は、車両に搭載され当該車両のエンジン制御を行う電子装置を構成する回路基板であり、制御回路を構成する電子部品が搭載されている。また、回路基板100は、矩形状の平板であり、例えば、所定の誘電率を有する複数の絶縁体層100a、100b、100cが積層された多層基板(例えば多層プリント配線基板)などで構成される。
回路基板100は、コネクタ102(図示破線)を実装し、該コネクタ102が搭載される側の面に、銅箔等の電気回路パターン(配線ライン)が形成されて、複数の電子回路や部品の間を互いに電気的に接続する制御回路を備えている。なお、図1において、回路基板100上に示す各回路を結ぶ実線は、回路基板100の表面に形成された電気回路パターンを模式的に示したものであり、また、点線については、回路基板100の内部に形成された内部配線を示している。また、回路基板100には、図1に記載のコネクタ102のリード端子140、電子回路、回路パターン以外にも、多数のリード端子、種々の電子回路及び回路パターンなども形成され得るが、図を簡略化して理解を容易にするため、図1においてはこれらの図示を省略している。
回路基板100上には、例えば、回路基板100の外周に沿って該外周から内側の領域を囲うように矩形枠状の閉じた帯状の導電パターンで構成されるパワーグランド(PG)112が形成されている。PG112は、主として外部の制御装置などで構成される負荷(不図示)を、制御線152などを介して駆動するための駆動回路用のグランドパターンである。また、PG112に囲まれた回路基板100上の領域には、例えば、帯状の導電パターンで構成されるロジックグランド(LG)114が形成されている。LG114は、例えば論理演算を行う論理回路等のグランドパターンであって、その一端はPG112と電気的に接続されていると共に、その他端は信号グランド(SG)116となる導電パターンに接続されている。SG116は、主に回路基板100の外部に設けられたセンサ(不図示)等から信号線129を通じて入力される信号を処理する機能を有する小信号回路のためのグランドパターンを構成する。
このように、本実施形態に係る回路基板100のグランドラインは、PG112、LG114、SG116の3つのグランドパターンから構成されている。SG116は、回路部品から流入するグランド電流の総量が最も小さく、且つ、回路基板100上のグランド電流経路の最も上流部分を構成する。また、PG112は、回路基板100上の回路部品から流入するグランド電流の総量が最も大きく、当該グランド電流経路の最も下流部分を構成している。そして、LG114は、SG116及びPG112の両者を電気的に接続する該グランド電流経路の中間経路を構成し、各回路部品から流入するグランド電流の総量がSG116とPG112との中間の量となるように設計されている。
このような構成とすれば、回路部品から流入するグランド電流総量が最も大きいPG112が回路基板100上のグランド電流経路の最も下流部分に接続されることとなるため、各回路部品からPG112に流入するグランド電流総量が変動して回路基板100の外部におけるグランド電流経路での電圧変動が生じてPG112のグランド電位が変動した場合においても、SG116、LG114のグランド電位はPG112と同相で変化するので、各回路のグランド電位の差に変動は生じず、回路基板100全体としての動作は安定に保たれることとなる。
また、PG112は、回路基板100の内側の領域を囲うように形成されて簡易的な電磁シールドを構成するため、外部から該内側の領域に配された電子回路に到来する電磁輻射ノイズの影響を低減すると共に、当該内側の領域で発生した電磁輻射ノイズを外部へ放出することを防止する機能を備えている。
次に、本実施形態の回路基板100を構成する回路について説明する。回路基板100は、その外部に設けられたセンサ(不図示)などから受信される微弱なアナログ信号(センサ信号)を増幅する増幅器128と、増幅器128から出力される増幅されたアナログ信号をデジタル信号に変換するADC(Analog-to-Digital Convertor)130とを備えている。そして、該センサから伝搬されるアナログ信号は、該センサと接続される信号線129、コネクタのリード端子140、該リード端子140と回路基板100上の導電性のパターンであるランド部とがハンダ付け等によって電気的に接続されて構成される接続部141、該接続部141に接続される信号ライン132の順に伝搬し、上記増幅器128に入力されることとなる。なお、増幅器128のグランド及びADC130のアナロググランドはSG116に接続され、さらに、ADC130のデジタルグランドはLG114に接続されている。
そして、CPU(Central Processing Unit)146は、メモリ148が保存しているデータやプログラムなどに基づいて、前記ADC130から出力されるデジタル信号を処理する。なお、CPU146及びメモリ148のグランドは、LG114に接続される。
CPU146から受信されるデジタル信号は、DAC(Digital-to-Analog Convertor)150によってアナログ信号に変換される。ドライバ154は、DAC150によって変換された該アナログ信号に基づいて、制御線152を通じて車両内の負荷(不図示)を駆動する。なお、制御線152が接続される負荷は、外部の制御装置、例えば、車両の走行等に影響を与えるブレーキ、エンジンスロットル、燃料供給配管に設けられた電磁弁等を動作させる各種のアクチュエータ等で構成される。また、該負荷のグランド、DAC150のアナロググランド、及び、ドライバ154のグランドはPG112に接続されており、さらに、DAC150のデジタルグランドは、LG114に接続される。
また、本実施形態における回路基板100は、信号線129を通じて回路基板100に侵入する高周波ノイズを除去するため、該信号線129が接続されるコネクタ102のリード端子140との接続部141と、PG112との間に、ノイズフィルタ113としてのバイパスコンデンサを備えている。
ノイズフィルタ113である該バイパスコンデンサは、コネクタ102の直下であって、該コネクタ102と接触しない位置に配されている。また、ノイズフィルタ113であるバイパスコンデンサの一端は、導電パターン133により該接続部141と電気的に接続されており、また、該バイパスコンデンサの他端は、導電パターン134を介して、回路基板100の外縁に沿って形成されているPG112と接続されている。
ここで、本実施形態における回路基板100では、特に、接続部141とノイズフィルタ113とを接続する導電パターン133が直線状のパターンであると共に、接続部141と増幅器128とを接続する信号ライン132は、屈曲したパターンを構成している。すなわち、信号ライン132は、増幅器128までに至る経路の2か所において、例えば直角に屈曲するように構成された屈曲部132a、132bが設けられている。また、導電パターン133及び信号ライン132は、該接続部141の円形状の外周の各々異なる位置に接続されるよう構成されている。
この構成により、接続部141を介して信号ライン132に流入した高周波ノイズは、信号ライン132に設けられた屈曲部132a、132bによって、その進行を阻害されると共に、その一部は当該流入方向とは反対の方向、すなわち、直線状の導電パターン133が設けられている方向に反射することとなる。一般に、配線ライン中の高周波ノイズは、表皮効果によって配線ラインの外縁部近傍に集中して分布し、配線ラインの中央付近を伝搬する低周波のアナログ信号に比べると、屈曲部132a、132bの影響を特に強く受けることとなる。そして、信号ライン132の外縁部近傍に集中する該高周波ノイズは、当該屈曲部132a、132bにより直線状の導電パターン133が配される方向に反射されて、信号ライン132から除去されることなる。
また、高周波ノイズの進行を阻害する上記信号ライン132と比較すると、直線のみで構成される導電パターン133は、高周波ノイズに対する高周波インピーダンスがより低減されており、このため、コネクタ102のリード端子140から接続部141に到達した高周波ノイズは、高周波インピーダンスが高い信号ライン132方向への伝搬が阻害されると共に、高周波インピーダンスがより低い導電パターン133への進行が助長されて、ノイズフィルタ113へと誘導されることとなる。
このように、本実施形態における回路基板100では、接続部141に到達した高周波ノイズは、屈曲部132a、132bによる信号ライン132の高インピーダンス化によって、導電パターン133へと誘導されることとなり、さらに、ノイズフィルタ113によってPG112へと排除されることとなる。また、仮に、接続部141から信号ライン132へと該高周波ノイズが侵入した場合においても、屈曲部132a、132bによる高周波ノイズの反射作用によって、信号ライン132に侵入した該高周波ノイズは、導電パターン133が設けられている方向へと反射されて、該信号ライン132から除去されることとなる。この結果、高周波ノイズが十分に低減されたアナログ信号を増幅器128に入力することができるため、該アナログ信号の検出精度を高精度で保つことができ、また、該アナログ信号に基づいて制御される駆動回路の制御異常や制御誤差の発生を未然に防止することができる。
なお、信号ライン132に設けられる少なくとも1つの屈曲部(例えば、屈曲部132a)の位置を、例えば、接続部141から当該少なくとも1つの屈曲部までの距離が、該接続部141からノイズフィルタ113までの距離(すなわち、導電パターン133の長さ)よりも短くなるような位置とするのが、上述したような効果を最大限に高めることができるが、これに限らず、例えば、屈曲部132a、132bの位置が、接続部141と増幅器128との中間の位置よりも該接続部141に近い位置となるような構成としても、一定のノイズ反射効果を得ることができ、また、該信号ライン132の高周波インピーダンスも高めることができる。
また、屈曲部132a、132bの屈曲角度は直角に限らず、例えば鋭角、鈍角であってもよく、さらに、該屈曲部を、例えば曲線状の屈曲部としても、一定の効果を得ることができる。
また、本実施形態における回路基板100では、導電パターン133の長さ(接続部141からノイズフィルタ113までの距離)は、信号ライン132の長さ(接続部141から屈曲部132a、132bを経て増幅器128に至る距離)よりも短くなるように設けられている。これにより、直線状の導電パターン133は、より低い高周波インピーダンスを得ることができるため、信号ライン132側へと侵入する高周波ノイズを可能な限り抑制することができる。
さらに、本実施形態に係る回路基板100では、ノイズフィルタ113及び該ノイズフィルタ113が導電パターン134を介して接続されるPG112は、コネクタ102の前記接続部141と、該回路基板100を構成する周縁のうち、該接続部141に最も近接する位置に存在する周縁を構成する辺151との間に形成されている。これにより、コネクタ102の前記接続部141からPG112に至る経路を最も短くすることができるため、該経路を構成する導電パターンを伝搬する高周波ノイズによる不要輻射ノイズの発生を最小限に抑えることができ、また、該回路基板100に形成される電子回路や電気部品等に該輻射ノイズが重畳することが未然に防止される。
〔第2実施形態〕
次に、本発明の第2の実施形態に係る回路基板について説明する。本実施形態に係る回路基板の信号ラインは、回路基板の表面に形成されている表面配線と、当該表面配線に接続されて、該回路基板の厚み方向に延びるビアとによって構成される屈曲部を備えている。これにより、第2の実施形態に係る回路基板では、前記表面配線及びビアで構成される屈曲部により、該信号ラインの高周波インピーダンスを高めることができ、また、当該屈曲部において、信号ラインに重畳する該高周波ノイズをノイズフィルタ方向に効果的に反射させることができる。
図2は、本発明の第2の実施形態に係る回路基板の構成を示す図である。なお、図2に示す回路基板200においては、図1に示す第1の実施形態に係る回路基板100と同じ構成要素については、図1に示す符号と同じ符号を用いて示すものとし、上述した図1についての説明を援用する。
本回路基板200は、第1の実施形態に係る回路基板100に代えて用いることのできる回路基板である。回路基板200には、コネクタ102のリード端子140と回路基板200との接続部141に接続される信号ライン232(接続部141から増幅器128までを接続する配線)の一部が、配線基板200の表面(コネクタ102が実装されている側の面)に形成されている表面配線232aと、該表面配線232aと回路基板200の内層の絶縁層200bに形成された内部配線243との間を接続する金属ビア232b(図示点線)とにより構成されている。そして、表面配線232aと金属ビア232bとは、回路基板200の表面の接続部235において接続されている。この構成により、信号ライン232の一部は、表面配線232aに対して、回路基板200の厚み方向に直角に屈曲する金属ビア232bが接続される配線構造となり、表面配線232aと金属ビア232bとによって構成される屈曲部を備えることとなる。
また、信号ライン232は、内層の絶縁層200bに形成された内部配線243と金属ビア245(図示点線)とが構成する屈曲部と、内部配線243が屈曲することによって構成される屈曲部243aを有している。
この構成により、本発明の第2の実施形態に係る回路基板200の信号ライン232は、3つの屈曲部を備えることとなり、第1の実施形態に係る回路基板100と同様に、接続部141に到達した高周波ノイズは、当該屈曲部による信号ライン232の高インピーダンス化によって、導電パターン133へと誘導されることとなり、該ノイズフィルタ113によってPG112へと排除することができる。また、仮に、接続部141から信号ライン232へと該高周波ノイズが侵入した場合であっても、各屈曲部による高周波ノイズの反射作用によって、信号ライン232に侵入した該高周波ノイズは、導電パターン133が設けられている方向へと反射されて、該信号ライン232から除去されることとなる。
〔第3実施形態〕
次に、本発明の第3の実施形態に係る回路基板について説明する。本実施形態に係る回路基板では、リード端子との接続部からノイズフィルタの間を接続する直線状の導電パターンの経路の途中に、屈曲部を備える信号ラインが分岐するように設けられている。これにより、本実施形態に係る回路基板では、直線状の導電パターンと信号ラインとが導電パターンの一部を共用することとなるため、導電パターンの構成が簡素化され、さらに、回路基板の実装面積を増加させることができる。また、信号ラインの屈曲部により、該信号ラインの高周波インピーダンスを高めて高周波ノイズの侵入を抑止することができ、さらに、当該屈曲部において、該信号ライン方向に進行する高周波ノイズをノイズフィルタが接続されている導電パターン方向に効果的に反射させることができる。
図3は、本発明の第3の実施形態に係る電子回路の構成を示す図である。なお、図3に示す回路基板300においては、図1に示す第1の実施形態に係る回路基板100と同じ構成要素については、図1に示す符号と同じ符号を用いて示すものとし、上述した図1についての説明を援用する。
本回路基板300は、第1の実施形態に係る回路基板100に代えて用いることのできる回路基板である。回路基板300は、リード端子140との接続部141とノイズフィルタ113とを接続する直線状の導電パターン333の経路の途中から分岐する信号ライン332を有しており、これにより、直線状の導電パターン333と信号ライン332とは、接続部141から当該分岐部までの導電パターンを共有することとなる。なお、信号ライン332は、2つの屈曲部332a、332bを備えている。
この構成により、本発明の第3の実施形態に係る回路基板300の信号ライン332は、2つの屈曲部を備えることとなり、直線状の導電パターン333と信号ライン332との分岐部(屈曲部332a)に達した高周波ノイズは、各屈曲部による信号ライン332の高インピーダンス化によって、ノイズフィルタ113へと誘導されることとなり、該ノイズフィルタ113によってPG112へと排除される。また、仮に、該分岐部から信号ライン332へと該高周波ノイズが侵入した場合であっても、屈曲部332bによる高周波ノイズの反射作用によって、信号ライン332へと侵入した該高周波ノイズは、直線状の導電パターン333が設けられている方向へと反射されて、該信号ライン332から除去されることとなる。
また、本発明の第3の実施形態に係る回路基板300では、直線状の導電パターン333と信号ライン332とが導電パターンの一部を各々共用するため、導電パターンの構成を簡素化することができ、さらに、回路基板の実装面積も増加する。なお、本発明の第3の実施形態に係る回路基板300では、直線状の導電パターン133と、経路の途中から分岐する信号ライン332とは、同一表面(すなわち、コネクタ102が設けられた面)に設けられて屈曲部332aを構成しているが、例えば、第2の実施形態のように、直線状の導電パターン333の経路途中から、回路基板300の厚み方向に直角に屈曲する金属ビアを設けて、内層方向に延在するように当該信号ライン332を構成してもよい。このような構成とすれば、さらに、回路基板300の実装面積を更に増加させることができる。
以上、説明したように、第1、第2及び第3の実施形態に係る回路基板は、コネクタ102が実装された回路基板100、200、300であって、前記コネクタのリード端子140と該回路基板との接続部141に接続されて信号ラインまたは電源ラインを構成する第1の導電パターン132、232、332と、該第1の導電パターンが接続される前記接続部141とノイズフィルタの一端とを接続する第2の導電パターン133,333と、を有し、前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成される。
この構成により、接続部141に到達した高周波ノイズは、当該屈曲部による信号ライン232の高インピーダンス化によって、導電パターン133、333へと誘導されることとなり、該ノイズフィルタ113によってPG112へと排除されることとなる。また、仮に、接続部141から信号ライン132、232、332へと該高周波ノイズが侵入した場合であっても、各屈曲部による高周波ノイズの反射作用によって、該信号ラインに侵入した該高周波ノイズは、導電パターン133、333が設けられている方向へと反射されて、該信号ライン232から即座に除去されることとなる。この結果、高周波ノイズが十分に低減されたアナログ信号を増幅器128に伝搬させることができるため、該アナログ信号の検出精度を常に高精度で保つことができ、また、該アナログ信号に基づいて制御される該駆動回路の制御異常や制御誤差の発生を未然に防止することができる。
また、本発明の回路基板におけるノイズ対策は、回路基板に形成された回路パターンのみを用いて実現することができるため、新たなコスト追加を発生させることなく、回路基板内のノイズ対策を実施することができる。
なお、第1、第2及び第3の実施形態に係る回路基板では、信号ラインの高周波ノイズを低減したが、信号ラインに限らず、例えば、電源ラインに重畳するノイズについても、同様の構成でノイズ対策を行うことができる。具体的には、回路基板100、200、300において、屈曲部を設けた電源ラインと、直線状のパターン133,333とを、コネクタのリード端子が接続される接続部141に接続するような構成とすることができる。このような場合においても、電源ラインに重畳する高周波ノイズを効果的に除去することができる。
また、本実施形態に係る回路基板100、200、300では、リード140と回路基板との接続部141、第1の導電パターン132、232、332、及び、直線状の第2の導電パターン133,333を、該回路基板の表面(コネクタ102が設けられる面)に形成されるものとしたが、これに限らず、例えば、コネクタ102のリード140を該回路基板に貫通させて、該リード140と該回路基板との接続部141を、該回路基板の裏面(コネクタ102が存在しない側の面)に設けて、上記第1の導電パターン及び直線状の第2の導電パターンを該回路基板の該裏面に配することもできる。
さらに、本実施形態に係る回路基板100では、接続部141と導電パターン133との接続境界と、該接続部141と信号ライン132との接続境界とを、該接続部141を介して対向するように配置(円形状の接続部141の中心を通る線分に対して線対称となるように配置)されているが、これに限らず、各接続境界の一部のみを対向させたり、各接続境界の一部が重なるように構成してもよい。
また、本実施形態では、回路基板として多層基板を用いるものとしたが、これに限らず、例えば、単層のプリント基板を用いてもよい。
なお、本発明は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において改変して用いることができる。
100、200、300・・・回路基板、102・・・コネクタ、112・・・PGパターン、113・・・ノイズフィルタ、114・・・LGパターン、116・・・SGパターン、128・・・増幅器、129・・・信号線、130・・・ADC、132、232、332・・・信号ライン、132a、132b、243a、332a、332b・・・屈曲部、133、134、232a、333・・・導電パターン、140・・・リード端子、141・・・接続部、148・・・メモリ、146・・・CPU、150・・・DAC、151・・・辺、152・・・制御線、154・・・ドライバ、232b、245・・・金属ビア。

Claims (7)

  1. コネクタが実装された回路基板であって、
    前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、
    前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、
    前記第1の導電パターンは少なくとも1つの直角又は鋭角の屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、
    前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配されている、
    回路基板。
  2. コネクタが実装された回路基板であって、
    前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、
    前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、
    前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、
    前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配され、
    前記第1の導電パターンは、前記回路基板の表面を延在する表面配線と、該表面配線から該回路基板の厚み方向に延在するビアとによって構成される前記屈曲部を含む、
    回路基板。
  3. コネクタが実装された回路基板であって、
    前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、
    前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、
    前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、
    前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配され、
    前記ノイズフィルタは、前記接続部と該接続部が最近接する該回路基板の周縁との間に配される、
    回路基板。
  4. 請求項1ないし3のいずれか一項に記載された回路基板において、
    前記第1の導電パターンと第2の導電パターンとは、前記接続部の異なる位置に各々接続される、
    回路基板。
  5. コネクタが実装された回路基板であって、
    前記コネクタのリード端子と該回路基板との接続部に接続されて信号ラインまたは電源ラインを構成する第1の導電パターンと、
    前記第1の導電パターンが接続される前記接続部とノイズフィルタの一端とを接続する第2の導電パターンと、を有し、
    前記第1の導電パターンは少なくとも1つの屈曲部を備え、前記第2の導電パターンは直線状のパターンのみで構成され、
    前記ノイズフィルタは、直線状のパターンで構成された前記第2の導電パターンの延在方向に沿って前記接続部とグランドラインとの間に配され、
    前記第1の導電パターンと第2の導電パターンとは、前記接続部の同じ位置に各々接続されて、導電パターンの一部を共有する、
    回路基板。
  6. 請求項1ないしのいずれか一項に記載された回路基板において、
    第2の導電パターンの長さは、第1の導電パターンよりも短い、
    回路基板。
  7. 請求項1ないし6のいずれか一項に記載の回路基板と、
    前記回路基板を内部に収容する筐体と、
    を備える電子装置。
JP2016238277A 2016-12-08 2016-12-08 回路基板 Active JP6446424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016238277A JP6446424B2 (ja) 2016-12-08 2016-12-08 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016238277A JP6446424B2 (ja) 2016-12-08 2016-12-08 回路基板

Publications (2)

Publication Number Publication Date
JP2018098234A JP2018098234A (ja) 2018-06-21
JP6446424B2 true JP6446424B2 (ja) 2018-12-26

Family

ID=62631485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016238277A Active JP6446424B2 (ja) 2016-12-08 2016-12-08 回路基板

Country Status (1)

Country Link
JP (1) JP6446424B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57168540A (en) * 1981-04-10 1982-10-16 Nissan Motor Co Ltd Noise preventing device and its production for electronic controller
JPH0637569A (ja) * 1992-07-17 1994-02-10 Tdk Corp 多チャンネルノイズフィルタ
US5605477A (en) * 1995-01-13 1997-02-25 The Whitaker Corporation Flexible etched circuit assembly
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
JP4624415B2 (ja) * 2005-04-13 2011-02-02 ルネサスエレクトロニクス株式会社 電子装置
JP2007235836A (ja) * 2006-03-03 2007-09-13 Omron Corp ノイズ除去用コンデンサを接続した電子回路基板
JP2013254759A (ja) * 2012-06-05 2013-12-19 Hitachi Ltd 回路基板及び電子機器

Also Published As

Publication number Publication date
JP2018098234A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP2009290377A (ja) 車載用ノイズフィルタ
JP2008130612A (ja) 電子部品内蔵型多層基板
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
JPWO2009050843A1 (ja) 電子デバイス
JP6909566B2 (ja) 配線回路基板およびその製造方法
JP2013539218A (ja) 高周波に使用するための多平面印刷配線板
JP6446424B2 (ja) 回路基板
JP2008235578A (ja) 導線のシールド構造およびシールド方法
WO2012039120A4 (en) Printed circuit board
JP2018088509A (ja) 回路基板
JP2010080744A (ja) プリント基板および電子機器
JP4735670B2 (ja) プリント基板および画像処理装置
JP6412542B2 (ja) 回路基板
JP2007287471A (ja) フレキシブルフラットケーブルおよび配線回路
JP6466724B2 (ja) 回路基板及び電子装置
JP4893114B2 (ja) 多層配線基板
JP2019134092A (ja) フレキシブル基板及び光デバイス
JP2003114265A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
JP4532509B2 (ja) 車載電波レーダ装置
JP6202112B2 (ja) ノイズ低減用電子部品
JP6401225B2 (ja) 回路基板
JP2007324511A (ja) 差動インピーダンス整合プリント配線板
JP6389132B2 (ja) 電子装置
JP6395638B2 (ja) 無線装置
JPWO2019220482A1 (ja) 電子装置および電子装置が搭載された電動パワーステアリング装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6446424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150