JP6431687B2 - ３端子デバイスの端子間容量測定方法及びその装置 - Google Patents

３端子デバイスの端子間容量測定方法及びその装置 Download PDF

Info

Publication number
JP6431687B2
JP6431687B2 JP2014090325A JP2014090325A JP6431687B2 JP 6431687 B2 JP6431687 B2 JP 6431687B2 JP 2014090325 A JP2014090325 A JP 2014090325A JP 2014090325 A JP2014090325 A JP 2014090325A JP 6431687 B2 JP6431687 B2 JP 6431687B2
Authority
JP
Japan
Prior art keywords
terminal
path selector
terminals
impedance
lcr meter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014090325A
Other languages
English (en)
Other versions
JP2015210120A (ja
JP2015210120A5 (ja
Inventor
幸史 得納
幸史 得納
好 永井
好 永井
Original Assignee
キーサイト テクノロジーズ， インク．
キーサイト テクノロジーズ， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キーサイト テクノロジーズ， インク．, キーサイト テクノロジーズ， インク． filed Critical キーサイト テクノロジーズ， インク．
Priority to JP2014090325A priority Critical patent/JP6431687B2/ja
Priority to US14/691,799 priority patent/US10197618B2/en
Priority to DE102015207513.3A priority patent/DE102015207513A1/de
Publication of JP2015210120A publication Critical patent/JP2015210120A/ja
Publication of JP2015210120A5 publication Critical patent/JP2015210120A5/ja
Application granted granted Critical
Publication of JP6431687B2 publication Critical patent/JP6431687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

トランジスタ、ＦＥＴ、パワーＭＯＳＦＥＴ、ＩＧＢＴ等の３端子半導体デバイスの端子間容量は、例えば、ＦＥＴの場合、Ｃｇｓ、Ｃｄｓ、Ｃｇｄとして表わされてデバイスのデータシートに記載され、３端子のデルタ接続回路（デルタ回路）として表わすことができる（後述の図９参照）。
一方で、一般的に、半導体デバイス等の静電容量は、インピーダンスメータとしても知られるＬＣＲメータを使用して測定することができる。ＬＣＲメータは、２端子間のＡＣ信号を測定するのが一般的だが、デルタ接続された３つの容量を備える３端子半導体デバイスを測定する場合には、非特許文献１の図５−２９（ａ）及び図５−２９（ｂ）に記載のように、半導体デバイスの３つの端子のうちの２端子に、ＬＣＲメータのハイ側及びロー側の測定端子を接続し、残りの１端子に、ＬＣＲメータのＡＣガード接続を測定することが知られている。なお、ＡＣガード接続については、非特許文献１の２−１４ページの２．４．７節に概要が説明されている。
上述の非特許文献１の図５−２９（ｂ）に記載された４端子接続のＬＣＲメータを用いた測定回路を、２端子接続のＬＣＲメータを用いてＭＯＳＦＥＴを測定する場合の測定回路について示したものを図９に示す。
図９では、測定回路９００は、被測定対象（ＤＵＴ：Device Under Test）として、ドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）の３端子を備えるＭＯＳＦＥＴ１０６が示され、３端子接続のＬＣＲメータ１０２のハイ側端子Ｈがケーブル９０２によりＤＵＴの端子Ｄに、ロー側端子Ｌがケーブル９０４により端子Ｇに、ガード端子ＧＤがケーブル９０６により端子Ｓに接続されている。容量Ｃｇｄの両端の電圧は電圧計１１０で電圧Ｖｍとして測定され、容量Ｃｇｄを流れる電流が電流計１１４において電流Ｉｍとして測定される。端子ＧＤを用いたことにより、容量Ｃｄｓを流れる電流Ｉｅは、電流計１１４には流れないため、容量Ｃｇｄに関する電流、電圧を精度良く測定することができる。なお、図９に示されるように、ＬＣＲメータ１０２は、信号源１０８および、接地点１１２を備える。また、ＤＵＴ１０６の各端子間には、Ｃｇｓ、Ｃｄｓ、Ｃｇｄの仮想的な容量がデルタ接続されて存在する。
３端子デバイスを組み込んだ回路を設計する機器メーカにとっては、このデバイスの端子間容量を実際のデバイスにおいて測定し、データシートのパラメータと比較してデバイスの実力を評価することが重要である。
ところで、３端子デバイスの端子間容量の測定おいては、近年、パワーＭＯＳＦＥＴ、ＩＧＢＴなどの特にパワーデバイス等の発達により、端子間容量に関して各端子に印加すべきバイアス電圧が大きくなり、例えば従来のＬＣＲメータのバイアス電圧ではカバーできないなどの不都合が生じるため、測定が容易でない場合が増えている。
本発明の目的は、３端子デバイスの端子間容量を、再現性良く、しかも残留インダクタンスによる影響をキャンセルして高精度に測定することができる測定装置及び測定方法を提供することである。
本発明による３端子を有する被測定対象の端子間容量を測定する方法は、ＬＣＲメータのハイ側端子に接続された第１の端子と、該ＬＣＲメータのロー側端子に接続された第２の端子と、該ＬＣＲメータのガード端子に接続された第３の端子と、被測定対象の第１の端子に接続するための第４の端子と、該被測定対象の第２の端子に接続するための第５の端子と、該被測定対象の第３の端子に接続するための第６の端子とを備え、該第４〜６の端子は該第１〜３の端子のいずれかを接続することができるように構成された経路セレクタと、前記経路セレクタの前記第４の端子に接続した第１のケーブルと、前記第５の端子に接続した第２のケーブルと、前記第６の端子に接続した第３のケーブルとを備えて、３端子を有する被測定対象の端子間容量を測定する方法であって、前記被測定対象の各端子までの経路に対する誤差インピーダンスを求めるために、前記経路セレクタの３つの接続に対する測定を行うステップと、前記被測定対象に対して、残留インダクタンスの誤差を含んだ各端子間容量のインピーダンスを求めるために、前記経路セレクタの３つの接続に対する測定を行うステップと、前記誤差インピーダンスを求めるために測定を行うステップと、前記各端子間容量のインピーダンスを求めるために測定を行うステップとの測定結果から、前記残留インダクタンスの影響をキャンセルした前記被測定対象の前記各端子間容量を求めるステップとを備える。
ここで、前記誤差インピーダンスを求めるために測定を行うステップは、前記第１のケーブルと、前記第２のケーブルと、前記第３のケーブルの前記経路セレクタに接続されてない端部を互いにショート接続するステップと、前記経路セレクタの前記第１、２の端子を前記第５、６の端子にそれぞれ接続して、前記ＬＣＲメータにより第１の電圧と第１の電流を測定し、前記経路セレクタの前記第１、２の端子を前記第４、６の端子の端子にそれぞれ接続して、前記ＬＣＲメータにより第２の電圧と第２の電流を測定し、前記経路セレクタの前記第１、２の端子を前記第４、５の端子にそれぞれ接続して、前記ＬＣＲメータにより第３の電圧と第３の電流を測定するステップとを備え、前記各端子間容量のインピーダンスを求めるために測定を行うステップは、前記第１、第２、第３のケーブルの前記経路セレクタに接続されてない端部を、被測定対象の第１の端子、第２の端子、第３の端子にそれぞれ接続するステップと、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第５の端子に接続され、前記第２の端子が前記第６の端子に接続され、前記第３の端子が前記第４の端子に接続されるように構成して、前記ＬＣＲメータにより第４の電圧と第４の電流を測定し、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第４の端子に接続され、前記第２の端子が前記第６の端子に接続され、前記第３の端子が前記第５の端子に接続されるように構成して、前記ＬＣＲメータにより第５の電圧と第５の電流を測定し、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第４の端子に接続され、前記第２の端子が前記第５の端子に接続され、前記第３の端子が前記第６の端子に接続されるように構成して、前記ＬＣＲメータにより第６の電圧と第６の電流を測定するステップとを備え、前記被測定対象の前記各端子間容量を求めるステップは、該第１の電圧と該第１の電流から第１のインピーダンスを求め、該第２の電圧と該第２の電流から第２のインピーダンスを求め、該第３の電圧と該第３の電流から第３のインピーダンスを求めるステップと、前記第１〜第３のインピーダンスから、前記第１のケーブルのインピーダンスと、前記第２のケーブルのインピーダンスと、前記第３のケーブルのインピーダンスとを求めるステップと、前記経路セレクタの前記第１の端子から前記第５の端子を介して前記第２のケーブルの終端までの第４のインピーダンスと、前記経路セレクタの前記第２の端子から前記第６の端子を介して前記第３のケーブルの終端までの第５のインピーダンスと、前記経路セレクタの前記第３の端子から前記第４の端子を介して前記第１のケーブルの終端までの第６のインピーダンスと、前記経路セレクタの前記第１の端子から前記第４の端子を介して前記第１のケーブルの終端までの第７のインピーダンスと、前記経路セレクタの前記第３の端子から前記第５の端子を介して前記第２のケーブルの終端までの第８のインピーダンスと、前記経路セレクタの前記第２の端子から前記第５の端子を介して前記第２のケーブルの終端までの第９のインピーダンスと、前記経路セレクタの前記第３の端子から前記第６の端子を介して前記第３のケーブルの終端までの第１０のインピーダンスとを求めるステップと、前記第４の電圧と前記第４の電流から第１１のインピーダンスを求め、前記第５の電圧と前記第５の電流から第１２のインピーダンスを求め、前記第６の電圧と前記第６の電流から第１３のインピーダンスを求めるステップと、前記第４〜６の電圧と前記第４〜６の電圧を測定する回路に関するキルヒホッフの定理による３連立方程式に、前記第４のインピーダンス〜第１３のインピーダンスを代入し、数値解析手法を用いて、前記被測定対象の３端子の各端子間容量を表す第１４、１５、１６のインピーダンスを求めるステップとを備える態様を含む。
さらに、前記経路セレクタが、前記第４〜６の端子に接続される信号に、第７、第８、第９の電圧をそれぞれ重畳する態様と、前記第１４、１５、１６のインピーダンスを求めるステップにおいて、前記数値解析手法にシンプレックス法を用いる態様と、前記経路セレクタの第１の端子は、前記ＬＣＲメータのハイ側電流端子及びハイ側電圧端子に接続され、前記経路セレクタの第２の端子は、前記ＬＣＲメータのロー側電流端子及びロー側電圧端子に接続される態様とを含む。
本発明による経路セレクタは、第１の端子と、第２の端子と、第３の端子と、第４の端子と、第５の端子と、第６の端子とを備え、前記第４〜６の端子はそれぞれ、前記第１〜３の端子のいずれかを接続することができるように構成される。
ここで、前記経路セレクタは、前記第１〜第３の端子のいずれかから前記第４〜６のいずれかに端子に接続される信号に、第７、第８、第９の電圧を重畳することができるように構成される態様と、前記経路セレクタの前記第７、第８、第９の電圧を重畳することができる構成は、前記第４〜第６の端子にそれぞれ接続される信号線に対応する第１、第２、第３のバイアスティーと、該第１〜第３のバイアスティーに接続された第７、第８、第９の端子を備え、該第７〜第９の端子に印加された電圧を前記第４〜第６の端子にそれぞれ接続される信号線に重畳するように構成される態様とを備える。
さらに、前記経路セレクタは、第１０、第１１の端子を備え、前記第１０の端子は前記第１の端子に接続され、前記第１１の端子は前記第２の端子に接続される態様も含む。
本発明による測定装置は、上記の経路セレクタである第１の経路セレクタと、ＬＣＲメータと、３端子デバイスである被測定対象と、前記第１の経路セレクタの前記第４〜第６の端子と、前記被測定対象の第１、第２、第３の端子とをそれぞれ接続する、第１、第２、第３のケーブルと、前記第１の経路セレクタの前記第１〜第３の端子と、前記ＬＣＲメータの第１、第２、第３の端子とをそれぞれ接続する、第４、第５、第６のケーブルとを備える。
ここで、前記測定装置は、請求項１に記載の方法を実行する態様と、前記ＬＣＲメータの前記第１の端子はハイ側端子であり、前記ＬＣＲメータの前記第２の端子はロー側端子であり、前記ＬＣＲメータの前記第３の端子はガード端子である態様と、前記ＬＣＲメータは、前記第１〜第３の端子のそれぞれに電圧を重畳することができる態様を含む。
さらに、前記第１の経路セレクタは、第１０、第１１の端子を備え、前記第１の経路セレクタの前記第１０の端子は前記第１の端子に接続され、前記第１の経路セレクタの前記第１１の端子は前記第２の端子に接続され、前記ＬＣＲメータは、第４、第５の端子を備え、前記ＬＣＲメータの前記第１及び第４の端子は、ハイ側端子であり、前記ＬＣＲメータの前記第２及び第５の端子は、ロー側端子であり、前記ＬＣＲメータの前記第３の端子は、ガード端子であり、前記ＬＣＲメータの前記第４の端子は、第７のケーブルにより、前記第１の経路セレクタの前記第１０の端子に接続され、前記ＬＣＲメータの前記第５の端子は、第８のケーブルにより、前記第１の経路セレクタの前記第１１の端子に接続される態様と、前記ＬＣＲメータは、前記第１〜第５の端子のそれぞれに電圧を重畳することができる態様とを含む。
さらに、１以上のチャンネルのＤＣ電圧を供給するＤＣ測定装置と、第２の経路セレクタであって、前記ＤＣ測定装置のチャンネルのいずれかを、該第２の経路セレクタの第１、第２、第３の端子に接続することができる、第２の経路セレクタと、前記第１の経路セレクタと前記第２の経路セレクタを含む第３の経路セレクタであって、前記第１の経路セレクタの第４の端子または前記第２の経路セレクタの第１の端子のいずれかを第１の端子に接続することができ、前記第１の経路セレクタの第５の端子または前記第２の経路セレクタの第２の端子のいずれかを第２の端子に接続することができ、前記第１の経路セレクタの第６の端子または前記第２の経路セレクタの第３の端子のいずれかを第３の端子に接続することができる第３の経路セレクタとを備え、前記被測定端子の前記第１、第２、第３の端子に接続される前記第１、第２、第３のケーブルは、前記第３の経路セレクタの前記第１、第２、第３の端子とそれぞれ接続される、態様を含む。
本発明の第１の実施態様による測定装置を示すブロック図である。 図１の装置における測定の一例における等価回路を示した図である。 図１において、経路セレクタ１０４が第１の経路接続である場合の等価回路を示した図である。 図１において、経路セレクタ１０４が第２の経路接続である場合の等価回路を示した図である。 図１において、経路セレクタ１０４が第３の経路接続である場合の等価回路を示した図である。 図１の装置を用いた測定方法のフローチャートである。 図４のフローチャートのステップ３０４における第１の経路接続における等価回路を示した図である。 図４のフローチャートのステップ３０４における第２の経路接続における等価回路を示した図である。 図４のフローチャートのステップ３０４における第３の経路接続における等価回路を示した図である。 図４の測定方法を実デバイスで実行した場合の効果の一例を示すグラフである。 本発明の第２の実施態様による測定装置を示すブロック図である。 本発明の第３の実施態様による測定装置を示すブロック図である。 従来技術による、ＡＣガードを用いたＦＥＴの容量測定装置を示すブロック図である。 図４のステップ３０２を説明するフローチャートである。 図４のステップ３０４を説明するフローチャートである。 図４のステップ３０６を説明するフローチャートである。
本発明の発明者は、上記課題を考察した結果、各端子に従来難しかった大きな電圧をかけ、再現性良く３端子デバイスの端子間容量を測定するためにＬＣＲメータとＤＵＴとの間にＤＣ電圧を重畳できる経路セレクタを設け、それにより、ＬＣＲメータとＤＵＴの各端子間の接続を手動によらず、さまざまな経路で接続することができるようにし、また、従来よりも大きいＤＣ電圧を重畳することができるようにし、さらに、経路セレクタを介すことで顕在化することになる、ＤＵＴまでの経路上のインダクタンス成分すなわち残留インダクタンスをキャンセルするために、測定方法を工夫することにより、３つの端子間容量を高精度に求めることができる測定装置及び測定方法を提供することができるという知見を見出して、本発明を発明するに至ったものである。
本発明の第１の実施態様による測定装置１００を図１に示す。なお、以下の図の説明において、すでに説明した要素と同じ要素には同じ参照番号が付与されている。
図１において、ＬＣＲメータ１０２と、ＦＥＴとして例示される３端子デバイスであるＤＵＴ１０６については、図９に記載のものと同じなので説明を省略する。経路セレクタ１０４では、同軸コネクタの芯線を示す端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３は、経路セレクタ１０４のリレー１２２、１２４、１２６によって、同軸コネクタの芯線を示す端子ＩＮ１、ＩＮ２、ＩＮ３のいずれかを接続することができるようになっている。
リレー１２２〜１２６と端子ＯＵＴ１の間には、バイアスティー１３４及びそのバイパスリレー１２８が設けられて、バイパスリレー１２８を開離し、ＤＣ分離リレー１６４を閉成することにより、端子Ｂ１につながれたＤＣ電源１４４の電圧をバイアス電圧として端子ＯＵＴ１に重畳することができる。また、バイパスリレー１２８を閉成し、ＤＣ分離リレー１６４を開離することにより、ＤＣ電源１４４のバイアス電圧の端子ＯＵＴ１への重畳を不可能にする。
同様な構成が、リレー１２２〜１２６と端子ＯＵＴ２の間の、バイアスティー１３６及びそのバイパスリレー１３０、さらに、バイアスティー１３６から端子Ｂ２の間に設けられたＤＣ分離リレー１６２、端子Ｂ２に接続されたＤＣ電源１４２として設けられている。
さらに同様な構成が、リレー１２２〜１２６と端子ＯＵＴ３の間の、バイアスティー１３８及びそのバイパスリレー１３２、さらに、バイアスティー１３８から端子Ｂ３の間に設けられたＤＣ分離リレー１６０、端子Ｂ２に接続されたＤＣ電源１４０として設けられている。
ＬＣＲメータのハイ側端子Ｈと経路セレクタの端子ＩＮ１は、同軸ケーブル１１６により接続され、ロー側端子Ｌと経路セレクタの端子ＩＮ２は、同軸ケーブル１１８により接続され、ガード端子ＧＤと経路セレクタの端子ＩＮ３は、同軸ケーブル１２０により接続される。
さらに、経路セレクタの端子ＯＵＴ１とＤＵＴ１０６のＤ端子は、ケーブル１５０により接続され、端子ＯＵＴ２とＧ端子は、ケーブル１５２により接続され、端子ＯＵＴ３とＳ端子は、ケーブル１５４により接続される。
さらに、プロセッサ１７２と、プロセッサ１７２に接続されたメモリ１７４とを内蔵するコントローラ１７０が設けられ、ＬＣＲメータ１０２、経路セレクタ１０４、ＤＣ電源１４０、１４２、１４４を制御する。
ここで、コントローラ１７０は、Ａｇｉｌｅｎｔ Ｂ１５０５Ａ搭載のコントローラを用いることができる。また、コントローラ１７０は、Ｍｉｃｒｏｓｏｆｔ社製Ｗｉｎｄｏｗｓ（登録商標）系ＯＳ搭載のコンピュータ、他のＯＳ搭載のコンピュータ、あるいはＡＳＩＣ、ＦＰＧＡ等の専用ＩＣあるいは汎用ＩＣによるコントローラとすることができる。
ここで、プロセッサ１７２には、市販のマイクロプロセッサ、組み込み型プロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）、または、ＦＰＧＡ(Field-Programmable Gate Array)を用いることができるが、上記に限定されない。メモリ１７４には、ＲＯＭ（Read-Only Memory）、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ、その他の不揮発性メモリまたは揮発性メモリを含むことができるが、上記に限定されない。メモリ１７４には、さらに、ハードディスクドライブ、あるいは、ＣＤ／ＤＶＤ等の光学メディアを用いた光学ドライブを備えるように構成することができる。メモリ１７４には、プロセッサ１７２で実行されるコンピュータプログラム及びそのプログラムで利用されるデータを格納することができ、本明細書に記載の方法のいずれかをプロセッサ１７２により実行することができる。
したがって、測定装置１００は、ＬＣＲメータ１０２で測定をする際に、ＤＣ電源１４０、１４２、１４４に印加された電圧を端子ＯＵＴ１〜ＯＵＴ３にバイアス電圧として重畳することができる。なお、測定装置１００では、バイアス電圧を重畳する際には、ＤＣ電源１４０〜１４４を使用する他、ＬＣＲメータ１０２に内蔵のバイアス電源（不図示）を使用することができる。
ＬＣＲメータ１０２には、例えば、アジレント・テクノロジー社製４２９４Ａ、または、Ｅ４９８０Ａなどの市販のＬＣＲメータを使用することができる。
次に、図２を用いて、図１の装置を使用したＤＵＴへの接続の一例について、図１の等価回路について説明する。
なお、図２、図４、図５では、説明を簡単にするために、コントローラ１７０に関係する接続と、同軸ケーブル１１６、１１８、１２０の外部導体に関係する接続については、表示を省略している。図２以降では、ＤＵＴ１０６の回路記号については表示を省略し、図３Ａ〜図３Ｃでは、ＤＵＴ１０６の端子間容量の表示も省略している。
ところで、図９においては、ケーブル９０２〜９０６が各ケーブルのインダクタンスを無視することができる程度に十分に短ければ、電流計１１４及び電圧計１１０の測定値により容量Ｃｇｄを正確に測定することができる。しかしながら、図１のように自動化された経路セレクタ１０４をＬＣＲメータ１０２とＤＵＴ１０６の間に設けると、経路長が長くなるために、経路上のインダクタンスを無視することができなくなり、インダクタンスの影響を考慮しない限り端子間容量を正確に測定することができない。したがって以下では、経路のインピーダンスを考慮して、図１の装置についての等価回路について考察する。
図２は、図１において、経路セレクタの端子ＩＮ１がＤＵＴ１０６の端子Ｇに接続され、端子ＩＮ２が端子Ｓに接続され、端子ＩＮ３が端子Ｄに接続された場合の等価回路を示している。ここで、経路セレクタの端子ＩＮ１からＤＵＴ１０６の端子Ｇまでの経路インピーダンスをＺ１ａとし、端子ＩＮ２から端子Ｓまでの経路インピーダンスをＺ２ａとし、端子ＩＮ３から端子Ｄまでの経路インピーダンスをＺ３ａとする。この時、ＬＣＲメータ１０２の電圧計１１０の測定値をＶｍａ、電流計の測定値をＩｍａとすると、ＬＣＲメータから見たインピーダンスＺｍａは、
Ｚｍａ＝Ｖｍａ／Ｉｍａ （１）
で求めることができる。
同様に、図１において、経路セレクタの端子ＩＮ１がＤＵＴ１０６の端子Ｄに接続され、端子ＩＮ２が端子Ｓに接続され、端子ＩＮ３が端子Ｇに接続された場合には、端子ＩＮ１から端子Ｄまでの経路インピーダンスをＺ１ｂとし、端子ＩＮ２から端子Ｓまでの経路インピーダンスをＺ２ｂとし、端子ＩＮ３から端子Ｇまでの経路インピーダンスをＺ３ｂとし、ＬＣＲメータ１０２の電圧計１１０の測定値をＶｍｂ、電流計の測定値をＩｍｂとすると、ＬＣＲメータから見たインピーダンスＺｍｂは、
Ｚｍｂ＝Ｖｍｂ／Ｉｍｂ （２）
で求めることができる。
同様に、図１において、経路セレクタの端子ＩＮ１がＤＵＴ１０６の端子Ｄに接続され、端子ＩＮ２が端子Ｇに接続され、端子ＩＮ３が端子Ｓに接続された場合には、端子ＩＮ１から端子Ｄまでの経路インピーダンスをＺ１ｃとし、端子ＩＮ２から端子Ｇまでの経路インピーダンスをＺ２ｃとし、端子ＩＮ３から端子Ｓまでの経路インピーダンスをＺ３ｃとし、ＬＣＲメータ１０２の電圧計１１０の測定値をＶｍｃ、電流計の測定値をＩｍｃとすると、ＬＣＲメータから見たインピーダンスＺｍｃは、
Ｚｍｃ＝Ｖｍｃ／Ｉｍｃ （３）
で求めることができる。
さらに、ＤＵＴ１０６の３つの端子間容量Ｃｇｓ、Ｃｄｓ、Ｃｇｄと対応するインピーダンスＺｇｓ、Ｚｄｓ、Ｚｇｄとの関係は、次の（４）式の１組の式で表わすことができる。
Ｃｇｓ＝−１／（ｊωＺｇｓ）
Ｃｄｓ＝−１／（ｊωＺｄｓ）
Ｃｇｄ＝−１／（ｊωＺｇｄ）
（４）
図２を例に説明した３つの接続について、さらに詳細に、図３Ａ〜図３Ｃを参照して説明する。まず、図３Ａでは、図２のインピーダンスＺ１ａ、Ｚ２ａ、Ｚ３ａを、ＬＣＲメータの端子Ｈ、Ｌ、ＧＤから経路セレクタの端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３までのインピーダンスと、経路セレクタの端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３からＤＵＴまでのインピーダンスに分解する。さらに、図３Ｂでは、図２のインピーダンスＺ１ｂ、Ｚ２ｂ、Ｚ３ｂを、ＬＣＲメータの端子Ｈ、Ｌ、ＧＤから経路セレクタの端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３までのインピーダンスと、経路セレクタの端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３からＤＵＴまでのインピーダンスに分解する。さらに、図３Ｃでは、図２のインピーダンスＺ１ｃ、Ｚ２ｃ、Ｚ３ｃを、ＬＣＲメータの端子Ｈ、Ｌ、ＧＤから経路セレクタの端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３までのインピーダンスと、経路セレクタの端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３からＤＵＴまでのインピーダンスに分解する。したがって、図３Ａ〜図３Ｃの上述のインピーダンスＺ１ａ〜Ｚ１ｃ、Ｚ２ａ〜Ｚ２ｃ、Ｚ３ａ〜Ｚ３ｃは、次の（５）〜（７）式の３組の式のように表わすことができる。
すなわち、図３Ａでは、
Ｚ１ａ＝Ｚｈｇ＋Ｚｇ
Ｚ２ａ＝Ｚｌｓ＋Ｚｓ
Ｚ３ａ＝Ｚｇｄ＋Ｚｄ
（５）
であり、図３Ｂでは、
Ｚ１ｂ＝Ｚｈｄ＋Ｚｄ
Ｚ２ｂ＝Ｚｌｓ＋Ｚｓ
Ｚ３ｂ＝Ｚｇｇ＋Ｚｇ
（６）
であり、図３Ｃでは、
Ｚ１ｃ＝Ｚｈｄ＋Ｚｄ
Ｚ２ｃ＝Ｚｌｇ＋Ｚｇ
Ｚ３ｃ＝Ｚｇｓ＋Ｚｓ
（７）
である。
図３Ａ〜３Ｃの３つの接続に、キルヒホッフの定理を用いることにより、次の（８）式の３連立方程式を得ることができる。
Figure 0006431687
以上の考察から、発明者は、図１の回路において、ＬＣＲメータを用いて３端子デバイスの端子間容量を測定する場合には、デバイスの３端子のうちの容量を測定したい２端子をＬＣＲメータのハイ側及びロー側端子に接続し、残りの１端子をガード端子に接続して容量測定を行うという操作を、そのデバイスの３端子についての３組の接続について行うことが必要であり、この３組の接続は、トポロジーが同じで、接続される端子だけが異なる３組の接続であることから、この３組の接続に関する上記（８）式の連立方程式を解くことにより、各経路中の各区間についての残留インダクタンスを直接個別に測定しなくても、この３組の接続による測定結果を組み合わせることで、残留インダクタンス成分の影響を受けない各端子間容量を求めることができるとの知見を得ることができ、その知見に基づいて、次のフローチャート３００による測定方法を発明するに至った。
図４に、図１の測定装置１００を用いて、残留インダクタンスをキャンセルして３つの端子間容量を求める測定方法のフローチャート３００を示す。
フローチャート３００では、まず、ステップ３０２で、図１の測定装置１００において、ＤＵＴ１０６の３つの端子までの経路に対する誤差インピーダンスを求めるための３つの接続に対する測定を行う。
次に、ステップ３０４で、図１の測定装置１００を使って、ＤＵＴ１０６に対して、残留インダクタンスの誤差を含んだ各端子間容量のインピーダンスを求めるための３つの接続に対する測定を行う。
さらに、ステップ３０６で、ステップ３０２、３０４での測定結果から、残留インダクタンスの影響をキャンセルしたＤＵＴ１０６の各端子間容量を求める。
以上により、ＤＵＴの各端子までの経路の残留インダクタンスをキャンセルした端子間容量を求めることができる。
なお、ステップ３０２とステップ３０４とは、順番を逆にして実行することができる。さらに、ＤＵＴが複数ある場合には、ステップ３０４とステップ３０６を複数回繰り返すことができる。
次に、ステップ３０２について図１０を用いて詳細に説明し、ステップ３０４について図１１を用いて詳細に説明し、ステップ３０６について図１２を用いて詳細に説明する。
図１０において、ステップ３０２は、ステップ３１２と３１４として実行される。
まず、ステップ３１２では、図１の接続において、ケーブル１５０、１５２、１５４の経路セレクタ１０４に接続されていない端部を互いにショート（短絡）接続する。このショートしたポイントをｐ点とする（例えば図５Ａ参照）。言い換えると、図１の接続において、ＤＵＴ１０６を取り去り、各ケーブルの端部をショート接続する。
次に、ステップ３１４では、図５Ａの接続を形成して、電圧計１１０、電流計１１４により電圧Ｖｎａ、電流Ｉｎａを測定し、図５Ｂの接続を形成して同様にＶｎｂ、Ｉｎｂを測定し、図５Ｃの接続を形成して同様にＶｎｃ、Ｉｎｃを測定する。
次に、図１１において、ステップ３０４は、ステップ３２２と３２４として実行される。
まず、ステップ３２２では、ケーブル１５０〜１５４の経路セレクタ１０４に接続されていない端部を、それぞれ、ＤＵＴの端子Ｄ、Ｇ、Ｓに取り付ける。
次に、ステップ３２４では、図３Ａの接続を形成して、ＬＣＲメータ１０２において電圧計１１０、電流計１１４により、電圧Ｖｍａ、電流Ｉｍａを測定し、図３Ｂの接続を形成して同様にＶｍｂ、Ｉｍｂを測定し、図３Ｃの接続を形成して同様にＶｍｃ、Ｉｍｃを測定する。
次に、図１２において、ステップ３０６は、ステップ３３２、３３４、３３６、３３８、３４０として実行される。
まず、ステップ３３２で、ステップ３１４の測定結果から、（９）式の１組の式を用いて、インピーダンスＺｎａ、Ｚｎｂ、Ｚｎｃを求める。
Ｚｎａ＝Ｖｎａ／Ｉｎａ
Ｚｎｂ＝Ｖｎｂ／Ｉｎｂ
Ｚｎｃ＝Ｖｎｃ／Ｉｎｃ
（９）
ここで、図５Ａ〜５Ｃより、上記のインピーダンスＺｎａ〜Ｚｎｃは（１０）式の１組の式で表わすことができる。
Ｚｎａ＝Ｚｇ＋Ｚｓ＋Ｚｈｇ＋Ｚｌｓ
Ｚｎｂ＝Ｚｄ＋Ｚｓ＋Ｚｈｄ＋Ｚｌｓ
Ｚｎｃ＝Ｚｄ＋Ｚｇ＋Ｚｈｄ＋Ｚｌｇ
（１０）
なお、（１０）式において、経路セレクタ内の経路のインピーダンスＺｈｇ、Ｚｌｓ、Ｚｈｄ，Ｚｌｇは、事前に測定しておくか、設計値として求めることができる既知の値である。
したがって、（９）式に（１０）式を代入してＺｄ、Ｚｇ、Ｚｓについて解くと、次の（１１）式の１組の式を得る。
Ｚｄ＝（−３＊Ｚｎａ＋Ｚｎｂ＋Ｚｎｃ−２＊Ｚｈｄ＋２＊Ｚｌｓ＋３＊Ｚｈｇ−Ｚｌｇ）／２
Ｚｇ＝（Ｚｎａ−３＊Ｚｎｂ＋Ｚｎｃ＋２＊Ｚｈｄ＋２＊Ｚｌｓ−Ｚｈｇ−Ｚｌｇ）／２
Ｚｓ＝（Ｚｎａ＋Ｚｎｂ−３＊Ｚｎｃ＋２＊Ｚｈｄ−２＊Ｚｌｓ−Ｚｈｇ＋３＊Ｚｌｇ）／２
（１１）
したがって、ステップ３３４で、（１１）式により、ケーブル１５０〜１５４のインピーダンスＺｄ、Ｚｇ、Ｚｓを求める。
さらに、ステップ３３６で、（５）式〜（７）式により、インピーダンスＺ１ａ〜Ｚ１ｃ、Ｚ２ａ〜Ｚ２ｃ、Ｚ３ａ〜Ｚ３ｃを求める。
次に、ステップ３３８で、ステップ３２４の測定結果から、（１）式〜（３）式によりインピーダンスＺｍａ〜Ｚｍｃを求める。なお、ここでＺｍａ〜Ｚｍｃは経路のインダクタンスがキャンセルされてない、誤差を含んだインピーダンスであることに注意されたい。
さらに、ステップ３４０で、以上のパラメータを（８）式に代入し、数値解析手法を用いて、インピーダンスＺｇｓ、Ｚｄｓ、Ｚｇｄを求め、（４）式により、ＤＵＴ１０６の３つの端子間容量Ｃｇｓ、Ｃｄｓ、Ｃｇｄを求める。
以上により、フローチャート３００にしたがって、ＤＵＴ１０６の３つの端子間容量Ｃｇｓ、Ｃｄｓ、Ｃｇｄを、経路のインダクタンスをキャンセルして求めることができる。
なお、ステップ３４０の数値解析手法としては、線形計画法のシンプレックス法等のさまざまな解析手法を用いることができる。
次に、以上の本発明の第１の実施態様による残留インダクタンスをキャンセルする効果の一例として、Ｉｎｆｅｎｉｏｎ製パワーＭＯＳＦＥＴ ＩＰＷ６０Ｒ１９９ＣＰをＤＵＴ１０６として接続し、第１の実施態様の測定方法に従って求めた端子間容量Ｃｇｓ、Ｃｄｓ、Ｃｇｄと、図３Ａ〜図３Ｃの接続を行ってＬＣＲメータ１０２で単に容量Ｃｇｓ、Ｃｄｓ、Ｃｇｄを測定した場合の結果を、図６に示した。図６において、線Ａは本発明により残留インダクタンスをキャンセルした後のＣｇｓを示し、線Ｂは本発明により残留インダクタンスをキャンセルした後のＣｄｓを示し、線Ｃは本発明により残留インダクタンスをキャンセルした後のＣｇｄを示し、線Ｄは残留インダクタンスをキャンセルしない場合のＣｇｓを示し、線Ｅは残留インダクタンスをキャンセルしない場合のＣｄｓを示し、線Ｆは残留インダクタンスをキャンセルしない場合のＣｇｄを示す。なお、ＬＣＲメータ１０２には、アジレント・テクノロジー社製Ｂ１５０５Ａ搭載のＢ１５２０Ａ ＭＦＣＭＵを使用した。
図６のグラフに示されるように、容量Ｃｇｄについては、４４ｋＨｚ以上で本発明によるキャンセルの効果が表れる。なお、グラフからは判別しにくいが、容量Ｃｄｓについては４５３ｋＨｚ以上で、容量Ｃｇｓについては５６３ｋＨｚ以上でキャンセルの効果が表れる。
次に、図７を参照して、本発明による第２の実施形態に基づく測定装置７００について説明する。測定装置７００では、ＬＣＲメータ７０２に４端子接続のＬＣＲメータを用い、経路セレクタを、第１の実施形態の経路セレクタ１０４を内蔵して、ＬＣＲメータ７０２に対応した接続コネクタを備えた経路セレクタ７０４とし、さらに、コントローラ７３０を、ＬＣＲメータ７０２と経路セレクタ７０４に対応したコントローラとしている点が、図１の第１の実施態様と異なる。
ＬＣＲメータ７０２は、発振器７０６、電圧計７０８、電流計７１０、接地点７１２を備え、ハイ側電流端子Ｈｃ、ハイ側電圧端子Ｈｐ、ロー側電圧端子Ｌｐ、ロー側電流端子Ｌｃと、それらの端子の同軸コネクタの外部導体のガード端子ＧＤを備える。
経路セレクタ７０４は、ＬＣＲメータの端子Ｈｃに対応する端子ＩＮ−Ａと、端子Ｈｐに対応する端子ＩＮ−Ｂを備え、端子ＩＮ−ＡとＩＮ−Ｂをケーブル７２２により内蔵の経路セレクタ１０４の端子ＩＮ１に接続している。さらに、経路セレクタ７０４は、ＬＣＲメータの端子Ｌｐに対応する端子ＩＮ−Ｃと、端子Ｌｃに対応する端子ＩＮ−Ｄを備え、端子ＩＮ−ＣとＩＮ−Ｄをケーブル７２４により内蔵の経路セレクタ１０４の端子ＩＮ２に接続している。さらに、ＬＣＲメータの端子ＧＤに対応するＩＮ−Ｅは、端子ＩＮ−Ａ〜ＩＮ−Ｄの同軸コネクタの外部導体として備えられ、内蔵の経路セレクタ１０４の端子ＩＮ３に接続している。
ＬＣＲメータの端子Ｈｃと経路セレクタ７０４の端子ＩＮ−Ａは同軸ケーブル７１４で接続され、同様に、端子Ｈｐと端子ＩＮ−Ｂは同軸ケーブル７１６で接続され、端子Ｌｐと端子ＩＮ−Ｃは同軸ケーブル７１８で接続され、端子Ｌｃと端子ＩＮ−Ｄは同軸ケーブル７２０で接続され、端子ＧＤと端子ＩＮ−Ｅは同軸ケーブル７１４〜７２０の外部導体で接続される。
経路セレクタ７０４が内蔵する経路セレクタ１０４の端子Ｂ１、Ｂ２、Ｂ３には、経路セレクタの外部からＤＣ電源１４４、１４２、１４０が接続される。
コントローラ７３０は、プロセッサ７３２及びプロセッサ７３２に接続されたメモリ７３４を備え、ＬＣＲメータ７０２、経路セレクタ７０４及び内蔵された経路セレクタ１０４を制御し、さらにＤＣ電源１４０〜１４４を制御する。コントローラ７３０、プロセッサ７３２、メモリ７３４の構成は、第１の実施態様における説明と同様である。
経路セレクタ７０４に内蔵される経路セレクタ１０４の端子ＯＵＴ１〜ＯＵＴ３は、ケーブル１５０〜１５４により、ＤＵＴ１０６の各端子に接続されて、第１の実施態様と同様な接続となっている。
第２の実施態様の経路セレクタ７０４は、第１の実施態様の経路セレクタを内蔵し、さらにＤＵＴ１０６との接続も第１の実施態様と同様である。したがって、ＬＣＲメータ７０２と経路セレクタ７０４とを図７のように接続すれば、内蔵の経路セレクタ１０４とＤＵＴ１０６の接続は図１と同様なので、第１の実施態様におけるＬＣＲメータ１０２の電圧計及び電流計の電圧及び電圧の測定値を第２の実施態様におけるＬＣＲメータ７０２の電圧計及び電流計の電圧及び電圧の測定値に読み替えることにより、図２、図３Ａ〜３Ｃ、図５Ａ〜５Ｃの接続と、図４、図１０〜１２のフローチャートに示す方法を同様に実施することができる。したがって、第２の実施態様においても、第１の実施態様と同様に残留インダクタンスをキャンセルした端子間容量を求めることができる。
以上のように、第２の実施態様は、４端子接続のＬＣＲメータを用いて、残留インダクタンスをキャンセルした端子間容量を求める測定装置及び測定方法を提供することができる。
次に、図８を参照して、本発明による第３の実施形態に基づく測定装置８００について説明する。測定装置８００では、３端子接続のＬＣＲメータ１０２と、ＤＣ測定装置８０２と、経路セレクタ８０４と、ＤＣ経路セレクタ８０６とを備え、経路セレクタ８０４はＤＵＴ１０６に接続される。
経路セレクタ８０４は、第１の実施態様の経路セレクタ１０４と、ＤＣ測定装置８０２用のＤＣ経路セレクタ８０６を備え、経路セレクタ１０４の端子ＯＵＴ１と、ＤＣ経路セレクタの端子ＤＣＯＵＴ１のいずれかをリレー８２６、８３２によって端子Ｏ１に接続することができる構成を備える。経路セレクタ８０４は、さらに、経路セレクタ１０４の端子ＯＵＴ２と、ＤＣ経路セレクタの端子ＤＣＯＵＴ２のいずれかをリレー８２８、８３４によって端子Ｏ２に接続することができる構成と、経路セレクタ１０４の端子ＯＵＴ３と、ＤＣ経路セレクタの端子ＤＣＯＵＴ３のいずれかをリレー８３０、８３６によって端子Ｏ３に接続することができる構成とを備える。経路セレクタ８０４内の経路セレクタ１０４の端子ＩＮ１、ＩＮ２、ＩＮ３は、第１の実施態様と同様に、同軸ケーブル１１６、１１８、１２０を介してＬＣＲメータ１０２の端子Ｈ、Ｌ、ＧＤにそれぞれ接続される。経路セレクタ１０４の端子Ｂ１〜Ｂ３と、ＤＣ電源１４４〜１４０については、第１の実施態様と同様である。ＬＣＲメータ１０２は、第１の実施態様と同様である。
ＤＣ測定装置８０２は、複数チャンネルのＤＣ電源モジュール８０８、８１０を備え、ＤＣ電源モジュール８０８に示されるように、ＤＣ電圧源８１２により電圧を印加し、電流計８１６による電流測定機能と、電圧計８１８による電圧測定機能を備える。ＤＣ測定装置８０２は、内蔵する複数のＤＣ電源モジュール８０８、８１０に対応する複数の端子ＤＣ１、ＤＣ２、・・・を備え、接地点１１２に接続される同軸コネクタ端子ＤＣＧを備える。なお、同軸コネクタ端子ＤＣＧの外部導体はＤＣガード接続の端子として利用される。ＤＣ経路セレクタ８０６は、ＤＣ測定装置８０２の端子ＤＣ１、ＤＣ２、・・・、ＤＣＧに対応する複数の端子ＤＣＩＮ１、ＤＣＩＮ２、・・・、ＤＣＩＮＧを備え、同軸ケーブル８２０、８２２、・・・、８２４により、ＤＣ測定装置８０２に接続される。なお、複数の端子ＤＣ１、ＤＣ２、・・・の数と、複数の端子ＤＣＩＮ１、ＤＣＩＮ２、・・・の数は必ずしも等しい数に制限されるものではない。ＤＣ経路セレクタ８０６は、端子ＤＣＯＵＴ１、ＤＣＯＵＴ２、・・・、ＤＣＯＵＴ３に、端子ＤＣＩＮ１、ＤＣＩＮ２、・・・、ＤＣＩＮＧのいずれかを、接続することができる機能を備え、ＤＣ測定装置から、大電流または高電圧の信号、もしくは、微小電流または微小電圧の信号が供給されても、測定上損失などの支障をきたさない性能を有することができる。
経路セレクタ８０４の端子Ｏ１、Ｏ２、Ｏ３は、ＤＵＴ１０６の端子Ｄ、Ｇ、Ｓと、ケーブル１５０、１５２、１５４を介して接続される。
コントローラ８４０は、プロセッサ８４２と、プロセッサ８４２に接続されたメモリ８４４とを備え、ＬＣＲメータ１０２、ＤＣ測定装置８０２、経路セレクタ８０４を制御する。なお、経路セレクタ８０４の制御には、経路セレクタ１０４、ＤＣ経路セレクタ８０６、ＤＣ電源１４０〜１４４の制御も含まれる。コントローラ８４０、プロセッサ８４２、メモリ８４４の構成は、第１の実施態様における説明と同様である。
測定装置８００は測定装置１００の構成を包含するので、測定装置８００により、図１〜５、図１０〜１２に示した方法を実行することができる。したがって、第１の実施態様同様に、第３の実施態様によっても、３端子デバイスの端子間容量測定において、残留インダクタンスのキャンセルを行うことができ、よって、高精度に端子間容量を求めることができる。
加えて、第３の実施態様によれば、上記のような３端子デバイスの端子間容量測定を含む任意の端子についてのＤＣ電圧−容量特性の測定を行うことができるだけでなく、ＤＣ経路セレクタ８０６を用いて、ＤＣ測定装置８０２による３端子デバイスの電流−電圧特性の測定を含むＤＣ測定も行うことができる。したがって、第３の実施態様を用いれば、３端子デバイスのＤＣ電圧−容量特性及び電圧−電流特性の測定を、自動接続により、しかも、高精度に測定することができる。そのため、３端子デバイスの評価、特に３端子のパワーデバイスの評価の際には非常に効率的かつ高精度に試験を実行できるという効果を有する。
さらに、第３の実施態様において、ＬＣＲメータ１０２、経路セレクタ１０４、ケーブル１１６〜１２０を、第２の実施態様のＬＣＲメータ７０２、経路セレクタ７０４、ケーブル７１４〜７２０に置き替えた測定装置として、第４の実施態様とすることができる。
なお、以上の説明では、３端子デバイスであるＤＵＴとして、ＦＥＴを例にとって記載したが、上述の説明に従って、本発明をトランジスタ、パワーＭＯＳＦＥＴ、ＩＧＢＴ等の他の３端子デバイスについて容易に適用することができる。その場合、端子名は、被測定対象となるデバイスの対応する端子名に読み替えて適用することができる。
さらに、図１におけるバイアスティー１３４〜１３８は、バイアス電圧を重畳することができる他の回路によって置き換えることができる。
以上のように、本発明の実施態様に沿って、本発明による方法及び測定装置に関して説明したが、当業者には、上述の説明は例示を目的としたものであり、その思想を逸脱することなく、さまざまな変更あるいは置き変えをすることができ、そのような範囲も本発明に含まれることが理解されよう。
なお、出願当初の特許請求の範囲の記載は以下の通りである。
［請求項１］
ＬＣＲメータのハイ側端子に接続された第１の端子と、該ＬＣＲメータのロー側端子に接続された第２の端子と、該ＬＣＲメータのガード端子に接続された第３の端子と、被測定対象の第１の端子に接続するための第４の端子と、該被測定対象の第２の端子に接続するための第５の端子と、該被測定対象の第３の端子に接続するための第６の端子とを備え、該第４〜６の端子は該第１〜３の端子のいずれかを接続することができるように構成された経路セレクタと、前記経路セレクタの前記第４の端子に接続した第１のケーブルと、前記第５の端子に接続した第２のケーブルと、前記第６の端子に接続した第３のケーブルとを備えて、３端子を有する被測定対象の端子間容量を測定する方法であって、
前記被測定対象の各端子までの経路に対する誤差インピーダンスを求めるために、前記経路セレクタの３つの接続に対する測定を行うステップと、
前記被測定対象に対して、残留インダクタンスの誤差を含んだ各端子間容量のインピーダンスを求めるために、前記経路セレクタの３つの接続に対する測定を行うステップと、
前記誤差インピーダンスを求めるために測定を行うステップと、前記各端子間容量のインピーダンスを求めるために測定を行うステップとの測定結果から、前記残留インダクタンスの影響をキャンセルした前記被測定対象の前記各端子間容量を求めるステップと
を備える方法。
［請求項２］
前記誤差インピーダンスを求めるために測定を行うステップは、
前記第１のケーブルと、前記第２のケーブルと、前記第３のケーブルの前記経路セレクタに接続されてない端部を互いにショート接続するステップと、
前記経路セレクタの前記第１、２の端子を前記第５、６の端子にそれぞれ接続して、前記ＬＣＲメータにより第１の電圧と第１の電流を測定し、前記経路セレクタの前記第１、２の端子を前記第４、６の端子の端子にそれぞれ接続して、前記ＬＣＲメータにより第２の電圧と第２の電流を測定し、前記経路セレクタの前記第１、２の端子を前記第４、５の端子にそれぞれ接続して、前記ＬＣＲメータにより第３の電圧と第３の電流を測定するステップとを備え、
前記各端子間容量のインピーダンスを求めるために測定を行うステップは、
前記第１、第２、第３のケーブルの前記経路セレクタに接続されてない端部を、被測定対象の第１の端子、第２の端子、第３の端子にそれぞれ接続するステップと、
前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第５の端子に接続され、前記第２の端子が前記第６の端子に接続され、前記第３の端子が前記第４の端子に接続されるように構成して、前記ＬＣＲメータにより第４の電圧と第４の電流を測定し、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第４の端子に接続され、前記第２の端子が前記第６の端子に接続され、前記第３の端子が前記第５の端子に接続されるように構成して、前記ＬＣＲメータにより第５の電圧と第５の電流を測定し、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第４の端子に接続され、前記第２の端子が前記第５の端子に接続され、前記第３の端子が前記第６の端子に接続されるように構成して、前記ＬＣＲメータにより第６の電圧と第６の電流を測定するステップとを備え、
前記被測定対象の前記各端子間容量を求めるステップは、
該第１の電圧と該第１の電流から第１のインピーダンスを求め、該第２の電圧と該第２の電流から第２のインピーダンスを求め、該第３の電圧と該第３の電流から第３のインピーダンスを求めるステップと、
前記第１〜第３のインピーダンスから、前記第１のケーブルのインピーダンスと、前記第２のケーブルのインピーダンスと、前記第３のケーブルのインピーダンスとを求めるステップと、
前記経路セレクタの前記第１の端子から前記第５の端子を介して前記第２のケーブルの終端までの第４のインピーダンスと、前記経路セレクタの前記第２の端子から前記第６の端子を介して前記第３のケーブルの終端までの第５のインピーダンスと、前記経路セレ
クタの前記第３の端子から前記第４の端子を介して前記第１のケーブルの終端までの第６のインピーダンスと、前記経路セレクタの前記第１の端子から前記第４の端子を介して前記第１のケーブルの終端までの第７のインピーダンスと、前記経路セレクタの前記第３の端子から前記第５の端子を介して前記第２のケーブルの終端までの第８のインピーダンスと、前記経路セレクタの前記第２の端子から前記第５の端子を介して前記第２のケーブルの終端までの第９のインピーダンスと、前記経路セレクタの前記第３の端子から前記第６の端子を介して前記第３のケーブルの終端までの第１０のインピーダンスとを求めるステップと、
前記第４の電圧と前記第４の電流から第１１のインピーダンスを求め、前記第５の電圧と前記第５の電流から第１２のインピーダンスを求め、前記第６の電圧と前記第６の電流から第１３のインピーダンスを求めるステップと、
前記第４〜６の電圧と前記第４〜６の電圧を測定する回路に関するキルヒホッフの定理による３連立方程式に、前記第４のインピーダンス〜第１３のインピーダンスを代入し、数値解析手法を用いて、前記被測定対象の３端子の各端子間容量を表す第１４、１５、１６のインピーダンスを求めるステップとを備える方法。
［請求項３］
前記経路セレクタが、前記第４〜６の端子に接続される信号に、第７、第８、第９の電圧をそれぞれ重畳する、請求項２に記載の方法。
［請求項４］
前記第１４、１５、１６のインピーダンスを求めるステップにおいて、前記数値解析手法にシンプレックス法を用いる、請求項１〜３のいずれかに記載の方法。
［請求項５］
前記経路セレクタの第１の端子は、前記ＬＣＲメータのハイ側電流端子及びハイ側電圧端子に接続され、
前記経路セレクタの第２の端子は、前記ＬＣＲメータのロー側電流端子及びロー側電圧端子に接続される、請求項１〜４のいずれかに記載の方法。
［請求項６］
第１の端子と、第２の端子と、第３の端子と、第４の端子と、第５の端子と、第６の端子とを備え、
前記第４〜６の端子はそれぞれ、前記第１〜３の端子のいずれかを接続することができるように構成された経路セレクタ。
［請求項７］
前記経路セレクタは、前記第１〜第３の端子のいずれかから前記第４〜６のいずれかに端子に接続される信号に、第７、第８、第９の電圧を重畳することができるように構成されている、請求項６に記載の経路セレクタ。
［請求項８］
前記経路セレクタの前記第７、第８、第９の電圧を重畳することができる構成は、前記第４〜第６の端子にそれぞれ接続される信号線に対応する第１、第２、第３のバイアスティーと、該第１〜第３のバイアスティーに接続された第７、第８、第９の端子を備え、該第７〜第９の端子に印加された電圧を前記第４〜第６の端子にそれぞれ接続される信号線に重畳するように構成される、請求項７に記載の経路セレクタ。
［請求項９］
前記経路セレクタは、第１０、第１１の端子を備え、
前記第１０の端子は前記第１の端子に接続され、
前記第１１の端子は前記第２の端子に接続される、請求項６〜８のいずれかに記載の経路セレクタ。
［請求項１０］
請求項６〜８のいずれかに記載の第１の経路セレクタと、
ＬＣＲメータと、
３端子デバイスである被測定対象と、
前記第１の経路セレクタの前記第４〜第６の端子と、前記被測定対象の第１、第２、第３の端子とをそれぞれ接続する、第１、第２、第３のケーブルと、
前記第１の経路セレクタの前記第１〜第３の端子と、前記ＬＣＲメータの第１、第２、第３の端子とをそれぞれ接続する、第４、第５、第６のケーブルと
を備える測定装置。
［請求項１１］
前記測定装置は、請求項１または２に記載の方法を実行する請求項１０に記載の測定装置。
［請求項１２］
前記ＬＣＲメータの前記第１の端子はハイ側端子であり、
前記ＬＣＲメータの前記第２の端子はロー側端子であり、
前記ＬＣＲメータの前記第３の端子はガード端子である、請求項１０または１１に記載の測定装置。
［請求項１３］
前記ＬＣＲメータは、前記第１〜第３の端子のそれぞれに電圧を重畳することができる請求項１０〜１２のいずれかに記載の測定装置。
［請求項１４］
前記第１の経路セレクタは、第１０、第１１の端子を備え、
前記第１の経路セレクタの前記第１０の端子は前記第１の端子に接続され、
前記第１の経路セレクタの前記第１１の端子は前記第２の端子に接続され、
前記ＬＣＲメータは、第４、第５の端子を備え、
前記ＬＣＲメータの前記第１及び第４の端子は、ハイ側端子であり、
前記ＬＣＲメータの前記第２及び第５の端子は、ロー側端子であり、
前記ＬＣＲメータの前記第３の端子は、ガード端子であり、
前記ＬＣＲメータの前記第４の端子は、第７のケーブルにより、前記第１の経路セレクタの前記第１０の端子に接続され、
前記ＬＣＲメータの前記第５の端子は、第８のケーブルにより、前記第１の経路セレクタの前記第１１の端子に接続される、請求項１０〜１２のいずれかに記載の測定装置。
［請求項１５］
前記ＬＣＲメータは、前記第１〜第５の端子のそれぞれに電圧を重畳することができる請求項１４に記載の測定装置。
［請求項１６］
１以上のチャンネルのＤＣ電圧を供給するＤＣ測定装置と、
第２の経路セレクタであって、前記ＤＣ測定装置のチャンネルのいずれかを、該第２の経路セレクタの第１、第２、第３の端子に接続することができる、第２の経路セレクタと、
前記第１の経路セレクタと前記第２の経路セレクタを含む第３の経路セレクタであって、前記第１の経路セレクタの第４の端子または前記第２の経路セレクタの第１の端子のいずれかを第１の端子に接続することができ、前記第１の経路セレクタの第５の端子または前記第２の経路セレクタの第２の端子のいずれかを第２の端子に接続することができ、前記第１の経路セレクタの第６の端子または前記第２の経路セレクタの第３の端子のいずれかを第３の端子に接続することができる第３の経路セレクタとを備え、
前記被測定端子の前記第１、第２、第３の端子に接続される前記第１、第２、第３のケーブルは、前記第３の経路セレクタの前記第１、第２、第３の端子とそれぞれ接続される、請求項１０〜１５のいずれかに記載の測定装置。
１００ 測定装置
１０２ ＬＣＲメータ
１０４ 経路セレクタ
１０６ ＤＵＴ
１０８ 信号源
１１０ 電圧計
１１２ 接地点
１１４ 電流計
１１６、１１８、１２０ ケーブル
１２２、１２４、１２６、１２８、１３０、１３２ リレー
１３４、１３６、１３８ バイアスティー
１４０、１４２、１４４ ＤＣ電源
１５０、１５２、１５４ ケーブル
１６０、１６２、１６４ リレー
１７０ コントローラ
１７２ プロセッサ
１７４ メモリ

Claims (15)

  1. ＬＣＲメータのハイ側端子に接続された第１の端子と、該ＬＣＲメータのロー側端子に接続された第２の端子と、該ＬＣＲメータのガード端子に接続された第３の端子と、被測定対象の第１の端子に接続するための第４の端子と、該被測定対象の第２の端子に接続するための第５の端子と、該被測定対象の第３の端子に接続するための第６の端子とを備え、該第４〜６の端子は該第１〜３の端子のいずれかを接続することができるように構成された経路セレクタと、前記経路セレクタの前記第４の端子に接続した第１のケーブルと、前記第５の端子に接続した第２のケーブルと、前記第６の端子に接続した第３のケーブルとを備えて、３端子を有する被測定対象の端子間容量を測定する方法であって、
    前記被測定対象の各端子までの経路に対する誤差インピーダンスを求めるために、前記経路セレクタの３つの接続に対する測定を行うステップと、
    前記被測定対象に対して、残留インダクタンスの誤差を含んだ各端子間容量のインピーダンスを求めるために、前記経路セレクタの３つの接続に対する測定を行うステップと、
    前記誤差インピーダンスを求めるために測定を行うステップと、前記各端子間容量のインピーダンスを求めるために測定を行うステップとの測定結果から、前記残留インダクタンスの影響をキャンセルした前記被測定対象の前記各端子間容量を求めるステップと
    を備える方法。
  2. 前記誤差インピーダンスを求めるために測定を行うステップは、
    前記第１のケーブルと、前記第２のケーブルと、前記第３のケーブルの前記経路セレクタに接続されてない端部を互いにショート接続するステップと、
    前記経路セレクタの前記第１、２の端子を前記第５、６の端子にそれぞれ接続して、前記ＬＣＲメータにより第１の電圧と第１の電流を測定し、前記経路セレクタの前記第１、２の端子を前記第４、６の端子の端子にそれぞれ接続して、前記ＬＣＲメータにより第２の電圧と第２の電流を測定し、前記経路セレクタの前記第１、２の端子を前記第４、５の端子にそれぞれ接続して、前記ＬＣＲメータにより第３の電圧と第３の電流を測定するステップとを備え、
    前記各端子間容量のインピーダンスを求めるために測定を行うステップは、
    前記第１、第２、第３のケーブルの前記経路セレクタに接続されてない端部を、被測定対象の第１の端子、第２の端子、第３の端子にそれぞれ接続するステップと、
    前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第５の端子に接続され、前記第２の端子が前記第６の端子に接続され、前記第３の端子が前記第４の端子に接続されるように構成して、前記ＬＣＲメータにより第４の電圧と第４の電流を測定し、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第４の端子に接続され、前記第２の端子が前記第６の端子に接続され、前記第３の端子が前記第５の端子に接続されるように構成して、前記ＬＣＲメータにより第５の電圧と第５の電流を測定し、前記経路セレクタを、前記経路セレクタの前記第１の端子が前記第４の端子に接続され、前記第２の端子が前記第５の端子に接続され、前記第３の端子が前記第６の端子に接続されるように構成して、前記ＬＣＲメータにより第６の電圧と第６の電流を測定するステップとを備え、
    前記被測定対象の前記各端子間容量を求めるステップは、
    該第１の電圧と該第１の電流から第１のインピーダンスを求め、該第２の電圧と該第２の電流から第２のインピーダンスを求め、該第３の電圧と該第３の電流から第３のインピーダンスを求めるステップと、
    前記第１〜第３のインピーダンスから、前記第１のケーブルのインピーダンスと、前記第２のケーブルのインピーダンスと、前記第３のケーブルのインピーダンスとを求めるステップと、
    前記経路セレクタの前記第１の端子から前記第５の端子を介して前記第２のケーブルの終端までの第４のインピーダンスと、前記経路セレクタの前記第２の端子から前記第６の端子を介して前記第３のケーブルの終端までの第５のインピーダンスと、前記経路セレクタの前記第３の端子から前記第４の端子を介して前記第１のケーブルの終端までの第６のインピーダンスと、前記経路セレクタの前記第１の端子から前記第４の端子を介して前記第１のケーブルの終端までの第７のインピーダンスと、前記経路セレクタの前記第３の端子から前記第５の端子を介して前記第２のケーブルの終端までの第８のインピーダンスと、前記経路セレクタの前記第２の端子から前記第５の端子を介して前記第２のケーブルの終端までの第９のインピーダンスと、前記経路セレクタの前記第３の端子から前記第６の端子を介して前記第３のケーブルの終端までの第１０のインピーダンスとを求めるステップと、
    前記第４の電圧と前記第４の電流から第１１のインピーダンスを求め、前記第５の電圧と前記第５の電流から第１２のインピーダンスを求め、前記第６の電圧と前記第６の電流から第１３のインピーダンスを求めるステップと、
    前記第４〜６の電圧と前記第４〜６の電圧を測定する回路に関するキルヒホッフの定理による３連立方程式に、前記第４のインピーダンス〜第１３のインピーダンスを代入し、数値解析手法を用いて、前記被測定対象の３端子の各端子間容量を表す第１４、１５、１６のインピーダンスを求めるステップとを備える、請求項１に記載の方法。
  3. 前記経路セレクタが、前記第４〜６の端子に接続される信号に、第７、第８、第９の電圧をそれぞれ重畳する、請求項２に記載の方法。
  4. 前記第１４、１５、１６のインピーダンスを求めるステップにおいて、前記数値解析手法にシンプレックス法を用いる、請求項１〜３のいずれかに記載の方法。
  5. 前記経路セレクタの第１の端子は、前記ＬＣＲメータのハイ側電流端子及びハイ側電圧端子に接続され、
    前記経路セレクタの第２の端子は、前記ＬＣＲメータのロー側電流端子及びロー側電圧端子に接続される、請求項１〜４のいずれかに記載の方法。
  6. 第１の端子と、第２の端子と、第３の端子と、第４の端子と、第５の端子と、第６の端子とを備え、前記第４〜６の端子はそれぞれ、前記第１〜３の端子のいずれかを接続することができるように構成された第１の経路セレクタと、
    ＬＣＲメータと、
    ３端子デバイスである被測定対象と、
    前記第１の経路セレクタの前記第４〜第６の端子と、前記被測定対象の第１、第２、第３の端子とをそれぞれ接続する、第１、第２、第３のケーブルと、
    前記第１の経路セレクタの前記第１〜第３の端子と、前記ＬＣＲメータの第１、第２、第３の端子とをそれぞれ接続する、第４、第５、第６のケーブルと
    を備える測定装置。
  7. 前記第１の経路セレクタは、前記第１〜第３の端子のいずれかから前記第４〜６の端子のいずれかに接続される信号に、第７、第８、第９の電圧を重畳することができるように構成されている、請求項６に記載の測定装置。
  8. 前記第１の経路セレクタの前記第７、第８、第９の電圧を重畳することができる構成は、前記第４〜第６の端子にそれぞれ接続される信号線に対応する第１、第２、第３のバイアスティーと、該第１〜第３のバイアスティーに接続された第７、第８、第９の端子を備え、該第７〜第９の端子に印加された電圧を前記第４〜第６の端子にそれぞれ接続される信号線に重畳するように構成される、請求項７に記載の測定装置。
  9. 前記第１の経路セレクタは、第１０、第１１の端子を備え、
    前記第１０の端子は前記第１の端子に接続され、
    前記第１１の端子は前記第２の端子に接続される、請求項６〜８のいずれかに記載の測定装置。
  10. 前記測定装置は、請求項１または２に記載の方法を実行する請求項６〜９のいずれかに記載の測定装置。
  11. 前記ＬＣＲメータの前記第１の端子はハイ側端子であり、
    前記ＬＣＲメータの前記第２の端子はロー側端子であり、
    前記ＬＣＲメータの前記第３の端子はガード端子である、請求項６〜１０のいずれかに記載の測定装置。
  12. 前記ＬＣＲメータは、前記第１〜第３の端子のそれぞれに電圧を重畳することができる請求項６〜１１のいずれかに記載の測定装置。
  13. 前記第１の経路セレクタは、第１０、第１１の端子を備え、
    前記第１の経路セレクタの前記第１０の端子は前記第１の端子に接続され、
    前記第１の経路セレクタの前記第１１の端子は前記第２の端子に接続され、
    前記ＬＣＲメータは、第４、第５の端子を備え、
    前記ＬＣＲメータの前記第１及び第４の端子は、ハイ側端子であり、
    前記ＬＣＲメータの前記第２及び第５の端子は、ロー側端子であり、
    前記ＬＣＲメータの前記第３の端子は、ガード端子であり、
    前記ＬＣＲメータの前記第４の端子は、第７のケーブルにより、前記第１の経路セレクタの前記第１０の端子に接続され、
    前記ＬＣＲメータの前記第５の端子は、第８のケーブルにより、前記第１の経路セレクタの前記第１１の端子に接続される、請求項６〜１１のいずれかに記載の測定装置。
  14. 前記ＬＣＲメータは、前記第１〜第５の端子のそれぞれに電圧を重畳することができる請求項１３に記載の測定装置。
  15. １以上のチャンネルのＤＣ電圧を供給するＤＣ測定装置と、
    第２の経路セレクタであって、前記ＤＣ測定装置のチャンネルのいずれかを、該第２の経路セレクタの第１、第２、第３の端子に接続することができる、第２の経路セレクタと、
    前記第１の経路セレクタと前記第２の経路セレクタを含む第３の経路セレクタであって、前記第１の経路セレクタの第４の端子または前記第２の経路セレクタの第１の端子のいずれかを第１の端子に接続することができ、前記第１の経路セレクタの第５の端子または前記第２の経路セレクタの第２の端子のいずれかを第２の端子に接続することができ、前記第１の経路セレクタの第６の端子または前記第２の経路セレクタの第３の端子のいずれかを第３の端子に接続することができる第３の経路セレクタとを備え、
    前記被測定端子の前記第１、第２、第３の端子に接続される前記第１、第２、第３のケーブルは、前記第３の経路セレクタの前記第１、第２、第３の端子とそれぞれ接続される、請求項６〜１４のいずれかに記載の測定装置。
JP2014090325A 2014-04-24 2014-04-24 ３端子デバイスの端子間容量測定方法及びその装置 Active JP6431687B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014090325A JP6431687B2 (ja) 2014-04-24 2014-04-24 ３端子デバイスの端子間容量測定方法及びその装置
US14/691,799 US10197618B2 (en) 2014-04-24 2015-04-21 Inter-terminal capacitance measurement method for three-terminal device and apparatus for the same
DE102015207513.3A DE102015207513A1 (de) 2014-04-24 2015-04-23 Zwischen-Anschluss-Kapazitätsmessverfahren für ein Bauelement mit drei Anschlüssen und Vorrichtung hierfür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014090325A JP6431687B2 (ja) 2014-04-24 2014-04-24 ３端子デバイスの端子間容量測定方法及びその装置

Publications (3)

Publication Number Publication Date
JP2015210120A JP2015210120A (ja) 2015-11-24
JP2015210120A5 JP2015210120A5 (ja) 2017-06-01
JP6431687B2 true JP6431687B2 (ja) 2018-11-28

Family

ID=54262017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014090325A Active JP6431687B2 (ja) 2014-04-24 2014-04-24 ３端子デバイスの端子間容量測定方法及びその装置

Country Status (3)

Country Link
US (1) US10197618B2 (ja)
JP (1) JP6431687B2 (ja)
DE (1) DE102015207513A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431687B2 (ja) 2014-04-24 2018-11-28 キーサイト テクノロジーズ， インク． ３端子デバイスの端子間容量測定方法及びその装置
JP6422424B2 (ja) * 2015-11-11 2018-11-14 三菱電機株式会社 半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システム、および半導体デバイスの寄生容量の測定方法
US10436827B2 (en) * 2016-11-15 2019-10-08 Rohde & Schwarz Gmbh & Co. Kg Measurement device and method for measuring the impedance of a device under test
JP7466502B2 (ja) 2021-06-25 2024-04-12 三菱電機株式会社 測定装置
JP7479335B2 (ja) 2021-08-03 2024-05-08 三菱電機株式会社 入力容量測定回路および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275965A (ja) * 1987-05-07 1988-11-14 Fujitsu Ltd Ｍｏｓ型トランジスタの測定方法
JPH0730933A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd 通話路スイッチ
JP3289167B2 (ja) 1994-04-28 2002-06-04 清水建設株式会社 ハーフｐｃ型枠およびコンクリートスラブの施工方法
JP2850200B2 (ja) 1994-10-28 1999-01-27 株式会社トーキン 積層セラミック電子部品
JPH08130749A (ja) * 1994-11-02 1996-05-21 Olympus Optical Co Ltd マトリックス演算回路及び色補正回路
JP2001330634A (ja) 2000-05-23 2001-11-30 Konica Corp 容量測定方法及び容量測定装置
US6731129B1 (en) * 2002-12-17 2004-05-04 International Business Machines Corporation Apparatus for measuring capacitance of a semiconductor device
JP2005300495A (ja) * 2004-04-16 2005-10-27 Agilent Technol Inc 半導体特性測定装置および接続装置
JP2005331520A (ja) * 2005-06-01 2005-12-02 Agilent Technol Inc フィクスチャの電気長を求める方法、フィクスチャの電気長を求めるプログラム、および、電子測定装置
EP2452627B1 (en) * 2010-04-15 2018-08-29 Olympus Corporation Ultrasound diagnostic system
JP6431687B2 (ja) 2014-04-24 2018-11-28 キーサイト テクノロジーズ， インク． ３端子デバイスの端子間容量測定方法及びその装置

Also Published As

Publication number Publication date
JP2015210120A (ja) 2015-11-24
DE102015207513A1 (de) 2015-10-29
US20150309109A1 (en) 2015-10-29
US10197618B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
JP6431687B2 (ja) ３端子デバイスの端子間容量測定方法及びその装置
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试系统
KR20150111865A (ko) 저항 측정 장치, 기판 검사 장치, 검사 방법, 및 검사용 지그의 메인터넌스 방법
CN103308840B (zh) 晶圆可接受测试方法
EP2843426B1 (en) Negative voltage measurement
CN109061314A (zh) 一种检测逆变器的滤波电容容值的方法及装置
US9678132B2 (en) Capacitor combination stress testing
JP2015210120A5 (ja)
CN106233150A (zh) 保护测试仪器的电路
JP4915701B2 (ja) 被測定物の電気的パラメーターを測定する方法
CN104777413A (zh) 去嵌入的测试结构及其测试方法和芯片
KR100815244B1 (ko) 스위치 내부저항 보상을 이용한 아이씨티 및 이를 이용한측정 방법
CN104777360A (zh) 去嵌入的测试方法
CN107015133B (zh) Mos管导通电阻的测试结构及方法
US8604815B2 (en) Pin electronics circuit
KR101482683B1 (ko) 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법
CN102590630A (zh) 半导体参数测试仪器的测试探针的电阻测试方法
JPWO2010047275A1 (ja) プローブカード検査システムおよびプローブカードのリレー駆動検査方法
CN108562813A (zh) 一种SiC Mosfet电性能的测试装置
KR100958624B1 (ko) 연결배선 커패시턴스 분석용 테스트 패턴
CN109844550A (zh) 检查装置及检查方法
KR101188161B1 (ko) 전자 장치의 측정 방법 및 측정 장치
CN103811372A (zh) 晶体管的测试结构以及测试方法
CN105808806A (zh) 集成电路的时序分析方法及集成电路的时序分析装置
JP2015152515A (ja) 半導体集積回路故障診断方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R150 Certificate of patent or registration of utility model

Ref document number: 6431687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250