JP6422424B2 - 半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システム、および半導体デバイスの寄生容量の測定方法 - Google Patents

Description

本発明は、半導体デバイスの寄生容量測定器の高電圧化、高精度化ユニットおよび当該ユニットを備えた測定器並びに測定方法に関する。

従来から半導体デバイスの特性を測定する装置が知られている。
たとえば、特許文献１（特開平２−３０９２６４号公報）に記載の装置は、複数の整合インピーダンスと直列に並列共振回路とスイッチの直列回路、あるいは、直列共振回路とスイッチの並列回路が接続される。スイッチは、共振回路の共振周波数と測定信号周波数の大小関係により、その状態を変える。

特開平２−３０９２６４号公報

ところで、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などの寄生容量を測定する際に、テストフィクスチャおよびインピーダンスアナライザが用いられる。

しかしながら、テストフィクスチャに含まれるブロックコンデンサは、外部電源からの印加電圧に耐えられる仕様でなければならず、ブロックコンデンサの容量は被測定デバイスの寄生容量よりも十分大きな値としなければならないという問題がある。そのため、外部電源からの印加電圧をさらに高電圧化しようとすると、ブロックコンデンサの寸法が大きくなってしまい、半導体デバイスの寄生容量測定システムの規模が大きくなるという問題がある。

それゆえに、本発明の目的は、小規模な構成によって、半導体デバイスの寄生容量を高精度に測定することができる半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システムおよび半導体デバイスの寄生容量の測定方法を提供することである。

上記課題を解決するために、本発明は、インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、各々が、インピーダンスアナライザの対応する端子とテストフィクスチャの対応する端子の間に接続され、インピーダンスアナライザによって半導体デバイスの寄生容量を測定する際に測定周波数で共振するように構成された直列に接続されたインダクタンスとコンデンサとからなる複数のＬＣ回路を備える。コンデンサは、テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサである。

本発明によれば、小規模な構成によって、半導体デバイスの寄生容量を高精度に測定することができる。

従来の半導体デバイスの寄生容量測定システムの構成を表わす図である。 テストフィクスチャと半導体デバイスの等価回路を表わす図である。 テストフィクスチャと半導体デバイスの等価回路を表わす図である。 テストフィクスチャと半導体デバイスの等価回路を表わす図である。 第１の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。 第２の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。 第３の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。 第４の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。 ＬＣ回路１８ａが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。 ＬＣ回路１８ｂが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。 ＬＣ回路１８ｃが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。 ＬＣ回路１８ｄが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。 第５の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。 第６の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。 経路αにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。 経路βにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。 第７の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。 テストフィクスチャと半導体デバイスの等価回路を表わす図である。 テストフィクスチャと半導体デバイスとＬＣ回路の等価回路を表わす図である。

以下、本発明の実施の形態について図面を用いて説明する。
まず、トランジスタなどの半導体デバイスの寄生容量を測定する従来の半導体デバイスの寄生容量測定システムについて説明する。

図１は、従来の半導体デバイスの寄生容量測定システムの構成を表わす図である。
被測定対象の半導体デバイス５０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とする。

ＩＧＢＴは、コレクタ端子Ｃと、エミッタ端子Ｅと、ゲート端子Ｇとを有する。
従来の半導体デバイスの寄生容量測定システムは、インピーダンスアナライザ１と、テストフィクスチャ９と、外部電源１０とを備える。

インピーダンスアナライザ１は、電流印加端子としてＨＣ端子５およびＬＣ端子８、電圧モニタ端子としてＨＰ端子６およびＬＰ端子７を備える。

インピーダンスアナライザ１は、さらに、発振器２と、ベクトル電流計３と、ベクトル電圧計４とを備える。

発振器２とベクトル電流計３は、ＨＣ端子５とＬＣ端子８との間に直列に接続される。ベクトル電圧計４は、ＨＰ端子６とＬＰ端子７との間に接続される。

テストフィクスチャ９がない場合の測定動作について説明する。
発振器２から出力された正弦波電流が電流印加端子５および８を通じて、被測定物である半導体デバイス５０に印加される。ベクトル電流計３は、半導体デバイス５０に流れる正弦波電流の大きさを測定する。ベクトル電圧計４は、電圧モニタ端子６および７を通じて、半導体デバイス５０に印加された電圧を測定する。このようにして得られた電流と電圧の位相のズレと電圧の振幅によって容量値を求めることができる。

しかしながら、インピーダンスアナライザ１は、電流印加端子５および８と、電圧モニタ端子６および７しか有さないため、インピーダンスアナライザ１だけでは入力容量、出力容量および帰還容量を測定する事が出来ない。

そのため、テストフィクスチャ９が、インピーダンスアナライザ１と半導体デバイス５０の間に接続されて、半導体デバイス５０の所望のポイントの容量を観れるようにしている。

たとえば、半導体デバイス５０のゲート−コレクタ間寄生容量Ｃ_GC、ゲート−エミッタ間寄生容量Ｃ_GE、コレクタ−エミッタ間寄生容量Ｃ_CEの容量を測定したり、上述の組み合わせの値である入力容量（＝ゲート−コレクタ間寄生容量Ｃ_GC＋ゲート−エミッタ間寄生容量Ｃ_GE）、出力容量（＝ゲート−コレクタ間寄生容量Ｃ_GC＋コレクタ−エミッタ間寄生容量Ｃ_CE）を測定する。

以下に、半導体デバイスの寄生容量測定の一例として入力容量の測定方法を示す。半導体デバイス５０の寄生容量を測定する際には、半導体デバイス５０のコレクタ端子Ｃとエミッタ端子Ｅにバイアス電圧を印加して、各電圧ポイント毎の値を観るために外部電源１０が設けられる。外部電源１０は、テストフィクスチャ９に接続され、テストフィクスチャ９を経由して半導体デバイス５０に電圧が印加される。

テストフィクスチャ９は、ＨＣ端子１２と、ＬＣ端子１５と、ＨＰ端子１３と、ＬＰ端子１４と、ブロックコンデンサＣ_Ba〜Ｃ_Bdと、インダクタンスＬ１〜Ｌ３と、バイパスコンデンサＣ₁とを備える。

ブロックコンデンサＣ_Ba〜Ｃ_Bdは、外部電源１０の電圧がインピーダンスアナライザ１の電流印加端子５および８と、電圧モニタ端子６および７に印加されないようにするために設けられる。

ブロックコンデンサＣ_Baは、ＨＣ端子１２と、半導体デバイス５０のゲート端子Ｇとの間に設けられる。ブロックコンデンサＣ_Bbは、ＨＰ端子１３と、半導体デバイス５０のゲート端子Ｇとの間に設けられる。ブロックコンデンサＣ_Bcは、ＬＰ端子１４と、半導体デバイス５０のエミッタ端子Ｅとの間に設けられる。ブロックコンデンサＣ_Bdは、ＬＣ端子１５と、半導体デバイス５０のエミッタ端子Ｅとの間に設けられる。

外部電源１０の両端には、インダクタンスＬ１の一端とインダクタンスＬ２の一端とが接続される。インダクタンスＬ１の他端は、半導体デバイス５０のコレクタ端子に接続する。インダクタンスＬ２の他端は、半導体デバイス５０のエミッタ端子Ｅに接続する。

バイパスコンデンサＣ₁は、半導体デバイス５０のコレクタ端子Ｃとエミッタ端子Ｅの間に設けられて、半導体デバイス５０のコレクタ端子Ｃとエミッタ端子Ｅとを交流的にショートする。

インダクタンスＬ１、Ｌ２、Ｌ３は、周波数が低くなるとインピーダンスが小さくなり、周波数が高くなるとインピーダンスが大きくなるという特性を有する。この特性を利用して、直流のみを通して、測定周波数帯域の信号に対してはオープン状態となるようにする。

測定の際に、外部電源１０からバイアス電圧が印加されると、インダクタンスＬ１、Ｌ２、Ｌ３を通じて、直流電圧がコレクタ端子Ｃとエミッタ端子Ｅの間に印加される。インダクタンスＬ３によって、半導体デバイス５０のゲート端子Ｇとエミッタ端子Ｅの間はショートされ、ゲート端子Ｇとエミッタ端子Ｅの間にバイアス電圧は印加されない。その結果、半導体デバイス５０はオフ状態となる。

この状態で、インピーダンスアナライザ１によって容量が測定される。インダクタンスＬ１、Ｌ２、Ｌ３は、測定周波数帯域ではオープン状態となるので、インピーダンスアナライザ１から見ると、テストフィクスチャ９と半導体デバイス５０は、図２のような等価回路で表される。

図２の等価回路において、各コンデンサは、ゲート−コレクタ間寄生容量Ｃ_GCと、ゲート−エミッタ間寄生容量Ｃ_GEと、コレクタ−エミッタ間寄生容量Ｃ_CEと、バイパスコンデンサＣ₁を表わす。

図２の等価回路では、バイパスコンデンサＣ₁とコレクタ−エミッタ間寄生容量Ｃ_CEとが並列に接続されているが、Ｃ₁＞＞Ｃ_CEなので、図２の等価回路は、図３の等価回路で近似される。ここで、Ｃ₁は、バイパスコンデンサＣ₁の容量値である。Ｃ_CEは、コレクタ−エミッタ間寄生容量Ｃ_CEの大きさである。

さらに、図３の等価回路において、ゲート−コレクタ間寄生容量Ｃ_GCとコンデンサＣ₁とが直列に接続されているが、Ｃ₁＞＞Ｃ_GCなので、図３の等価回路は、図４の等価回路で近似される。ここで、Ｃ₁は、バイパスコンデンサＣ₁の容量値である。Ｃ_GCは、コレクタ−エミッタ間寄生容量Ｃ_GCの大きさである。

上述の仕組みによって、インピーダンスアナライザ１には、ゲート−コレクタ間寄生容量Ｃ_GCとゲート−エミッタ間寄生容量Ｃ_GEのみが並列に接続された状態となり、入力容量（＝Ｃ_GC＋Ｃ_GE）を測定することができる。

入力容量以外の寄生容量（出力容量、帰還容量など）の測定に関しても上述と同じような要領で測定されている。つまり、入力容量以外の寄生容量に関しても、上述のブロックコンデンサ、交流遮断インダクタンスＬ、コレクタエミッタ間のバイパスコンデンサは、必ず使用されている。これらの組み合わせや配線の接続箇所を変更することによって、半導体デバイスの寄生容量のうち不要な寄生容量の影響を打消し、所望の寄生容量を測定することができる。さらに以下に示す内容は、例としてＣｉｓｓの測定を用いて説明するが、Ｃｉｓｓ以外の全ての半導体の寄生容量の測定方法に関しても適用可能である。

ブロックコンデンサＣ_Ba〜Ｃ_Bdは、外部電源１０からの印加電圧に耐えられる仕様でなければならない。また、ブロックコンデンサＣ_Ba〜Ｃ_Bdの容量が測定値に影響を与えないように、ブロックコンデンサＣ_Ba〜Ｃ_Bdの容量は半導体デバイス５０の寄生容量よりも十分大きな値としなければならない。つまり、ブロックコンデンサＣ_Ba〜Ｃ_Bdは、半導体デバイス５０の寄生容量よりも十分大きな容量値を有し、かつ印加される外部電圧よりも十分に大きな耐圧値を有することが必要である。

したがって、印加する外部電圧を高電圧化（例えば１２００Ｖ）にしようとすれば、ブロックコンデンサＣ_Ba〜Ｃ_Bdの耐圧を大きくしなければならず、それに応じてブロックコンデンサＣ_Ba〜Ｃ_Bdの寸法も大きくなる。よって、設置スペース、使い勝手および測定精度の関係で外部電圧の高電圧化が律束されるという問題がある。

［第１の実施形態］
図５は、第１の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

共振装置３０が、テストフィクスチャ９とインピーダンスアナライザ１の間に設けられる。

共振装置３０は、ＬＣ回路１８ａ〜１８ｄと、ＨＣ端子２１ａ，２２ａと、ＨＰ端子２１ｂ，２２ｂと、ＬＰ端子２１ｃ，２２ｃと、ＬＣ端子２１ｄ，２２ｄとを備える。

ＨＣ端子２１ａは、インピーダンスアナライザ１のＨＣ端子５と接続する。ＨＣ端子２２ａは、テストフィクスチャ９のＨＣ端子１２と接続する。ＨＰ端子２１ｂは、インピーダンスアナライザ１のＨＰ端子６と接続する。ＨＰ端子２２ｂは、テストフィクスチャ９のＨＰ端子１３と接続する。ＬＰ端子２１ｃは、インピーダンスアナライザ１のＬＰ端子７と接続する。ＬＰ端子２２ｃは、テストフィクスチャ９のＬＰ端子１４と接続する。ＬＣ端子２１ｄは、インピーダンスアナライザ１のＬＣ端子８と接続する。ＬＣ端子２２ｄは、テストフィクスチャ９のＬＣ端子１５と接続する。

ＬＣ回路１８ａは、ＨＣ端子２１ａとＨＣ端子２２ａとの間に設けられる。ＬＣ回路１８ａは、コンデンサＣ_Saと、インダクタンスＬａとを含む。ＨＣ端子２１ａとＨＣ端子２２ａとの間に、コンデンサＣ_Saと、インダクタンスＬａとが直列に接続される。

ＬＣ回路１８ｂは、ＨＰ端子２１ｂとＨＰ端子２２ｂとの間に設けられる。ＬＣ回路１８ｂは、コンデンサＣ_Sbと、インダクタンスＬｂとを含む。ＨＰ端子２１ｂとＨＰ端子２２ｂとの間に、コンデンサＣ_Sbと、インダクタンスＬｂとが直列に接続される。

ＬＣ回路１８ｃは、ＬＰ端子２１ｃとＬＰ端子２２ｃとの間に設けられる。ＬＣ回路１８ｃは、コンデンサＣ_Scと、インダクタンスＬｃとを含む。ＬＰ端子２１ｃとＬＰ端子２２ｃとの間に、コンデンサＣ_Scと、インダクタンスＬｃとが直列に接続される。

ＬＣ回路１８ｄは、ＬＣ端子２１ｄとＬＣ端子２２ｄとの間に設けられる。ＬＣ回路１８ｄは、コンデンサＣ_Sdと、インダクタンスＬｄとを含む。ＬＣ端子２１ｄとＬＣ端子２２ｄとの間に、コンデンサＣ_Sdと、インダクタンスＬｄとが直列に接続される。

コンデンサＣ_SaとインダクタンスＬａとは、測定周波数（例えば１００ＫＨｚ）で共振する。コンデンサＣ_SbとインダクタンスＬｂとは、測定周波数（例えば１００ＫＨｚ）で共振する。コンデンサＣ_ScとインダクタンスＬｃとは、測定周波数（例えば１００ＫＨｚ）で共振する。コンデンサＣ_SdとインダクタンスＬｄとは、測定周波数（例えば１００ＫＨｚ）で共振する。

コンデンサＣ_Sa〜Ｃ_Sdは、インピーダンスアナライザ１の接続端子５〜８を外部直流電圧から遮断するために、ブロックコンデンサＣ_Ba〜Ｃ_Bdと同様に高耐圧仕様のものを使用する必要がある。

ただし、ＬＣ回路１８ａ〜１８ｄは、直列共振現象によって、交流インピーダンスから抵抗成分を差し引いたリアクタンスが０Ωとなるため、印加電圧を高電圧化しても、従来の測定方法と同じ測定精度が得られる。

さらに、ブロックコンデンサＣ_Ba〜Ｃ_Bdの容量は半導体デバイス５０の寄生容量よりも十分大きな値としなければならないのに対して、ＬＣ回路１８ａ〜１８ｄのコンデンサＣ_Sa〜Ｃ_Sdは、外部からの直流印加電圧に耐えられる耐圧のものであれば、半導体デバイス５０の寄生容量よりも小さい容量でも良い。以下、この理由を説明する。

たとえば、ブロックコンデンサＣ_Baと被測定容量Ｃｐとが直列に接続された場合、容量値Ｃは、以下の式で表される。

Ｃ＝（Ｃ_Ba×Ｃｐ）／（Ｃ_Ba＋Ｃｐ）…（１）
ただし、式（１）におけるＣ_BaはブロックコンデンサＣ_Baの容量値、Ｃｐは被測定容量Ｃｐの容量値である。

Ｃ_Ba＞＞Ｃｐの場合、容量値Ｃは、Ｃｐの値とほぼ等しくなる。つまり、被測定容量Ｃｐを測定するためにＣ_Ba＞＞Ｃｐの条件が成立することが必要となる。

一方、ＬＣ回路１８ａのインピーダンスＺｌｃは、以下の式で表される。
Ｚｌｃ＝ω×Ｌａ−１／（ω×Ｃ_Sa）…（２）
ただし、式（２）におけるＬａはインダクタンスＬａのインダクタンス値、Ｃ_SaはコンデンサＣ_Saの容量値である。ωは、測定角周波数である。この測定角周波数は、測定周波数に２πを乗じた値である。

ＬＣ回路１８ａに被測定容量Ｃｐが直列に接続された場合、ＬＣ回路１８ａのインピーダンスＺｌｃ′は、以下の式で表される。

Ｚｌｃ′＝ω×Ｌａ−１／（ω×Ｃ_Sa）−１／（ω×Ｃｐ）…（３）
ＬＣ回路１８ａが共振するように、ω×Ｌａ−１／（ω×Ｃ_Sa）＝０となるＬａとＣ_Saを設定すると、ＬＣ回路１８ａのインピーダンスＺｌｃ″は、以下の式で表される。

Ｚｌｃ″＝１／（ω×Ｃｐ）…（４）
これによって、ωの値とＺｌｃ″の値によって、被測定容量Ｃｐの容量を測定することができる。つまり、ＬＣ回路１８ａを利用することによって、コンデンサＣ_Baの容量を被測定容量Ｃｐの容量よりもはるかに大きくしなくても、被測定容量Ｃｐの容量を測定することができる。

コンデンサＣ_Sa〜Ｃ_Sdの容量はブロックコンデンサＣ_Ba〜Ｃ_Bdよりも小さくてよいため、コンデンサＣ_Sa〜Ｃ_SdをブロックコンデンサＣ_Ba〜Ｃ_Bdよりも小型にすることができる。

外部電源１０から印加される電圧は、ＬＣ回路１８ａ〜１８ｄのコンデンサＣ_Sa〜Ｃ_Sdにて遮断できるので、テストフィクスチャ９内のブロックコンデンサＣ_Ba〜Ｃ_Bdを外す事が可能となる。また、ブロックコンデンサＣ_Ba〜Ｃ_Bdを付けたままのテストフィクスチャでも、ブロックコンデンサＣ_Ba〜Ｃ_Bdに掛る電圧は、コンデンサＣ_Sa〜Ｃ_Sdによって分圧されるため高耐圧化が可能となる。たとえば、コンデンサを２つ直列に接続した場合、一方のコンデンサに掛る電圧は容量の逆数に比例するので、ブロックコンデンサＣ_Ba〜Ｃ_Bdに掛る電圧は、ＬＣ回路が無い場合に比べて、Ｃ_Sa／（Ｃ_Ba＋Ｃ_Sa）、Ｃ_Sb／（Ｃ_Bb＋Ｃ_Sb）、Ｃ_Sc／（Ｃ_Bc＋Ｃ_Sc）、Ｃ_Sd／（Ｃ_Bd＋Ｃ_Sd）倍となる。

たとえば、テストフィクスチャ９内のブロックコンデンサＣ_Baが存在し、ＬＣ回路１８ａと接続されている場合には、共振状態でも、１／（ω×Ｃ_Ba）のインピーダンスがテストフィクスチャ９に寄生する。

これに対して、テストフィクスチャ９内のブロックコンデンサＣ_Ba〜Ｃ_Bdが存在しない場合には、共振状態において、テストフィクスチャ９に寄生するインピーダンスから抵抗成分を差し引いたリアクタンスは０となり、高精度な測定が可能となる。

［第２の実施形態］
図６は、第２の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。

この半導体デバイスの寄生容量測定システムは、モニタ端子２４ａ１〜２４ｄ１、２４ａ２〜２４ｄ２を共振装置３０内に備える。

モニタ端子２４ａ１は、ＨＣ端子２１ａとコンデンサＣ_Saの間のノードＮＤ１に接続される。モニタ端子２４ａ２は、インダクタンスＬａとＨＣ端子２２ａとの間のノードＮＤ２に接続される。

モニタ端子２４ｂ１は、ＨＰ端子２１ｂとコンデンサＣ_Sbの間のノードＮＤ３に接続される。モニタ端子２４ｂ２は、インダクタンスＬｂとＨＰ端子２２ｂとの間のノードＮＤ４に接続される。

モニタ端子２４ｃ１は、ＬＰ端子２１ｃとコンデンサＣ_Scの間のノードＮＤ５に接続される。モニタ端子２４ｃ２は、インダクタンスＬｃとＬＰ端子２２ｃとの間のノードＮＤ６に接続される。

モニタ端子２４ｄ１は、ＬＣ端子２１ｄとコンデンサＣ_Sdの間のノードＮＤ７に接続される。モニタ端子２４ｄ２は、インダクタンスＬｄとＬＣ端子２２ｄとの間のノードＮＤ８に接続される。

測定者は、半導体デバイス５０の容量を測定する前に、ＬＣ回路１８ａ〜１８ｄが共振しているかどうかを調べる。

たとえば、ＬＣ回路１８ａの共振を調べるために、モニタ端子２４ａ１をインピーダンスアナライザ１のＨＰ端子６に接続し、モニタ端子２４ａ２をインピーダンスアナライザ１のＬＰ端子７に接続する。インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、ＬＣ回路１８ａが共振していると確認することできる。

ＬＣ回路１８ｂ、１８ｃ、１８ｄも、同様にして共振しているかどうかを確認する。
以上のように、ＬＣ回路１８ａ〜１８ｄが共振するように調整することができる。

［第３の実施形態］
図７は、第３の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。

この半導体デバイスの寄生容量測定システムは、モニタ端子２４の接続を電気的に切り替えるための切替器２５−１，２５−２を備える。

切替器２５−１は、端子Ｐ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９を含む。
端子Ｐ９は、モニタ端子２４−１と接続する。端子Ｐ１は、ＨＣ端子２１ａとコンデンサＣ_Saの間のノードＮＤ１に接続される。端子Ｐ３は、ＨＰ端子２１ｂとコンデンサＣ_Sbの間のノードＮＤ３に接続される。端子Ｐ５は、ＬＰ端子２１ｃとコンデンサＣ_Scの間のノードＮＤ５に接続される。端子Ｐ７は、ＬＣ端子２１ｄとコンデンサＣ_Sdの間のノードＮＤ７に接続される。端子Ｐ９は、端子Ｐ１、端子Ｐ３、端子Ｐ５、端子Ｐ７のいずれかと接続することができる。

切替器２５−２は、端子Ｐ２，Ｐ４，Ｐ６，Ｐ８，Ｐ１０を含む。
端子Ｐ１０は、モニタ端子２４−２と接続する。端子Ｐ２は、インダクタンスＬａとＨＣ端子２２ａとの間のノードＮＤ２に接続される。端子Ｐ４は、インダクタンスＬｂとＨＰ端子２２ｂとの間のノードＮＤ４に接続される。端子Ｐ６は、インダクタンスＬｃとＬＰ端子２２ｃとの間のノードＮＤ６に接続される。端子Ｐ８は、インダクタンスＬｄとＬＣ端子２２ｄとの間のノードＮＤ８に接続される。端子Ｐ１０は、端子Ｐ２、端子Ｐ４、端子Ｐ６、端子Ｐ８のいずれかと接続することができる。

切替器２５−１、２５−２の接続の切替は、人による操作によって行われるものとしてもよい。あるいは、自動的に切替え器２５−１，２５−２の接続が切り替えられるものとしてもよい。

測定者は、半導体デバイス５０の容量を測定する前に、ＬＣ回路１８ａ〜１８ｄが共振しているかどうかを調べる。

ＬＣ回路１８ａの共振を調べるために、切替器２５−１の端子Ｐ９と端子Ｐ１とを接続し、切替器２５−２の端子Ｐ１０と端子Ｐ２とを接続し、モニタ端子２４−１をインピーダンスアナライザ１のＬＰ端子７を接続し、モニタ端子２４−２をインピーダンスアナライザ１のＨＰ端子６を接続する。インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、ＬＣ回路１８ａが共振していると確認することできる。

切替器２５−１，２５−２で接続を切り替えることで、ＬＣ回路１８ｂ、１８ｃ、１８ｄも、同様にして共振しているかどうかを確認する。

以上のように、ＬＣ回路１８ａ〜１８ｄが共振するように調整することができる。
以上のように、第３の実施形態によれば、第２の実施形態よりも、モニタ端子を減らすことができるので、共振装置３０のサイズを小さくすることができる。また、第３の実施形態によれば、第２の実施形態よりも、ＬＰ端子７およびＨＰ端子６に接続するモニタ端子を切り替える手間を削減できる。

［第４の実施形態］
図８は、第４の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。

第４の実施形態の半導体デバイスの寄生容量測定システムにおける共振装置３０のＬＣ回路３８ａ〜３８ｄは、図５の第１の実施形態のＬＣ回路１８ａ〜１８ｄに含まれるインダクタンスＬａ〜Ｌｄに代えて、可変インダクタンスＶＬａ〜ＶＬｄを備える。可変インダクタンスＶＬａ〜ＶＬｄのインダクタンス値は、共振装置３０に設けられた調整用のつまみを用いて調整することができる。

次に、ＬＣ回路３８ａ〜３８ｄが共振しているかどうかを調べる方法について説明する。以下に示す方法は、第２の実施形態で説明した方法と同様の方法である。

図９は、ＬＣ回路３８ａが共振しているかどうかを調べる場合におけるインピーダンスアナライザ１の端子と、共振装置３０の端子との接続を表わす図である。

インピーダンスアナライザ１のＨＣ端子５と共振装置３０のＨＣ端子２１ａとが接続される。インピーダンスアナライザ１のＬＣ端子８と共振装置３０のＬＣ端子２１ｄとが接続される。インピーダンスアナライザ１のＨＰ端子６と共振装置３０のモニタ端子２４ａ１とが接続される。インピーダンスアナライザ１のＬＰ端子７と共振装置３０のモニタ端子２４ａ２とが接続される。

モニタ端子２４ａ１は、ＬＣ回路３８ａのノードＮＤ１に接続され、モニタ端子２４ａ２は、ＬＣ回路３８ａのノードＮＤ２に接続されるので、インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、ＬＣ回路３８ａが共振していると確認することできる。

図１０は、ＬＣ回路３８ｂが共振しているかどうかを調べる場合におけるインピーダンスアナライザ１の端子と、共振装置３０の端子との接続を表わす図である。

インピーダンスアナライザ１のＨＣ端子５と共振装置３０のＨＰ端子２１ｂとが接続される。インピーダンスアナライザ１のＬＣ端子８と共振装置３０のＬＣ端子２１ｄとが接続される。インピーダンスアナライザ１のＨＰ端子６と共振装置３０のモニタ端子２４ｂ１とが接続される。インピーダンスアナライザ１のＬＰ端子７と共振装置３０のモニタ端子２４ｂ２とが接続される。

モニタ端子２４ｂ１は、ＬＣ回路３８ｂのノードＮＤ３に接続され、モニタ端子２４ｂ２は、ＬＣ回路３８ｂのノードＮＤ４に接続されるので、インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、ＬＣ回路３８ｂが共振していると確認することできる。

図１１は、ＬＣ回路３８ｃが共振しているかどうかを調べる場合におけるインピーダンスアナライザ１の端子と、共振装置３０の端子との接続を表わす図である。

インピーダンスアナライザ１のＨＣ端子５と共振装置３０のＬＰ端子２１ｃとが接続される。インピーダンスアナライザ１のＬＣ端子８と共振装置３０のＬＣ端子２１ｄとが接続される。インピーダンスアナライザ１のＨＰ端子６と共振装置３０のモニタ端子２４ｃ１とが接続される。インピーダンスアナライザ１のＬＰ端子７と共振装置３０のモニタ端子２４ｃ２とが接続される。

モニタ端子２４ｃ１は、ＬＣ回路３８ｃのノードＮＤ５に接続され、モニタ端子２４ｃ２は、ＬＣ回路３８ｃのノードＮＤ６に接続されるので、インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、ＬＣ回路３８ｃが共振していると確認することできる。

図１２は、ＬＣ回路３８ｄが共振しているかどうかを調べる場合におけるインピーダンスアナライザ１の端子と、共振装置３０の端子との接続を表わす図である。

インピーダンスアナライザ１のＨＣ端子５と共振装置３０のＨＣ端子２１ａとが接続される。インピーダンスアナライザ１のＬＣ端子８と共振装置３０のＬＣ端子２１ｄとが接続される。インピーダンスアナライザ１のＨＰ端子６と共振装置３０のモニタ端子２４ｄ１とが接続される。インピーダンスアナライザ１のＬＰ端子７と共振装置３０のモニタ端子２４ｄ２とが接続される。

モニタ端子２４ｄ１は、ＬＣ回路３８ｄのノードＮＤ７に接続され、モニタ端子２４ｄ２は、ＬＣ回路３８ｄのノードＮＤ８に接続されるので、インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、ＬＣ回路３８ｄが共振していると確認することできる。

ＬＣ回路３８ａが測定周波数において共振していない場合に、共振するように、調整用のつまみによって可変インダクタンスＶＬａのインダクタンス値を調整することができる。同様に、ＬＣ回路３８ｂ〜３８ｄが共振していない場合に、共振するように、調整用のつまみによって可変インダクタンスＶＬｂ〜ＶＬｄのインダクタンス値を調整することができる。

その後、インピーダンスアナライザ１によって半導体デバイス５０の寄生容量を測定する際に各ＬＣ回路３８ａ，３８ｂ，３８ｃ，３８ｄのそれぞれが測定周波数で共振することになり、そのインピーダンスから抵抗成分を差し引いたリアクタンスを０Ωにすることができる。

［第５の実施形態］
図１３は、第５の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

第５の実施形態の半導体デバイスの寄生容量測定システムは、図５の第１の実施形態のＬＣ回路１８ａ〜１８ｄに代えて、ＬＣ回路４８ａ〜４８ｄを備える。

ＬＣ回路４８ａは、ＬＣ回路１８ａに含まれるインダクタンスＬａに代えて、直列に接続された租調整用の可変インダクタンスＶＬａ１と微調整用の可変インダクタンスＶＬａ２とを備える。

ＬＣ回路４８ｂは、ＬＣ回路１８ｂに含まれるインダクタンスＬｂに代えて、直列に接続された租調整用の可変インダクタンスＶＬｂ１と微調整用の可変インダクタンスＶＬｂ２とを備える。

ＬＣ回路４８ｃは、ＬＣ回路１８ｃに含まれるインダクタンスＬｃに代えて、直列に接続された租調整用の可変インダクタンスＶＬｃ１と微調整用の可変インダクタンスＶＬｃ２とを備える。

ＬＣ回路４８ｄは、ＬＣ回路１８ｄに含まれるインダクタンスＬｄに代えて、直列に接続された租調整用の可変インダクタンスＶＬｂ１と微調整用の可変インダクタンスＶＬｂ２とを備える。

可変インダクタンスＶＬａ１〜ＶＬｄ１、ＶＬａ２〜ＶＬｄ２のインダクタンス値は、共振装置３０に設けられた調整用のつまみを用いて調整することができる。

租調整用と微調整用の可変インダクタンを２種類設ける事によって、共振状態にできる周波数帯域を広くできるとともに、微調整が可能となるので、ＬＣ回路４８ａ〜４８ｄを正確に共振状態にすることができる。

なお、本実施の形態では、可変の２つのインダクタンスを直列に接続したが、これに代えて、固定のインダクタンスと微調整用の可変のインダクタンスを直列に接続するものとしてもよい。

［第６の実施形態］
図１４は、第６の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

第６の実施形態の半導体デバイスの寄生容量測定システムは、図５の第１の実施形態のＬＣ回路１８ａ〜１８ｄに代えて、コンデンサＣ_Sa、コンデンサＣ_Sb、ＬＣ回路３８ｃ、およびＬＣ回路３８ｄを備える。

コンデンサＣ_Saは、ＨＣ端子２１ａとＨＣ端子２２ａとの間に設けられる。
コンデンサＣ_Sbは、ＨＰ端子２１ｂとＨＰ端子２２ｂとの間に設けられる。

ＬＣ回路３８ｃは、ＬＰ端子２１ｃとＬＰ端子２２ｃとの間に設けられる。ＬＣ回路３８ｃは、コンデンサＣ_Scと、可変インダクタンスＶＬｃとを含む。ＬＰ端子２１ｃとＬＰ端子２２ｃとの間に、コンデンサＣ_Scと、可変インダクタンスＶＬｃとが直列に接続される。

ＬＣ回路３８ｄは、ＬＣ端子２１ｄとＬＣ端子２２ｄとの間に設けられる。ＬＣ回路３８ｄは、コンデンサＣ_Sdと、可変インダクタンスＶＬｄとを含む。ＬＣ端子２１ｄとＬＣ端子２２ｄとの間に、コンデンサＣ_Sdと、可変インダクタンスＶＬｄとが直列に接続される。

コンデンサＣ_Sa〜Ｃ_Sdは、インピーダンスアナライザ１の接続端子５〜８を外部直流電圧から遮断するために、ブロックコンデンサＣ_Ba〜Ｃ_Bdと同様に外部電源１０の電圧よりも高い耐圧仕様のものを使用する。

モニタ端子２４ａ１は、ＨＣ端子２１ａとコンデンサＣ_Saの間のノードＮＤ１に接続される。モニタ端子２４ａ２は、コンデンサＣ_SaとＨＣ端子２２ａとの間のノードＮＤ２に接続される。

モニタ端子２４ｂ１は、ＨＰ端子２１ｂとコンデンサＣ_Sbの間のノードＮＤ３に接続される。モニタ端子２４ｂ２は、コンデンサＣ_SbとＨＰ端子２２ｂとの間のノードＮＤ４に接続される。

モニタ端子２４ｃ１は、ＬＰ端子２１ｃとコンデンサＣ_Scの間のノードＮＤ５に接続される。モニタ端子２４ｃ２は、可変インダクタンスＶＬｃとＬＰ端子２２ｃとの間のノードＮＤ６に接続される。

モニタ端子２４ｄ１は、ＬＣ端子２１ｄとコンデンサＣ_Sdの間のノードＮＤ７に接続される。モニタ端子２４ｄ２は、可変インダクタンスＶＬｄとＬＣ端子２２ｄとの間のノードＮＤ８に接続される。

ＬＣ回路３８ｄの可変インダクタンスＶＬｄを調整し、ＨＣ端子５からＬＣ端子８までの経路（以下、閉回路α）において直列共振するようにする。つまり、閉回路α上で、コンデンサＣ_Saと、ＬＣ回路３８ｄを構成する可変インダクタンスＶＬｄ、コンデンサＣ_Sdのトータルで共振状態にする。

具体的には、閉回路αのインピーダンスＺαは以下の式で表される。
Ｚα＝ω×Ｌｄ−１／｛ω×（Ｃ_Sa＋Ｃ_Sd）｝…（５）
共振状態となるために、インピーダンスＺαから抵抗成分を差し引いたリアクタンスが０Ωとなるように、可変インダクタンスＶＬｄを調整すれば、インピーダンスＺαから抵抗成分を差し引いたリアクタンスを０にすることができる。ただし、式（５）におけるＬｄは可変インダクタンスＶＬｄのインダクタンス、Ｃ_SaはコンデンサＣ_Saの容量、Ｃ_SdはコンデンサＣ_Sdの容量を表わす。

図１５は、経路αにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザ１の端子と、共振装置３０の端子との接続を表わす図である。

テストフィクスチャ９内の半導体デバイス５０のコレクタ端子Ｃ、ゲート端子Ｇ、およびエミッタ端子Ｅがショートされる。インピーダンスアナライザ１のＨＣ端子５と共振装置３０のＨＣ端子２１ａとが接続される。インピーダンスアナライザ１のＬＣ端子８と共振装置３０のＬＣ端子２１ｄとが接続される。インピーダンスアナライザ１のＨＰ端子６と共振装置３０のモニタ端子２４ａ１とが接続される。インピーダンスアナライザ１のＬＰ端子７と共振装置３０のモニタ端子２４ｄ１とが接続される。

モニタ端子２４ａ１は、ＨＣ端子２１ａとコンデンサＣ_Saの間のノードＮＤ１に接続され、モニタ端子２４ｄ１は、ＬＣ端子２１ｄとコンデンサＣ_Sdの間のノードＮＤ７に接続されるので、インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、閉回路αが共振していると確認することできる。

さらに、ＬＣ回路３８ｃの可変インダクタンスＶＬｃを調整し、ＨＰ端子６からＬＰ端子７までの経路（以下、閉回路β）において直列共振するようにする。つまり、閉回路β上で、コンデンサＣ_Sbと、ＬＣ回路３８ｃを構成する可変インダクタンスＶＬｃ、コンデンサＣ_Scのトータルで共振状態にする。

具体的には、閉回路βのインピーダンスＺβは以下の式で表される。
Ｚβ＝ω×Ｌｃ−１／｛ω×（Ｃ_Sb＋Ｃ_Sc）｝…（６）
共振状態となるために、インピーダンスＺβから抵抗成分を差し引いたリアクタンスが０Ωとなるように、可変インダクタンスＶＬｃを調整すれば、インピーダンスＺβから抵抗成分を差し引いたリアクタンスを０にすることができる。ただし、式（６）におけるＬｃは可変インダクタンスＶＬｃのインダクタンス、Ｃ_SbはコンデンサＣ_Sbの容量、Ｃ_ScはコンデンサＣ_Scの容量を表わす。

図１６は、閉回路βにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザ１の端子と、共振装置３０の端子との接続を表わす図である。

テストフィクスチャ９内の半導体デバイス５０のコレクタ端子Ｃ、ゲート端子Ｇ、およびエミッタ端子Ｅがショートされる。インピーダンスアナライザ１のＨＣ端子５と共振装置３０のＨＰ端子２１ｂとが接続される。インピーダンスアナライザ１のＬＣ端子８と共振装置３０のＬＰ端子２１ｃとが接続される。インピーダンスアナライザ１のＨＰ端子６と共振装置３０のモニタ端子２４ｂ１とが接続される。インピーダンスアナライザ１のＬＰ端子７と共振装置３０のモニタ端子２４ｃ１とが接続される。

モニタ端子２４ｂ１は、ＨＣ端子２１ｂとコンデンサＣ_Sbの間のノードＮＤ３に接続され、モニタ端子２４ｃ１は、ＬＣ端子２１ｃとコンデンサＣ_Scの間のノードＮＤ５に接続されるので、インピーダンスアナライザ１によって、容量が０ファラッドになっているか或いはリアクタンスが０Ωになっている場合に、閉回路βが共振していると確認することできる。

以上のように、第６の実施形態によれば、テストフィクスチャ９内部の寄生インピーダンスから抵抗成分を差し引いたリアクタンスが０Ωになる様に調整する事により、テストフィクスチャ９に寄生する配線インダクタンスの影響を受けずに測定できる。これによって、上述の実施の形態に比べてさらに精度を上げる事ができる。

なお、本実施の形態では、テストフィクスチャ９が、ブロックコンデンサＣ_Ba〜Ｃ_Bdを含む場合でも、ブロックコンデンサＣ_Ba〜Ｃ_Bdを含めて共振状態にすることが可能であり、テストフィクスチャ９内のブロックコンデンサＣ_Ba〜Ｃ_Bdの有無に関わらず、精度の良い測定が可能となる。

なお、本実施の形態では、ＬＣ回路をＬＰ端子７に接続される端子とＬＣ端子８に接続される端子に接続し、コンデンサをＨＣ端子５に接続される端子とＨＰ端子６に接続される端子に接続したが、これに限定されるものではない。

ＬＣ回路をＨＣ端子５およびＬＣ端子８のうちのいずれか一方に接続し、コンデンサをＨＣ端子５およびＬＣ端子８のうちの他方に接続し、ＬＣ回路をＨＰ端子６およびＬＰ端子７のうちのいずれか一方に接続し、コンデンサをＨＰ端子６およびＬＣ端子７のうちの他方に接続するものとしてもよい。

［第７の実施形態］
図１７は、第７の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

第７の実施形態の半導体デバイスの寄生容量測定システムの共振装置３０は、図８の共振装置３０の構成に加えて、ＬＣ回路６５を備える。

ＬＣ回路６５は、ＬＣ回路３８ｂと、テストフィクスチャ９の端子１３との間のノードＮＤ４と、ＬＣ回路３８ｃとテストフィクスチャ９の端子１４との間のノードＮＤ６との間に配置される。

ＬＣ回路６５は、直列に接続されたコンデンサＣ_kと、可変インダクタンスＶＬｋとを備える。コンデンサＣ_kは、ノードＮＤ４に接続し、可変インダクタンスＶＬｋは、ノードＮＤ６に接続する。

可変インダクタンスＶＬｋのインダクタンス値を調整することによって、ＬＣ回路６５が、テストフィクスチャ９内部の寄生容量と並列共振するようにすることができる。以下、この理由を説明する。

図１８は、共振装置３０がＬＣ回路６５を備えない場合のテストフィクスチャ９および半導体デバイス５０の等価回路を表す図である。

テストフィクスチャ９の内部のゲート端子Ｇに接続される配線ラインとエミッタ端子Ｅに接続される配線ラインに浮遊容量Ｃ_m1（容量値Ｃ_m1）が存在し、テストフィクスチャ９の内部のゲート端子Ｇに接続される配線ラインとコレクタ端子Ｃに接続される配線ラインに浮遊容量Ｃ_m2（容量値Ｃ_m2）が存在し、テストフィクスチャ９の内部のエミッタ端子Ｅに接続される配線ラインとコレクタ端子Ｃに接続される配線ラインに浮遊容量Ｃ_m3（容量値Ｃ_m3）が存在する。

この状態で容量を測定した場合に、高周波なので、Ｌ１、Ｌ２、Ｌ３は上述の通り、オープン状態となる、また、浮遊容量Ｃ_m3は、コンデンサＣ₁と並列に接続されており、Ｃ_m3＜＜Ｃ₁なのでｃ_m3は無視できる。さらに、Ｃ_m2＜＜Ｃ₁なので、入力容量Ｃｉｓｓは、以下の式で表される。

Ｃｉｓｓ＝Ｃ_GC＋Ｃ_GE＋Ｃ_m1＋Ｃ_m2…（７）
よって、測定される入力容量は、実際の入力容量（Ｃ_GC＋Ｃ_GE）よりもＣ_m1＋Ｃ_m2だけ大きくなる。

図１９は、共振装置３０がＬＣ回路６５を備える場合のテストフィクスチャ９、半導体デバイス５０およびＬＣ回路６５の等価回路を表わす図である。

ＬＣ回路６５が、ゲート端子Ｇとエミッタ端子Ｅ間に接続されると、アドミッタンスは以下のようになる。

Ｙ＝ｊ×ω×（Ｃｉｓｓ＋Ｃ_m1＋Ｃ_m2）＋ｊ×（ω×Ｃ_k−１／（ω×Ｌｋ）…（８）
式（８）を変形すると以下のようになる。

Ｙ＝ｊ×ω×Ｃｉｓｓ＋ｊ×ω×（Ｃ_m1＋Ｃ_m2＋Ｃ_k）−１／（ω×Ｌｋ）…（９）
ここで、ω×（Ｃ_m1＋Ｃ_m2＋Ｃ_k）−１／（ω×Ｌｋ）＝０となるように、Ｌｋを調整すれば、アドミッタンスＹ′は、以下の式で表される。

Ｙ′＝ｊ×ω×Ｃｉｓｓ…（１０）
よって、浮遊容量の影響のない正確な測定が可能となる。

なお、調整の際には、コレクタ端子Ｃ、ゲート端子Ｇ、エミッタ端子Ｅをオープンの状態とω×（Ｃ_m1＋Ｃ_m2＋Ｃ_k）−１／（ω×Ｌｋ）＝が０となるように、可変インダクタンスＶＬｋのインダクタンス値Ｌｋが調整される。

第６の実施形態では、測定回路に寄生する直列インピーダンスの影響をリジェクトする事ができるが、測定回路に浮遊容量による並列アドミタンスが寄生している場合には効果が低い。特に、被測定デバイスが小型化し寄生容量が低くなるに従って、または測定周波数が高周波化することにより、テストフィクスチャ内部の浮遊容量が無視出来なくなる場合が考えられる。

第７の実施形態では、テストフィクスチャ９の半導体デバイス５０のゲート端子Ｇが接続される端子と、テストフィクスチャ９の半導体デバイス５０のエミッタ端子Ｅが接続される端子との間に並列共振用回路を接続し、テストフィクスチャ９の浮遊容量を並列共振させることにより、テストフィクスチャ９内部の浮遊容量の影響を打ち消すことが可能となる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ インピーダンスアナライザ、２ 発振器、３ ベクトル電流計、４ ベクトル電圧計、５，１２，２１ａ，２２ａ ＨＣ端子、６，１３，２１ｂ，２２ｂ ＨＰ端子、７，１４，２１ｃ，２２ｃ ＬＰ端子、８，１５，２１ｄ，２２ｄ ＬＣ端子、９ テストフィクスチャ、１０ 外部電源、２４−１，２４−２，２４ａ１，２４ａ２，２４ｂ１，２４ｂ２，２４ｃ１，２４ｃ２，２４ｄ１，２４ｄ２ モニタ端子、１８ａ〜１８ｄ，３８ａ〜３８ｄ，４８ａ〜４８ｄ，６５ ＬＣ回路、２５−１，２５−２ 切替器、３０ 共振装置、５０ 半導体デバイス、Ｐ１〜Ｐ１０ 端子、ＮＤ１〜ＮＤ８ ノード、Ｃ₁，Ｃ_Sa〜Ｃ_Sd，Ｃ_Ba〜Ｃ_Bd，Ｃ_k コンデンサ、Ｌ１，Ｌ２，Ｌ３，Ｌａ〜Ｌｄ，ＶＬａ〜ＶＬｄ，ＶＬａ１〜ＶＬｄ１，ＶＬａ２〜ＶＬｄ２，ＶＬｋ インダクタンス。

Claims (10)

1. インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、
   各々が、前記インピーダンスアナライザの対応する端子と前記テストフィクスチャの対応する端子の間に接続され、前記インピーダンスアナライザによって前記半導体デバイスの寄生容量を測定する際に測定周波数で共振するように構成された直列に接続されたインダクタンスとコンデンサとからなる複数のＬＣ回路を備え、
   前記コンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサである、半導体デバイスの寄生容量測定システムにおける共振装置。
2. 前記複数のＬＣ回路の各々の両端に接続された複数のモニタ端子を備える、請求項１に記載の半導体デバイスの寄生容量測定システムにおける共振装置。
3. 第１のモニタ端子と、
   第２のモニタ端子と、
   前記複数のＬＣ回路の一端のうちのいずれと前記第１のモニタ端子と接続するかを切替えることが可能な第１の切替器と、
   前記複数のＬＣ回路の他端のうちのいずれと前記第２のモニタ端子と接続するかを切替えることが可能な第２の切替器とを備えた、請求項１に記載の半導体デバイスの寄生容量測定システムにおける共振装置。
4. 前記インダクタンスは、可変インダクタンスである、請求項１〜３のいずれか１項に記載の半導体デバイスの寄生容量測定システムにおける共振装置。
5. 前記インダクタンスは、固定の第１のインダクタンスと、可変の第２のインダクタンスとを含む、請求項１〜３のいずれか１項に記載の半導体デバイスの寄生容量測定システムにおける共振装置。
6. 前記可変インダクタンスは、微調整用の第１の可変インダクタンスと、粗調整用の第２の可変インダクタンスとを含む、請求項４に記載の半導体デバイスの寄生容量測定システムにおける共振装置。
7. インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、
   前記インピーダンスアナライザの端子と前記テストフィクスチャの第１の端子との間に配置される直列に接続された第１のインダクタンスと第１のコンデンサからなる第１のＬＣ回路と、
   前記インピーダンスアナライザの端子と前記テストフィクスチャの第２の端子との間に配置される直列に接続された第２のインダクタンスと第２のコンデンサからなる第２のＬＣ回路と、
   前記インピーダンスアナライザの端子と前記テストフィクスチャの第３の端子との間に配置される第３のコンデンサと、
   前記インピーダンスアナライザの端子と前記テストフィクスチャの第４の端子との間に配置される第４のコンデンサとを備え、
   前記第１のＬＣ回路は、前記インピーダンスアナライザの第１の電流印加端子および第２の電流印加端子のうちの一方に接続され、前記第３のコンデンサは、前記インピーダンスアナライザの前記第１の電流印加端子および前記第２の電流印加端子のうちの他方に接続され、
   前記第２のＬＣ回路は、前記インピーダンスアナライザの第１の電圧モニタ端子および第２の電圧モニタ端子のうちの一方に接続され、前記第４のコンデンサは、前記インピーダンスアナライザの前記第１の電圧モニタ端子および前記第２の電圧モニタ端子のうちの他方に接続され、
   前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサおよび前記第４のコンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサである、半導体デバイスの寄生容量測定システムにおける共振装置。
8. インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、
   前記インピーダンスアナライザの第１の電流印加端子と前記テストフィクスチャの第１の端子との間に配置される直列に接続された第１のインダクタンスと第１のコンデンサからなる第１のＬＣ回路と、
   前記インピーダンスアナライザの第１の電圧モニタ端子と前記テストフィクスチャの第２の端子との間に配置される直列に接続された第２のインダクタンスと第２のコンデンサからなる第２のＬＣ回路と、
   前記インピーダンスアナライザの第２の電圧モニタ端子と前記テストフィクスチャの第３の端子との間に配置される第３のインダクタンスと第３のコンデンサからなる第３のＬＣ回路と、
   前記インピーダンスアナライザの第２の電流印加端子と前記テストフィクスチャの第４の端子との間に配置される直列に接続された第４のインダクタンスと第４のコンデンサからなる第４のＬＣ回路と、
   前記第２のＬＣ回路と前記テストフィクスチャの前記第２の端子との間の第１のノードと、前記第３のＬＣ回路と前記テストフィクスチャの前記第３の端子との間の第２のノードとの間に配置される直列に接続された第５のインダクタンスと第５のコンデンサからなる第５のＬＣ回路とを備え、
   前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサおよび前記第４のコンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサであり、前記第５のインダクタンスは、共振用の可変インダクタンスである、半導体デバイスの寄生容量測定システムにおける共振装置。
9. インピーダンスアナライザと、
   テスト対象の半導体デバイスに接続可能なテストフィクスチャと、
   請求項１〜８のいずれか１項に記載の共振装置とを備えた半導体デバイスの寄生容量測定システム。
10. インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャと、共振装置とを備えた半導体デバイスの寄生容量測定システムを用いた半導体デバイスの寄生容量の測定方法であって、
    前記共振装置は、
    各々が、前記インピーダンスアナライザの対応する端子と前記テストフィクスチャの対応する端子の間に接続され、直列に接続された可変のインダクタンスとコンデンサからなる複数のＬＣ回路と、前記複数のＬＣ回路の各々の両端に接続された複数のモニタ端子を備え、前記コンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサであり、
    前記モニタ端子の出力に基づいて、前記複数のＬＣ回路に含まれる可変のインダクタンスのインダクタンス値を調整するステップと、
    前記インピーダンスアナライザによって前記半導体デバイスの寄生容量を測定する際に測定周波数で前記複数のＬＣ回路を共振させるステップとを備えた、半導体デバイスの寄生容量の測定方法。

Images