JP7479335B2 - 入力容量測定回路および半導体装置の製造方法 - Google Patents
入力容量測定回路および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7479335B2 JP7479335B2 JP2021127493A JP2021127493A JP7479335B2 JP 7479335 B2 JP7479335 B2 JP 7479335B2 JP 2021127493 A JP2021127493 A JP 2021127493A JP 2021127493 A JP2021127493 A JP 2021127493A JP 7479335 B2 JP7479335 B2 JP 7479335B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transformer
- semiconductor device
- wiring
- input capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 245
- 238000005259 measurement Methods 0.000 claims description 129
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 64
- 230000003071 parasitic effect Effects 0.000 description 28
- 238000000691 measurement method Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は、実施の形態1における入力容量測定システムの構成を示す回路図である。入力容量測定システムは、入力容量測定回路101およびLCRメータ20を備える。入力容量測定回路101は、半導体装置の入力容量を測定するための回路である。半導体装置は、スイッチング素子を含む。ここでは、そのスイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)30であるが、それに限定されるものではない。スイッチング素子は、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等であってもよい。図1の回路図には、IGBT30のゲート-コレクタ間の寄生容量CGC、ゲート-エミッタ間の寄生容量CGEおよびコレクタ-エミッタ間の寄生容量CCEが点線で示されている。
実施の形態2において、実施の形態1と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
実施の形態3において、実施の形態1または2と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
実施の形態4において、実施の形態1から3のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
実施の形態5において、実施の形態1から3のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
Claims (19)
- 半導体装置の入力容量を測定する入力容量測定回路であって、
1次配線と2次配線とを含む変成器と、
第1コンデンサと、
第2コンデンサと、
第3コンデンサと、を備え、
前記変成器の前記1次配線の一端は、前記半導体装置の陽極に接続可能に設けられており、
前記変成器の前記1次配線の他端は、前記第1コンデンサの一端に接続されており、
前記変成器の前記2次配線の一端は、前記半導体装置の陰極に接続可能に設けられており、
前記変成器の前記2次配線の他端は、前記第2コンデンサの一端に接続されており、
前記第3コンデンサの一端は、前記半導体装置の前記陰極に接続可能に設けられており、
前記第1コンデンサの他端と前記第2コンデンサの他端と前記第3コンデンサの他端とは、互いに電気的に接続されている、入力容量測定回路。 - 前記変成器の前記1次配線に含まれる1次コイルの巻数は、前記変成器の前記2次配線に含まれる2次コイルの巻数と同一である、請求項1に記載の入力容量測定回路。
- 前記第1コンデンサの静電容量は、前記第2コンデンサの静電容量と同一である、請求項1または請求項2に記載の入力容量測定回路。
- 前記陽極および前記陰極は、前記半導体装置のコレクタ電極およびエミッタ電極にそれぞれ対応する、または、前記半導体装置のドレイン電極およびソース電極にそれぞれ対応する、請求項1から請求項3のうちいずれか一項に記載の入力容量測定回路。
- 前記変成器の前記1次配線の前記一端と前記他端とを接続する第1抵抗と、
前記変成器の前記2次配線の前記一端と前記他端とを接続する第2抵抗と、をさらに備え、
前記第1抵抗の抵抗値は、前記第2抵抗の抵抗値と同一である、請求項1から請求項4のうちいずれか一項に記載の入力容量測定回路。 - 1次配線と2次配線とを含む電流信号生成用変成器を、さらに備え、
前記電流信号生成用変成器の前記1次配線の一端は、前記半導体装置のゲート電極に接続可能に設けられており、
前記電流信号生成用変成器の前記2次配線の一端は、前記第1コンデンサの前記他端と、前記第2コンデンサの前記他端と、前記第3コンデンサの前記他端とに電気的に接続されている、請求項1から請求項5のうちいずれか一項に記載の入力容量測定回路。 - 請求項6に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
前記半導体装置の前記陽極に、前記変成器の前記1次配線の前記一端を接続し、
前記半導体装置の前記陰極に、前記変成器の前記2次配線の前記一端と前記第3コンデンサの前記一端とを接続し、
前記電流信号生成用変成器の前記1次配線の前記一端を、前記半導体装置の前記ゲート電極に接続し、
前記電流信号生成用変成器の前記2次配線の前記一端を、前記第1コンデンサの前記他端、前記第2コンデンサの前記他端および前記第3コンデンサの前記他端に電気的に接続し、
LCRメータの信号発生器に、前記電流信号生成用変成器の前記1次配線の他端を接続し、
前記LCRメータの電圧計に、前記半導体装置の前記ゲート電極と前記陰極とを接続し、
前記LCRメータの電流電圧変換回路に、前記電流信号生成用変成器の前記2次配線の他端を接続し、
前記LCRメータのグラウンドに、前記第1コンデンサの前記他端と、前記第2コンデンサの前記他端と、前記第3コンデンサの前記他端とを接続し、
前記LCRメータの前記信号発生器から前記半導体装置の前記ゲート電極に高周波信号を印加し、
前記ゲート電極から前記半導体装置の前記陽極と前記陰極とを介して前記入力容量測定回路に流れる電流として、前記グラウンドから前記電流信号生成用変成器を介して前記電流電圧変換回路に流れ込む電流を測定し、
前記半導体装置の前記ゲート電極と前記陰極との間の電圧を前記電圧計によって測定し、
前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。 - 前記信号発生器の信号印加端子は、第4コンデンサを介して、前記電流信号生成用変成器の前記1次配線の前記他端に接続されており、
前記電圧計の第1電位測定端子は、第5コンデンサを介して、前記半導体装置の前記ゲート電極に接続されており、
前記電圧計の第2電位測定端子は、第6コンデンサを介して、前記半導体装置の前記陰極に接続されており、
前記電流電圧変換回路の電流測定端子は、第7コンデンサを介して、前記電流信号生成用変成器の前記2次配線の前記他端に接続されている、請求項7に記載の半導体装置の製造方法。 - 請求項1から請求項5のうちいずれか一項に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
前記半導体装置の前記陽極に、前記変成器の前記1次配線の前記一端を接続し、
前記半導体装置の前記陰極に、前記変成器の前記2次配線の前記一端と前記第3コンデンサの前記一端とを接続し、
LCRメータの信号発生器に、前記半導体装置のゲート電極を接続し、
前記LCRメータの電圧計に、前記半導体装置の前記ゲート電極と前記陰極とを接続し、
前記LCRメータの電流電圧変換回路に、前記第1コンデンサの前記他端と、前記第2コンデンサの前記他端と、前記第3コンデンサの前記他端とを接続し、
前記LCRメータの前記信号発生器から前記半導体装置の前記ゲート電極に高周波信号を印加し、
前記ゲート電極から前記半導体装置の前記陽極と前記陰極と前記入力容量測定回路とを介して、前記電流電圧変換回路に流れ込む電流を測定し、
前記半導体装置の前記ゲート電極と前記陰極との間の電圧を前記電圧計によって測定し、
前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。 - 前記信号発生器の信号印加端子は、第4コンデンサを介して、前記ゲート電極に接続されており、
前記電圧計の第1電位測定端子は、第5コンデンサを介して、前記ゲート電極に接続されており、
前記電圧計の第2電位測定端子は、第6コンデンサを介して、前記陰極に接続されている、請求項9に記載の半導体装置の製造方法。 - 請求項1から請求項5のうちいずれか一項に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
前記半導体装置の前記陽極に、前記変成器の前記1次配線の前記一端を接続し、
前記半導体装置の前記陰極に、前記変成器の前記2次配線の前記一端と前記第3コンデンサの前記一端とを接続し、
LCRメータの信号発生器に、前記半導体装置の前記陽極を接続し、
前記LCRメータの電圧計に、前記半導体装置のゲート電極と前記陰極とを接続し、
前記LCRメータの電流電圧変換回路に、前記半導体装置の前記ゲート電極を接続し、
前記LCRメータのグラウンドに、前記第1コンデンサの前記他端と、前記第2コンデンサの前記他端と、前記第3コンデンサの前記他端とを接続し、
前記LCRメータの前記信号発生器から前記陽極に高周波信号を印加し、
前記陽極から前記半導体装置の前記陰極と前記ゲート電極とを介して、前記電流電圧変換回路に流れ込む電流を測定し、
前記半導体装置の前記ゲート電極と前記陰極との間の電圧を前記電圧計によって測定し、
前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。 - 前記信号発生器の信号印加端子は、第4コンデンサを介して、前記陽極に接続されており、
前記電圧計の第1電位測定端子は、第5コンデンサを介して、前記ゲート電極に接続されており、
前記電圧計の第2電位測定端子は、第6コンデンサを介して、前記陰極に接続されている、請求項11に記載の半導体装置の製造方法。 - 半導体装置の入力容量を測定する入力容量測定回路であって、
1次配線と2次配線とを含む第1変成器と、
1次配線と2次配線とを含む第2変成器と、
第1コンデンサと、
第2コンデンサと、を備え、
前記第1変成器の前記1次配線の一端は、前記第2変成器の1次配線の一端に接続されており、
前記第1変成器の前記2次配線の一端は、前記半導体装置の陽極に接続可能に設けられており、
前記第1変成器の前記2次配線の他端は、前記第1コンデンサの一端に接続されており、
前記第2変成器の前記2次配線の一端は、前記半導体装置の陰極に接続可能に設けられており、
前記第2変成器の前記2次配線の他端は、前記第2コンデンサの一端に接続されており、
前記第1変成器の前記1次配線の他端と、前記第1コンデンサの他端と、前記第2変成器の前記1次配線の他端と、前記第2コンデンサの他端とは、互いに電気的に接続されている、入力容量測定回路。 - 前記第1変成器の前記1次配線に含まれる1次コイルの巻数は、前記第2変成器の前記1次配線に含まれる1次コイルの巻数と同一である、請求項13に記載の入力容量測定回路。
- 前記第1変成器の前記1次コイルの前記巻数は、前記第1変成器の前記2次配線に含まれる2次コイルの巻数と同一であり、
前記第2変成器の前記1次コイルの前記巻数は、前記第2変成器の前記2次配線に含まれる2次コイルの巻数と同一である、請求項14に記載の入力容量測定回路。 - 前記第1コンデンサの静電容量は、前記第2コンデンサの静電容量と同一である、請求項13から請求項15のうちいずれか一項に記載の入力容量測定回路。
- 前記陽極および前記陰極は、前記半導体装置のコレクタ電極およびエミッタ電極にそれぞれ対応する、または、前記半導体装置のドレイン電極およびソース電極にそれぞれ対応する、請求項13から請求項16のうちいずれか一項に記載の入力容量測定回路。
- 請求項13から請求項17のうちいずれか一項に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
前記半導体装置の前記陽極に、前記第1変成器の前記2次配線の前記一端を接続し、
前記半導体装置の前記陰極に、前記第2変成器の前記2次配線の前記一端を接続し、
LCRメータの信号発生器に、前記第1変成器の前記1次配線の前記一端と前記第2変成器の前記1次配線の前記一端とを接続し、
前記LCRメータの電圧計に、前記半導体装置のゲート電極と前記陽極とを接続し、
前記LCRメータの電流電圧変換回路に、前記半導体装置の前記ゲート電極を接続し、
前記LCRメータのグラウンドに、前記第1変成器の前記1次配線の前記他端と、前記第1コンデンサの前記他端と、前記第2変成器の前記1次配線の前記他端と、前記第2コンデンサの前記他端とを接続し、
前記LCRメータの前記信号発生器から前記第1変成器の前記1次配線の前記一端と前記第2変成器の前記1次配線の前記一端とに高周波信号を印加し、
前記半導体装置の前記陽極および前記陰極から前記ゲート電極を介して前記電流電圧変換回路に流れ込む電流を測定し、
前記半導体装置の前記ゲート電極と前記陽極との間の電圧を前記電圧計によって測定し、
前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。 - 前記信号発生器の信号印加端子は、第3コンデンサを介して、前記第1変成器の前記1次配線の前記一端と前記第2変成器の前記1次配線の前記一端とに接続されており、
前記電圧計の第1電位測定端子は、第4コンデンサを介して、前記半導体装置の前記陽極に接続されており、
前記電圧計の第2電位測定端子は、第5コンデンサを介して、前記半導体装置の前記ゲート電極に接続されており、
前記電流電圧変換回路の電流測定端子は、第6コンデンサを介して、前記半導体装置の前記ゲート電極に接続されており、
前記グラウンドに接続された前記LCRメータのガード端子は、前記第1変成器の前記1次配線の前記他端と、前記第1コンデンサの前記他端と、前記第2変成器の前記1次配線の前記他端と、前記第2コンデンサの前記他端とに接続されている、請求項18に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021127493A JP7479335B2 (ja) | 2021-08-03 | 2021-08-03 | 入力容量測定回路および半導体装置の製造方法 |
US17/751,295 US11774476B2 (en) | 2021-08-03 | 2022-05-23 | Input capacitance measurement circuit and method of manufacturing semiconductor device |
DE102022118205.3A DE102022118205A1 (de) | 2021-08-03 | 2022-07-21 | Eingangskapazitätsmessschaltung und Verfahren zur Herstellung einer Halbleitervorrichtung |
CN202210908518.XA CN115704836A (zh) | 2021-08-03 | 2022-07-29 | 输入电容测定电路及半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021127493A JP7479335B2 (ja) | 2021-08-03 | 2021-08-03 | 入力容量測定回路および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023022558A JP2023022558A (ja) | 2023-02-15 |
JP7479335B2 true JP7479335B2 (ja) | 2024-05-08 |
Family
ID=84975165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021127493A Active JP7479335B2 (ja) | 2021-08-03 | 2021-08-03 | 入力容量測定回路および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11774476B2 (ja) |
JP (1) | JP7479335B2 (ja) |
CN (1) | CN115704836A (ja) |
DE (1) | DE102022118205A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015210120A (ja) | 2014-04-24 | 2015-11-24 | キーサイト テクノロジーズ, インク. | 3端子デバイスの端子間容量測定方法及びその装置 |
CN110673010A (zh) | 2019-10-29 | 2020-01-10 | 全球能源互联网研究院有限公司 | 一种测算功率半导体器件的栅极内阻的方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5907199B2 (ja) * | 2014-03-12 | 2016-04-26 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の制御方法 |
JP6422424B2 (ja) | 2015-11-11 | 2018-11-14 | 三菱電機株式会社 | 半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システム、および半導体デバイスの寄生容量の測定方法 |
-
2021
- 2021-08-03 JP JP2021127493A patent/JP7479335B2/ja active Active
-
2022
- 2022-05-23 US US17/751,295 patent/US11774476B2/en active Active
- 2022-07-21 DE DE102022118205.3A patent/DE102022118205A1/de active Pending
- 2022-07-29 CN CN202210908518.XA patent/CN115704836A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015210120A (ja) | 2014-04-24 | 2015-11-24 | キーサイト テクノロジーズ, インク. | 3端子デバイスの端子間容量測定方法及びその装置 |
CN110673010A (zh) | 2019-10-29 | 2020-01-10 | 全球能源互联网研究院有限公司 | 一种测算功率半导体器件的栅极内阻的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20230043250A1 (en) | 2023-02-09 |
US11774476B2 (en) | 2023-10-03 |
DE102022118205A1 (de) | 2023-02-09 |
CN115704836A (zh) | 2023-02-17 |
JP2023022558A (ja) | 2023-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Engelmann et al. | Experimental and simulative investigations on stray capacitances and stray inductances of power modules | |
US11513165B2 (en) | Power semiconductor module and leakage current test method for the same | |
Zhang et al. | Parasitic inductance modeling and reduction for a wire bonded half bridge SiC MOSFET multichip power module | |
US20210143147A1 (en) | Semiconductor module and method of manufacturing the same | |
Liu et al. | Extracting parasitic inductances of IGBT power modules with two-port S-parameter measurement | |
US20240151747A1 (en) | Apparatus and method for embedding current measurement and ringing suppression in multichip modules | |
Wang et al. | Parasitic inductances extraction for SiC power modules using an enhanced two-port S-parameter approach | |
JP7479335B2 (ja) | 入力容量測定回路および半導体装置の製造方法 | |
Li | Packaging design of IGBT power module using novel switching cells | |
Kuczmik et al. | Double pulse vs. indirect measurement: Characterizing switching losses of integrated power modules with wide bandgap semiconductors | |
Yang et al. | Analysis and Design of a Low-Cost Well-Performance and Easy-to-Design Current Sensing Circuit Suitable for SiC mosfet s | |
Wang et al. | Fixtures design considerations for impedance measurement | |
Philipps et al. | Low inductive characterization of fast-switching SiC MOSFETs and active gate driver units | |
Meißer et al. | Impedance characterization of high frequency power electronic circuits | |
Wang et al. | ‘Infinity Gate Sensor’: a Differential Magnetic Field Sensor for Measuring Gate Current of SiC Power Transistors | |
Watt et al. | Current Sharing Behavior and Characterization of a 1200 V, 6.5 mΩ SiC Half-Bridge Power Module with Flexible PCB Gate Loop Connection | |
Zhao et al. | Extraction of loop inductances of SiC half-bridge power module using an improved two-port network method | |
Jaksic et al. | Novel SiC power module for traction power inverters with low parasitic inductances | |
Sergentanis et al. | Dynamic Characterization of 650V GaN HEMT Transistors | |
Jung et al. | Power module stray inductance extraction: Theoretical and experimental analysis | |
CN111693755A (zh) | 一种用于高压SiC MOSFET的电压检测电路 | |
Lemmon et al. | Technique for embedding current measurement and ringing suppression within multichip modules | |
Salcines et al. | Characterization and modeling of the impact of the substrate potential in the dynamic and static behavior of power gan-on-si hemts | |
De Giorgio et al. | 1.2 kV SiC wirebond-less integrated low inductance module for automotive application | |
Emon | Design and optimization of multichip GaN module enabling improved switching performance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230825 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240319 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7479335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |