JP2023022558A - 入力容量測定回路および半導体装置の製造方法 - Google Patents

入力容量測定回路および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023022558A
JP2023022558A JP2021127493A JP2021127493A JP2023022558A JP 2023022558 A JP2023022558 A JP 2023022558A JP 2021127493 A JP2021127493 A JP 2021127493A JP 2021127493 A JP2021127493 A JP 2021127493A JP 2023022558 A JP2023022558 A JP 2023022558A
Authority
JP
Japan
Prior art keywords
capacitor
transformer
semiconductor device
wiring
input capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021127493A
Other languages
English (en)
Other versions
JP7479335B2 (ja
Inventor
柾宜 平尾
Masayoshi Hirao
和起 上野
Kazuki Ueno
怜央奈 古川
Reona Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021127493A priority Critical patent/JP7479335B2/ja
Priority to US17/751,295 priority patent/US11774476B2/en
Priority to DE102022118205.3A priority patent/DE102022118205A1/de
Priority to CN202210908518.XA priority patent/CN115704836A/zh
Publication of JP2023022558A publication Critical patent/JP2023022558A/ja
Application granted granted Critical
Publication of JP7479335B2 publication Critical patent/JP7479335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体装置の入力容量の測定精度を向上させる入力容量測定回路の提供を目的とする。【解決手段】入力容量測定回路は、変成器、第１コンデンサ、第２コンデンサおよび第３コンデンサを備える。変成器の１次配線の一端は、半導体装置の陽極に接続可能に設けられている。変成器の１次配線の他端は、第１コンデンサの一端に接続されている。変成器の２次配線の一端は、半導体装置の陰極に接続可能に設けられている。変成器の２次配線の他端は、第２コンデンサの一端に接続されている。第３コンデンサの一端は、半導体装置の陰極に接続可能に設けられている。第１コンデンサの他端と第２コンデンサの他端と第３コンデンサの他端とは、互いに電気的に接続されている。【選択図】図１

Description

本開示は、入力容量測定回路および半導体装置の製造方法に関する。
特許文献１には、半導体デバイスの寄生容量の測定方法が開示されている。特許文献１において、半導体デバイスの入力容量を測定する回路には、コレクタ電極とエミッタ電極との間にバイパスコンデンサが設けられている。バイパスコンデンサの容量は、コレクタ－エミッタ間の寄生容量に対して十分に大きな値を有し、さらには、ゲート－コレクタ間の寄生容量に対しても十分に大きな値を有する。そのため、測定回路は、ゲート－コレクタ間の寄生容量とゲート－エミッタ間の寄生容量とが並列に接続された等価回路とみなされる。半導体デバイスの入力容量は、その等価回路によって測定される。
特開２０１７－０９０２６６号公報
特許文献１に記載された寄生容量の測定方法においては、コレクタ－エミッタ間に印加される電圧が大きくなるにつれて、バイパスコンデンサの耐圧を増加させる必要がある。しかし、バイパスコンデンサの静電容量を維持しながらその耐圧を大きくする場合、バイパスコンデンサの寸法は大きくなり、ひいては、測定装置の寸法が大きくなる。一方で、パイパスコンデンサの耐圧を維持しつつ、バイパスコンデンサの静電容量を小さくすると、その寸法の増加は抑えられるが、バイパスコンデンサの静電容量の低下は、半導体デバイスの入力容量の測定誤差の増加を引き起こす。
本開示は、上記の課題を解決するため、半導体装置の入力容量の測定精度を向上させる入力容量測定回路の提供を目的とする。
本開示に係る入力容量測定回路は、半導体装置の入力容量を測定する。入力容量測定回路は、１次配線と２次配線とを含む変成器と、第１コンデンサと、第２コンデンサと、第３コンデンサと、を備える。変成器の１次配線の一端は、半導体装置の陽極に接続可能に設けられている。変成器の１次配線の他端は、第１コンデンサの一端に接続されている。変成器の２次配線の一端は、半導体装置の陰極に接続可能に設けられている。変成器の２次配線の他端は、第２コンデンサの一端に接続されている。第３コンデンサの一端は、半導体装置の陰極に接続可能に設けられている。第１コンデンサの他端と第２コンデンサの他端と第３コンデンサの他端とは、互いに電気的に接続されている。
本開示の入力容量測定回路によれば、半導体装置の入力容量の測定精度が向上する。
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における入力容量測定システムの構成を示す回路図である。 入力容量測定システムの高周波信号に対する動作に関係する回路図である。 図２において破線で囲まれた領域の拡大回路図である。 図２に示される回路図をさらに簡略化した回路図である。 図４に示される回路図をさらに簡略化した回路図である。 実施の形態２における入力容量測定システムの構成を示す回路図である。 入力容量測定システムの高周波信号に対する動作に関係する回路図である。 図７において破線で囲まれた領域の拡大回路図である。 図７に示される回路図をさらに簡略化した回路図である。 図９に示される回路図をさらに簡略化した回路図である。 実施の形態３における入力容量測定システムの構成を示す回路図である。 入力容量測定システムの高周波信号に対する動作に関係する回路図である。 図１２に示される回路図をさらに簡略化した回路図である。 実施の形態４における入力容量測定システムの構成を示す回路図である。 入力容量測定システムの高周波信号に対する動作に関係する回路図である。 図１５に示される回路図を簡略化した回路図である。 図１６に示される回路図をさらに簡略化した回路図である。 実施の形態５における入力容量測定システムの構成を示す回路図である。 実施の形態５における入力容量測定回路の一部が拡大された回路図である。 １次配線および２次配線に流れる電流を説明する回路図である。 ２次配線の両端に精密低抵抗が接続された状態を示す回路図である。
＜実施の形態１＞
図１は、実施の形態１における入力容量測定システムの構成を示す回路図である。入力容量測定システムは、入力容量測定回路１０１およびＬＣＲメータ２０を備える。入力容量測定回路１０１は、半導体装置の入力容量を測定するための回路である。半導体装置は、スイッチング素子を含む。ここでは、そのスイッチング素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）３０であるが、それに限定されるものではない。スイッチング素子は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等であってもよい。図１の回路図には、ＩＧＢＴ３０のゲート－コレクタ間の寄生容量ＣＧＣ、ゲート－エミッタ間の寄生容量ＣＧＥおよびコレクタ－エミッタ間の寄生容量ＣＣＥが点線で示されている。
入力容量測定回路１０１は、第１リアクトルＬ１、第２リアクトルＬ２、第３リアクトルＬ３、第１変成器Ｔｒ１、第２変成器Ｔｒ２および第１コンデンサＣ１から第７コンデンサＣ７を備える。第１コンデンサＣ１から第７コンデンサＣ７は、例えばブロックコンデンサであるが、それに限定されるものではない。第１コンデンサＣ１から第７コンデンサＣ７は、高電圧仕様のコンデンサであることが好ましい。
第１リアクトルＬ１は、端子Ｐ１とＩＧＢＴ３０のコレクタ電極とを接続している。端子Ｐ１は、直流の高電圧である電源電圧ＶＣＣを印加するための端子である。第１リアクトルＬ１は、高周波信号を遮断する。
第２リアクトルＬ２は、ＩＧＢＴ３０のゲート電極とエミッタ電極とを接続している。第２リアクトルＬ２は、高周波信号を遮断する。
第３リアクトルＬ３は、ＩＧＢＴ３０のエミッタ電極とパワーＧＮＤ１１とを接続している。ＧＮＤは、グラウンドである。第３リアクトルＬ３は、高周波信号を遮断する。つまり、第３リアクトルは、高周波信号に伴う電流が、エミッタ電極からパワーＧＮＤ１１に流れることを防止する。
第１変成器Ｔｒ１は、１次配線Ａ１１と２次配線Ａ１２とを含む。第２変成器Ｔｒ２は、１次配線Ａ２１と２次配線Ａ２２とを含む。１次配線Ａ１１，Ａ２１の各々は１次コイルを含み、２次配線Ａ１２，Ａ２２の各々は２次コイルを含む。図１において、１次配線Ａ１１，Ａ２１および２次配線Ａ１２，Ａ２２の各々に付されたドットは、極性を表す。以下、そのドットが付された側の端子を、ドット側電極と言う。ドット側電極とは反対側の端子を、反対側電極と言う。第２変成器Ｔｒ２は、電流信号生成用変成器とも言う。
第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極つまり１次配線Ａ１１の一端は、ＩＧＢＴ３０のコレクタ電極に接続されている。
第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極つまり１次配線Ａ１１の他端は、第１コンデンサＣ１の一端に接続されている。
第１変成器Ｔｒ１の２次配線Ａ１２の反対側電極つまり２次配線Ａ１２の一端は、ＩＧＢＴ３０のエミッタ電極に接続されている。
第１変成器Ｔｒ１の２次配線Ａ１２のドット側電極つまり２次配線Ａ１２の他端は、第２コンデンサＣ２の一端に接続されている。
第３コンデンサＣ３の一端は、ＩＧＢＴ３０のエミッタ電極に接続されている。
第１コンデンサＣ１の他端と第２コンデンサＣ２の他端と第３コンデンサＣ３の他端とは、互いに電気的に接続されており、同電位である。
第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極つまり１次配線Ａ２１の一端は、ＩＧＢＴ３０のゲート電極に接続されている。
第２変成器Ｔｒ２の２次配線Ａ２２の反対側電極つまり２次配線Ａ２２の一端は、第１コンデンサＣ１の他端と、第２コンデンサＣ２の他端と、第３コンデンサＣ３の他端とに電気的に接続されている。その第２変成器Ｔｒ２の２次配線Ａ２２の一端は、例えば、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端および第３コンデンサＣ３の他端の３点が互いに接続された接続点に接続される。言い換えると、その接続点においては、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端、第３コンデンサＣ３の他端および第２変成器Ｔｒ２の２次配線Ａ２２の反対側電極の４点が互いに接続される。
第１変成器Ｔｒ１の１次コイルの巻数は、第１変成器Ｔｒ１の２次コイルの巻数と同一である。第２変成器Ｔｒ２の１次コイルの巻数は、第２変成器Ｔｒ２の２次コイルの巻数と同一である。第１変成器Ｔｒ１の１次配線Ａ１１と２次配線Ａ１２とは、互いに密結合されており、磁束漏れは生じない。第２変成器Ｔｒ２の１次配線Ａ２１と２次配線Ａ２２とは、互いに密結合されており、磁束漏れは生じない。
第１コンデンサＣ１および第２コンデンサＣ２の耐圧は、端子Ｐ１とパワーＧＮＤ１１との間に印加される電源電圧ＶＣＣよりも十分に高い。第１コンデンサＣ１の静電容量は、第２コンデンサＣ２の静電容量と同じである。
ＬＣＲメータ２０は、信号発生器２１、ベクトル電圧計２２、電流電圧変換回路２３（以下、Ｉ－Ｖ変換回路２３と言う。）および信号ＧＮＤ２４を含む。ＬＣＲメータ２０は、インピーダンスアナライザであってもよい。
信号発生器２１の信号印加端子Ｈｃは、第４コンデンサＣ４を経由して、第２変成器Ｔｒ２の１次配線Ａ２１のドット側電極つまり１次配線Ａ２１の他端に接続されている。第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極はＩＧＢＴ３０のゲート電極に接続されていることから、信号発生器２１は、それら第４コンデンサＣ４および第２変成器Ｔｒ２の１次配線Ａ２１を経由して、ＩＧＢＴ３０のゲート電極に接続されている。
ベクトル電圧計２２のハイ側電位測定端子Ｈｐは、第５コンデンサＣ５を経由して、ＩＧＢＴ３０のゲート電極に接続されている。ベクトル電圧計２２のロー側電位測定端子Ｌｐは、第６コンデンサＣ６を経由して、ＩＧＢＴ３０のエミッタ電極に接続されている。すなわち、ベクトル電圧計２２は、ＩＧＢＴ３０のゲート電極とエミッタ電極とに接続されている。
Ｉ－Ｖ変換回路２３の電流測定端子Ｌｃは、第７コンデンサＣ７を経由して、第２変成器Ｔｒ２の２次配線Ａ２２のドット側電極に接続されている。Ｉ－Ｖ変換回路２３は、第２変成器Ｔｒ２の２次配線Ａ２２および上記の接続点を経由して、信号ＧＮＤ２４のガード端子Ｇに接続されている。
信号ＧＮＤ２４のガード端子Ｇは、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端、第３コンデンサＣ３の他端および第２変成器Ｔｒ２の２次配線Ａ２２の反対側電極に接続されている。ガード端子Ｇは、例えば、上記の接続点に接続される。
図１は入力容量測定状態の接続構成を示しているため、入力容量測定回路１０１はＩＧＢＴ３０に接続されているが、入力容量測定状態以外の状態においては、入力容量測定回路１０１はＩＧＢＴ３０に接続されていなくてもよい。例えば、入力容量測定回路１０１はＩＧＢＴ３０に接続可能な端子（図示せず）を備えていればよい。例えば、第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極とＩＧＢＴ３０のコレクタ電極とを接続するための端子が設けられていればよい。第１変成器Ｔｒ１の２次配線Ａ１２の反対側電極とＩＧＢＴ３０のエミッタ電極とを接続するための端子が設けられていればよい。第３コンデンサＣ３の一端とＩＧＢＴ３０のエミッタ電極とを接続するための端子が設けられていればよい。第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極とＩＧＢＴ３０のゲート電極とを接続するための端子が設けられていればよい。入力容量測定回路１０１とＬＣＲメータ２０との接続に関しても同様であり、入力容量測定状態以外の状態においては、例えば、入力容量測定回路１０１は、ＬＣＲメータ２０に接続するための端子（図示せず）を備えていればよい。
次に入力容量測定システムの直流電源に対する動作を説明する。ＩＧＢＴ３０のゲート－エミッタ間は、第２リアクトルＬ２によってショートされているため、ＩＧＢＴ３０はオフ状態である。端子Ｐ１とパワーＧＮＤ１１との間に印加される直流の電源電圧ＶＣＣは、第１リアクトルＬ１および第３リアクトルＬ３を介して、ＩＧＢＴ３０のコレクタ電極とエミッタ電極との間に印加される。コレクタ電極は、第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極にも接続されているが、第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極に第１コンデンサＣ１が接続されているため、電源電圧ＶＣＣは遮断される。言い換えると、第１変成器Ｔｒ１の１次配線Ａ１１の両端つまりドット側電極と反対側電極との間には電圧は印加されない。
次に実施の形態１における入力容量測定方法として、入力容量測定システムの高周波信号に対する動作を説明する。高周波信号は、例えば、１００ｋＨの信号である。高周波信号に対して、第１リアクトルＬ１、第２リアクトルＬ２および第３リアクトルＬ３の各々のインピーダンスは増加し、各リアクトルはオープン状態とみなせる。また、４端子測定が適用されるため、信号印加端子Ｈｃ、ハイ側電位測定端子Ｈｐ、ロー側電位測定端子Ｌｐおよび電流測定端子Ｌｃにそれぞれ接続されるケーブルおよびコンデンサのインピーダンスとは関係なく、第４コンデンサＣ４から第７コンデンサＣ７はショート状態とみなせる。高周波信号に対する動作の説明を簡略化するため、以下、第１リアクトルＬ１から第３リアクトルＬ３がオープン状態、第４コンデンサＣ４から第７コンデンサＣ７がショート状態であるとみなして、入力容量測定システムの動作を説明する。
図２は、入力容量測定システムの高周波信号に対する動作に関係する回路図である。図２においては、第１リアクトルＬ１から第３リアクトルＬ３、第４コンデンサＣ４から第７コンデンサＣ７、端子Ｐ１およびパワーＧＮＤ１１の図示が省略されている。図３は、図２において破線で囲まれた領域Ｑ１の拡大回路図である。
ＩＧＢＴ３０のコレクタ電極は、第１変成器Ｔｒ１の１次配線Ａ１１と第１コンデンサＣ１とを経由して信号ＧＮＤ２４に接続されている。コレクタ電極から流れ出た電流Ｉｃは、第１変成器Ｔｒ１の１次配線Ａ１１と第１コンデンサＣ１とを経由して信号ＧＮＤ２４に流れ込む。
ＩＧＢＴ３０のエミッタ電極は、ベクトル電圧計２２のロー側電位測定端子Ｌｐに接続される経路を除くと、２つの経路に接続されている。そのうち１つの経路は、第３コンデンサＣ３を経由して信号ＧＮＤ２４につながる。もう１つの経路は、第１変成器Ｔｒ１の２次配線Ａ１２と第２コンデンサＣ２とを経由して信号ＧＮＤ２４につながる。エミッタ電極から流れ出た電流ＩＥは、電流ＩＥ１および電流ＩＥ２に分かれる。電流ＩＥ１は、第３コンデンサＣ３を経由して信号ＧＮＤ２４に流れ込む。電流ＩＥ２は、第１変成器Ｔｒ１の２次配線Ａ１２と第２コンデンサＣ２を経由して信号ＧＮＤ２４に流れ込む。
第１変成器Ｔｒ１の１次コイルの巻数は、２次コイルの巻き数と同じであることから、１次配線Ａ１１の両端に発生する電圧Ｖ１は、２次配線Ａ１２の両端に発生する電圧Ｖ２と同じである（Ｖ１＝Ｖ２）。
第１変成器Ｔｒ１は、その特性上、次の式（１）を満たす。
Figure 2023022558000002
そのため、１次配線Ａ１１に流れる電流ＩＣは、２次配線Ａ１２に流れる電流ＩＥ２と同じである（ＩＣ＝ＩＥ２）。
第１コンデンサＣ１の静電容量は、第２コンデンサＣ２の静電容量と同じであるため、第１コンデンサＣ１の両端に生じる電圧は、第２コンデンサＣ２の両端に生じる電圧と同じである。
以上の理由により、信号ＧＮＤ２４とエミッタ電極との間に生じる電圧は、信号ＧＮＤ２４とコレクタ電極との間に生じる電圧と同じである。つまり、コレクタ電極は、エミッタ電極と同電位である。そのため、図２に示される回路図はさらに簡略化される。
図４は、図２に示される回路図をさらに簡略化した回路図である。図４に示されるインピーダンスＺは、コレクタ電極と信号ＧＮＤ２４との間、および、エミッタ電極と信号ＧＮＤ２４との間のインピーダンスに対応する。言い換えると、インピーダンスＺは、第１変成器Ｔｒ１、第１コンデンサＣ１、第２コンデンサＣ２および第３コンデンサＣ３のインピーダンスを含む。図４においては、ＬＣＲメータ２０のベクトル電圧計２２の位置は、ＩＧＢＴ３０のゲート－エミッタ間に移動させている。
コレクタ電極は、エミッタ電極と同電位であることから、寄生容量ＧＣＥには電流が流れない。そのため、図４に示される回路図はさらに簡略化される。
図５は、図４に示される回路図をさらに簡略化した回路図である。入力容量測定状態におけるＩＧＢＴ３０は、寄生容量ＣＧＥと寄生容量ＣＧＣとが互いに並列接続された回路と等価である。
信号発生器２１の信号印加端子Ｈｃから出力された高周波信号により、信号電流ＩＧが第２変成器Ｔｒ２の１次配線Ａ２１を経由して、寄生容量ＣＧＥと寄生容量ＣＧＣとで形成される並列回路に流れ込む。その並列回路において、信号電流ＩＧは、寄生容量ＣＧＥを流れる電流ＩＧＥと寄生容量ＣＧＣを流れる電流ＩＧＣとに分かれる。その後、電流ＩＧＥと電流ＩＧＣとが合流した信号電流ＩＧは、インピーダンスＺを経由して、信号ＧＮＤ２４に流れ込む。
信号電流ＩＧが第２変成器Ｔｒ２の１次配線Ａ２１に流れることにより、第２変成器Ｔｒ２の２次配線Ａ２２には、１次配線Ａ２１に流れる信号電流ＩＧと同じ電流値の電流ＩＧ’が流れる。その電流ＩＧ’は、信号ＧＮＤ２４から、第２変成器Ｔｒ２の２次配線Ａ２２を経由して、電流測定端子Ｌｃに流れ込む。Ｉ－Ｖ変換回路２３は、電流ＩＧ’の電流値およびその位相を測定する。
ベクトル電圧計２２は、電流ＩＧが寄生容量ＣＧＣおよび寄生容量ＣＧＥの並列回路に流れる際の、並列回路の両端の電圧およびその位相を測定する。
ＬＣＲメータ２０は、電流ＩＧ’およびその電圧の絶対値（例えば、絶対値の比）と位相差とに基づいて、入力容量Ｃｉｓｓ（＝ＣＧＣ＋ＣＧＥ）を測定する。
以上をまとめると、実施の形態１における入力容量測定回路１０１は、半導体装置の入力容量を測定する。入力容量測定回路１０１は、１次配線Ａ１１と２次配線Ａ１２とを含む第１変成器Ｔｒ１と、第１コンデンサＣ１と、第２コンデンサＣ２と、第３コンデンサＣ３と、を備える。第１変成器Ｔｒ１の１次配線Ａ１１の一端は、半導体装置の陽極に接続可能に設けられている。第１変成器Ｔｒ１の１次配線Ａ１１の他端は、第１コンデンサＣ１の一端に接続されている。第１変成器Ｔｒ１の２次配線Ａ１２の一端は、半導体装置の陰極に接続可能に設けられている。第１変成器Ｔｒ１の２次配線Ａ１２の他端は、第２コンデンサＣ２の一端に接続されている。第３コンデンサＣ３の一端は、半導体装置の陰極に接続可能に設けられている。第１コンデンサＣ１の他端と第２コンデンサＣ２の他端と第３コンデンサＣ３の他端とは、互いに電気的に接続されている。半導体装置がＩＧＢＴ３０である場合、陽極はコレクタ電極であり、陰極はエミッタ電極である。半導体装置がＭＯＳＦＥＴである場合、陽極はドレイン電極であり、陰極はソース電極である。各電極は端子と読み替えてもよい。
第１コンデンサＣ１の耐圧と第２コンデンサＣ２の耐圧とは、電源電圧ＶＣＣよりも高ければよい。第１コンデンサＣ１および第２コンデンサＣ２の静電容量が同じである限り、その静電容量は小さくてもよい。第１コンデンサＣ１および第２コンデンサＣ２の寸法はいくらでも小さくすることが可能である。入力容量測定回路１０１は、第１コンデンサＣ１および第２コンデンサＣ２の寸法の増加を抑制しながら、入力容量の測定精度を向上させる。特に、半導体装置の仕様が高電圧用である場合であっても、実施の形態１の入力容量測定回路１０１は、その半導体装置の入力容量を精度よく測定する。
実施の形態１における入力容量測定回路１０１は、特許文献１に記載されたバイパスコンデンサの影響を全く受けない。入力容量測定回路１０１は、従来の方法のように、入力容量の近似値を求めるのではなく、入力容量の真値を求めることを可能にする。そのため、従来よりも入力容量の測定精度が向上する。
入力容量測定回路１０１による半導体装置の入力容量測定方法は、その半導体装置の製造工程の一工程に適用される。すなわち、実施の形態１における入力容量測定方法は、半導体装置の製造方法である。これ以降に示す各実施の形態における入力容量測定方法も同様に半導体装置の製造方法である。入力容量測定時の半導体装置の態様は、スイッチング素子を含む複数のチップがウエハ上に配列されたウエハ状態、それらチップが個別に切り分けられたチップ状態、および、そのチップがケース内に封止されたモジュール状態のうちいずれの状態であってもよい。入力容量測定時の半導体装置の態様は、完成品の状態であってもよい。半導体装置の製造方法によれば、半導体装置の製造工程において、入力容量が仕様を満たしていること、入力容量の特性が変動していないことを精度よくテストできる。
＜実施の形態２＞
実施の形態２において、実施の形態１と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図６は、実施の形態２における入力容量測定システムの構成を示す回路図である。入力容量測定システムは、入力容量測定回路１０２およびＬＣＲメータ２０を備える。
入力容量測定回路１０２は、第１リアクトルＬ１から第３リアクトルＬ３、第１変成器Ｔｒ１および第１コンデンサＣ１から第６コンデンサＣ６を備える。実施の形態２における入力容量測定回路１０２は、第２変成器Ｔｒ２および第７コンデンサＣ７を備えていない点で、実施の形態１における入力容量測定回路１０１と異なる。また、実施の形態２においては、入力容量測定回路１０２とＬＣＲメータ２０との接続構成が、実施の形態１の接続構成とは異なる。
第１変成器Ｔｒ１の１次コイルの巻数は、第１変成器Ｔｒ１の２次コイルの巻数と同一である。第１コンデンサＣ１および第２コンデンサＣ２の耐圧は、電源電圧ＶＣＣよりも十分に高い。第１コンデンサＣ１の静電容量は、第２コンデンサＣ２の静電容量と同じである。
信号発生器２１の信号印加端子Ｈｃは、第４コンデンサＣ４を経由して、ＩＧＢＴ３０のゲート電極に接続されている。
ベクトル電圧計２２のハイ側電位測定端子Ｈｐは、第５コンデンサＣ５を経由して、ＩＧＢＴ３０のゲート電極に接続されている。ベクトル電圧計２２のロー側電位測定端子Ｌｐは、第６コンデンサＣ６を経由して、ＩＧＢＴ３０のエミッタ電極に接続されている。すなわち、ベクトル電圧計２２は、ＩＧＢＴ３０のゲート電極とエミッタ電極とに接続されている。
Ｉ－Ｖ変換回路２３の電流測定端子Ｌｃは、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端および第３コンデンサＣ３の他端に接続されている。電流測定端子Ｌｃは、例えば、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端および第３コンデンサＣ３の他端の３点が互いに接続された接続点に接続される。
信号ＧＮＤ２４のガード端子Ｇは、オープン状態である。
次に入力容量測定システムの直流電源に対する動作を説明する。ＩＧＢＴ３０のゲート－エミッタ間は、第２リアクトルＬ２によってショートされているため、ＩＧＢＴ３０はオフ状態である。端子Ｐ１とパワーＧＮＤ１１との間に印加される直流の電源電圧ＶＣＣは、第１リアクトルＬ１および第３リアクトルＬ３を介して、ＩＧＢＴ３０のコレクタ電極とエミッタ電極との間に印加される。コレクタ電極は、第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極にも接続されているが、第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極に第１コンデンサＣ１が接続されているため、電源電圧ＶＣＣは遮断される。言い換えると、第１変成器Ｔｒ１の１次配線Ａ１１の両端つまりドット側電極と反対側電極との間には電圧は印加されない。
次に実施の形態２における入力容量測定方法として、入力容量測定システムの高周波信号に対する動作を説明する。実施の形態１と同様に、高周波信号に対する動作の説明を簡略化するため、第１リアクトルＬ１から第３リアクトルＬ３がオープン状態、第４コンデンサＣ４から第６コンデンサＣ６がショート状態であるとみなして、入力容量測定システムの動作を説明する。
図７は、入力容量測定システムの高周波信号に対する動作に関係する回路図である。図７においては、第１リアクトルＬ１から第３リアクトルＬ３、第４コンデンサＣ４から第６コンデンサＣ６、端子Ｐ１およびパワーＧＮＤ１１の図示が省略されている。また、図７においては、ＬＣＲメータ２０の信号発生器２１、ベクトル電圧計２２およびＩ－Ｖ変換回路２３の位置は、動作の説明に適した位置に移動させている。
図８は、図７において破線で囲まれた領域Ｑ２の拡大回路図である。エミッタ電極から流れ出た電流ＩＥは、電流ＩＥ１および電流ＩＥ２に分かれる。電流ＩＥ１は、第３コンデンサＣ３を経由して電流測定端子Ｌｃに流れ込む。電流ＩＥ２は、第１変成器Ｔｒ１の２次配線Ａ１２と第２コンデンサＣ２を経由して電流測定端子Ｌｃに流れ込む。電流ＩＥ２は、ａ点にて電流ＩＥ１と合流して、電流測定端子Ｌｃに流れ込む。コレクタ端子から流れ出た電流Ｉｃは、第１変成器Ｔｒ１の１次配線Ａ１１と第１コンデンサＣ１とを経由して電流測定端子Ｌｃに流れ込む。より詳細には、電流Ｉｃはｂ点にて電流ＩＥ２と合流し、ａ点にて電流ＩＥ１と合流して、電流測定端子Ｌｃに流れ込む。つまり、Ｉ－Ｖ変換回路２３には、電流ＩＥ１、電流ＩＥ２および電流Ｉｃが流れ込む。電流ＩＥ、電流ＩＥ１、電流ＩＥ２および電流Ｉｃは、以下の式（２）を満たす。
Figure 2023022558000003
実施の形態１に記載のとおり、ＩＧＢＴ３０のコレクタ電極はエミッタ電極と同電位である。そのため、図７に示される回路図はさらに簡略化される。
図９は、図７に示される回路図をさらに簡略化した回路図である。コレクタ電極とエミッタ電極とは互いに同電位であるため、ショートされている。図９に示されるインピーダンスＺは、コレクタ電極と電流測定端子Ｌｃとの間、および、エミッタ電極と電流測定端子Ｌｃとの間のインピーダンスに対応する。言い換えると、インピーダンスＺは、第１変成器Ｔｒ１、第１コンデンサＣ１、第２コンデンサＣ２および第３コンデンサＣ３のインピーダンスを含む。
コレクタ電極は、エミッタ電極と同電位であることから、寄生容量ＧＣＥには電流が流れない。そのため、図９に示される回路図はさらに簡略化される。
図１０は、図９に示される回路図をさらに簡略化した回路図である。入力容量測定状態におけるＩＧＢＴ３０は、寄生容量ＣＧＥと寄生容量ＣＧＣとが互いに並列接続された回路と等価である。
信号発生器２１の信号印加端子Ｈｃから出力された高周波信号により、信号電流が寄生容量ＣＧＥと寄生容量ＣＧＣとで形成される並列回路に流れ込む。並列回路において、信号電流は、寄生容量ＣＧＥを流れる電流と寄生容量ＣＧＣを流れる電流とに分かれる。その後、並列回路から出力され合流した信号電流は、インピーダンスＺを経由して、電流測定端子Ｌｃに流れ込む。Ｉ－Ｖ変換回路２３は、信号電流の電流値およびその位相を測定する。
ベクトル電圧計２２は、信号電流が寄生容量ＣＧＣおよび寄生容量ＣＧＥの並列回路に流れた際の、並列回路の両端の電圧およびその位相を測定する。
ＬＣＲメータ２０は、信号電流および電圧の絶対値と位相差とに基づいて、入力容量Ｃｉｓｓ（＝ＣＧＣ＋ＣＧＥ）を測定する。
第１コンデンサＣ１の耐圧と第２コンデンサＣ２の耐圧とは、電源電圧ＶＣＣよりも高ければよい。第１コンデンサＣ１および第２コンデンサＣ２の静電容量が同じである限り、その静電容量は小さくてもよい。第１コンデンサＣ１および第２コンデンサＣ２の寸法をいくらでも小さくすることが可能である。入力容量測定回路１０２は、第１コンデンサＣ１および第２コンデンサＣ２の寸法の増加を抑制しながら、入力容量の測定精度を向上させる。
実施の形態２における入力容量測定回路１０２は、特許文献１に記載されたバイパスコンデンサの影響を全く受けない。そのため、従来よりも入力容量の測定精度が向上する。
＜実施の形態３＞
実施の形態３において、実施の形態１または２と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図１１は、実施の形態３における入力容量測定システムの構成を示す回路図である。入力容量測定システムは、入力容量測定回路１０３およびＬＣＲメータ２０を備える。
入力容量測定回路１０３は、第１リアクトルＬ１から第３リアクトルＬ３、第１変成器Ｔｒ１および第１コンデンサＣ１から第７コンデンサＣ７を備える。実施の形態２の入力容量測定回路１０２と比較して、実施の形態３における入力容量測定回路１０３は第７コンデンサＣ７を備えており、入力容量測定回路１０３とＬＣＲメータ２０との接続構成が実施の形態２の接続構成とは異なる。その他の回路構成は、実施の形態２における回路構成と同じである。
信号発生器２１の信号印加端子Ｈｃは、第４コンデンサＣ４を経由して、ＩＧＢＴ３０のコレクタ電極に接続されている。
ベクトル電圧計２２のハイ側電位測定端子Ｈｐは、第５コンデンサＣ５を経由して、ＩＧＢＴ３０のゲート電極に接続されている。ベクトル電圧計２２のロー側電位測定端子Ｌｐは、第６コンデンサＣ６を経由して、ＩＧＢＴ３０のエミッタ電極に接続されている。すなわち、ベクトル電圧計２２は、ＩＧＢＴ３０のゲート電極とエミッタ電極とに接続されている。
Ｉ－Ｖ変換回路２３の電流測定端子Ｌｃは、第７コンデンサＣ７を経由して、ＩＧＢＴ３０のゲート電極に接続されている。
信号ＧＮＤ２４のガード端子Ｇは、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端および第３コンデンサＣ３の他端に接続されている。電流測定端子Ｌｃは、例えば、第１コンデンサＣ１の他端、第２コンデンサＣ２の他端および第３コンデンサＣ３の他端の３点が互いに接続された接続点に接続される。
次に入力容量測定システムの直流電源に対する動作を説明する。ＩＧＢＴ３０のゲート－エミッタ間は、第２リアクトルＬ２によってショートされているため、ＩＧＢＴ３０はオフ状態である。端子Ｐ１とパワーＧＮＤ１１との間に印加される直流の電源電圧ＶＣＣは、第１リアクトルＬ１および第３リアクトルＬ３を介して、ＩＧＢＴ３０のコレクタ電極とエミッタ電極との間に印加される。コレクタ電極は、第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極にも接続されているが、第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極に第１コンデンサＣ１が接続されているため、電源電圧ＶＣＣは遮断される。言い換えると、第１変成器Ｔｒ１の１次配線Ａ１１の両端つまりドット側電極と反対側電極との間には電圧は印加されない。
次に実施の形態３における入力容量測定方法として、入力容量測定システムの高周波信号に対する動作を説明する。実施の形態１または２と同様に、高周波信号に対する動作の説明を簡略化するため、第１リアクトルＬ１から第３リアクトルＬ３がオープン状態、第４コンデンサＣ４から第７コンデンサＣ７がショート状態であるとみなして、入力容量測定システムの動作を説明する。
図１２は、入力容量測定システムの高周波信号に対する動作に関係する回路図である。図１２においては、第１リアクトルＬ１から第３リアクトルＬ３、第４コンデンサＣ４から第７コンデンサＣ７、端子Ｐ１およびパワーＧＮＤ１１の図示が省略されている。また、図１２においては、ＬＣＲメータ２０の信号発生器２１、ベクトル電圧計２２、Ｉ－Ｖ変換回路２３および信号ＧＮＤ２４の位置は、動作の説明に適した位置に移動させている。
実施の形態１と同様に、ＩＧＢＴ３０のコレクタ電極はエミッタ電極と同電位である。そのため、図１２に示される回路図はさらに簡略化される。
図１３は、図１２に示される回路図をさらに簡略化した回路図である。コレクタ電極とエミッタ電極とは互いに同電位であるため、ショートされている。図１３に示されるインピーダンスＺは、コレクタ電極と信号ＧＮＤ２４との間、および、エミッタ電極と信号ＧＮＤ２４との間のインピーダンスに対応する。言い換えると、インピーダンスＺは、第１変成器Ｔｒ１、第１コンデンサＣ１、第２コンデンサＣ２および第３コンデンサＣ３のインピーダンスを含む。
コレクタ電極は、エミッタ電極と同電位であることから、寄生容量ＧＣＥには電流が流れない。そのため、入力容量測定状態におけるＩＧＢＴ３０は、寄生容量ＣＧＥと寄生容量ＣＧＣとが互いに並列接続された回路と等価である。
信号発生器２１の信号印加端子Ｈｃから出力された高周波信号により、信号電流の一部が寄生容量ＣＧＥと寄生容量ＣＧＣとで形成される並列回路に流れ込む。その他の信号電流は、インピーダンスＺに流れ込む。並列回路から出力された信号電流は、電流測定端子Ｌｃに流れ込む。Ｉ－Ｖ変換回路２３は、信号電流の電流値およびその位相を測定する。
ベクトル電圧計２２は、信号電流の一部が寄生容量ＣＧＣおよび寄生容量ＣＧＥの並列回路に流れた際の、並列回路の両端の電圧およびその位相を測定する。
ＬＣＲメータ２０は、信号電流および電圧の絶対値と位相差とに基づいて、入力容量Ｃｉｓｓ（＝ＣＧＣ＋ＣＧＥ）を測定する。
第１コンデンサＣ１と第２コンデンサＣ２とは、電源電圧ＶＣＣよりも耐圧が高ければよい。第１コンデンサＣ１および第２コンデンサＣ２の静電容量が同じである限り、その静電容量は小さくてもよい。第１コンデンサＣ１および第２コンデンサＣ２の寸法をいくらでも小さくすることが可能である。入力容量測定回路１０３は、第１コンデンサＣ１および第２コンデンサＣ２の寸法の増加を抑制しながら、入力容量の測定精度を向上させる。
実施の形態３における入力容量測定回路１０３は、特許文献１に記載されたバイパスコンデンサの影響を全く受けない。そのため、従来よりも入力容量の測定精度が向上する。
＜実施の形態４＞
実施の形態４において、実施の形態１から３のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図１４は、実施の形態４における入力容量測定システムの構成を示す回路図である。入力容量測定システムは、入力容量測定回路１０４およびＬＣＲメータ２０を備える。
入力容量測定回路１０４は、第１リアクトルＬ１から第３リアクトルＬ３、第１変成器Ｔｒ１、第２変成器Ｔｒ２、第１コンデンサＣ１、第２コンデンサＣ２および第３コンデンサＣ１３から第６コンデンサＣ１６を備える。各コンデンサは、例えばブロックコンデンサであるが、それに限定されるものではない。
第１リアクトルＬ１は、端子Ｐ１とＩＧＢＴ３０のコレクタ電極とを接続している。端子Ｐ１は、直流の高電圧である電源電圧ＶＣＣを印加するための端子である。第１リアクトルＬ１は、高周波信号を遮断する。
第２リアクトルＬ２は、ＩＧＢＴ３０のゲート電極とエミッタ電極とを接続している。第２リアクトルＬ２は、高周波信号を遮断する。
第３リアクトルＬ３は、ＩＧＢＴ３０のエミッタ電極とパワーＧＮＤ１１とを接続している。第３リアクトルＬ３は、高周波信号を遮断する。
第１変成器Ｔｒ１は、１次配線Ａ１１と２次配線Ａ１２とを含む。第２変成器Ｔｒ２は、１次配線Ａ２１と２次配線Ａ２２とを含む。１次配線Ａ１１，Ａ２１の各々は１次コイルを含み、２次配線Ａ１２，Ａ２２の各々は２次コイルを含む。
第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極は、第２変成器Ｔｒ２の１次配線Ａ２１のドット側電極に接続されている。つまり、第１変成器Ｔｒ１の１次配線Ａ１１の一端は、第２変成器Ｔｒ２の１次配線Ａ２１の一端に接続されている。
第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極は、第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極に接続されている。つまり、第１変成器Ｔｒ１の１次配線Ａ１１の他端は、第２変成器Ｔｒ２の１次配線Ａ２１の他端に接続されている。
第１変成器Ｔｒ１の２次配線Ａ１２のドット側電極つまり２次配線Ａ１２の一端は、ＩＧＢＴ３０のコレクタ電極に接続されている。
第１変成器Ｔｒ１の２次配線Ａ１２の反対側電極つまり２次配線Ａ１２の他端は、第１コンデンサＣ１の一端に接続されている。
第１コンデンサＣ１の他端は、第１変成器Ｔｒ１の２次配線Ａ１２の反対側電極つまり２次配線Ａ１２の他端に接続されている。
第２変成器Ｔｒ２の２次配線Ａ２２のドット側電極つまり２次配線Ａ２２の一端は、ＩＧＢＴ３０のエミッタ電極に接続されている。
第２変成器Ｔｒ２の２次配線Ａ２２の反対側電極つまり２次配線Ａ２２の他端は、第２コンデンサＣ２の一端に接続されている。
第２コンデンサＣ２の他端は、第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極つまり１次配線Ａ２１の他端に接続されている。
第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極と、第１コンデンサＣ１の他端と、第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極と、第２コンデンサＣ２の他端とは、互いに電気的に接続されており、同電位である。
第１変成器Ｔｒ１の１次コイルの巻数は、第２変成器Ｔｒ２の１次コイルの巻数と同一である。第１変成器Ｔｒ１の１次コイルの巻数は、第１変成器Ｔｒ１の２次コイルの巻数と同一である。第２変成器Ｔｒ２の１次コイルの巻数は、第２変成器Ｔｒ２の２次コイルの巻数と同一である。
第１コンデンサＣ１および第２コンデンサＣ２の耐圧は、端子Ｐ１とパワーＧＮＤ１１との間に印加される電源電圧ＶＣＣよりも十分に高い。第１コンデンサＣ１の静電容量は、第２コンデンサＣ２の静電容量と同じである。
信号発生器２１の信号印加端子Ｈｃは、第３コンデンサＣ１３を経由して、第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極および第２変成器Ｔｒ２の１次配線Ａ２１のドット側電極に接続されている。つまり、信号印加端子Ｈｃは、第１変成器Ｔｒ１の１次配線Ａ１１の一端および第２変成器Ｔｒ２の１次配線Ａ２１の一端に接続されている。
ベクトル電圧計２２のハイ側電位測定端子Ｈｐは、第４コンデンサＣ１４を経由して、ＩＧＢＴ３０のコレクタ電極に接続されている。ベクトル電圧計２２のロー側電位測定端子Ｌｐは、第５コンデンサＣ１５を経由して、ＩＧＢＴ３０のゲート電極に接続されている。すなわち、ベクトル電圧計２２は、ＩＧＢＴ３０のコレクタ電極とゲート電極とに接続されている。
Ｉ－Ｖ変換回路２３の電流測定端子Ｌｃは、第６コンデンサＣ１６を経由して、ＩＧＢＴ３０のゲート電極に接続されている。
信号ＧＮＤ２４のガード端子Ｇは、第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極、第１コンデンサＣ１の他端、第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極および第２コンデンサＣ２の他端に接続されている。
図１４は入力容量測定状態の接続構成を示しているため、入力容量測定回路１０４はＩＧＢＴ３０に接続されているが、入力容量測定状態以外の状態においては、入力容量測定回路１０４はＩＧＢＴ３０に接続されていなくてもよい。入力容量測定回路１０４はＩＧＢＴ３０に接続可能な端子（図示せず）を備えていればよい。例えば、第１変成器Ｔｒ１の２次配線Ａ１２のドット側電極とコレクタ電極とを接続するための端子が設けられていればよい。第２変成器Ｔｒ２の２次配線Ａ２２のドット側電極とエミッタ電極とを接続するための端子が設けられていればよい。入力容量測定回路１０４とＬＣＲメータ２０との接続に関しても同様であり、入力容量測定状態以外の状態においては、入力容量測定回路１０４は、ＬＣＲメータ２０に接続するための端子（図示せず）を備えていればよい。
次に入力容量測定システムの直流電源に対する動作を説明する。ＩＧＢＴ３０のゲート－エミッタ間は、第２リアクトルＬ２によってショートされているため、ＩＧＢＴ３０はオフ状態である。端子Ｐ１とパワーＧＮＤ１１との間に印加される直流の電源電圧ＶＣＣは、第１リアクトルＬ１および第３リアクトルＬ３を介して、ＩＧＢＴ３０のコレクタ電極とエミッタ電極との間に印加される。コレクタ電極は、第１変成器Ｔｒ１の２次配線Ａ１２のドット側電極にも接続されているが、第１変成器Ｔｒ１の２次配線Ａ１２の反対側電極に第１コンデンサＣ１が接続されているため、電源電圧ＶＣＣは遮断される。言い換えると、第１変成器Ｔｒ１の２次配線Ａ１２の両端つまりドット側電極と反対側電極との間には電圧は印加されない。
次に実施の形態４における入力容量測定方法として、入力容量測定システムの高周波信号に対する動作を説明する。実施の形態１と同様に、高周波信号に対する動作の説明を簡略化するため、第１リアクトルＬ１から第３リアクトルＬ３がオープン状態、第３コンデンサＣ１３から第６コンデンサＣ１６がショート状態であるとみなして、入力容量測定システムの動作を説明する。
図１５は、入力容量測定システムの高周波信号に対する動作に関係する回路図である。図１５においては、第１リアクトルＬ１から第３リアクトルＬ３、第３コンデンサＣ１３から第６コンデンサＣ１６、端子Ｐ１およびパワーＧＮＤ１１の図示が省略されている。また、図１５においては、ＬＣＲメータ２０の信号発生器２１、ベクトル電圧計２２、Ｉ－Ｖ変換回路２３および信号ＧＮＤ２４の位置は、動作の説明に適した位置に移動させている。
高周波信号が、信号発生器２１の信号印加端子Ｈｃから第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極と第２変成器Ｔｒ２の１次配線Ａ２１のドット側電極とに出力される。
第１変成器Ｔｒ１の１次配線Ａ１１と第２変成器Ｔｒ２の１次配線Ａ２１とは並列接続されている。第１変成器Ｔｒ１の１次配線Ａ１１の反対側電極と第２変成器Ｔｒ２の１次配線Ａ２１の反対側電極との接続点は、信号ＧＮＤ２４に接続されている。そのため、第１変成器Ｔｒ１の１次配線Ａ１１の両端に印加される電圧は、第２変成器Ｔｒ２の１次配線Ａ２１の両端に印加される電圧と同じである。第１変成器Ｔｒ１の１次コイルの巻数は、第２変成器Ｔｒ２の１次コイルの巻数と同じであるため、第１変成器Ｔｒ１の２次配線Ａ１２の両端に生じる信号電圧は、第２変成器Ｔｒ２の２次配線Ａ２２の両端に生じる信号電圧と同じである。第１コンデンサＣ１の静電容量は、第２コンデンサＣ２の静電容量と同じであることから、ＩＧＢＴ３０のコレクタ電極と信号ＧＮＤ２４との間に生じる信号電圧は、ＩＧＢＴ３０のエミッタ電極と信号ＧＮＤ２４間に生じる信号電圧と同じである。そのため、図１５に示される回路図は簡略化される。
図１６は、図１５に示される回路図を簡略化した回路図である。信号発生器２１は、説明の都合上、高周波信号を第１変成器Ｔｒ１に出力する信号発生器２１Ａと第２変成器Ｔｒ２に出力する信号発生器２１Ｂとに分けて図示している。コレクタ電極とエミッタ電極とは互いに同電位であり、寄生容量ＣＣＥには電流が流れない。そのため、図１６に示される回路図はさらに簡略化される。
図１７は、図１６に示される回路図をさらに簡略化した回路図である。コレクタ電極とエミッタ電極とは、ショートされている。さらに、２つの信号発生器２１Ａ，２１Ｂは、再度、１つの信号発生器２１にまとめて記載されている。
信号発生器２１の信号印加端子Ｈｃから出力された高周波信号により、信号電流が寄生容量ＣＧＥと寄生容量ＣＧＣとで形成される並列回路に流れ込む。信号電流は、寄生容量ＣＧＥを流れる電流と寄生容量ＣＧＣを流れる電流とに分かれる。その後、並列回路から出力され合流した信号電流は、電流測定端子Ｌｃに流れ込む。Ｉ－Ｖ変換回路２３は、信号電流の電流値およびその位相を測定する。
ベクトル電圧計２２は、信号電流が寄生容量ＣＧＣおよび寄生容量ＣＧＥの並列回路に流れた際の、並列回路の両端の電圧およびその位相を測定する。
ＬＣＲメータ２０は、信号電流および電圧の絶対値と位相差とに基づいて、入力容量Ｃｉｓｓ（＝ＣＧＣ＋ＣＧＥ）を測定する。
実施の形態４における入力容量測定回路１０４は、実施の形態１から３のいずれかに記載された入力容量測定回路と同様の効果を奏する。
＜実施の形態５＞
実施の形態５において、実施の形態１から３のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図１８は、実施の形態５における入力容量測定システムの構成を示す回路図である。入力容量測定システムは、入力容量測定回路１０５およびＬＣＲメータ２０を備える。
図１９は、実施の形態５における入力容量測定回路１０５の一部が拡大された回路図である。図１９は、第１変成器Ｔｒ１、第１コンデンサＣ１および第２コンデンサＣ２の周辺の回路図を示している。
入力容量測定回路１０５は、実施の形態１に記載の入力容量測定回路１０１の構成に加えて、第１抵抗Ｒ１および第２抵抗Ｒ２をさらに備える。その他の構成は、実施の形態１の構成と同様である。
第１抵抗Ｒ１は、第１変成器Ｔｒ１の１次配線Ａ１１のドット側電極と反対側電極とを接続している。第２抵抗Ｒ２は、第１変成器Ｔｒ１の２次配線Ａ１２のドット側電極と反対側電極とを接続している。第１抵抗Ｒ１の抵抗値は、第２抵抗Ｒ２の抵抗値と同一である。第１抵抗Ｒ１および第２抵抗Ｒ２は、精密低抵抗である。
以下、第１変成器Ｔｒ１の１次配線Ａ１１と２次配線Ａ１２とに流れる電流に関して詳細を説明する。
１次コイルの巻数が２次コイルの巻数と同じである場合、１次配線Ａ１１の両端の電圧は、２次配線Ａ１２の両端の電圧と常に同じである。また、１次配線Ａ１１に流れる電流値は、２次配線Ａ１２に流れる電流値と、通常は同じである。
図２０は、１次配線Ａ１１および２次配線Ａ１２に流れる電流を説明する回路図である。図２０の回路図において、１次配線Ａ１１の電流ＩＡ１１と２次配線Ａ１２の電流ＩＡ１２とは、次の式（３）を満たす。
Figure 2023022558000004
ここで、Ｍは相互インダクタンスを表し、ＬＡ１２は１次配線Ａ１１をオープンにした場合の２次配線Ａ１２の自己インダクタンスを表す。
第１変成器Ｔｒ１の１次配線Ａ１１と２次配線Ａ１２は密結合であることから、次の式（４）を満たす。
Figure 2023022558000005
ここで、ＬＡ１１は２次配線Ａ１２をオープンにした場合の１次配線Ａ１１の自己インダクタンスを表す。１次コイルの巻数が２次コイルの巻数と同じであることから、式（５）および式（６）が満たされる。
Figure 2023022558000006
Figure 2023022558000007
式（３）は、次の式（７）に変形される。
Figure 2023022558000008
１次配線Ａ１１をオープンにした場合に、２次配線Ａ１２のインダクタンスＬＡ１２によって発生するインピーダンスｊωＬＡ１２は、２次配線Ａ１２の両端に接続されているインピーダンスＺ０よりも無視できるほどに大きい。つまり、ｊωＬＡ１２＞＞Ｚ０の関係が成り立つ。そのため、式（７）から、ＩＡ１２＝ＩＡ１１が導出される。
しかし、測定周波数が低くなるほど、インピーダンスｊωＬＡ１２が小さくなる。そのため、ｊωＬＡ１２＞＞Ｚ０の関係が成り立たなくなり、電流ＩＡ１２と電流ＩＡ１１とには、差が生じる。
図２１は、２次配線Ａ１２の両端に精密低抵抗が接続された状態を示す回路図である。精密低抵抗の抵抗値Ｒは、測定周波数が最も低い場合でも、Ｒ＜＜ωＬＡ１２の関係が成り立つ様な値である。
２次配線Ａ１２の両端に精密低抵抗が接続された場合、電流Ｉ１と電流Ｉ２との関係は、次の式（８）を満たす。
Figure 2023022558000009
ここで、インピーダンスＺは、インピーダンスＺ０および精密低抵抗が並列接続された状態の値を表す。すなわち、次の式（９）の関係が成り立つ。
Figure 2023022558000010
Ｒ＞Ｚが常に成り立ち、ωＬＡ１２＞＞Ｒである場合、ωＬＡ１２＞＞Ｚが成り立つ。
したがって、式（８）から、Ｉ２＝Ｉ１が導出される。
測定周波数の低下に伴い、２次配線Ａ１２のインダクタンスＬＡ１２および１次配線Ａ１１のインダクタンスＬＡ１１が小さくなる場合でも、１次配線Ａ１１の両端と２次配線Ａ１２の両端とにそれぞれ接続された第１抵抗Ｒ１と第２抵抗Ｒ２とによって、１次配線Ａ１１および２次配線Ａ１２には同じ値の電流が流れる。そのため、入力容量の測定精度が向上する。
実施の形態５の入力容量測定回路１０５は、測定周波数が低い場合であっても、第１変成器Ｔｒ１の小型化および入力容量の精度向上を可能にする。
図１８に示される第１抵抗Ｒ１および第２抵抗Ｒ２は、実施の形態２および実施の形態３としてそれぞれ示された入力容量測定回路１０２，１０３にも適用可能であり、上記と同様の効果を奏する。
本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
２０ ＬＣＲメータ、２１ 信号発生器、２１Ａ 信号発生器、２１Ｂ 信号発生器、２２ ベクトル電圧計、２３ 電流電圧変換回路（Ｉ－Ｖ変換回路）、１０１～１０５ 入力容量測定回路、Ａ１１ １次配線、Ａ１２ ２次配線、Ａ２１ １次配線、Ａ２２ ２次配線、Ｃ１～Ｃ７ コンデンサ、Ｃ１３～Ｃ１６ コンデンサ、Ｇ ガード端子、１１ パワーＧＮＤ、２４ 信号ＧＮＤ、Ｈｃ 信号印加端子、Ｈｐ ハイ側電位測定端子、Ｌ１～Ｌ３ リアクトル、Ｌｃ 電流測定端子、Ｌｐ ロー側電位測定端子、Ｐ１ 端子、Ｑ１ 領域、Ｑ２ 領域、Ｒ１ 第１抵抗、Ｒ２ 第２抵抗、Ｔｒ１ 第１変成器、Ｔｒ２ 第２変成器。

Claims (19)

  1. 半導体装置の入力容量を測定する入力容量測定回路であって、
    １次配線と２次配線とを含む変成器と、
    第１コンデンサと、
    第２コンデンサと、
    第３コンデンサと、を備え、
    前記変成器の前記１次配線の一端は、前記半導体装置の陽極に接続可能に設けられており、
    前記変成器の前記１次配線の他端は、前記第１コンデンサの一端に接続されており、
    前記変成器の前記２次配線の一端は、前記半導体装置の陰極に接続可能に設けられており、
    前記変成器の前記２次配線の他端は、前記第２コンデンサの一端に接続されており、
    前記第３コンデンサの一端は、前記半導体装置の前記陰極に接続可能に設けられており、
    前記第１コンデンサの他端と前記第２コンデンサの他端と前記第３コンデンサの他端とは、互いに電気的に接続されている、入力容量測定回路。
  2. 前記変成器の前記１次配線に含まれる１次コイルの巻数は、前記変成器の前記２次配線に含まれる２次コイルの巻数と同一である、請求項１に記載の入力容量測定回路。
  3. 前記第１コンデンサの静電容量は、前記第２コンデンサの静電容量と同一である、請求項１または請求項２に記載の入力容量測定回路。
  4. 前記陽極および前記陰極は、前記半導体装置のコレクタ電極およびエミッタ電極にそれぞれ対応する、または、前記半導体装置のドレイン電極およびソース電極にそれぞれ対応する、請求項１から請求項３のうちいずれか一項に記載の入力容量測定回路。
  5. 前記変成器の前記１次配線の前記一端と前記他端とを接続する第１抵抗と、
    前記変成器の前記２次配線の前記一端と前記他端とを接続する第２抵抗と、をさらに備え、
    前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値と同一である、請求項１から請求項４のうちいずれか一項に記載の入力容量測定回路。
  6. １次配線と２次配線とを含む電流信号生成用変成器を、さらに備え、
    前記電流信号生成用変成器の前記１次配線の一端は、前記半導体装置のゲート電極に接続可能に設けられており、
    前記電流信号生成用変成器の前記２次配線の一端は、前記第１コンデンサの前記他端と、前記第２コンデンサの前記他端と、前記第３コンデンサの前記他端とに電気的に接続されている、請求項１から請求項５のうちいずれか一項に記載の入力容量測定回路。
  7. 請求項６に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
    前記半導体装置の前記陽極に、前記変成器の前記１次配線の前記一端を接続し、
    前記半導体装置の前記陰極に、前記変成器の前記２次配線の前記一端と前記第３コンデンサの前記一端とを接続し、
    前記電流信号生成用変成器の前記１次配線の前記一端を、前記半導体装置の前記ゲート電極に接続し、
    前記電流信号生成用変成器の前記２次配線の前記一端を、前記第１コンデンサの前記他端、前記第２コンデンサの前記他端および前記第３コンデンサの前記他端に電気的に接続し、
    ＬＣＲメータの信号発生器に、前記電流信号生成用変成器の前記１次配線の他端を接続し、
    前記ＬＣＲメータの電圧計に、前記半導体装置の前記ゲート電極と前記陰極とを接続し、
    前記ＬＣＲメータの電流電圧変換回路に、前記電流信号生成用変成器の前記２次配線の他端を接続し、
    前記ＬＣＲメータのグラウンドに、前記第１コンデンサの前記他端と、前記第２コンデンサの前記他端と、前記第３コンデンサの前記他端とを接続し、
    前記ＬＣＲメータの前記信号発生器から前記半導体装置の前記ゲート電極に高周波信号を印加し、
    前記ゲート電極から前記半導体装置の前記陽極と前記陰極とを介して前記入力容量測定回路に流れる電流として、前記グラウンドから前記電流信号生成用変成器を介して前記電流電圧変換回路に流れ込む電流を測定し、
    前記半導体装置の前記ゲート電極と前記陰極との間の電圧を前記電圧計によって測定し、
    前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。
  8. 前記信号発生器の信号印加端子は、第４コンデンサを介して、前記電流信号生成用変成器の前記１次配線の前記他端に接続されており、
    前記電圧計の第１電位測定端子は、第５コンデンサを介して、前記半導体装置の前記ゲート電極に接続されており、
    前記電圧計の第２電位測定端子は、第６コンデンサを介して、前記半導体装置の前記陰極に接続されており、
    前記電流電圧変換回路の電流測定端子は、第７コンデンサを介して、前記電流信号生成用変成器の前記２次配線の前記他端に接続されている、請求項７に記載の半導体装置の製造方法。
  9. 請求項１から請求項５のうちいずれか一項に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
    前記半導体装置の前記陽極に、前記変成器の前記１次配線の前記一端を接続し、
    前記半導体装置の前記陰極に、前記変成器の前記２次配線の前記一端と前記第３コンデンサの前記一端とを接続し、
    ＬＣＲメータの信号発生器に、前記半導体装置のゲート電極を接続し、
    前記ＬＣＲメータの電圧計に、前記半導体装置の前記ゲート電極と前記陰極とを接続し、
    前記ＬＣＲメータの電流電圧変換回路に、前記第１コンデンサの前記他端と、前記第２コンデンサの前記他端と、前記第３コンデンサの前記他端とを接続し、
    前記ＬＣＲメータの前記信号発生器から前記半導体装置の前記ゲート電極に高周波信号を印加し、
    前記ゲート電極から前記半導体装置の前記陽極と前記陰極と前記入力容量測定回路とを介して、前記電流電圧変換回路に流れ込む電流を測定し、
    前記半導体装置の前記ゲート電極と前記陰極との間の電圧を前記電圧計によって測定し、
    前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。
  10. 前記信号発生器の信号印加端子は、第４コンデンサを介して、前記ゲート電極に接続されており、
    前記電圧計の第１電位測定端子は、第５コンデンサを介して、前記ゲート電極に接続されており、
    前記電圧計の第２電位測定端子は、第６コンデンサを介して、前記陰極に接続されている、請求項９に記載の半導体装置の製造方法。
  11. 請求項１から請求項５のうちいずれか一項に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
    前記半導体装置の前記陽極に、前記変成器の前記１次配線の前記一端を接続し、
    前記半導体装置の前記陰極に、前記変成器の前記２次配線の前記一端と前記第３コンデンサの前記一端とを接続し、
    ＬＣＲメータの信号発生器に、前記半導体装置の前記陽極を接続し、
    前記ＬＣＲメータの電圧計に、前記半導体装置のゲート電極と前記陰極とを接続し、
    前記ＬＣＲメータの電流電圧変換回路に、前記半導体装置の前記ゲート電極を接続し、
    前記ＬＣＲメータのグラウンドに、前記第１コンデンサの前記他端と、前記第２コンデンサの前記他端と、前記第３コンデンサの前記他端とを接続し、
    前記ＬＣＲメータの前記信号発生器から前記陽極に高周波信号を印加し、
    前記陽極から前記半導体装置の前記陰極と前記ゲート電極とを介して、前記電流電圧変換回路に流れ込む電流を測定し、
    前記半導体装置の前記ゲート電極と前記陰極との間の電圧を前記電圧計によって測定し、
    前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。
  12. 前記信号発生器の信号印加端子は、第４コンデンサを介して、前記陽極に接続されており、
    前記電圧計の第１電位測定端子は、第５コンデンサを介して、前記ゲート電極に接続されており、
    前記電圧計の第２電位測定端子は、第６コンデンサを介して、前記陰極に接続されている、請求項１１に記載の半導体装置の製造方法。
  13. 半導体装置の入力容量を測定する入力容量測定回路であって、
    １次配線と２次配線とを含む第１変成器と、
    １次配線と２次配線とを含む第２変成器と、
    第１コンデンサと、
    第２コンデンサと、を備え、
    前記第１変成器の前記１次配線の一端は、前記第２変成器の１次配線の一端に接続されており、
    前記第１変成器の前記２次配線の一端は、前記半導体装置の陽極に接続可能に設けられており、
    前記第１変成器の前記２次配線の他端は、前記第１コンデンサの一端に接続されており、
    前記第２変成器の前記２次配線の一端は、前記半導体装置の陰極に接続可能に設けられており、
    前記第２変成器の前記２次配線の他端は、前記第２コンデンサの一端に接続されており、
    前記第１変成器の前記１次配線の他端と、前記第１コンデンサの他端と、前記第２変成器の前記１次配線の他端と、前記第２コンデンサの他端とは、互いに電気的に接続されている、入力容量測定回路。
  14. 前記第１変成器の前記１次配線に含まれる１次コイルの巻数は、前記第２変成器の前記１次配線に含まれる１次コイルの巻数と同一である、請求項１３に記載の入力容量測定回路。
  15. 前記第１変成器の前記１次コイルの前記巻数は、前記第１変成器の前記２次配線に含まれる２次コイルの巻数と同一であり、
    前記第２変成器の前記１次コイルの前記巻数は、前記第２変成器の前記２次配線に含まれる２次コイルの巻数と同一である、請求項１４に記載の入力容量測定回路。
  16. 前記第１コンデンサの静電容量は、前記第２コンデンサの静電容量と同一である、請求項１３から請求項１５のうちいずれか一項に記載の入力容量測定回路。
  17. 前記陽極および前記陰極は、前記半導体装置のコレクタ電極およびエミッタ電極にそれぞれ対応する、または、前記半導体装置のドレイン電極およびソース電極にそれぞれ対応する、請求項１３から請求項１６のうちいずれか一項に記載の入力容量測定回路。
  18. 請求項１３から請求項１７のうちいずれか一項に記載の入力容量測定回路によって前記半導体装置の前記入力容量を測定する半導体装置の製造方法であって、
    前記半導体装置の前記陽極に、前記第１変成器の前記２次配線の前記一端を接続し、
    前記半導体装置の前記陰極に、前記第２変成器の前記２次配線の前記一端を接続し、
    ＬＣＲメータの信号発生器に、前記第１変成器の前記１次配線の前記一端と前記第２変成器の前記１次配線の前記一端とを接続し、
    前記ＬＣＲメータの電圧計に、前記半導体装置のゲート電極と前記陽極とを接続し、
    前記ＬＣＲメータの電流電圧変換回路に、前記半導体装置の前記ゲート電極を接続し、
    前記ＬＣＲメータのグラウンドに、前記第１変成器の前記１次配線の前記他端と、前記第１コンデンサの前記他端と、前記第２変成器の前記１次配線の前記他端と、前記第２コンデンサの前記他端とを接続し、
    前記ＬＣＲメータの前記信号発生器から前記第１変成器の前記１次配線の前記一端と前記第２変成器の前記１次配線の前記一端とに高周波信号を印加し、
    前記半導体装置の前記陽極および前記陰極から前記ゲート電極を介して前記電流電圧変換回路に流れ込む電流を測定し、
    前記半導体装置の前記ゲート電極と前記陽極との間の電圧を前記電圧計によって測定し、
    前記電流と前記電圧とに基づいて、前記半導体装置の前記入力容量を測定する、半導体装置の製造方法。
  19. 前記信号発生器の信号印加端子は、第３コンデンサを介して、前記第１変成器の前記１次配線の前記一端と前記第２変成器の前記１次配線の前記一端とに接続されており、
    前記電圧計の第１電位測定端子は、第４コンデンサを介して、前記半導体装置の前記陽極に接続されており、
    前記電圧計の第２電位測定端子は、第５コンデンサを介して、前記半導体装置の前記ゲート電極に接続されており、
    前記電流電圧変換回路の電流測定端子は、第６コンデンサを介して、前記半導体装置の前記ゲート電極に接続されており、
    前記グラウンドに接続された前記ＬＣＲメータのガード端子は、前記第１変成器の前記１次配線の前記他端と、前記第１コンデンサの前記他端と、前記第２変成器の前記１次配線の前記他端と、前記第２コンデンサの前記他端とに接続されている、請求項１８に記載の半導体装置の製造方法。
JP2021127493A 2021-08-03 2021-08-03 入力容量測定回路および半導体装置の製造方法 Active JP7479335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021127493A JP7479335B2 (ja) 2021-08-03 2021-08-03 入力容量測定回路および半導体装置の製造方法
US17/751,295 US11774476B2 (en) 2021-08-03 2022-05-23 Input capacitance measurement circuit and method of manufacturing semiconductor device
DE102022118205.3A DE102022118205A1 (de) 2021-08-03 2022-07-21 Eingangskapazitätsmessschaltung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN202210908518.XA CN115704836A (zh) 2021-08-03 2022-07-29 输入电容测定电路及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021127493A JP7479335B2 (ja) 2021-08-03 2021-08-03 入力容量測定回路および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023022558A true JP2023022558A (ja) 2023-02-15
JP7479335B2 JP7479335B2 (ja) 2024-05-08

Family

ID=84975165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021127493A Active JP7479335B2 (ja) 2021-08-03 2021-08-03 入力容量測定回路および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11774476B2 (ja)
JP (1) JP7479335B2 (ja)
CN (1) CN115704836A (ja)
DE (1) DE102022118205A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5907199B2 (ja) * 2014-03-12 2016-04-26 トヨタ自動車株式会社 半導体装置及び半導体装置の制御方法
JP6431687B2 (ja) 2014-04-24 2018-11-28 キーサイト テクノロジーズ， インク． ３端子デバイスの端子間容量測定方法及びその装置
JP6422424B2 (ja) 2015-11-11 2018-11-14 三菱電機株式会社 半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システム、および半導体デバイスの寄生容量の測定方法
CN110673010B (zh) 2019-10-29 2022-01-21 全球能源互联网研究院有限公司 一种测算功率半导体器件的栅极内阻的方法及装置

Also Published As

Publication number Publication date
US20230043250A1 (en) 2023-02-09
US11774476B2 (en) 2023-10-03
CN115704836A (zh) 2023-02-17
JP7479335B2 (ja) 2024-05-08
DE102022118205A1 (de) 2023-02-09

Similar Documents

Publication Publication Date Title
Engelmann et al. Experimental and simulative investigations on stray capacitances and stray inductances of power modules
JP6672908B2 (ja) 半導体装置及び半導体装置の製造方法
CN104167374B (zh) 半导体芯片的试验装置以及试验方法
US11513165B2 (en) Power semiconductor module and leakage current test method for the same
Zhang et al. Parasitic inductance modeling and reduction for a wire bonded half bridge SiC MOSFET multichip power module
Fu et al. Parasitic modeling for accurate inductive switching simulation of converters using SiC devices
CN103460367B (zh) 功率开关的晶片测试方法
Liu et al. Extracting parasitic inductances of IGBT power modules with two-port S-parameter measurement
US20130015889A1 (en) Threshold voltage based power transistor operation
JP7479335B2 (ja) 入力容量測定回路および半導体装置の製造方法
Li Packaging design of IGBT power module using novel switching cells
Wang et al. Parasitic Inductances Extraction for SiC Power Modules Using An Enhanced Two-Port S-Parameter Approach
Kuczmik et al. Double pulse vs. indirect measurement: Characterizing switching losses of integrated power modules with wide bandgap semiconductors
Yang et al. Analysis and Design of a Low-Cost Well-Performance and Easy-to-Design Current Sensing Circuit Suitable for SiC mosfet s
CN109752638A (zh) 一种连续测量igbt芯片输出曲线的装置及方法
Watt et al. Current Sharing Behavior and Characterization of a 1200 V, 6.5 mΩ SiC Half-Bridge Power Module with Flexible PCB Gate Loop Connection
Philipps et al. Low inductive characterization of fast-switching SiC MOSFETs and active gate driver units
Dalessandro et al. Online and offline isolated current monitoring of parallel switched high-voltage multi-chip IGBT modules
CN111693755A (zh) 一种用于高压SiC MOSFET的电压检测电路
Palmer et al. Noninvasive measurement of chip currents in IGBT modules
Zhao et al. Extraction of loop inductances of SiC half-bridge power module using an improved two-port network method
Meißer et al. Impedance characterization of high frequency power electronic circuits
Tiwari et al. Parasitic capacitances and inductances hindering utilization of the fast switching potential of SiC power modules. Simulation model verified by experiment
Jaksic et al. Novel SiC power module for traction power inverters with low parasitic inductances
Huang et al. Design and analysis of power semiconductor test circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230825

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150