JP6403524B2 - 電源装置および制御方法 - Google Patents

電源装置および制御方法 Download PDF

Info

Publication number
JP6403524B2
JP6403524B2 JP2014199173A JP2014199173A JP6403524B2 JP 6403524 B2 JP6403524 B2 JP 6403524B2 JP 2014199173 A JP2014199173 A JP 2014199173A JP 2014199173 A JP2014199173 A JP 2014199173A JP 6403524 B2 JP6403524 B2 JP 6403524B2
Authority
JP
Japan
Prior art keywords
voltage level
time
switch
switching
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014199173A
Other languages
English (en)
Other versions
JP2016073069A (ja
Inventor
理 湖山
理 湖山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014199173A priority Critical patent/JP6403524B2/ja
Publication of JP2016073069A publication Critical patent/JP2016073069A/ja
Application granted granted Critical
Publication of JP6403524B2 publication Critical patent/JP6403524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子機器の駆動電力を生成する電源装置およびその制御方法に関する。
近年、デジタルカメラやスマートフォンなどの電子機器に搭載される大規模集積回路(以下、LSIとする)は、LSI設計・製造技術の進歩により、回路の集積化が進み、高度な機能が1チップで実現できるようになっている。
また近年は、電源システムの効率化も図られている。電源システムの効率化を図る手法としては、複数のスイッチング用MOSFETを並列に接続し多段制御する事で、MOSFETの導通損失を低減するような技術が知られている。
その他、特許文献1には、第一、第二のスイッチ素子の駆動回路に、電荷注入放出手段とインピーダンス切替手段を備える構成が開示されている。この特許文献1に開示された駆動回路は、スイッチ素子の駆動電圧の立ち上がりを制限することで、リンギングノイズを低減している。
特開2013−13051号公報
ところで、最近の大規模集積回路は、製造プロセスの微細化に伴う低電圧化が進む一方で、高機能化に伴う負荷電流の増大が進んでいる。このため、電源システムに対しては、更なる高効率化が要求され、低ノイズ化への要求が非常に厳しくなっている。
また、電源システムは、スイッチング用MOSFETの他にも様々な回路素子を備えており、その一つに整流ダイオードがある。整流ダイオードとしては、PN接合型ダイオードが用いられることが多く、このダイオードはスイッチング用MOSFETの寄生素子となる。このような電源システムにおいて、高機能化に伴い負荷電流が増大すると、スイッチング用MOSFETの寄生ダイオードに流れる逆方向電流(以下リカバリー電流とする)が増加することになる。よって、PN接合ダイオードのリカバリー特性により、逆方向回復時間(リカバリータイム)終了時に解放される、配線の寄生インダクタンスに蓄積されたエネルギーが増加する。その結果、MOSFETを含む配線ループの寄生容量と、寄生インダクタンスとのLC共振により、スイッチノードでの高周波のリンギングノイズが増加する。この傾向は、負荷電流が大きくなるほど顕著になる。
また、複数のMOSFETが並列接続された構成の電源システムは、それら並列接続されたMOSFETを含む配線ループの寄生インダクタンスが大きくなる。これにより、逆方向回復時間終了時に解放される、配線の寄生インダクタンスに蓄積されたエネルギーも増加するため、上記同様にリンギングノイズが増加する。スイッチング制御時に発生するリンギングノイズは、EMIを発生させるため、電子機器の筺体から空間を伝搬するノイズ放射が懸念される。このノイズ放射の低減には、対策部品の追加が必要になり、このため基板設計、筺体設計に影響が及ぶ事になる。
一方、特許文献1に記載の駆動回路は、スイッチ素子の駆動電圧の立ち上がりを制限することで、リンギングノイズによるスイッチ素子の誤動作防止を目的とした構成になっている。ここで、スイッチ素子の駆動電圧の立ち上がりを制限する事は、スイッチング動作時のリンギングノイズが低減できるというメリットだけではなく、スイッチング動作時の遷移損失を増加させるというデメリットもある。また、寄生ダイオードの逆方向回復時間終了後も、駆動電圧の立ち上がりが制限を受けたままだと、スイッチング動作時の遷移損失を増加させるデメリットのみが残ることになる。また、スイッチ素子がターンオフ時に発生するリンギングノイズは、負荷によっても増加する。このため、負荷が小さい場合や、負荷変動が大きい場合においては、リンギングノイズの低減効果が殆ど得られないまま、スイッチング動作時の遷移損失だけが増加する事になる。また、電子機器からのノイズ放射よりも省電力化を優先させたい場合、スイッチ素子の駆動電圧の立ち上がりを制限することによるスイッチング動作時の遷移損失の増加により、省電力化が図れない。
そこで、本発明は、省電力化を実現しつつスイッチ素子のリンギングノイズを低減できるようにすることを目的とする。
本発明に係る電源装置は、電池からの入力電圧を所定電圧に変圧するためにスイッチング動作を行う第1のスイッチ素子と、前記第1のスイッチ素子の出力を整流して電子機器の駆動電力を生成するためにスイッチング動作を行う第2のスイッチ素子と、スイッチング制御電圧を前記第1のスイッチ素子および前記第2のスイッチ素子に供給することで、前記第1のスイッチ素子および前記第2のスイッチ素子で行われるスイッチング動作を制御する制御手段と、所定時間に対応する設定値を有する記憶手段とを有し、前記制御手段は、前記第1のスイッチ素子および前記第2のスイッチ素子に供給されるスイッチング制御電圧のうちの少なくとも一つのスイッチング制御電圧の電圧レベルがハイ電圧レベルとロー電圧レベルとの間で変化する時間を、前記記憶手段が有する設定値に従って可変制御する
本発明に係る制御方法は、電池からの入力電圧を所定電圧に変圧するためにスイッチング動作を行う第1のスイッチ素子と、前記第1のスイッチ素子の出力を整流して電子機器の駆動電力を生成するためにスイッチング動作を行う第2のスイッチ素子と、スイッチング制御電圧を前記第1のスイッチ素子および前記第2のスイッチ素子に供給することで、前記第1のスイッチ素子および前記第2のスイッチ素子で行われるスイッチング動作を制御する制御手段と、所定時間に対応する設定値を有する記憶手段とを有する電源装置の制御方法であって、前記第1のスイッチ素子および前記第2のスイッチ素子に供給されるスイッチング制御電圧のうちの少なくとも一つのスイッチング制御電圧の電圧レベルがハイ電圧レベルとロー電圧レベルとの間で変化する時間を、前記記憶手段が有する設定値に従って可変制御する。
本発明によれば、省電力化を実現しつつスイッチ素子によるリンギングノイズを低減できる。
本発明の実施形態における電源装置の構成の一例を示すブロック図である。 第1の実施形態の電源装置の基本的な制御タイミングチャートである。 第1の実施形態でRCフィルター構成時の制御タイミングチャートである。 第1の実施形態で段階的制御を行う際の制御タイミングチャートである。 第1の実施形態における設定テーブルを示す図である。 第2の実施形態でRCフィルター構成時の制御タイミングチャートである。 第2の実施形態で段階的制御を説明する制御タイミングチャートである。 第2の実施形態における設定テーブルを示す図である。 第3の実施形態における設定テーブルを示す図である。
<第1の実施形態>
図1には、本発明の第1の実施形態における電源装置10の一例としてのブロック図を示す。また、図2から図4には、第1の実施形態の電源装置10に適用できる制御タイミングチャートを示す。図5には、第1の実施形態の駆動制御部112が使用する設定テーブルを示す。以下に本実施形態の電源装置10の構成およびその動作について、図1から図5を用いて説明する。
電源装置10は、例えばDCDCコンバータとして動作する。電池100は、電源装置10の入力電源であり、電源装置10に接続される電子機器(図示は省略)の駆動電力を発生するメイン電池(電力源)である。スイッチ102は、例えばP型MOSFETからなる第1のスイッチ素子であり、矩形のゲート駆動電圧(スイッチング制御電圧)によりオン状態とオフ状態にスイッチング動作する。即ち、スイッチ102は、ゲート駆動電圧がハイ電圧レベルからロー電圧レベルへ立ち下がる際に、その電圧レベルが閾値電圧より低くなった時点でオン状態へ遷移する。一方、スイッチ102は、ゲート駆動電圧がロー電圧レベルからハイ電圧レベルへ立ち上がる際に、その電圧レベルが閾値電圧より高くなった時点でオフ状態へ遷移する。スイッチ102は、電池100から入力される電圧Vinを所定電圧へ変圧(この例では降圧)することで、電源装置10に接続される電子機器に必要な電圧Voを生成する。つまり、スイッチ102は、電圧Vinを降圧して所定電圧である電圧Voを生成するためにオン状態とオフ状態にスイッチング動作する。スイッチ104は、例えばN型MOSFETからなる第2のスイッチ素子であり、ゲート駆動電圧(スイッチング制御電圧)によりオン状態とオフ状態にスイッチング動作する。即ち、スイッチ104は、ゲート駆動電圧がロー電圧レベルからハイ電圧レベルへ立ち上がる際に、その電圧レベルが閾値電圧より高くなった時点でオン状態へ遷移する。一方、スイッチ104は、ゲート駆動電圧がハイ電圧レベルからロー電圧レベルへ立ち下がる際に、その電圧レベルが閾値電圧より低くなった時点でオフ状態に遷移する。このスイッチ104は、スイッチ102で降圧した電圧を整流するために、オン状態とオフ状態にスイッチング動作する。ダイオード106は、MOSFETであるスイッチ104の寄生素子となっており、PN接合型の整流ダイオードとして機能する。コイル108は、スイッチ102がオン状態、スイッチ104がオフ状態の時に、電池100からの励磁エネルギーを蓄積し、スイッチ102で降圧した電圧を整流するためのパワーインダクタである。コンデンサー110は、コイル108による電圧と電流の脈流を平滑するための平滑コンデンサーである。駆動制御部112は、ゲート駆動電圧を生成して、スイッチ102とスイッチ104のオンオフスイッチ動作を制御して、降圧、整流動作を行わせるためのドライバーICである。本実施形態の場合、駆動制御部112は、電圧Voからのフィードバック制御により、スイッチ102とスイッチ104が同時通電しないよう、交互にオンオフ動作を繰り返すようにスイッチング制御する。また、駆動制御部112は、電子機器からの指示に応じて、電源装置10の各部を制御することもできる。記憶部114は、駆動制御部112からの指示に応じて所定の閾値や設定値等を格納し、また、その格納している値を駆動制御部112からの指示に応じて読み出すレジスターである。通信部116は、駆動制御部112と電子機器との間で通信するための通信用I/Fである。電流検出部118は、スイッチ104に流れる電流(電流値)を検出するための計装アンプ等で、スイッチ104のオン抵抗値とスイッチ104に流れる電流の積算値とから得られる電圧値Vswを、増幅して出力する。この電流検出部118の出力は、駆動制御部112の図示しないA/D(アナログ/デジタル)コンバータ等に入力される。なお、駆動制御部112は、記憶部114と通信部116の両者、若しくは何れかを、その内部に含んだ構成であってもよい。
次に、図2を用いて本実施形態の電源装置10のスイッチング動作およびスイッチング制御について説明する。ここでは、本発明に直接関係しない一般的な降圧電源のスイッチング制御については説明を省略し、ローサイドスイッチがターンオフするスイッチング遷移期間について具体的に説明する。
図2の時点T0では、スイッチ102はゲート駆動電圧がハイ電圧レベルのためオフ動作状態であり、一方、スイッチ104はゲート駆動電圧がハイ電圧レベルであるためオン動作状態である。なお、図2において、スイッチ102は、期間TOFFの間、オフ動作している。図2の時点T0において、コイル108は、蓄積している励磁エネルギーを、コンデンサー110へ放出している。次に、駆動制御部112は、時点T1からゲート駆動電圧の立ち下がりを開始させてスイッチ104をオフ動作に制御する。実際には、時点T1で立ち下がりが始まったゲート駆動電圧の電圧レベルが、閾値電圧Vthを下回った時点T2で、スイッチ104はオン動作からオフ動作へターンオフする。ここで、スイッチ104は、オンからオフへ遷移する際、駆動制御部112からのゲート駆動電圧の電圧レベルが規定の閾値電圧Vthを下回ることになる時点T2まで、電流を流し続けようとする。また、駆動制御部112からのゲート駆動電圧の電圧レベルが閾値電圧Vthを下回った時点T2で、寄生ダイオード106には、環流電流が流れる。又はゲート駆動電圧の低下でスイッチ104のオン抵抗値が大きくなり、環流電流との積算値であるドレインとソース間の電圧がダイオード106の順方向電圧VFを超えた時点T3で、ダイオード106には環流電流が流れる。次に、スイッチ102とスイッチ104が同時オンになって貫通電流が流れないように防止している期間(以下貫通電流防止時間DTとする)が終わり、駆動制御部112が時点T3でスイッチ102をオン制御する。即ち、スイッチ102は、駆動制御部112からのゲート駆動電圧の電圧レベルが閾値電圧Vthを下回った時点T3でオン動作に切り換わる。この時点T3のタイミングで、電池100からスイッチ102を通して電流が流れはじめ、時点T3から時点T4において、その電流は寄生ダイオード106の環流電流をキャンセルするようにして該ダイオード106に流れ込む。このとき、寄生ダイオード106の電流がゼロになっても、PN接合ダイオードのリカバリー特性により、順方向の環流電流によって蓄積されたキャリアが消滅するまで、逆方向にリカバリー電流が流れる。このリカバリー電流は、電池100、スイッチ102、スイッチ104で構成されるループに流れる短絡電流なので、ループ内の配線に寄生する全てのインダクタにリカバリー電流のエネルギーが蓄積される。ここで、蓄積されるエネルギーUは次式(1)の通りとなる。なお、式(1)中のLPは寄生インダクタの総計値、IRPは寄生ダイオード106のリカバリー電流のピーク値である。

U=1/2・LP・IRP2 (1)
そして、その蓄積されたエネルギーUは、寄生ダイオード106の逆方向回復時間後に解放される。ただし、回路内では、リカバリー電流(IRとする)が回復する際の急峻な単位時間当たりの電流変化dIR/dtに伴って、寄生インダクタと寄生容量によるLC共振が起きる。その結果、スイッチノードに高周波のリンギングノイズが重畳される。ここで、重畳するリンギングノイズの共振周波数は次式(2)の通りとなる。なお、式(2)中のLPは寄生インダクタの総計値、CPは寄生キャパシタの総計値である。

f=1/(2π√(LP・CP)) (2)
本実施形態では、寄生ダイオード106に蓄積されたキャリアが消滅するまでに流れるリカバリー電流のピーク値を下げるため、スイッチ102のオン抵抗値を大きくして制限をかける。具体的には、駆動制御部112は、スイッチ102をオフからオンへ切り替える制御の際に、ゲート駆動電圧がハイ電圧レベルからロー電圧レベルへ変化する時間(立ち下がり時間)を長くするように制御する。より詳細に説明すると、駆動制御部112は、ゲート駆動電圧が、ハイ電圧レベルから立ち下がりを開始しさらに閾値電圧Vthを下回りロー電圧レベルまで変化するまでの立ち下がり時間を長くするように制御する。なお、以下の説明では、スイッチ102をオフからオンへ遷移させるために、当該スイッチ102のゲート駆動電圧がハイ電圧レベルからロー電圧レベルへ変化させる立ち下がり時間を、オンスルーレートタイムONSRTと呼ぶことにする。本実施形態の駆動制御部112は、このオンスルーレートタイムONSRTを長くするような可変制御が可能である。ここで、オンスルーレートタイムONSRTを長くする制御は、例えば不図示の電流制限抵抗と不図示の入力容量とからなるRCフィルター構成を用いて、図3中の波形E1のようにゲート駆動電圧が立ち下がる部分の波形の傾きを変えること等で実現できる。なお、RCフィルターを構成する電流制限抵抗は例えば駆動制御部112内にある抵抗を用いることができ、入力容量は例えばスイッチ102内にある容量を用いることができる。また、オンスルーレートタイムONSRTを長くする制御は、例えば不図示のD/A(デジタル/アナログ)変換を用い、図4の波形E2に示すようにゲート駆動電圧の立ち下がり部分の波形の傾きを段階的に変えて実現してもよい。なお、D/A変換によるゲート駆動電圧の立ち下がり部分の段階的制御は、例えば駆動制御部112内にあるD/Aコンバータにより、デジタル値のゲート駆動電圧をアナログ値に変換することで実現できる。ここでは一例を示したが、その他にも、駆動制御部112は、パルス振幅変調(PAM)制御等によりゲート駆動電圧を制御してもよく、本実施形態ではそれらの何れを用いてもよい。
このように、駆動制御部112は、リカバリー電流のピーク値を、スイッチ102のオン抵抗値を大きくする事で制限して、寄生インダクタに蓄積されるエネルギーを低減し、リンギングノイズを抑制している。ただし、寄生ダイオード106に蓄積されたキャリアが消滅した、逆方向回復時間後もスイッチ102のオン抵抗値が大きいままだと、スイッチング動作時の遷移損失が大きくなってしまう。また、寄生ダイオード106に蓄積されるキャリアは、順方向電流の大きさによって異なり、それに応じて、逆方向回復時間も異なってくる。よって、スイッチ102のオン抵抗値を大きくした事で、逆方向回復時間後にスイッチング動作時の遷移損失を発生させず、かつ、スイッチング動作時のリンギングノイズを抑制できる、最適なオンスルーレートタイムONSRTは、負荷によって異なってくる。
このため、本実施形態において、駆動制御部112は、電流検出部118からの出力に応じて、最適なオンスルーレートタイムONSRTを選択可能となされている。即ち駆動制御部112は、オンスルーレートタイムONSRTを設定するための複数の設定値を有する図5の所定の設定テーブルLUT1の中から、電流検出部118の出力に応じた設定値を選択することで最適なオンスルーレートタイムONSRTを選択する。本実施形態において、設定テーブルLUT1の値は、例えば記憶部114に格納されている。ここで、設定テーブルLUT1は、スイッチ102のオンスルーレートタイムONSRTの時間を設定するための設定値が、所定の閾値で分類されて格納されたものである。具体的に説明すると、設定テーブルLUT1は、図5の駆動モードM1〜M5に示すように、電流検出部118の出力値をA/D変換した値を閾値毎に分類した値と、異なる時間のオンスルーレートタイムONSRTを設定するための設定値とが、対応付けられている。図5の例では、それら駆動モードM1〜M5が、例えば0nsec(初期設定値)〜20nsecのような異なる複数のオンスルーレートタイムONSRTと対応付けられている。なお、図5の例のようなオンスルーレートタイムONSRTの可変制御は、前記RCフィルター構成を適用する場合には例えば複数の中から使用する抵抗や容量を切り替え選択したり、可変の抵抗値や容量値を変更する構成などで実現できる。また、図5の例のようなオンスルーレートタイムONSRTの可変制御は、前記段階的な制御が行われる場合には、例えばD/Aコンバータへ入力するデータとして各駆動モードに対応したデータを用意しておき、それらを切り替え選択する構成などで実現できる。
このように、駆動制御部112は、電流検出部118からの出力値をA/D変換して受け取り、そのA/D変換値に応じて、記憶部114内の設定テーブルLUT1から、スイッチ102のオンスルーレートタイムONSRTを設定するための値を選択する。そして、駆動制御部112は、そのオンスルーレートタイムONSRTの設定時間で立ち下がるゲート駆動電圧により、スイッチ102をオン制御する。例えば、電流検出部118からの出力値(A/D変換値)が、設定テーブルLUT1内の駆動モードM1用に設定された範囲内の小さい値である場合、駆動制御部112は、駆動モードM1のオンスルーレートタイムONSRTの設定値を選択する。これにより、スイッチ102は、駆動モードM1の初期設定値(0nsec)のオンスルーレートタイムONSRTによる高速なスイッチング動作に制御される。この場合のスイッチ102は、スイッチング動作時のリンギングノイズ制御よりも、スイッチング動作時の遷移損失低減を優先した制御がなされる。また例えば、電流検出部118からの出力値が、設定テーブルLUT1内の駆動モードM5用に設定された範囲内の大きい値である場合、駆動制御部112は、駆動モードM5のオンスルーレートタイムONSRTの設定値を選択する。これにより、スイッチ102は、その駆動モードM5に対応したオンスルーレートタイムONSRTによるスイッチング制御に切り替えられる。この場合、スイッチ102は、オンスルーレートタイムONSRTが初期設定値の0nsecよりも20nsec長くなった低速でのスイッチング動作に制御される。即ち、スイッチ102は、スイッチング動作時の遷移損失低減よりも、スイッチング動作時のリンギングノイズ抑制を優先した制御がなされる。また、本実施形態において、駆動モードM5の場合のオンスルーレートタイムONSRTは、寄生ダイオード106のリカバリータイムを鑑みた時間となされている。このため、リカバリータイム終了後もスイッチ102のオン抵抗値は大きいままで、スイッチング動作時の遷移損失が無駄に増加する事はない。
本実施形態では、電流検出部118の出力値に応じて設定テーブルLUT1からオンスルーレートタイムONSRTを選択する例を挙げたが、電流検出部118の出力値を例えばコンパレータ等で所定の閾値と比較する手法を用いても構わない。この場合、コンパレータは、例えば設定テーブルLUT1の駆動モードM1〜M5に各々対応した比較閾値が設定されているものを用いることができる。また他の例として、駆動制御部112は、スイッチング周期毎のスイッチ104に流れる電流で、スイッチ102のオンスルーレートタイムONSRTの設定値を選択してスイッチング制御してもよい。また、駆動制御部112は、スイッチング周期よりも低い周波数で、スイッチ104に流れる電流をサンプリングした所定時間での平均電流により、スイッチ102のオンスルーレートタイムONSRTの設定値を選択してスイッチング制御してもよい。
第1の実施形態の電源装置10によれば、後述する電子機器の負荷状態や駆動モードに応じて、スイッチング動作時のリンギングノイズ低減を優先する駆動制御と、スイッチング動作時の遷移損失低減を優先する駆動制御を、自動的に可変制御させることができる。なお、電子機器の負荷状態や駆動モード、およびその駆動モードにおける負荷の具体例についての説明は後述する。
第1の実施形態は上述した例には限定されず、駆動制御部112は、スイッチ102のオンスルーレートタイムONSRTを、電子機器における駆動モードと電池100の電圧Vinに応じて、図5の所定の設定テーブルから選択してもよい。この例の場合、駆動制御部112は、電子機器と通信して、電子機器の現在の動作状態を判断し、その動作状態の電子機器に供給する電力に応じた駆動モードを判断する。そして、駆動制御部112は、電子機器の駆動モードと電池100の電圧Vinに応じて、記憶部114の設定テーブルLUT1から、オンスルーレートタイムONSRTを選択して、スイッチ102をオン制御する。
<第2の実施形態>
図6と図7には、第2の実施形態の電源装置10に適用できる制御タイミングチャートを示す。第2の実施形態の電源装置10の構成は図1と同じであるためその図示を省略し、また第1の実施形態の電源装置10と同じ動作をする各構成の説明も省略する。図6と図7においても図3、図4等を流用できる部分はそれらの説明を省略する。以下に第2の実施形態の電源装置10の動作を、図6と図7を使って説明する。
第2の実施形態の電源装置10は、スイッチ104がターンオフする際に、寄生ダイオード106に順方向電流が流れる時間を短くすることで、キャリアの蓄積を少なくし、リカバリー電流のピーク値を下げる。また、駆動制御部112は、スイッチ104をオンからオフへ動作制御する際に、ゲート駆動電圧がハイ電圧レベルからロー電圧レベルへ変化する時間(立ち下がり時間)を長くする制御が可能となっている。より詳細に説明すると、駆動制御部112は、図6の波形E3に示すように、ゲート駆動電圧が、ハイ電圧レベルから立ち下がりを開始しさらに閾値電圧Vthを下回ってロー電圧レベルまで変化するまでの立ち下がり時間を長くする制御が可能である。なお、以下の説明では、つまりスイッチ104をオンからオフへ遷移させるために、当該スイッチ104のゲート駆動電圧がハイ電圧レベルからロー電圧レベルへ変化させる立下り時間を、オフスルーレートタイムOFFSRTと呼ぶことにする。本実施形態の駆動制御部112は、オフスルーレートタイムOFFSRTを長くするような可変制御が可能である。なお、図6の波形E3のようなゲート電圧制御は、図3の波形E1の例と同様に、例えば不図示の電流制限抵抗と入力容量とからなるRCフィルター構成等により実現できる。また、駆動制御部112は、スイッチ104のゲート駆動電圧について図7の波形E4に示すように段階的に制御することも可能である。この図7の波形E4のようなゲート電圧制御は、図4の波形E4の例と同様、例えば不図示のD/Aコンバータ出力を用いることで実現できる。その他にも、駆動制御部112は、PAM制御等によりゲート駆動電圧を制御してもよく、本実施形態ではそれらの何れを用いてもよい。
第2の実施形態の駆動制御部112は、スイッチ104のゲート駆動電圧について、図6中の波形E3や、図7中の波形E4に示すようにしてオフスルーレートタイムOFFSRTを長くすることで、寄生ダイオード106に順方向電流が流れる時間を短くする。これにより、本実施形態の電源装置10は、寄生インダクタに蓄積されるエネルギーを低減させて、リンギングノイズを抑制可能である。
ここで、スイッチ104のターンオフ時に当該スイッチ104のオン動作が継続していると、スイッチ102のターンオンと重なって大きな貫通電流が流れるため、スイッチング動作時の遷移損失が大きくなることが考えられる。また、寄生ダイオード106に蓄積されるキャリアは、順方向電流の大きさによって異なる。このため、寄生ダイオード106の順方向電流は、電子機器の負荷によって異なる。また、最適なオフスルーレートタイムOFFSRTは、電子機器の駆動モードや負荷により異なる。即ちスイッチ104のスイッチング動作時に、オン時間を長くしてリンギングノイズを抑制し、スイッチ102のターンオンに重なって貫通電流が流れることによる遷移損失を抑制するための最適なオフスルーレートタイムOFFSRTは負荷により異なる。
このようなことから、第2の実施形態の場合、駆動制御部112は、電流検出部118からの出力に応じて、最適なオフスルーレートタイムOFFSRTを選択可能となされている。即ち駆動制御部112は、オフスルーレートタイムOFFSRTを設定するための複数の設定値を有する図8の所定の設定テーブルLUT2の中から、電流検出部118の出力に応じた設定値を選択することで最適なオフスルーレートタイムOFFSRTを選択する。本実施形態において、設定テーブルLUT2の値は、例えば記憶部114に格納されている。ここで、設定テーブルLUT2は、スイッチ104のオフスルーレートタイムOFFSRTの時間を設定するための設定値が、所定の閾値で分類されて格納されたものである。具体的には、設定テーブルLUT2は、図8の駆動モードM1〜M5に示すように、電流検出部118からの出力値のA/D変換値を閾値毎に分類した値と、異なる時間のオフスルーレートタイムOFFSRTを設定するための設定値とが、対応付けられている。図8の例では、それら駆動モードM1〜M5が、例えば0nsec(初期設定値)〜20nsecのように異なる複数のオフスルーレートタイムOFFSRTと対応付けられている。なお、図8の例のようなオフスルーレートタイムOFFSRTの可変制御は、前記RCフィルター構成を適用する場合には例えば複数の中から使用する抵抗や容量を切り替え選択したり、可変の抵抗値や容量値を変更する構成などで実現できる。また、図8の例のようなオフスルーレートタイムOFFSRTの可変制御は、前記段階的な制御が行われる場合には、例えばD/Aコンバータへ入力するデータとして各駆動モードに対応したデータを用意しておき、それらを切り替え選択する構成などで実現できる。
このように、駆動制御部112は、電流検出部118からの出力値をA/D変換して受け取り、そのA/D変換値に応じて、記憶部114の設定テーブルLUT2から、スイッチ104のオフスルーレートタイムOFFSRTを設定するための値を選択する。そして、駆動制御部112は、そのオフスルーレートタイムOFFSRTの設定時間にて立ち下がるゲート駆動電圧により、スイッチ104をオフ制御する。例えば、電流検出部118からの出力値(A/D変換値)が、設定テーブルLUT2内の駆動モードM1用に設定された範囲内の値である場合、駆動制御部112は、駆動モードM1のオフスルーレートタイムOFFSRTの設定値を選択する。これにより、スイッチ104は、駆動モードM1の初期設定値(0nsec)のオフスルーレートタイムOFFSRTによる高速なスイッチング動作に制御される。この場合のスイッチ104は、スイッチング動作時のリンギングノイズ制御よりも、スイッチング動作時の遷移損失低減を優先した制御がなされる。また例えば、電流検出部118からの出力値が、設定テーブルLUT2内の駆動モードM5用に設定された範囲内の値である場合、駆動制御部112は、駆動モードM5のオフスルーレートタイムOFFSRTの設定値を選択する。これにより、スイッチ104は、その駆動モードM5に対応したオフスルーレートタイムOFFSRTによるスイッチング制御に切り替えられる。この場合、スイッチ104は、オフスルーレートタイムOFFSRTが初期設定値の0nsecよりも20nsec長くなった低速でのスイッチング動作に制御される。即ち、スイッチ104は、スイッチング動作時の遷移損失低減よりも、スイッチング動作時のリンギングノイズ抑制を優先した制御がなされる。また、本実施形態において、駆動モードM5の場合のオフスルーレートタイムOFFSRTは、貫通電流防止期間DTを鑑みた時間となされている。このため、貫通電流防止期間DT終了後もスイッチ104はオン動作のままとなり、スイッチ102からの貫通電流によるスイッチング動作時の遷移損失が無駄に増加する事はない。
本実施形態では、電流検出部118の出力値に応じて設定テーブルLUT2からオフスルーレートタイムOFFSRTを選択する例を挙げたが、電流検出部118の出力値を例えばコンパレータ等で所定の閾値と比較する手法を用いても構わない。この場合、コンパレータは、例えば設定テーブルLUT2の駆動モードM1〜M5に各々対応した比較閾値が設定されているものを用いることができる。また他の例として、駆動制御部112は、スイッチング周期毎のスイッチ104に流れる電流で、オフスルーレートタイムOFFSRTの設定値を選択してスイッチング制御してもよい。また、駆動制御部112は、スイッチング周期よりも低い周波数で、スイッチ104に流れる電流をサンプリングした所定時間での平均電流により、オフスルーレートタイムOFFSRTの設定値を選択してスイッチング制御してもよい。
第2の実施形態の電源装置10によれば、後述する電子機器の負荷状態や駆動モードに応じて、スイッチング動作時のリンギングノイズ低減を優先する駆動制御と、スイッチング動作時の遷移損失低減を優先する駆動制御を自動的に可変制御できる。
第2の実施形態においては、上述の例には限定されず、駆動制御部112は、スイッチ104のオフスルーレートタイムOFFSRTを、電子機器における駆動モードと電池100の電圧Vinに応じて、図8の所定の設定テーブルから選択してもよい。この例の場合、駆動制御部112は、電子機器と通信して、電子機器の現在の動作状態を判断し、その動作状態の電子機器に供給する電力に応じた駆動モードを判断する。そして、駆動制御部112は、電子機器の駆動モードと電池100の電圧Vinに応じて、記憶部114の設定テーブルLUT2から、オフスルーレートタイムOFFSRTを選択して、スイッチ104をオフ制御する。
<第3の実施形態>
第3の実施形態の電源装置10は、第1の実施形態と第2の実施形態で述べた、スイッチ102とスイッチ104の駆動制御を同時に行い得るものである。図9には、第3の実施形態の電源装置10にて使用される設定テーブルLUT3を示す。なお、第3の実施形態の電源装置10の構成は図1と同じであるためその図示を省略し、また第1、第2の実施形態の電源装置10と同じ動作をする構成の説明も省略する。
本実施形態の電源装置10は、第2の実施形態同様、寄生ダイオード106へのキャリアの蓄積を少なくしてリカバリー電流のピーク値を下げ、第1の実施形態同様、スイッチ102のオン抵抗値を大きくしてリカバリー電流を制限する。
第3の実施形態の場合、駆動制御部112は、電流検出部118からの出力に応じて、スイッチ102用の最適なオフスルーレートタイムONSRTと、スイッチ104用の最適なオフスルーレートタイムOFFSRTを選択可能となされている。即ち駆動制御部112は、オンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの両設定値が格納された、図9に示す設定テーブルLUT3の中から、電流検出部118の出力に応じた設定値を選択する。これにより、駆動制御部112は、最適なオンスルーレートタイムONSRTと最適なオフスルーレートタイムOFFSRTを選択可能となる。本実施形態において、設定テーブルLUT3の値は、例えば記憶部114に格納されている。ここで、設定テーブルLUT3は、スイッチ102のオンスルーレートタイムONSRTとスイッチ104のオフスルーレートタイムOFFSRTの両者の時間を設定するための設定値が、所定の閾値で分類されて格納されたものである。即ち設定テーブルLUT3は、図9の駆動モードM1〜M5に示すように電流検出部118の出力値を閾値毎に分類した値と、オンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの両者を設定するための設定値とが対応付けられている。図9の例では、それら駆動モードM1〜M5が、オンスルーレートタイムONSRTについては0〜8nsec、オフスルーレートタイムOFFSRTについては0〜20nsecのように異なる複数の設定値と対応付けられている。なお、図9の例のようなオンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの可変制御は、前述の第1,第2の実施形態と同様の前記RCフィルター構成や段階制御の構成で実現できる。
駆動制御部112は、電流検出部118の出力に応じて、記憶部114の設定テーブルLUT3から、スイッチ102のオンスルーレートタイムONSRTとスイッチ104のオフスルーレートタイムOFFSRTの両者を設定するための値を選択する。そして、駆動制御部112は、オンスルーレートタイムONSRTの設定時間にて立ち下がるゲート駆動電圧によりスイッチ102をオン制御する。また、駆動制御部112は、オフスルーレートタイムOFFSRTの設定時間にて立ち下がるゲート駆動電圧により、スイッチ104をオフ制御する。例えば、電流検出部118の出力が、設定テーブルLUT3内の駆動モードM1用に設定された範囲内の値である場合、駆動制御部112は、駆動モードM1のオンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの両設定値を選択する。これにより、スイッチ102は駆動モードM1の初期設定値(0nsec)のオンスルーレートタイムONSRTによる高速なスイッチング動作に制御される。同様に、スイッチ104は、駆動モードM1の初期設定値のオフスルーレートタイムOFFSRTによる高速なスイッチング動作に制御される。この場合のスイッチ102とスイッチ104は、スイッチング動作時のリンギングノイズ制御よりも、スイッチング動作時の遷移損失低減を優先した制御がなされる。また例えば、電流検出部118の出力が、設定テーブルLUT3内の駆動モードM5の範囲内の値である場合、駆動制御部112は、駆動モードM5のオンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの両設定値を選択する。これにより、スイッチ102は、その駆動モードM5に対応したオンスルーレートタイムONSRTによるスイッチング制御に切り替えられる。また、スイッチ104は、その駆動モードM5に対応したオフスルーレートタイムOFFSRTによるスイッチング制御に切り替えられる。具体的には、スイッチ102は、オンスルーレートタイムONSRTが初期設定値の0nsecよりも8nsec長くなった低速でのスイッチング動作に制御される。また、スイッチ104は、オフスルーレートタイムOFFSRTが初期設定値の0nsecよりも20nsec長くなった低速でのスイッチング動作に制御される。この場合、スイッチ104のオフスルーレートタイムOFFSRTが初期設定値よりも20nsec長くなされることで、寄生ダイオード106へのキャリアの蓄積が少なくなり、リカバリー電流のピーク値が下がることになる。それとともに、スイッチ102のオンスルーレートタイムONSRTが初期設定値よりも8nsec長くなされることで、スイッチ102のオン抵抗値が大きくなり、リカバリー電流が制限されることになる。ここで、図9の設定テーブルLUT3では、スイッチ102のオンスルーレートタイムONSRTの値として設定されている時間が、前述の設定テーブルLUT1の例よりも短い時間に変更されている。その理由は、スイッチ104のオフスルーレートタイムOFFSRTとして設定された時間が長くなされていることでリカバリータイムが短くなり、その短いリカバリータイムに対応するためである。即ちこのときのスイッチング動作制御は、スイッチ102が低速でのスイッチング動作になされるため、スイッチング動作時の遷移損失低減よりも、スイッチング動作時のリンギングノイズ抑制が優先されたものとなる。また、本実施形態では、駆動モードM5の場合のスイッチ104のオフスルーレートタイムOFFSRTは、この駆動モードでの負荷における貫通電流防止期間DTを鑑みた時間に設定されている。このため、貫通電流防止期間DTの終了後もスイッチ104がオン動作のままで、スイッチ102からの貫通電流によるスイッチング動作時の遷移損失が無駄に増加する事はない。また、本実施形態では、駆動モードM5の場合のスイッチ102のオンスルーレートタイムONSRTは、この駆動モードでの負荷とスイッチ104のオフスルーレートタイムOFFSRTにおけるリカバリータイムを鑑みた時間に設定されている。このため、リカバリータイム終了後もスイッチ102のオン抵抗値は大きいままで、スイッチング動作時の遷移損失が無駄に増加する事はない。なお、駆動制御部112は、電子機器の駆動モードや入力電圧に応じて、設定テーブルLUT1やLUT2にある別の設定値を選択しても良く、またオンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの設定値もこの例に制限されない。
本実施形態では、電流検出部118の出力に応じて設定テーブルLUT3からオンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTを選択する例を挙げたが、電流検出部118の出力値をコンパレータ等で比較する手法を用いても良い。この場合、コンパレータは、例えば設定テーブルLUT3の駆動モードM1〜M5に各々対応した比較閾値が設定されているものを用いることができる。また他の例として、駆動制御部112は、スイッチング周期毎のスイッチ104に流れる電流で、オンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの両設定値を選択してスイッチング制御してもよい。また、駆動制御部112は、スイッチング周期よりも低い周波数で、スイッチ104に流れる電流をサンプリングした所定時間での平均電流により、オンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTの設定値を選択してもよい。
第3の実施形態の電源装置10によれば、後述する電子機器の負荷状態や駆動モードに応じて、スイッチング動作時のリンギングノイズ低減を優先する駆動制御と、スイッチング動作時の遷移損失低減を優先する駆動制御を自動的に可変制御できる。
第3の実施形態は上述の例には限定されず、駆動制御部112は、オンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTを、電子機器の駆動モードと電池100の電圧Vinに応じて、図9の設定テーブルLUT3から選択してもよい。この例の場合、駆動制御部112は、電子機器と通信して、電子機器の現在の動作状態を判断し、その動作状態の電子機器に供給する電力に応じた駆動モードを判断する。そして駆動制御部112は、電子機器の動作モードと電池100の電圧Vinに応じて、記憶部114の設定テーブルLUT3から、オンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTを選択して、スイッチ102と104を制御する。
次に、本発明の第1〜第3の実施形態において、電子機器の駆動モードと、所定の設定テーブルについて以下に具体的に説明する。電子機器は、駆動モード毎に負荷が異なり、電子機器が例えばデジタルカメラである場合、例えば画像再生モードや無線通信モード、省電力駆動モードなどは、それら以外の駆動モードと比較すると負荷が軽い(小さい)。このため、例えば負荷が軽い(小さい)駆動モードの場合、寄生ダイオード106やスイッチ104に流れる順方向電流は少なくなり、また、配線ループの寄生インダクタに蓄積されるエネルギーが小さく、スイッチング動作時のリンギングノイズは小さい。一方、例えば動画撮影モードや連続撮影モードなどは、他の駆動モードと比較すると負荷が重い(大きい)。そのため、それら負荷が重い駆動モードの場合、寄生ダイオード106やスイッチ104に流れる順方向電流は多くなり、また、配線ループの寄生インダクタに蓄積されるエネルギーが大きく、スイッチング動作時のリンギングノイズは大きい。よって、例えば負荷が重い駆動モードの場合、駆動制御部112は、スイッチ102のオンスルーレートタイムONSRTと、スイッチ104のオフスルーレートタイムOFFSRTの少なくとも一つを長くするよう選択する事になる。つまり、負荷が軽い駆動モードの場合、駆動制御部112は、スイッチング動作時のリンギングノイズを許容してスイッチング動作時の遷移損失低減を優先する制御となる設定を選択する。一方、負荷の大きい駆動モードの場合、駆動制御部112は、スイッチング動作時の遷移損失を許容して、リンギングノイズ低減を優先する制御とする設定を選択する。
もちろん、駆動制御部112は、負荷の大きさのみで設定を選択するのみに限らず、遷移損失低減と組み合わせてもよい。例えば、静止画撮影モード等において、負荷が大きくてもリンギングノイズの影響が許容範囲内であれば、駆動制御部112は、リンギングノイズを許容してスイッチング動作時の遷移損失低減を優先する制御を行う設定を選択しても良い。
これにより、本実施形態の電源装置10は、例えばデジタルカメラで使用する電池の消費を減らし、電池の持ちを良くする事ができる。また電源装置10は、静止画撮影モード等で平均的に負荷が軽くても過渡的に負荷が増大する場合、スイッチング動作時のリンギングノイズの影響が許容できなければ、スイッチング動作時の遷移損失を許容してリンギングノイズ低減を優先する制御を選択できる。これにより、電源装置10は、電子機器の筺体から空間を伝搬するノイズ放射を低減する事が出来る。
また、電源装置10は、スイッチ104に流れる電流のみでオンスルーレートタイムONSRTとオフスルーレートタイムOFFSRTを選択せず、所定の駆動モードの時には、選択する設定値を固定しても構わない。また、選択できる設定値は、制限がかけられていてもよい。具体的には、駆動制御部112は、通信部116を介して電子機器の駆動モードを認識し、電子機器が所定の駆動モードである場合、設定値を例えば駆動モードM1に固定、若しくは、駆動モードM4と駆動モードM5を選択しないよう制限をしてもよい。
以上述べたように、第1〜第3の実施形態で説明した電源装置10は、電子機器の負荷の状態や駆動モードに応じて、スイッチ素子のリンギングノイズ低減を優先する制御と、スイッチ素子の遷移損失低減を優先する制御を、自動的に可変制御する事ができる。
また、第1の実施形態から第3の実施形態では、ハイサイド側のスイッチ102がP型MOSFET、ローサイド側のスイッチ104がN型MOSFETとなされているが、ハイサイド側のスイッチ102はN型MOSFETであってもよい。ハイサイド側のスイッチ102がN型MSFETである場合、スイッチ102は、スイッチング制御電圧の立ち上がりでオンし、立ち下がりでオフすることになる。この場合、駆動制御部112は、スイッチ102のゲート駆動電圧についてロー電圧レベルからハイ電圧レベルまでの立ち上がり時間を、前述の実施形態と同様に制御可能となされる。例えば、駆動制御部112は、電子機器の駆動モードの負荷が大きくなるときにはゲート駆動電圧の立ち上がり時間を長く制御し、電子機器の駆動モードの負荷が小さくなるときには立ち上がり時間を短く制御等する。これにより、ハイサイド側のスイッチ102がP型MOSFETである場合、前述の各実施形態と同様、駆動制御部112は、電子機器の負荷の状態や駆動モードに応じて制御可能となる。その他、本実施形態では、二つのスイッチを備えた構成を挙げたが、降圧と整流のためにさらに多数のスイッチを備えた装置であってもよい。
なお、上述の実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。即ち、本発明は、その技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
10 電源装置(DCDCコンバータ)、100 電池、102 スイッチ、104 スイッチ、106 スイッチ、104 寄生ダイオード、108 コイル、110 コンデンサー、112 駆動制御部、114 記憶部、116 通信部

Claims (7)

  1. 池からの入力電圧を所定電圧変圧するためにスイッチング動作を行う第1のスイッチ素子と、
    記第1のスイッチ素子の出力を整流して電子機器の駆動電力を生成するためにスイッチング動作を行う第2のスイッチ素子と、
    イッチング制御電圧を前記第1のスイッチ素子および前記第2のスイッチ素子に供給することで前記第1のスイッチ素子および前記第2のスイッチ素子で行われるスイッチング動作を制御する制御手段
    所定時間に対応する設定値を有する記憶手段と
    を有し、
    前記制御手段は、前記第1のスイッチ素子および前記第2のスイッチ素子に供給されるスイッチング制御電圧のうち少なくとも一つのスイッチング制御電圧の電圧レベルがハイ電圧レベルとロー電圧レベルとの間で変化する時間を、前記記憶手段が有する設定値に従って可変制御することを特徴とする電源装置。
  2. 前記第1のスイッチ素子はP型MOSFETであり、
    前記電子機器が負荷の重い駆動モードである場合、前記制御手段は、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を長い時間に変更し、
    前記電子機器が負荷の軽い駆動モードである場合、前記制御手段、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベルに変化する時間を短い時間に変更することを特徴とする請求項1に記載の電源装置。
  3. 前記第1のスイッチ素子はN型MOSFETであり、
    前記電子機器が負荷の重い駆動モードである場合、前記制御手段は、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがロー電圧レベルからハイ電圧レベル変化する時間を長い時間に変更し、
    前記電子機器が負荷の軽い駆動モードである場合、前記制御手段、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがロー電圧レベルからハイ電圧レベルに変化する時間を短い時間に変更することを特徴とする請求項1に記載の電源装置。
  4. 前記第2のスイッチ素子はN型MOSFETであり、
    前記電子機器が負荷の重い駆動モードである場合、前記制御手段は、前記第2のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を長い時間に変更し、
    前記電子機器が負荷の軽い駆動モードである場合、前記制御手段、前記第2のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベルに変化する時間を短い時間に変更することを特徴とする請求項1に記載の電源装置。
  5. 前記第1のスイッチ素子はP型MOSFETであり、
    前記第2のスイッチ素子はN型MOSFETであり、
    前記電子機器が負荷の重い駆動モードである場合、前記制御手段は、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を長い時間に変更し、前記第2のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を長い時間に変更し、
    前記電子機器が負荷の軽い駆動モードである場合、前記制御手段は、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を短い時間に変更し、前記第2のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を短い時間に変更することを特徴とする請求項1に記載の電源装置。
  6. 前記第1のスイッチ素子はN型MOSFETであり、
    前記第2のスイッチ素子はN型MOSFETであり、
    前記電子機器が負荷の重い駆動モードである場合、前記制御手段は、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがロー電圧レベルからハイ電圧レベル変化する時間を長い時間に変更し、前記第2のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間をい時間に変更し、
    前記電子機器が負荷の軽い駆動モードである場合、前記制御手段は、前記第1のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがロー電圧レベルからハイ電圧レベル変化する時間を短い時間に変更し、前記第2のスイッチ素子に供給されるスイッチング制御電圧の電圧レベルがハイ電圧レベルからロー電圧レベル変化する時間を短い時間に変更することを特徴とする請求項1に記載の電源装置。
  7. 池からの入力電圧を所定電圧変圧するためにスイッチング動作を行う第1のスイッチ素子と、
    記第1のスイッチ素子の出力を整流して電子機器の駆動電力を生成するためにスイッチング動作を行う第2のスイッチ素子と、
    スイッチング制御電圧を前記第1のスイッチ素子および前記第2のスイッチ素子に供給することで、前記第1のスイッチ素子および前記第2のスイッチ素子で行われるスイッチング動作を制御する制御手段
    所定時間に対応する設定値を有する記憶手段とを有する電源装置の制御方法であって、
    記第1のスイッチ素子および前記第2のスイッチ素子に供給されるスイッチング制御電圧のうち少なくとも一つのスイッチング制御電圧の電圧レベルがハイ電圧レベルとロー電圧レベルとの間で変化する時間を、前記記憶手段が有する設定値に従って可変制御することを特徴とする制御方法。
JP2014199173A 2014-09-29 2014-09-29 電源装置および制御方法 Active JP6403524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014199173A JP6403524B2 (ja) 2014-09-29 2014-09-29 電源装置および制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014199173A JP6403524B2 (ja) 2014-09-29 2014-09-29 電源装置および制御方法

Publications (2)

Publication Number Publication Date
JP2016073069A JP2016073069A (ja) 2016-05-09
JP6403524B2 true JP6403524B2 (ja) 2018-10-10

Family

ID=55867512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014199173A Active JP6403524B2 (ja) 2014-09-29 2014-09-29 電源装置および制御方法

Country Status (1)

Country Link
JP (1) JP6403524B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057757A (ja) * 2017-09-19 2019-04-11 株式会社東芝 制御回路、制御方法、およびプログラム
JP2019134622A (ja) 2018-02-01 2019-08-08 ローム株式会社 ドライバ回路及びスイッチングレギュレータ
DE102019201004A1 (de) * 2019-01-28 2020-07-30 Robert Bosch Gmbh Schaltungsanordnung für die Ansteuerung eines Inverters

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119773A (ja) * 1987-11-02 1989-05-11 Mitsubishi Electric Corp インバータ回路
JPH01261923A (ja) * 1988-04-13 1989-10-18 Seiko Epson Corp 出力回路
US7479770B2 (en) * 2005-04-28 2009-01-20 Texas Instruments Incorporated System and method for driving a power field-effect transistor (FET)
JP2010136510A (ja) * 2008-12-03 2010-06-17 Panasonic Corp 降圧型スイッチングレギュレータ
JP2011078193A (ja) * 2009-09-30 2011-04-14 Sharp Corp 映像表示装置
JP2013074741A (ja) * 2011-09-28 2013-04-22 Toyota Industries Corp 電源回路
JP6046988B2 (ja) * 2012-11-19 2016-12-21 ローム株式会社 スイッチ駆動回路
JP2013141409A (ja) * 2013-04-23 2013-07-18 Fuji Electric Co Ltd 電力変換装置のスイッチング素子駆動回路

Also Published As

Publication number Publication date
JP2016073069A (ja) 2016-05-09

Similar Documents

Publication Publication Date Title
US20190123650A1 (en) Control Method for Buck-Boost Power Converters
JP4824524B2 (ja) 単方向dc−dcコンバータおよびその制御方法
TWI473394B (zh) 切換式電源供應器及其驅動電路與控制方法
JP6209022B2 (ja) スイッチングレギュレータ
WO2016139745A1 (ja) 電力変換器
CN111771321B (zh) 半导体开关控制电路以及开关电源装置
US8803495B2 (en) Pre-bias control for switched mode power supplies
CN104143909B (zh) 消除dc/dc转换器中的转换损耗的系统和方法
US9647540B2 (en) Timing generator and timing signal generation method for power converter
US20220038006A1 (en) Resonant cockcroft-walton voltage converters using multi-phase clocking techniques
CN108123597A (zh) 操作半谐振电压转换器的方法
JP6403524B2 (ja) 電源装置および制御方法
US9369059B2 (en) AC-DC converter for wide range output voltage and high switching frequency
JP6860118B2 (ja) 力率改善回路及び半導体装置
JP2009225571A (ja) Dc−dcコンバータ
US7969131B2 (en) Converter circuit with forward and backward control
CN108631271B (zh) 过流保护控制电路
TW201705667A (zh) 操作於漣波控制模式之電源供應器以及其控制方法
JP6362499B2 (ja) 電源装置およびその制御方法
JP6607018B2 (ja) スイッチング電源装置
TWI524644B (zh) 電力控制器以及控制光源的電力系統及方法
Kumar et al. Augmented boost converter for near null-load transient response
Jing et al. Current-slope-controlled adaptive-on-time DC-DC converter with fixed frequency and fast transient response
JP2011142761A (ja) Dc−dcコンバータ
KR20160098667A (ko) 게이트 구동 회로 및 전원 공급 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180911

R151 Written notification of patent or utility model registration

Ref document number: 6403524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151