JP6394021B2 - 電子装置、電子装置の製造方法及び電子部品の製造方法 - Google Patents
電子装置、電子装置の製造方法及び電子部品の製造方法 Download PDFInfo
- Publication number
- JP6394021B2 JP6394021B2 JP2014058163A JP2014058163A JP6394021B2 JP 6394021 B2 JP6394021 B2 JP 6394021B2 JP 2014058163 A JP2014058163 A JP 2014058163A JP 2014058163 A JP2014058163 A JP 2014058163A JP 6394021 B2 JP6394021 B2 JP 6394021B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductor
- protrusions
- protrusion
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1は第1の実施の形態に係る電子装置の一例を示す図である。図1(A)は第1の実施の形態に係る電子装置の一例の要部平面模式図、図1(B)は第1の実施の形態に係る電子装置の一例の要部断面模式図である。尚、図1(B)は図1(A)のL1−L1断面模式図である。
電子部品10及び電子部品20は、例えば、半導体素子(半導体チップ)、半導体素子を用いた半導体装置(半導体パッケージ)、回路基板である。尚、電子部品10及び電子部品20の構成例については後述する(図28〜図30)。
この加熱及び押圧の際、電子部品10の端子13と突起部12に同種材料を用いている場合には、端子13及び突起部12の融点以上の温度まで加熱を行う。このような温度で加熱を行いながら、電子部品10の電子部品20側への押圧を行うと、まず図4(B)に示すように、溶融した突起部12が電子部品20に接触する。そして、更に押圧を行うと、図4(C)に示すように、溶融した突起部12が潰されながら、溶融した端子13が電極21に近付いて接触し、接続部30が形成される。尚、接続部30には、端子13の成分のほか、端子13と電極11、電極21との間の反応(成分拡散)により、電極11、電極21の成分が含まれ得る。その後、冷却を行うことで、接続部30及び突起部12を凝固させる。これにより、電子部品10の突起部12が電子部品20に接触し、且つ、電子部品10の電極11と電子部品20の電極21が接続部30で電気的に接続された状態が得られる。
ここで比較のため、上記のような突起部12を用いない電子装置の例について述べる。
図6及び図7は別形態に係る電子装置の例を示す図である。図6(A)、図6(B)及び図7はそれぞれ、別形態に係る電子装置の一例の要部断面模式図である。
これに対し、上記の電子装置1では、電子部品10と電子部品20を電気的に接続する接続部30の外側の縁部50に、電子部品10と電子部品20の双方に接触する高さの複数の突起部12を設ける。この突起部12を、電子部品10と電子部品20の間に供給される樹脂40の不用な流出を抑えるダムとして機能させる。このような突起部12を採用することで、例えば、次の図8及び図9に示すような電子装置を実現することが可能になる。
図8に示す電子装置100は、半導体素子110と回路基板120を電気的に接続する接続部130の外側の、チップ部品160側の縁部50に、半導体素子110と回路基板120の双方に接触する高さの複数の突起部12を設けた構造を有している。この突起部12により、チップ部品160の搭載領域に達するような樹脂140の流出(図6(A))を抑えることができる。更に、チップ部品160の搭載領域に達するような樹脂140の流出を抑えるために、回路基板120上に別途ダム180(図6(B))を設けることを要せず、回路基板120、電子装置100の大型化を抑えることができる。
このような方法によっても、電子装置1を得ることができる。
以上説明した電子装置1において、電子部品20の縁部52a内の、突起部12が接触する領域は、例えば、絶縁部とすることができる。電子部品20は、前述のように、例えば、半導体素子、半導体パッケージ、回路基板とすることができる。このような電子部品20の表面20aには、窒化シリコン(SiN)、酸化シリコン(SiO)、ポリイミド(PI)等の絶縁性保護膜が設けられ、この絶縁性保護膜から露出するように電極21が設けられる。このような電子部品20の表面20aに設けられる絶縁性保護膜の領域を、上記絶縁部とし、電子部品10の突起部12を接触させることができる。
導体部71又は導体部72を設けることで、電子部品20の、突起部12で押圧される領域の内部構造(導体部71又は導体部72よりも下層に設けられる配線やビア等)の荷重による損傷の発生を抑えることが可能になる。また、導体部71又は導体部72を設け、これに突起部12を接続することで、突起部12を電子部品20に強固に接続し、電子部品10と電子部品20の接続強度の向上を図ることが可能になる。
図13は第3の実施の形態に係る電子部品の一例を示す図である。図13(A)は第3の実施の形態に係る電子部品の一例の要部平面模式図、図13(B)は第3の実施の形態に係る電子装置の一例の要部断面模式図である。尚、図13(B)は図13(A)のL5−L5断面模式図である。また、図14は第3の実施の形態に係る電子部品の製造方法の一例を示す図である。図14(A)は第3の実施の形態に係る溝形成工程の一例の要部断面模式図、図14(B)は第3の実施の形態に係る切断工程の一例の要部断面模式図である。
図14に示す例では、半導体素子、半導体パッケージ、回路基板といった電子部品20が複数連なって形成された、個片化前の電子部品20の集合体(基板)81が準備される。例えば、複数の半導体素子を形成したウェハ、切断前の大判タイプの回路基板上に複数の半導体素子を搭載して樹脂封止したもの、樹脂内に半導体素子を埋設してウェハ状態とした所謂擬似ウェハ、切断前の大判タイプの回路基板等である。
尚、この図14に示すような方法のほか、例えば、上記図3に示したような電子部品20を準備した後に、その縁部52aに、エッチング技術を用いて凹部80を形成することも可能である。
図15は第3の実施の形態に係る電子装置の製造方法の一例を示す図である。図15(A)は第3の実施の形態に係る電子部品配置工程の一例の要部断面模式図、図15(B)は第3の実施の形態に係る電子部品接続工程における第1工程の一例の要部断面模式図、図15(C)は第3の実施の形態に係る電子部品接続工程における第2工程の一例の要部断面模式図である。
電子部品20に凹部80を設けることで、電子部品10を押圧して突起部12を電子部品20に接触させる際の、電子部品10に対して加える荷重、更に、その電子部品10を介して電子部品20に加えられる荷重を低減することが可能になる。電子部品20に加えられる荷重が低減されることで、突起部12で押圧される領域の内部構造(凹部80よりも下層に設けられる配線やビア等)の損傷の発生を抑えることが可能になる。また、電子部品20に凹部80を設ける場合には、必ずしも突起部12に、加熱により溶融、変形可能な材料を用いることを要しないため、突起部12に用いる材料の選択自由度を高めることが可能になる。
以上説明した突起部12の構成(形状、配置)の変形例を、図16及び図17を参照して説明する。
以上説明したような突起部12について、その形成方法の一例を、第4の実施の形態として説明する。
接続部30で電気的に接続する電子部品10と電子部品20の間のギャップ(クリアランス)に応じて、例えば、この図21や図22に示すような方法を用い、電子部品20に接触するような高さの突起部12を、電子部品10に形成することができる。
図18〜図25に示したような上記の方法を用いることで、電子部品10に、所定の高さ、即ち、端子13よりも高い、或いは、端子13と同じか又は同等の高さの突起部12を形成することができる。
図26及び図27は第4の実施の形態に係る電子部品の製造方法の一例を示す図である。図26(A)は第4の実施の形態に係るシード層形成工程の一例の要部断面模式図、図26(B)は第4の実施の形態に係るレジスト形成工程の一例の要部断面模式図、図26(C)は第4の実施の形態に係る第1メッキ工程の一例の要部断面模式図、図26(D)は第4の実施の形態に係る第2メッキ工程の一例の要部断面模式図である。図27(A)は第4の実施の形態に係るレジスト除去工程の一例の要部断面模式図、図27(B)は第4の実施の形態に係るシード層エッチング工程の一例の要部断面模式図、図27(C)は第4の実施の形態に係る加熱工程の一例の要部断面模式図である。
図26(A)に示すように、個片化前の電子部品10の集合体である基板90を準備し、その上にシード層92cを形成する。シード層92cの形成後、レジスト材料を塗布し、露光、現像を行い、図26(B)に示すように、所定の開口部94aを有するレジスト94を形成する。レジスト94の開口部94aは、上記のような平面つづら折り形状の開口部である。このような開口部94aを有するレジスト94の形成後、シード層92cを給電層に用いた電解メッキにより、図26(C)に示すように、開口部94a内のシード層92c上に、例えばCuを堆積し、導体パターン92を形成する。更に、シード層92c(及び導体パターン92)を給電層に用いた電解メッキにより、図26(D)に示すように、開口部94a内の導体パターン92上に、半田、例えばSn−Ag半田を堆積し、導体部93を形成する。
このような電子部品10の突起部12の形成は、電子部品20との電気的な接続に用いる端子13と同時に形成することができる。この場合は、図26及び図27に示す、端子13の形成領域AR2のように、端子13の下地となる電極11まで形成した基板90上に、図26(A)のようにシード層92cを形成する。そして、図26(B)のレジスト94の形成時に、形成領域AR1の開口部94aのほか、形成領域AR2にも開口部94bを形成し、以後、図26(C)、図26(D)及び図27(A)〜図27(C)の工程を実施する。これにより、形成領域AR2の電極11上に、突起部12と同様に、シード層92c、導体パターン92及び導体部93を有する端子13が形成される。
図28に例示する半導体素子300は、トランジスタ等の素子が設けられた半導体基板310と、半導体基板310上に設けられた配線層320とを有する。
図29に例示する半導体パッケージ400は、パッケージ基板(回路基板)500と、パッケージ基板500上に搭載された半導体素子600と、半導体素子600を封止する封止層700とを有する。
ここでは回路基板として、複数の配線層を含む多層プリント基板を例にする。図30に例示する回路基板800は、導体部810(配線及びビア)と、導体部810を覆う絶縁部820とを有する。導体部810には、Cu、Al等の各種導体材料が用いられる。絶縁部820には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。回路基板800には、内部の導体部810に電気的に接続された電極811(上記の電極11又は電極21に相当)が設けられる。
平面サイズ8.5mm×8.5mmの半導体素子が形成されたウェハ(ダイシング前のウェハ)上に、シード層として、DCスパッタ装置を用い、厚さ100nmのチタン(Ti)膜を形成し、そのTi膜上に厚さ250nmのCu膜を形成した。次いで、ポジ型液状レジストをスピンコートにより塗布し、140℃で6分間のプリベークを行って、厚さ15μmのレジスト膜を形成した。次いで、形成したレジスト膜に対し、露光機を用いて、波長355nm、100mJ/cm2の条件で露光し、現像及びリンスを行い、平面つづら折り形状の開口部を有するレジストを形成した。つづら折りのレジストの開口部は、ウェハに形成された半導体素子のダイシングストリートを跨ぐように形成した。つづら折りのレジストの開口部は、幅を20μm、長さを500μm、折り返し部(折り返し方向が同じ折り返し部)の間隔を60μmとした。
得られた半導体素子を、フリップチップボンダを用い、突起部及び端子の形成面側を回路基板の電極形成面側に対向させ、位置合わせを行い、半導体素子側から温度300℃/5秒、1端子あたり0.1gの荷重で押圧し、回路基板に接続した。その後、アンダーフィル樹脂を、80℃の温度にしたディスペンサを用いて、接続した半導体素子と回路基板の間に、半導体素子の突起部を設けた縁部とは反対の側から供給した。アンダーフィル樹脂は、毛細管現象によって半導体素子と回路基板の間に進入した。このようにしてアンダーフィル樹脂を供給した後、150℃の恒温槽に2時間配置し、アンダーフィル樹脂を硬化させ、半導体装置を得た。
突起部を有する半導体装置と、突起部を有しない半導体装置について、アンダーフィル樹脂の、半導体素子と回路基板との対向領域からのはみ出し量を計測した。その結果、突起部を有する半導体装置では、半導体素子の、突起部を設けた縁部の端面より外側には、アンダーフィル樹脂がはみ出さなかった。一方、突起部を有しない半導体装置では、半導体素子の端面(アンダーフィル樹脂供給側と反対側の端面)より外側に、その端面から0.5mmの位置までアンダーフィル樹脂がはみ出した。突起部を設けることで、それをダムとして機能させ、アンダーフィル樹脂の、半導体素子と回路基板との対向領域より外側へのはみ出しが抑制できることを確認した。
(付記1) 第1電子部品と、
前記第1電子部品と対向する第2電子部品と、
前記第1電子部品と前記第2電子部品の間に配設され、前記第1電子部品と前記第2電子部品とを電気的に接続する接続部と、
前記接続部よりも外側で、前記第1電子部品の、前記第2電子部品との対向領域の縁部に並設され、前記第2電子部品に接触する複数の突起部と、
前記第1電子部品と前記第2電子部品の間に配設された樹脂と
を含むことを特徴とする電子装置。
前記複数の突起部は、前記絶縁部に接触することを特徴とする付記1に記載の電子装置。
前記複数の突起部は、前記導体部に接触することを特徴とする付記1に記載の電子装置。
前記複数の突起部は、その高さが前記接続部よりも高く、前記凹部に接触することを特徴とする付記1に記載の電子装置。
(付記6) 前記複数の突起部の、前記第1電子部品と前記第2電子部品の対向領域の外側に面した表面の少なくとも一部が、前記樹脂から露出することを特徴とする付記1乃至5のいずれかに記載の電子装置。
前記端子に対応する位置に配設された電極を含む第2電子部品を準備する工程と、
前記第1電子部品と前記第2電子部品とを対向させ、前記複数の突起部を前記第2電子部品に接触させて、前記端子を前記電極に電気的に接続する工程と、
前記第1電子部品と前記第2電子部品の間に樹脂を供給する工程と
を含むことを特徴とする電子装置の製造方法。
(付記10) 前記第2電子部品を準備する工程は、前記複数の突起部に対応する位置に凹部を形成する工程を含み、
前記端子を前記電極に電気的に接続する工程は、前記複数の突起部を前記凹部に接触させて、前記端子を前記電極に電気的に接続する工程を含むことを特徴とする付記7に記載の電子装置の製造方法。
前記基板上に突設された端子と、
前記端子よりも外側にあって、前記基板の縁部に並設され、前記端子の高さ以上の高さを有する複数の突起部と
を含むことを特徴とする電子部品。
前記基板上に突出する端子を形成する工程と、
前記基板上の、前記端子よりも外側の領域に、平面形状がつづら折りの導体部を形成する工程と、
前記導体部を、加熱により溶融し、つづら折りの各折り返し部に凝集させて、複数の突起部を形成する工程と
を含むことを特徴とする電子部品の製造方法。
10,20,210,220 電子部品
10a,20a,60a 表面
10b 端子エリア
11,21,111,121,122,211,221,222,323,511,811 電極
12 突起部
13 端子
30,130,230,610 接続部
40,140,240,710 樹脂
41 フィレット部
45 供給装置
50,51a,51b,51c,51d,52a 縁部
60,81,90 基板
71,72,93,321,510,810 導体部
80 凹部
80a 溝
82 ダイシング用テープ
83a,83b ダイシングブレード
91 ダイシングストリート
92 導体パターン
92a 折り返し部
92aa 幅広部
92b 切り込み
92c シード層
94 レジスト
94a,94b 開口部
110,300,600 半導体素子
120,800 回路基板
160 チップ部品
170 接合材
180 ダム
310 半導体基板
310a 素子分離領域
320 配線層
322,520,820 絶縁部
330 MOSトランジスタ
331 ゲート絶縁膜
332 ゲート電極
333 ソース領域
334 ドレイン領域
335 スペーサ
400 半導体パッケージ
500 パッケージ基板
700 封止層
AR1,AR2 形成領域
Claims (7)
- 第1電子部品と、
前記第1電子部品と対向する第2電子部品と、
前記第1電子部品と前記第2電子部品の間に配設され、前記第1電子部品と前記第2電子部品とを電気的に接続する接続部と、
前記接続部よりも外側で、前記第1電子部品の、前記第2電子部品との対向領域の縁部に並設され、球状又は略球状であって前記接続部よりも大径であり、前記第2電子部品に接触する複数の突起部と、
前記第1電子部品と前記第2電子部品の間に配設された樹脂と
を含み、
前記第2電子部品は、前記複数の突起部に対応する位置に絶縁部を有し、
前記複数の突起部は、前記絶縁部に接触することを特徴とする電子装置。 - 前記第2電子部品は、前記絶縁部に凹部を有し、
前記複数の突起部は、その高さが前記接続部よりも高く、前記凹部に接触することを特徴とする請求項1に記載の電子装置。 - 基板と、前記基板上に突設された端子と、前記端子よりも外側にあって、前記基板の縁部に並設され、球状又は略球状であって前記端子よりも大径である複数の突起部とを含む第1電子部品を準備する工程と、
前記端子に対応する位置に配設された電極を含み、前記複数の突起部に対応する位置に絶縁部を有する第2電子部品を準備する工程と、
前記第1電子部品と前記第2電子部品とを対向させ、前記複数の突起部を前記第2電子部品の前記絶縁部に接触させて、前記端子を前記電極に電気的に接続する工程と、
前記第1電子部品と前記第2電子部品の間に樹脂を供給する工程と
を含むことを特徴とする電子装置の製造方法。 - 基板を準備する工程と、
前記基板上に突出する端子を形成する工程と、
前記基板上の、前記端子よりも外側の領域に、平面形状がつづら折りの導体部を形成する工程と、
前記導体部を、加熱により溶融し、つづら折りの各折り返し部に凝集させて、複数の突起部を形成する工程と
を含むことを特徴とする電子部品の製造方法。 - 前記複数の突起部を形成する工程後に、前記複数の突起部の、つづら折りの折り返し方向が異なる前記折り返し部に形成された突起部間の位置で、前記基板を切断する工程を更に含むことを特徴とする請求項4に記載の電子部品の製造方法。
- 前記導体部を形成する工程は、前記折り返し部に、その他の部分よりも幅の広い幅広部を有する前記導体部を形成する工程を含むことを特徴とする請求項4又は5に記載の電子部品の製造方法。
- 前記導体部を形成する工程は、つづら折りの折り返し方向が異なる前記折り返し部間の位置に切り込みを有する前記導体部を形成する工程を含むことを特徴とする請求項4乃至6のいずれかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058163A JP6394021B2 (ja) | 2014-03-20 | 2014-03-20 | 電子装置、電子装置の製造方法及び電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058163A JP6394021B2 (ja) | 2014-03-20 | 2014-03-20 | 電子装置、電子装置の製造方法及び電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185567A JP2015185567A (ja) | 2015-10-22 |
JP6394021B2 true JP6394021B2 (ja) | 2018-09-26 |
Family
ID=54351828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014058163A Expired - Fee Related JP6394021B2 (ja) | 2014-03-20 | 2014-03-20 | 電子装置、電子装置の製造方法及び電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6394021B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017123446A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社日立製作所 | 半導体装置および半導体パッケージ装置 |
JP7236807B2 (ja) * | 2018-01-25 | 2023-03-10 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093645A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電子デバイス装置及び電子デバイス装置の製造方法 |
JP2008218758A (ja) * | 2007-03-06 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 電子回路実装構造体 |
JP2011165872A (ja) * | 2010-02-09 | 2011-08-25 | Renesas Electronics Corp | Bgaタイプ半導体装置の接続構造 |
US8710654B2 (en) * | 2011-05-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
-
2014
- 2014-03-20 JP JP2014058163A patent/JP6394021B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015185567A (ja) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580749B2 (en) | Semiconductor device and method of forming high routing density interconnect sites on substrate | |
US20170250153A1 (en) | Electronic part, electronic device, and electronic apparatus | |
US8922011B2 (en) | Mounting structure of electronic component with joining portions and method of manufacturing the same | |
JP6132769B2 (ja) | 半導体装置 | |
US8119451B2 (en) | Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package | |
US20110193223A1 (en) | Semiconductor device, chip-on-chip mounting structure, method of manufacturing the semiconductor device, and method of forming the chip-on-chip mounting structure | |
WO2012137714A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US9093393B2 (en) | Semiconductor device and method for producing the same | |
US8274153B2 (en) | Electronic component built-in wiring substrate | |
JP6064705B2 (ja) | 半導体装置の製造方法および半導体実装基板 | |
KR20080030897A (ko) | 반도체 장치, 반도체 패키지 및 이들의 제조 방법 | |
JP2015149459A (ja) | 半導体装置及びその製造方法 | |
US8723313B2 (en) | Semiconductor package structure and method for manufacturing the same | |
JP2000022040A (ja) | 半導体装置およびその製造方法 | |
KR20170025414A (ko) | 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 | |
JP6394021B2 (ja) | 電子装置、電子装置の製造方法及び電子部品の製造方法 | |
JP2004281540A (ja) | 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器 | |
US9153541B2 (en) | Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same | |
JP6311407B2 (ja) | モジュール部品及びその製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
KR100927773B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP5685807B2 (ja) | 電子装置 | |
JP2011151109A (ja) | 半導体装置およびその製造方法 | |
JP2013251350A (ja) | 電子部品の実装構造体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6394021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |