JP6392047B2 - 電子デバイス - Google Patents

Description

本発明は、高周波帯域で使用可能な電子デバイスに関するものである。

片持ち梁型の屈曲変位部材を有する可動電極接点部材と、圧電／電歪体及び電圧印加用電極層を有する圧電／電歪素子と、可動電極接点部材の支持部に接合され固定電極をその表面上に有する基材とを備え、圧電／電歪素子の駆動により可動電極を変位させ、可動電極と固定電極を電気的な接続状態又は切断状態とすることが可能なマイクロスイッチが知られている（例えば、特許文献１を参照）。このマイクロスイッチでは、屈曲変位部材を構成する博板部をセラミックス材料にしつつ、薄膜部、圧電／電歪体、及び電圧印加用電極層を焼成一体化することで、高周波信号の切り換えを低消費電力で効率よく行うことができる。

特開２００５−３３２８０２号公報

一般に、上記のマイクロスイッチは、ＭＥＭＳ（Ｍｉｃｏｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｅｔｍｅｓ）技術を利用して構成することで、小型化を図っている。マイクロスイッチは、電圧印加用電極層に電圧を印加することで、可動電極と固定電極を電気的な接続状態又は切断状態として、高周波信号の切り換えを可能としている。電圧印加用電極層と、高周波信号が伝搬する電極は、直流的に絶縁されている。しかしながら、上記のマイクロスイッチを高周波帯域で使用した場合には、高周波信号が、電圧印加用電極層に流れ、電圧印加用の配線内を伝搬する。そして、配線内を伝搬したノイズが、特定の周波数で共振点をもち、特定の周波数で高周波信号のディップが発生するという問題があった。

本発明が解決しようとする課題は、高周波信号のディップを抑制可能な電子デバイスを提供することである。

［１］本発明に係る電子デバイスは、ベース基板と、前記ベース基板に設けられた固定電極と、駆動電極及び可動電極を有し、前記駆動電極に印加された駆動電圧により可動する可動部と、前記駆動電圧を前記前記駆動電極に印加する電源ラインと、前記固定電極と前記可動電極とが接触した場合に、前記固定電極及び前記可動電極に信号を流す信号ラインと、前記電源ラインの端部に接続された調整用の調整抵抗とを備え、前記可動電極は前記固定電極と隙間を空けた状態で配置されており、前記可動電極と前記駆動電極の間は容量結合されており、前記電源ラインは、前記信号に基づくノイズを抑制するノイズ抑制部を有し、前記調整抵抗の抵抗値は、前記ノイズ抑制部の抵抗値より大きいことを特徴とする。

［２］上記発明において、前記電源ラインは、複数の伝送路を有し、前記ノイズ抑制部は、前記複数の伝送路の間に接続された抵抗体としてもよい。

［３］上記発明において、前記複数の伝送路の特性インピーダンスに基づいて設定されていてもよい。

［４］上記発明において、前記ノイズ抑制部は、印刷抵抗により形成されていてもよい。

［５］リレースイッチ、可変キャパシタ、又はＶＣＯが、上記発明に係る電子デバイスを備えてもよい。

本発明によれば、電子デバイスの小型化に伴い、駆動電極と可動電極との間が容量結合するように構成された場合でも、電圧を印加する電源ラインに設けられたノイズ抑制部により、高周波信号の伝搬により発生するノイズを抑制できるため、高周波信号のディップを抑制可能な電子デバイスを実現することができる。

図１は、本発明の実施形態に係るマイクロリレーのリレー本体部の平面図である。 図２は、図１のII−II線に沿った断面図である。 図３は、本発明の実施形態に係るマイクロリレーのインターポーザ基板の平面図である。 図４は、カンチレバー及び固定電極の拡大図である。 図５は、高周波信号のディップが発生する現象を説明するための図であり、（ａ）は、信号ライン、電源ライン、及び調整抵抗の等価回路を示し、（ｂ）は、信号ディップの概念図である。 図６（ａ）は、信号ライン、電源ライン、及び調整抵抗の等価回路を示し、図６（ｂ）は、信号ディップの概念図である。 図７は、信号ライン、電源ライン、及び調整抵抗の等価回路である。

以下、本発明の実施形態を図面に基づいて説明する。なお、以下では、本発明の実施形態に係る電子デバイスを、マイクロリレーに適用した例を説明する。

マイクロリレー（電子デバイス）は、リレー本体部１００及びインターポーザ基板２００を備えたＭＥＭＳスイッチである。まず、リレー本体部１００の構成を図１及び図２を用いて説明する。図１は本実施形態に係るリレー本体部１００の平面図である。図２は、図１のII−II線に沿う部分断面図である。

リレー本体部１００は、カンチレバー１０、支持部２０、収容部３０、固定電極４１，４２、及び電源用電極５１，５２を備えている。

カンチレバー１０は、一端が支持部２０を介して固定された片持ち針である。カンチレバー１０は外部から印加される電圧により変位することで、可動接点を稼働させる圧電駆動型のレバー（可動部）である。図１に示すように、１つのカンチレバー１０は、平面視でみたときに（図１の紙面の法線方向からみたとき）、面積の異なる２枚の長方形と、台形とを並べたような形状になっている。このとき、台形は２枚の長方形に狭持されるように配置され、台形の長辺は、２枚の長方形のうち面積が大きい方の長方形の辺と一致し、台形の短辺は、面積が小さい方の長方形の辺と一致する。

図２に示すように、カンチレバー１０は、上部電極１１、圧電体１２、下部電極１３、基板１４、及び可動電極１５を備えている。上部電極１１、圧電体１２、及び下部電極１３は層状に積層されている。圧電体１２は、薄板状に形成されている。上部電極１１は圧電体１２の上面（天井面）に沿うように形成されており、下部電極１３は、圧電体１２の下面（底面）に沿うように形成されている。これにより、圧電体１２は上部電極１１及び下部電極１３に狭持されている。上部電極１１は配線１１ａを介して電源用電極５１に電気的に接続されている。下部電極１３は配線１３ａを介して電源用電極５２に電気的に接続されている。上部電極１１及び下部電極１３に電圧が印加されると、電極間の電位差によって、圧電体１２が変位する。なお、本実施形態における上部電極１１及び下部電極１３が、本発明における駆動電極の一例に相当する。

基板１４は、層状の上部電極１１、圧電体１２及び下部電極１３を実装した部材であって、シリコン等により形成されている。基板１４の先端部分には、可動電極１５が設けられている。また基板１４の端部のうち、可動電極が設けられた端部と反対側の端部には、支持部２０が設けられている。また、基板１４は薄板状に形成されており、一対の面（基板１４の側面以外の面）のうち、上面に支持部２０が設けられ、下面に可動電極１５が設けられている。そして、支持部２０に固定されている基板１４の端部は、固定端となり、可動電極１５が設けられている部分は可動可能な端部となる。

可動電極１５は、固定電極４１と隙間を空けた状態で配置されており。そして、上部電極１１及び下部電極１３に駆動電圧が印加されると、カンチレバー１０が変位して、可動電極１５が下方に移動する。そして、可動電極１５が固定電極４１と接触する。これにより、可動電極と１５と固定電極４１との間の接触状態と離間状態が切り替わる。

支持部２０は、カンチレバー１０の先端部分と基板３１との間に狭持された状態で固定されており、カンチレバー１０を基板３１に支持するための部材である。支持部２０はシリコンにより形成されている。

カンチレバー１０は、収容部３０に収容されている。収容部３０は基板３１、３２及び接合部３３を備えている。収容部３０は、中を空洞化したキャビティと、当該キャビティを覆うような壁面により構成されている。基板３１は、ガラスで形成された基板であって、収容部３０の蓋体を構成する。基板３２は、ガラスで形成された基板であって、収容部３０の本体部を構成する。なお、本実施形態における基板３２が、本発明におけるベース基板の一例に相当する。

接合部３３は、蓋体の基板３１と本体部の基板３２とを接合する部材であって、支持部２０と同様にシリコンで形成されている。基板３２の底面部分は、板状に形成されている。そして、当該底面部分の上面には、固定電極４１、電源用電極５１、及び電源用電極５２が、基板３２の上面に沿うように設けられている。また、基板３２は各電極の位置に合わせてビアを有しており、固定電極４１、電源用電極５１、及び電源用電極５２はビアを通って、基板の底面側と電気的に導通するように、構成されている。

図１に示すように、固定電極４１及び固定電極４２が列状に並べられている。固定電極４１と固定電極４２との間には、基板３２の表面に沿った間隔が空けられている。そして、カンチレバー１０が駆動すると、可動電極１５は固定電極４１と固定電極４２と接触し、固定電極４１と固定電極４２との間は、可動電極１５を介して電気的に導通状態となる。一方、カンチレバー１０が駆動していない場合には、固定電極４１と固定電極４２との間は、電気的に遮断された状態となる。

次に、図３を用いてインターポーザ基板２００の構成を説明する。図３はインターポーザ基板２００の平面図である。

インターポーザ基板２００は、多層基板であって、最上層の基板６０の表面には、リレー本体部１００の電極と接続するように、電極パターンが設けられている。なお、基板６０の電極パターンと、リレー本体部１００の電極は、例えば半田ボール（不図示）で接続されている。

図３に示す点線Ｘの枠は、図１に示したリレー本体部１００が実装される位置を示している。また、図３に示す符号４１、４２、及び符号５１、５２は、リレー本体部１００がインターポーザ基板２００に実装されたときの、対応する電極の位置を示している。

固定電極４１、４２の位置から、基板６０の長辺に向かって信号ライン４１０、４２０がそれぞれ形成されている。信号ライン４１０、４２０は、可動電極１５及び固定電極４１、４２に対して、高周波信号を流すためのラインである。

電源用電極５１、５２の位置から、基板６０の短辺に向かって電源ライン５１０、５２０がそれぞれ形成されている。電源ライン５１０、５２０は、カンチレバー１０の電極に対して、駆動電圧を印加するためのラインである。駆動電圧は、カンチレバー１０を駆動させるための直流電圧である。

電源ライン５１０は、伝送路５１１、５１２、５１３、５１４及びダンピング抵抗５１５を備えている。伝送路５１１〜５１４は外部から入力される駆動電圧を、カンチレバー１０の上部電極１１に印加するための線路である。伝送路５１１〜５１４は、一本の伝送路になるように、電気的に接続されている。また、伝送路５１１と伝送路５１２との間には、ダンピング抵抗５１５が接続されている。

電源ライン５２０は、伝送路５２１、５２２、５２３、５２４及びダンピング抵抗５２５を備えている。伝送路５２１〜５２４は外部から入力される駆動電圧を、カンチレバー１０の下部電極１３に印加するための線路である。伝送路５２１〜５２４は、一本の伝送路になるように、電気的に接続されている。また、伝送路５２１と伝送路５２２との間には、ダンピング抵抗５２５が接続されている。

伝送路５１１〜５１４、５２１〜５２４は、金などの導電材のメッキで形成されている。ダンピング抵抗５１５、５２５は、印刷抵抗で形成された抵抗体である。なお、本実施形態におけるダンピング抵抗５１５、５２５が、本発明におけるノイズ抑制部の一例に相当する。

調整抵抗７１、７２は、調整用のチップ抵抗であり、電源ライン５１０、５２０にそれぞれ接続されている。本カンチレバー１０には製造上のばらつきが生じる。調整抵抗７１、７２は、駆動電圧に対するカンチレバー１０の変位量を調整するための抵抗であり、製造上のバラツキによる変位量のズレを調整している。言い替えると、カンチレバー１０の駆動時の押し込みを統一させるために、調整抵抗７１、７２が接続されている。調整抵抗７１、７２には、抵抗値の高いチップ抵抗が用いられ、調整抵抗７１、７２の抵抗値は、ダンピング抵抗５１５、５２５の抵抗値と比べて数１０倍以上である。なお、調整抵抗７１、７２の抵抗値は、必ずしもダンピング抵抗５１３、５２３の抵抗値の１０倍以上にする必要なく、少なくともダンピング抵抗５１３、５２３の抵抗値よりも大きければよい。また、ダンピング抵抗５１５が調整抵抗７１と電源用電極５１との間に接続されており、ダンピング抵抗５２５が調整抵抗７２と電源用電極５２との間に接続されている。

次に、マイクロリレーの駆動を説明する。高周波の制御信号が、信号ライン４１０を通って固定電極４１に入力されている状態で、外部の駆動電源から電圧が電源ライン５１０、５２０を介して上部電極１１及び下部電極１３に印加されると、カンチレバー１０が駆動して、可動電極１５が固定電極４１、４２と接触する。可動電極１５と固定電極４１、４２が電気的に接続された状態になると、固定電極４１にそれぞれ入力された高周波信号が、可動電極１５を通って、信号ライン４２０から出力される。これにより、本実施形態に係るマイクロリレーは、ＭＥＭＳリレーとして駆動する。

ところで、ＭＥＭＳ技術を利用した電子デバイスにおいて、高周波帯域で駆動させた場合に、高周波信号のディップが問題となっていた。高周波信号のディップについて、図４及び図５を用いて説明する。図４は、カンチレバー１０及び固定電極４１、４２の一部の平面図を示し、図５は高周波信号のディップが発生する現象を説明するための図であり、図５（ａ）は、信号ライン４１０、電源ライン５１０、及び調整抵抗７１の等価回路を示し、図５（ｂ）は、信号ディップの概念図である。なお、図５（ａ）に示す等価回路の電源ライン５１０には、本実施形態のようなダンピング抵抗を接続していない。

ＭＥＭＳ技術に伴いマイクロリレーが小型化されると、カンチレバー１０の小型化も要求される。カンチレバー１０において、駆動電圧のラインと制御信号用のラインとを直流的に絶縁できるように、電極１１、１３と可動電極１５との間は、基板１４のシリコン材が介在している。しかしながら、電極１１、１３と可動電極１５との間は、直流的な絶縁は確保できるが、容量結合（電磁界結合）されてしまう（図４の斜線部分に相当）。そのため、高周波信号が信号ライン４１０に流れている状態で、カンチレバー１０を駆動させると、固定電極４１から、可動電極１５、固定電極４２の順で流れる高周波信号が、容量結合されている部分を通り、可動電極１５から電極１１、１３に流れる。

上面電極１１は電源ライン５１０に接続されているため、信号ライン４１０から漏れた信号は電源ライン５１０に流れる。電源ライン５１０の端部（アース接地されている側の端部）には、高い抵抗値をもつ調整抵抗７１が接続されている。調整抵抗７１を接続した部分はオープン状態と同等になり、高周波信号の反射点となる。信号は、電極１１、１３から電源ライン５１０を通り、調整抵抗７１の接続部分で反射する。そのため、電源ライン５１０で共振が発生する。

電源ライン５１０は一本の伝送路で形成されているため、共振周波数は、電源ライン５１０の長さで決まる。具体的には、電源ライン５１０の長手方向で、電極１１、１３から調整抵抗７１の接続部分までの長さをλとすると、共振周波数は１／（２λ）に比例する。

このように、電極１１、１３と可動電極１５との間の容量結合により、信号ライン４１０に流れていた高周波信号が電源ライン５１０にも流れる。電源ライン５１０において、特定の高周波の共振が発生することで、特定の周波数をもつノイズが発生する。そして、この共振作用によって、高周波信号は、特定の周波数で急峻に下がる（図５（ｂ）を参照）。なお、上記では電源ライン５１０の共振ノイズについて説明したが、電源ライン５２０でも同様に共振ノイズが発生する。

本実施形態では、上記のような高周数の制御信号のディップを抑制するために、ダンピング抵抗５１５、５２５を、電源ライン５１０、５２０に設けている。

図６を用いて、ダンピング抵抗５１５の作用を説明する。図６（ａ）は、信号ライン４１０、電源ライン５１０、調整抵抗７１の等価回路を示し、図６（ｂ）は、電源ライン５１０を伝搬するノイズの概念図である。なお、図３に示すように、電源ライン５１０に接続されるダンピング抵抗５１５は、１つであるが、ダンピング抵抗５１５は複数接続されてもよい。以下の説明では、図６（ａ）に示すように、ダンピング抵抗５１８は複数接続されていたとする。また図６（ａ）に示すダンピング抵抗５１８は、図３に示すダンピング抵抗５１５と同様であり、伝送路５１９は伝送路５１１〜５１３と同様である。また、ダンピング抵抗５２５は、ダンピング抵抗５１５と同様の作用を有する。

可動電極１５と電極１１、１３との間の容量結合により、信号ライン４１０を通る高周波信号は、ノイズとなり電源ライン５１０に流れる。図６（ａ）に示すように、複数のダンピング抵抗５１８及び複数の伝送路５１９は交互に接続されており、１つのダンピング抵抗５１８は複数の伝送路５１９の間に接続されている。

ダンピング抵抗５１８の抵抗値は、伝送路５１９の抵抗値よりも高い。ノイズが電源ライン５１０を伝送した場合に、ダンピング抵抗５１８と伝送路５１９との接続点が反射点となり、新たな反射点が電源ライン５１０内に生成される。新たな反射点が生成されると、共振するノイズの伝搬長は、伝送路５１９の長さに比例するため、共振周波数が高周波側にずれる。

図６（ａ）の例では、このような新たな反射点が複数生成され、共振点は、図５（ａ）のような１点に限らず、複数生成される。そのため、電源ライン５１０の共振点の周波数が、分散されて、かつ、１／（２λ）よりも高周波側に移動する。さらに、ノイズはダンピング抵抗５１８の抵抗成分により減衰される。

すなわち、電源ライン５１０内を伝搬するノイズの特性は、共振点の周波数が１／（２λ）よりも高周波側に移動し、共振点が複数発生し、高周波信号が減衰するような特性となる。そのため、図６（ｂ）に示すように、制御信号のディップは、１／（２λ）よりも高周波側に移動しつつ、低減幅も小さくなる。これにより、信号ライン４１０を伝搬する高周波信号のディップを抑制することができる。

ダンピング抵抗５１８の抵抗値は、複数の伝送路５１９の特性インピーダンスに基づいて設定されている。ダンピング抵抗５１８の抵抗値が低すぎて、伝送路５１９との抵抗値の差が小さい場合には、ノイズは減衰せずに伝搬してしまい、調整抵抗７１の接続点で反射する。そのため、図５（ａ）に示した状態と同様の状態になってしまう。

一方、ダンピング抵抗５１８の抵抗値が高すぎる場合には、ノイズは、電極１１、１３から流れ、伝送路５１８とダンピング抵抗５１９との最初の接続点を透過せずに、最初の接続点で反射する。最初の接続点は、電極１１、１３から調整抵抗７１をみたときに、１番目のダンピング抵抗５１８と１番目の伝送路５１９が接続されている部分である。そのため、ノイズは減衰することなく特定の周波数で共振し、高周波信号のディップが発生する。

伝送路５１８とダンピング抵抗５１９との接続点で発生する反射は、伝送路５１９の特性インピーダンスとダンピング抵抗５１８の抵抗値との関係で決まる。そのため、高周波信号で使用する周波数帯域において、ノイズ特性を評価し、上記のようなノイズの共振点のシフト及びノイズの減衰を両立できるように、ダンピング抵抗５１８の抵抗値が複数の伝送路５１９の特性に基づいて設定されている。

上記のように、本実施形態では、可動電極１５と電極１１、１３の間は容量結合された状態で、信号ラインに高周波信号（制御信号）を流し、当該高周波信号に基づくノイズを抑制するためのダンピング抵抗５１５、５２５を、電源ライン５１０、５２０に設けている。これにより、高周波信号が電源ライン５１０、５２０に伝搬することで発生するノイズを抑制できるため、高周波信号のディップを抑制できる。

なお、本実施形態において、ダンピング抵抗５１５、５２５は、電源ライン５１０及び電源ライン５２０にそれぞれ接続したが、ダンピング抵抗５１５、５２５は、電源ライン５１０及び電源ライン５２０のいずれか一方のラインに接続してもよい。

また本実施形態の変形例として、図７に示すように、電源ライン５１０、５２０は、一本の印刷抵抗で形成されてもよい。図７は、信号ライン４１０、電源ライン５１０、調整抵抗７１の等価回路を示す。これにより、電源ライン５１０、５２０が抵抗として機能するため、ノイズを減衰させることできる。その結果として、高周波信号のディップを抑制できる。

なお、本実施形態に係る電子デバイスは、圧電駆動のスイッチに限らず、静電チャックを用いたスイッチに用いてもよい。また本実施形態に係る電子デバイスは、可変キャパシタに用いてもよく、あるいは、電圧制御発信器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）に用いてもよい。

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

１０…カンチレバー
１１…上部電極
１２…圧電体
１３…下部電極
１４…基板
１５…可動電極
２０…支持部
３０…収容部
３１、３２…基板
４１、４２…固定電極
５１、５２…電源用電極
６０…基板
７１、７２…調整抵抗
１００…リレー本体部
２００…インターポーザ基板
４１０、４２０…信号ライン
５１０、５２０…電源ライン
５１１〜５１４、５１９、５２１〜５２４…伝送路
５１５、５１９、５２５…ダンピング抵抗

Claims (7)

1. ベース基板と、
   前記ベース基板に設けられた固定電極と、
   駆動電極及び可動電極を有し、前記駆動電極に印加された駆動電圧により可動する可動部と、
   前記駆動電圧を前記駆動電極に印加する電源ラインと、
   前記固定電極と前記可動電極とが接触した場合に、前記固定電極及び前記可動電極に信号を流す信号ラインと、
   前記電源ラインの端部に接続された調整用の調整抵抗とを備え、
   前記可動電極は前記固定電極と隙間を空けた状態で配置されており、
   前記可動電極と前記駆動電極の間は容量結合されており、
   前記電源ラインは、前記信号に基づくノイズを抑制するノイズ抑制部を有し、
   前記調整抵抗の抵抗値は、前記ノイズ抑制部の抵抗値より大きい
   ことを特徴とする電子デバイス。
2. 請求項１記載の電子デバイスであって、
   前記電源ラインは、複数の伝送路を有し、
   前記ノイズ抑制部は、前記複数の伝送路の間に接続された抵抗体である
   ことを特徴とする電子デバイス。
3. 請求項２記載の電子デバイスであって、
   前記抵抗体の抵抗値は、前記複数の伝送路の特性インピーダンスに基づいて設定されている
   ことを特徴とする電子デバイス。
4. 請求項１〜３のいずれか一項に記載の電子デバイスであって、
   前記ノイズ抑制部は、印刷抵抗により形成されている
   ことを特徴とする電子デバイス。
5. 請求項１〜４のいずれか一項に記載の電子デバイスを備えたリレースイッチ。
6. 請求項１〜４のいずれか一項に記載の電子デバイスを備えた可変キャパシタ。
7. 請求項１〜４のいずれか一項に記載の電子デバイスを備えた電圧制御発信器。

Images