JP6381332B2 - 半導体デバイスの製造方法 - Google Patents

Description

本発明は、半導体デバイスの製造方法に関する。

特許文献１には、微細構造体の製造方法が記載されている。この製造方法は、基板上において基板から離間した微細構造体を形成するために、基板とポリシリコン層との間に形成された犠牲層酸化膜を除去する。犠牲層酸化膜の除去の際には、無水ＨＦとメタノールとの蒸気を含む蒸気相雰囲気において、犠牲層酸化膜をエッチングする。

特許第２９５１９２２号

特許文献１に記載の方法においては、犠牲層酸化膜の除去の際にエッチング残留物（残渣）が生じることを防止するために、予め、犠牲層酸化膜の下部層にポリシリコン膜を形成している。このように、従来から、犠牲層のエッチングに伴って残渣が発生することの防止が検討されている。その一方で、仮に残渣が発生してしまった場合には、フッ化水素の水溶液を基板に供給することによって、残渣を除去することが考えられる。

しかしながら、残渣の除去のためにフッ化水素の水溶液を基板に供給した場合には、後の工程において、その水溶液やリンス液としての純水等の液体を除去して基板を乾燥させる必要がある。基板を乾燥させるときには、液体の表面張力により、基板から離間していた微細構造体（中空構造）が基板に固着してしまい、中空構造が保たれない場合がある。

本発明は、そのような事情に鑑みてなされたものであり、中空構造を保持しつつ残渣を除去可能な半導体デバイスの製造方法を提供することを目的とする。

本発明に係る半導体デバイスの製造方法は、シリコンを含む主面を有する基板と、酸化シリコンを含み主面上に形成された犠牲層と、犠牲層上に形成された第１及び第２の半導体部と、を有する基体を用意する第１の工程と、フッ化水素ガスを用いて犠牲層をエッチングすることにより、主面と第１の半導体部との間の犠牲層を残存させつつ主面と第２の半導体部との間の犠牲層を除去して中空構造を形成する第２の工程と、第２の工程の後に、基体を加熱する第３の工程と、第３の工程の後に、第１の工程におけるエッチングの時間よりも短い時間において基体をフッ化水素ガスに晒す第４の工程と、を備えることを特徴とする。

この半導体デバイスの製造方法においては、まず、基板の主面と第２の半導体部との間の犠牲層を、フッ化水素ガスを用いたエッチングにより除去し、中空構造を形成する。このとき、仮に残渣が生じても、中空構造を含む基体を加熱した後に、相対的に短時間において基体をフッ化水素ガスに晒すことによって、当該残渣を除去することができる。特に、この製造方法においては、残渣の除去に際して液体を用いないので、液体の表面張力等によって中空構造が保たれない事態が生じない。よって、この製造方法によれば、中空構造を保持しつつ残渣を除去可能である。

本発明に係る半導体デバイスの製造方法においては、第３の工程と第４の工程との間において、ヘキサメチルジシラザン、テトラエトキシシラン、又は、アンモニアを含むガスに基体を晒す第５の工程をさらに備えてもよい。この場合、確実に残渣を除去可能である。

本発明に係る半導体デバイスの製造方法においては、第４の工程の後に、第１の半導体部における主面と反対側の第１の面に対して、表面活性化接合により蓋体を接合する第６の工程をさらに備えてもよい。この場合、上述したように、第１の半導体部の第１の面からも残渣が除去されている。したがって、当該第１の面に対して表面活性化接合によって気密に蓋体を接合し、半導体デバイスを製造可能である。

本発明によれば、中空構造を保持しつつ残渣を除去可能な半導体デバイスの製造方法を提供することができる。

本実施形態に係る半導体デバイスの製造方法の主要な工程を示す模式的な端面図である。 本実施形態に係る半導体デバイスの製造方法の主要な工程を示す模式的な端面図である。 本実施形態に係る半導体デバイスの製造方法の主要な工程を示す模式的な端面図である。 本実施形態に係る半導体デバイスの製造方法の主要な工程を示す模式的な端面図である。 本実施形態に係る半導体デバイスの製造方法の主要な工程を示す模式的な端面図である。 実施例に係る基体の観察結果を示す部分的な画像である。 実施例に係る基体の観察結果を示す部分的なＳＥＭ写真である。 実施例に係る基体の観察結果を示す部分的なＳＥＭ写真である。 実施例に係る基体の観察結果を示す部分的なＳＥＭ写真である。

以下、本発明に係る半導体デバイスの製造方法の一実施形態について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素同士、或いは、相当する要素同士には、互いに同一の符号を付し、重複する説明を省略する。以下の方法は、例えば、ＭＥＭＳ技術を用いた光干渉計を含む半導体デバイスや加速度センサを含む半導体デバイスを製造する方法である。

図１〜５は、本実施形態に係る半導体デバイスの製造方法の主要な工程を示す模式的な端面図である。図１に示されるように、この製造方法においては、まず、基体１を用意する（第１工程：工程Ｓ１０１）。基体１は、主面１０ｓを有する基板１０と、基板１０の主面１０ｓ上に形成された犠牲層２０と、主面１０ｓ及び犠牲層２０上に形成された半導体部（第１の半導体部）３１及び半導体部（第２の半導体部）３２と、を有している。

基板１０は、例えばシリコンからなる。したがって、基板１０は、例えばシリコンを含む主面１０ｓを含む。基板１０は、例えばＳＯＩ基板におけるシリコン基板である。犠牲層２０は、例えば、酸化シリコン（例えばＳｉＯ_２）からなる。犠牲層２０は、例えばＳＯＩ基板における絶縁層である。半導体部３１，３２は、例えばシリコンからなる。半導体部３１，３２は、例えばＳＯＩ基板のシリコン層をエッチングすることにより形成される。

続く工程においては、犠牲層２０の一部をエッチングすることにより、中空構造を形成する。そのために、まず、図２の（ａ）に示されるように、用意した基体１をエッチング装置のチャンバＣ１内に配置する（工程Ｓ１０２）。

続いて、図２の（ｂ）に示されるように、チャンバＣ１内において、犠牲層２０をエッチングすることにより、基板１０の主面１０ｓと半導体部３１との間の犠牲層２０を残存させつつ、犠牲層２０と半導体部３２との間の犠牲層２０を除去する（第２の工程：工程Ｓ１０３）。これにより、半導体部３２が基板１０の主面１０ｓから浮いた状態となり、中空構造４０が形成される。中空構造４０は、例えば、上述したような各種の半導体デバイスにおける静電アクチュエータ等の可動部となる。

この工程Ｓ１０３のエッチングは、例えば、フッ化水素ガス（Vapor HF）とエタノールとの混合ガスをエッチャントとして用い、５０℃程度の温度及び２時間半程度の時間で行うことができる。このようにフッ化水素ガスを用いた犠牲層２０のエッチングにおいては、残渣Ｒが生じる場合がある。残渣Ｒは、例えば、基板１０の主面１０ｓや、半導体部３１における主面１０ｓと反対側の上面（第１の面）３１ｓ等の基体１の各所に発生する。

したがって、続く工程においては、残渣Ｒの除去を行う（ポスト処理を行う）。すなわち、まず、図３の（ａ）に示されるように、エッチング装置のチャンバＣ１から基体１を取り出した後に、基体１を加熱する（第３の工程：工程Ｓ１０４）。この工程においては、例えば１５０℃程度の温度及び９０秒程度の時間において基体１を加熱することができる。この工程における基体１の加熱条件（雰囲気、温度、及び時間等）は、後述するように、例えば、基体１のシリコンに酸化を生じさせることができる程度の条件であることが望ましい。温度の一例としては、５０℃以上３５０℃以下程度とすることができる。或いは、温度の一例としては、９０℃〜３５０℃程度である。

続いて、図３の（ｂ）に示されるように、基体１を別のチャンバＣ２内に配置し、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラエトキシシラン（ＴＥＯＳ）、又は、アンモニア（ＮＨ_３）を含むガスに基体１を晒す（第５の工程：工程Ｓ１０５）。ここでは、これらのガスを窒素ガス等の不活性ガスに混合した状態においてチャンバＣ２に導入することができる。また、ここでは、常温及び６０秒程度の時間において、これらのガスに基体１を晒すことができる。

続いて、図４の（ａ）に示されるように、基体１をチャンバＣ２から取り出す（工程Ｓ１０６）。基体１をチャンバＣ２から取り出した後には、すぐに次の工程を実施してもよいし、所定時間放置した後に次の工程を実施してもよい。

続いて、図４の（ｂ）に示されるように、基体１を別のチャンバＣ３内に配置し、工程Ｓ１０３におけるエッチングの時間よりも短い時間において基体１をフッ化水素ガスに晒す（第４の工程：工程Ｓ１０７）。ここでは、例えば３分程度の時間において、基体１をフッ化水素ガスに晒すことができる。特に、この工程Ｓ１０７において基体１をフッ化水素ガスに晒す時間は、工程Ｓ１０３におけるエッチングの時間よりも短い時間であって、犠牲層２０のさらなるエッチングにより新たな残渣Ｒが発生しない程度の時間であることが好ましい。

これにより、基体１の各所から残渣Ｒが除去される。また、半導体部３１の上面３１ｓからも残渣Ｒが除去され、上面３１ｓの表面粗さが減少される。なお、この工程Ｓ１０７においては、フッ化水素ガスに対してエタノール等のアルコール類を混ぜてもよいが、フッ化水素ガスに対してエタノール等のアルコール類を混合しない状態で用いる方が好適に残渣Ｒを除去可能である。

続いて、チャンバＣ３から基体１を取り出した後に、図５に示されるように、半導体部３１の上面３１ｓに対して表面活性化接合により蓋体５０を接合する（第６の工程：工程Ｓ１０８）。これにより、半導体デバイスＤが製造される。なお、上述したように、半導体部３１の上面３１ｓから残渣Ｒが除去されて平坦化されているため、上面３１ｓに対して気密に蓋体５０を接合可能である。

以上説明したように、本実施形態に係る半導体デバイスの製造方法においては、まず、基板１０の主面１０ｓと半導体部３２との間の犠牲層２０を、フッ化水素ガスを用いたエッチングにより除去し、中空構造４０を形成する。このとき、残渣Ｒが生じた場合であっても、中空構造４０を含む基体１を加熱した後に、相対的に短時間において基体１をフッ化水素ガスに晒すことによって、当該残渣Ｒを除去することができる。

特に、この半導体デバイスの製造方法においては、残渣Ｒの除去に際して液体を用いないので、液体の表面張力等によって中空構造４０が主面１０ｓに固着して中空が保たれない事態が生じない。よって、この半導体デバイスの製造方法によれば、中空構造４０を保持しつつ残渣を除去可能である。

また、本実施形態に係る半導体デバイスの製造方法においては、基体１を加熱する工程Ｓ１０４と基体１をフッ化水素ガスに晒す工程Ｓ１０７との間において、ＨＭＤＳ、ＴＥＯＳ、又はＮＨ_３を含むガスに基体１を晒す。このため、基体１の各所から確実に残渣Ｒを除去可能である。

なお、残渣Ｒの除去は、以下のようにして行われると考えらえる。すなわち、犠牲層２０のエッチングにおいて発生した残渣Ｒの構成分子が基体１のシリコンと結合している状態において、基体１を加熱することより基体１のシリコンの自然酸化が進み、酸素原子が基体１のシリコンと残渣Ｒの構成分子との間に割り込むようにしてＳｉ−Ｏ結合が形成される。その状態において、工程Ｓ１０５において基体１をフッ化水素ガスに晒すことにより、酸素に比べてシリコンとの親和力が高いフッ素によってＳｉ−Ｏ結合が切断され、残渣Ｒ（残渣Ｒの構成分子）が基体１から分離される。

特に、基体１の加熱後に、例えばＨＭＤＳを基体１に塗布した場合（ＨＭＤＳを含むガスに基体１を晒した場合）、残渣Ｒの構成分子における水素をトリメチルシリル基で置換又は終端させ、凝集している残渣Ｒの構成分子間の結合力が弱まる。このため、基体１から分離した残渣Ｒ（残渣Ｒの構成分子）が揮発しやすくなり、基体１に再付着することが抑制される。

以上の実施形態は、本発明に係る半導体デバイスの製造方法の一実施形態を説明したものである。したがって、本発明に係る半導体デバイスの製造方法は、上述したものに限定されない。本発明に係る半導体デバイスの製造方法は、各請求項の要旨を変更しない範囲において、上述したものを任意に変更することができる。

例えば、上記実施形態においては、工程Ｓ１０４において基体１を加熱した後、工程Ｓ１０５においてＨＭＤＳ、ＴＥＯＳ、又はＮＨ_３を含むガスに基体１を晒し、その後に、工程Ｓ１０７において基体１をフッ化水素ガスに晒して残渣Ｒを除去した。しかしながら、工程Ｓ１０４において基体１を加熱した後に、工程Ｓ１０５を行うことなく、工程Ｓ１０７において基体１をフッ化水素ガスに晒して残渣Ｒを除去してもよい。この場合にも、中空構造４０を保持しつつ残渣を除去可能である。

引き続いて、上述した半導体デバイスの製造方法の具体的な実施例について説明する。この実施例においては、まず、上記の工程Ｓ１０３として、フッ化水素ガスとエタノールとの混合ガスをエッチャントとして用い、５０℃の温度及び２時間半の時間において犠牲層のエッチングを行った。図６の（ａ）は、犠牲層のエッチングを行った後の基体の部分的なＳＥＭ写真（平面視）であり、図６の（ｂ）は、犠牲層エッチングを行った後の部分的な断面プロファイルを示すＡＦＭ画像である。図６に示されるように、犠牲層をエッチングした状態では、複数の残渣Ｒが発生している。

この後、第１の実施例として、基体を加熱する工程Ｓ１０４、基体へＨＭＤＳを塗布する工程Ｓ１０５、及び、基体をフッ化水素ガスにさらす工程Ｓ１０７を順に２回繰り返して実施した（すなわち、上記のポスト処理を施した）。工程Ｓ１０４においては、ホットプレートにより９０秒間１５０℃で基体を加熱した。工程Ｓ１０５においては、基体にＨＭＤＳを塗布して常温にて６０秒間保持した。工程Ｓ１０７においては、基体をフッ化水素ガスに３分間晒した。

図７の（ａ）は、ポスト処理を施した後の基体の部分的なＳＥＭ写真（平面視）であり、図７の（ｂ）は、ポスト処理を施した後の基体の部分的な断面プロファイルを示すＡＦＭ画像である。図７に示されるように、上記の条件にてポスト処理を施すことにより、残渣Ｒが完全に除去されている。

また、工程Ｓ１０３として犠牲層のエッチングを行った後に、第２の実施例として、基体を加熱する工程Ｓ１０４、及び基体をフッ化水素ガスに晒す工程Ｓ１０７を順に２回繰り返し実施した（すなわち、別のポスト処理を施した）。工程Ｓ１０４においては、ホットプレートにより９０秒間１５０℃で基体を加熱した。工程Ｓ１０７においては、基体をフッ化水素ガスに３分間晒した。図８の（ａ）は、このポスト処理を施した後の基体の部分的なＳＥＭ写真（平面視）である。図８の（ａ）に示されるように、残渣Ｒが若干残存しているものの、ほとんど全ての残渣Ｒを除去することができた。

また、工程Ｓ１０３として犠牲層のエッチングを行った後に、第３の実施例として、基体を加熱する工程Ｓ１０４、ＴＥＯＳを含むガスに基体を晒す工程Ｓ１０５、及び、基体をフッ化水素ガスにさらす工程Ｓ１０７を順に２回繰り返して実施した（すなわち、上記のポスト処理を施した）。工程Ｓ１０４においては、ＣＶＤ装置内のホットプレートにより５分間３５０℃で基体を加熱した。

工程Ｓ１０５においては、ＴＥＯＳを含むガスに基体を６０秒間晒した。工程Ｓ１０７においては、基体をフッ化水素ガスに３分間晒した。図８の（ｂ）は、このポスト処理を施した後の基体の部分的なＳＥＭ写真（平面視）である。図８の（ｂ）に示されるように、この場合も、残渣Ｒが若干残存しているものの、ほとんど全ての残渣Ｒを除去することができた。

さらに、工程Ｓ１０３として犠牲層のエッチングを行った後に、第４の実施例として、基体を加熱する工程Ｓ１０４、ＮＨ_３を含むガスに基体を晒す工程Ｓ１０５、及び、基体をフッ化水素ガスにさらす工程Ｓ１０７を順に２回繰り返して実施した（すなわち、上記のポスト処理を施した）。工程Ｓ１０４においては、ＣＶＤ装置内のホットプレートにより５分間３５０℃で基体を加熱した。

工程Ｓ１０５においては、ＮＨ_３を含むガスに基体を６０秒間晒した。工程Ｓ１０７においては、基体をフッ化水素ガスに３分間晒した。図８の（ｃ）は、このポスト処理を施した後の基体の部分的なＳＥＭ写真（平面視）である。図８の（ｃ）に示されるように、この場合も、残渣Ｒが若干残存しているものの、ほとんど全ての残渣Ｒを除去することができた。

さらに、工程Ｓ１０３として犠牲層のエッチングを行った後に、第５の実施例として、基体を加熱する工程Ｓ１０４、及び基体をフッ化水素ガスに晒す工程Ｓ１０７を順に２回繰り返し実施した（すなわち、別のポスト処理を施した）。工程Ｓ１０４においては、ホットプレートにより９０秒間５０℃で基体を加熱した。工程Ｓ１０７においては、基体をフッ化水素ガスに３分間晒した。図９は、このポスト処理を施した後の基体の部分的なＳＥＭ写真（平面視）である。図９に示されるように、ほとんど全ての残渣Ｒを除去することができた。

以上のように、上述したような各種のポスト処理を施すことにより、犠牲層のエッチングにより生じた残渣Ｒを除去することができることが確認された。

１…基体、１０…基板、１０ｓ…主面、２０…犠牲層、３１…半導体部（第１の半導体部）、３１ｓ…上面（第１の面）、３２…半導体部（第２の半導体部）、４０…中空構造、５０…蓋体。

Claims (2)

1. シリコンを含む主面を有する基板と、酸化シリコンを含み前記主面上に形成された犠牲層と、前記犠牲層上に形成された第１及び第２の半導体部と、を有する基体を用意する第１の工程と、
   フッ化水素ガスを用いて前記犠牲層をエッチングすることにより、前記主面と前記第１の半導体部との間の前記犠牲層を残存させつつ前記主面と前記第２の半導体部との間の犠牲層を除去して中空構造を形成する第２の工程と、
   前記第２の工程の後に、前記基体を加熱する第３の工程と、
   前記第３の工程の後に、前記第２の工程におけるエッチングの時間よりも短い時間において前記基体をフッ化水素ガスに晒す第４の工程と、
   前記第３の工程と第４の工程との間において、ヘキサメチルジシラザン、テトラエトキシシラン、又は、アンモニアを含むガスに前記基体を晒す第５の工程と、
   を備えることを特徴とする半導体デバイスの製造方法。
2. 前記第４の工程の後に、前記第１の半導体部における前記主面と反対側の第１の面に対して、表面活性化接合により蓋体を接合する第６の工程をさらに備える、
   ことを特徴とする請求項１に記載の半導体デバイスの製造方法。