JP5776232B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5776232B2 JP5776232B2 JP2011053100A JP2011053100A JP5776232B2 JP 5776232 B2 JP5776232 B2 JP 5776232B2 JP 2011053100 A JP2011053100 A JP 2011053100A JP 2011053100 A JP2011053100 A JP 2011053100A JP 5776232 B2 JP5776232 B2 JP 5776232B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- forming
- hole
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gyroscopes (AREA)
- Micromachines (AREA)
Description
また、その開示の別の観点によれば、シリコンを含む第1の基板の一方の主面側に可動部を形成する工程と、シリコンを含む第2の基板の一方の主面側にキャビティを形成する工程と、前記第2の基板にスルーホールを形成する工程と、前記スルーホールの側面に熱酸化膜を形成する工程と、前記第1の基板と前記第2の基板の少なくとも一方の前記主面に、酸素及び窒素のいずれかの原子を含むプラズマを照射する工程と、前記プラズマを照射した後、前記キャビティを前記可動部に対向させた状態で、前記第1の基板と前記第2の基板の各々の前記主面同士を真空中で接合することにより、前記キャビティ内を真空に保ちつつ、前記可動部を前記第2の基板で封止する工程と、前記封止の後、シリコンと前記原子とが反応する温度以上の温度に前記第1の基板と前記第2の基板をアニールする工程と、前記第1の基板と前記第2の基板とをアニールする工程の後、前記スルーホールの下の前記第1の基板の前記一方の主面を異方的にエッチングする工程と、前記エッチングの後、前記スルーホール内に金属膜を埋め込むことにより、前記第1の基板の前記一方の主面に接続された導電性プラグを形成する工程とを有する電子デバイスの製造方法が提供される。
そして、その開示の他の観点によれば、シリコンを含む第1の基板の一方の主面側に可動部を形成する工程と、シリコンを含む第2の基板の一方の主面側にキャビティを形成する工程と、前記第1の基板と前記第2の基板の少なくとも一方の前記主面に、酸素及び窒素のいずれかの原子を含むプラズマを照射する工程と、前記プラズマを照射した後、前記キャビティを前記可動部に対向させた状態で、前記第1の基板と前記第2の基板の各々の前記主面同士を真空中で接合することにより、前記キャビティ内を真空に保ちつつ、前記可動部を前記第2の基板で封止する工程と、前記封止の後、シリコンと前記原子とが反応する温度以上の温度に前記第1の基板と前記第2の基板をアニールする工程と、前記第1の基板と前記第2の基板とをアニールする工程の後、前記第2の基板にスルーホールを形成する工程と、前記スルーホールの側面に絶縁膜を形成する工程と、前記絶縁膜を形成した後、前記スルーホール内に金属膜を埋め込むことにより、前記第1の基板の前記一方の主面に接続された導電性プラグを形成する工程とを有する電子デバイスの製造方法が提供される。
図3〜図8は、第1実施形態に係る電子デバイスの製造途中の断面図である。
第1実施形態では、図3(a)に示したように、第1の基板11としてSOI基板を使用した。
第1、第2実施形態では、導電性プラグ23aの材料としてポリシリコンを使用した。
本実施形態においても、第3実施形態と同様に、導電性プラグの材料として金属を使用する。但し、本実施形態では、その導電性プラグを埋め込むスルーホールの形成工程が第3実施形態と異なる。
シリコンを含む第2の基板の一方の主面側にキャビティを形成する工程と、
前記第1の基板と前記第2の基板の少なくとも一方の前記主面に、酸素及び窒素のいずれかの原子を含むプラズマを照射する工程と、
前記プラズマを照射した後、前記キャビティを前記可動部に対向させた状態で、前記第1の基板と前記第2の基板の各々の前記主面同士を真空中で接合することにより、前記キャビティ内を真空に保ちつつ、前記可動部を前記第2の基板で封止する工程と、
前記封止の後、シリコンと前記原子とが反応する温度以上の温度に前記第1の基板と前記第2の基板をアニールする工程と、
を有することを特徴とする電子デバイスの製造方法。
前記スルーホールの側面に熱酸化膜を形成する工程と、
前記熱酸化膜を形成した後であり、かつ、前記第1の基板と第2の基板とを接合した後に、シリコン膜で前記スルーホールを埋め込む工程とを更に有し、
前記第1の基板と前記第2の基板とをアニールする工程を、前記シリコン膜で前記スルーホールを埋め込む工程の後に行うことを特徴とする付記1に記載の電子デバイスの製造方法。
前記スルーホールの側面に熱酸化膜を形成する工程と、
前記第1の基板と前記第2の基板とをアニールする工程の後、前記スルーホールの下の前記第1の基板の前記一方の主面を異方的にエッチングする工程と、
前記エッチングの後、前記スルーホール内に金属膜を埋め込むことにより、前記第1の基板の前記一方の主面に接続された導電性プラグを形成する工程とを更に有することを特徴とする付記1に記載の電子デバイスの製造方法。
前記スルーホールの側面に絶縁膜を形成する工程と、
前記絶縁膜を形成した後、前記スルーホール内に金属膜を埋め込むことにより、前記第1の基板の前記一方の主面に接続された導電性プラグを形成する工程とを更に有することを特徴とする付記1に記載の電子デバイスの製造方法。
前記第2の基板の他方の主面に熱酸化膜を形成する工程と、
前記熱酸化膜の上、前記スルーホールの前記側面、及び該スルーホールの底面に前記絶縁膜を形成する工程と、
前記絶縁膜を異方的にエッチングすることにより、前記スルーホールの底面と前記熱酸化膜の上から前記絶縁膜を除去し、前記スルーホールの側面にのみ前記絶縁膜を残す工程とを更に有することを特徴とする付記5に記載の電子デバイスの製造方法。
第1のシリコン基材の主面に凹部を形成する工程と、
前記第1のシリコン基材の前記主面と、第2のシリコン基材の主面の少なくとも一方に対して水酸化処理を行う工程と、
前記第1のシリコン基材と前記第2のシリコン基材の各々の前記主面同士が接した状態で、該第1のシリコン基材と該第2のシリコン基板とを加熱して貼り合わせることにより、前記第1の基板を作製する工程と、
前記第1の基板を作製した後、前記凹部の上の前記第2のシリコン基材に前記可動部を形成する工程とを更に有することを特徴とする付記1〜6のいずれかに記載の電子デバイスの製造方法。
Claims (9)
- シリコンを含む第1の基板の一方の主面側に可動部を形成する工程と、
シリコンを含む第2の基板の一方の主面側にキャビティを形成する工程と、
前記第2の基板にスルーホールを形成する工程と、
前記スルーホールの側面に熱酸化膜を形成する工程と、
前記第1の基板と前記第2の基板の少なくとも一方の前記主面に、酸素及び窒素のいずれかの原子を含むプラズマを照射する工程と、
前記プラズマを照射した後、前記キャビティを前記可動部に対向させた状態で、前記第1の基板と前記第2の基板の各々の前記主面同士を真空中で接合することにより、前記キャビティ内を真空に保ちつつ、前記可動部を前記第2の基板で封止する工程と、
前記熱酸化膜を形成した後であり、かつ、前記第1の基板と前記第2の基板とを接合した後に、シリコン膜で前記スルーホールを埋め込む工程と、
前記封止の後であり、かつ前記シリコン膜で前記スルーホールを埋め込む工程の後に、シリコンと前記原子とが反応する温度以上の温度に前記第1の基板と前記第2の基板をアニールする工程と、
を有することを特徴とする電子デバイスの製造方法。 - 前記シリコン膜は、不純物を含むことを特徴とする請求項1に記載の電子デバイスの製造方法。
- シリコンを含む第1の基板の一方の主面側に可動部を形成する工程と、
シリコンを含む第2の基板の一方の主面側にキャビティを形成する工程と、
前記第2の基板にスルーホールを形成する工程と、
前記スルーホールの側面に熱酸化膜を形成する工程と、
前記第1の基板と前記第2の基板の少なくとも一方の前記主面に、酸素及び窒素のいずれかの原子を含むプラズマを照射する工程と、
前記プラズマを照射した後、前記キャビティを前記可動部に対向させた状態で、前記第1の基板と前記第2の基板の各々の前記主面同士を真空中で接合することにより、前記キャビティ内を真空に保ちつつ、前記可動部を前記第2の基板で封止する工程と、
前記封止の後、シリコンと前記原子とが反応する温度以上の温度に前記第1の基板と前記第2の基板をアニールする工程と、
前記第1の基板と前記第2の基板とをアニールする工程の後、前記スルーホールの下の前記第1の基板の前記一方の主面を異方的にエッチングする工程と、
前記エッチングの後、前記スルーホール内に金属膜を埋め込むことにより、前記第1の基板の前記一方の主面に接続された導電性プラグを形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 - シリコンを含む第1の基板の一方の主面側に可動部を形成する工程と、
シリコンを含む第2の基板の一方の主面側にキャビティを形成する工程と、
前記第1の基板と前記第2の基板の少なくとも一方の前記主面に、酸素及び窒素のいずれかの原子を含むプラズマを照射する工程と、
前記プラズマを照射した後、前記キャビティを前記可動部に対向させた状態で、前記第1の基板と前記第2の基板の各々の前記主面同士を真空中で接合することにより、前記キャビティ内を真空に保ちつつ、前記可動部を前記第2の基板で封止する工程と、
前記封止の後、シリコンと前記原子とが反応する温度以上の温度に前記第1の基板と前記第2の基板をアニールする工程と、
前記第1の基板と前記第2の基板とをアニールする工程の後、前記第2の基板にスルーホールを形成する工程と、
前記スルーホールの側面に絶縁膜を形成する工程と、
前記絶縁膜を形成した後、前記スルーホール内に金属膜を埋め込むことにより、前記第1の基板の前記一方の主面に接続された導電性プラグを形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 - 前記絶縁膜を形成する工程は、
前記第2の基板の他方の主面に熱酸化膜を形成する工程と、
前記熱酸化膜の上、前記スルーホールの前記側面、及び該スルーホールの底面に前記絶縁膜を形成する工程と、
前記絶縁膜を異方的にエッチングすることにより、前記スルーホールの底面と前記熱酸化膜の上から前記絶縁膜を除去し、前記スルーホールの側面にのみ前記絶縁膜を残す工程とを更に有することを特徴とする請求項4に記載の電子デバイスの製造方法。 - 前記可動部を形成する工程は、
第1のシリコン基材の主面に凹部を形成する工程と、
前記第1のシリコン基材の前記主面と、第2のシリコン基材の主面の少なくとも一方に対して水酸化処理を行う工程と、
前記第1のシリコン基材と前記第2のシリコン基材の各々の前記主面同士が接した状態で、該第1のシリコン基材と該第2のシリコン基材とを加熱して貼り合わせることにより、前記第1の基板を作製する工程と、
前記第1の基板を作製した後、前記凹部の上の前記第2のシリコン基材に前記可動部を形成する工程とを更に有することを特徴とする請求項1乃至請求項5のいずれか1項に記載の電子デバイスの製造方法。 - 前記可動部を形成する工程において、前記可動部として可動電極を形成することを特徴とする請求項1乃至請求項6のいずれか1項に記載の電子デバイスの製造方法。
- 前記第1の基板と前記2の基板とをアニールする工程において、該第1の基板と該第2の基板とを1000℃以上1200℃以下の温度に加熱することを特徴とする請求項1乃至請求項7のいずれか1項に記載の電子デバイスの製造方法。
- 前記可動部を前記第2の基板で封止する工程は、前記第1の基板と前記第2の基板とを加熱しながら行うことを特徴とする請求項1乃至請求項8のいずれか1項に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011053100A JP5776232B2 (ja) | 2011-03-10 | 2011-03-10 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011053100A JP5776232B2 (ja) | 2011-03-10 | 2011-03-10 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012187664A JP2012187664A (ja) | 2012-10-04 |
JP5776232B2 true JP5776232B2 (ja) | 2015-09-09 |
Family
ID=47081397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011053100A Expired - Fee Related JP5776232B2 (ja) | 2011-03-10 | 2011-03-10 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5776232B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016008935A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2016153780A (ja) * | 2015-02-16 | 2016-08-25 | 株式会社デンソー | 半導体装置の製造方法 |
WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Memsデバイスの製造方法、memsデバイス及びそれを用いたシャッタ装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6932491B2 (ja) * | 2016-10-31 | 2021-09-08 | 株式会社豊田中央研究所 | Mems装置を製造する方法 |
CN108083226B (zh) * | 2017-12-05 | 2020-04-10 | 北京航天控制仪器研究所 | 一种mems器件圆片级真空封装方法 |
CN117049470B (zh) * | 2023-08-18 | 2024-06-18 | 北京中科格励微科技有限公司 | 一种mems器件真空封装方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10213441A (ja) * | 1997-01-29 | 1998-08-11 | Murata Mfg Co Ltd | 外力検出装置およびその製造方法 |
JP2000108342A (ja) * | 1998-10-05 | 2000-04-18 | Ricoh Co Ltd | インクジェットヘッド及びその製造方法 |
JP2000133815A (ja) * | 1998-10-23 | 2000-05-12 | Toyota Motor Corp | 半導体装置の製造方法 |
JP4715586B2 (ja) * | 2006-03-30 | 2011-07-06 | カシオ計算機株式会社 | 反応装置 |
JP4858064B2 (ja) * | 2006-10-04 | 2012-01-18 | 大日本印刷株式会社 | 力学量検出センサおよびその製造方法 |
JP5446236B2 (ja) * | 2008-12-11 | 2014-03-19 | 大日本印刷株式会社 | 物理量センサ、その製造方法、その内部圧力制御方法、及び半導体装置 |
-
2011
- 2011-03-10 JP JP2011053100A patent/JP5776232B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016008935A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2016153780A (ja) * | 2015-02-16 | 2016-08-25 | 株式会社デンソー | 半導体装置の製造方法 |
WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Memsデバイスの製造方法、memsデバイス及びそれを用いたシャッタ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2012187664A (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5776232B2 (ja) | 電子デバイスの製造方法 | |
US6929974B2 (en) | Feedthrough design and method for a hermetically sealed microdevice | |
CA2663918C (en) | Micromechanical component and method for fabricating a micromechanical component | |
JP2007516092A (ja) | トレンチ分離を有するウェハレベルの封止マイクロデバイス及びその製造方法 | |
CN102180441B (zh) | 微机电装置及其制作方法 | |
JP4784641B2 (ja) | 半導体装置およびその製造方法 | |
US8685776B2 (en) | Wafer level packaged MEMS device | |
JP4915440B2 (ja) | 半導体装置の製造方法 | |
US20110221455A1 (en) | Micromechanical component and method for its production | |
TWI634069B (zh) | 混合整合構件及其製造方法 | |
JP2020516082A (ja) | マイクロ電気機械システムの製造方法 | |
JP2010506740A (ja) | 薄膜キャップを有するマイクロメカニカル素子の製造法 | |
JP2009059941A (ja) | 気密パッケージ及び気密パッケージの製造方法 | |
TW201728525A (zh) | 藉由將表面粗糙化而改良靜摩擦之方法 | |
US10160642B2 (en) | MEMS method and structure | |
JP2008030189A (ja) | Memsデバイスに関するシリコン−オン−金属 | |
JP2011245587A (ja) | Memsデバイス及びそれに用いるキャップ基板の製造方法 | |
JP4383854B2 (ja) | マイクロメカニカルキャップ構造及び相応する製造方法 | |
JP2006224219A (ja) | Mems素子の製造方法 | |
TWI758666B (zh) | 積體晶片及其製造方法 | |
JP2007307705A (ja) | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 | |
JP5999027B2 (ja) | 物理量センサ | |
CN112041688B (zh) | 半导体装置的制造方法 | |
JP2023182992A (ja) | デバイス構造、デバイス構造の製造方法 | |
CN112093773A (zh) | 一种微机械设备的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5776232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |