JP2023182992A - デバイス構造、デバイス構造の製造方法 - Google Patents
デバイス構造、デバイス構造の製造方法 Download PDFInfo
- Publication number
- JP2023182992A JP2023182992A JP2022096326A JP2022096326A JP2023182992A JP 2023182992 A JP2023182992 A JP 2023182992A JP 2022096326 A JP2022096326 A JP 2022096326A JP 2022096326 A JP2022096326 A JP 2022096326A JP 2023182992 A JP2023182992 A JP 2023182992A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- layer
- support layer
- device structure
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims description 31
- 238000005304 joining Methods 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 description 15
- 238000010248 power generation Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】信頼性を向上させることが可能なデバイス構造、デバイス構造の製造方法を提供する。【解決手段】支持層２Ａと、デバイス層２Ｃと、支持層２Ａに支持されたデバイス層２Ｃと、を備え、支持層２Ａとデバイス層２Ｃとの間に、少なくとも２段のキャビティ構造１２０を有する。【選択図】図４
Description
本発明は、デバイス構造、デバイス構造の製造方法に関する。
特許文献１には、可動電極として機能する第１電極と、第１電極と隣り合い固定電極として機能する第２電極と、第１電極と第２電極との間の静電容量の変化を検出して、外力などを計測するＭＥＭＳ構造型のセンサーが開示されている。第２電極は、下方に配置された絶縁部に保持されている。絶縁部には、第１電極が可動することが可能な領域であるギャップが設けられている。
しかしながら、特許文献１に記載の技術では、ギャップにおける、可動する第１電極の可動範囲が狭いという課題がある。
デバイス構造は、支持層と、前記支持層に支持されたデバイス層と、を備え、前記支持層と前記デバイス層との間に、少なくとも２段のキャビティ構造を有する。
デバイス構造の製造方法は、支持層を形成する工程と、前記支持層の第１面に、テーパーを有する１段目の第１キャビティを形成する工程と、前記第１キャビティに、前記第１キャビティの開口幅よりも小さい開口幅、かつ、テーパーを有する２段目の第２キャビティを形成して、２段のキャビティ構造を形成する工程と、前記２段のキャビティ構造の表面に絶縁層を埋め込む工程と、前記支持層とデバイス層とを接合する工程と、を有する。
以下の各図においては、互いに直交する３つの軸をＸ軸、Ｙ軸、及びＺ軸として説明する。Ｘ軸に沿う方向を「Ｘ方向」、Ｙ軸に沿う方向を「Ｙ方向」、Ｚ軸に沿う方向を「Ｚ方向」とし、矢印の方向が＋方向であり、＋方向と反対の方向を－方向とする。なお、＋Ｚ方向を「上」又は「上方」、－Ｚ方向を「下」又は「下方」ということもあり、＋Ｚ方向から見ることを平面視あるいは平面的ともいう。また、Ｚ方向＋側の面を上面、これと反対側となるＺ方向－側の面を下面として説明する。
まず、図１を参照しながら、振動発電素子１の構成を説明する。
図１に示すように、振動発電素子１は、静電誘導型の振動発電素子であり、外力によって駆動し発電する。このような振動発電素子１は、ＳＯＩ（Silicon On Insulator）基板２を半導体プロセスによってパターニングすることにより製造されている。ＳＯＩ基板２は、一対のシリコン層２Ａ、２Ｃの間に、酸化シリコンなどからなる絶縁層２Ｂを挿入してなるＳＯＩ構造の基板である（図４参照）。以下、下側のシリコン層２Ａを支持層２Ａと称し、上側のシリコン層２Ｃをデバイス層２Ｃと称する。
振動発電素子１は、支持部３と、支持部３に接続されているバネ部４と、バネ部４を介して支持部３に接続され、バネ部４を弾性変形させつつ支持部３に対して第１方向であるＸ軸方向に変位する可動体６と、支持部３に接続されている固定電極７と、を有する。
このような構成の振動発電素子１では、Ｘ軸方向の外力を受けると可動体６がバネ部４を弾性変形させつつＸ軸方向に振動する。この振動によって、可動体６と、固定電極７との間の容量が変化することにより発電が行われる。
支持部３は、支持層２Ａ、絶縁層２Ｂ、及びデバイス層２Ｃの積層体から形成されており、Ｚ軸方向からの平面視で枠状をなしている。そして、この支持部３の内側にその他の各部が配置されている。
支持部３のデバイス層２Ｃは、固定電極７ａが接続された第１固定電極接続領域３１と、固定電極７ｂが接続された第２固定電極接続領域３２と、に分割されており、互いに絶縁されている。第１固定電極接続領域３１には、固定電極７ａと電気的に接続された端子Ｔ１が配置されており、第２固定電極接続領域３２には、固定電極７ｂと電気的に接続された端子Ｔ２が配置されている。
次に、図２及び図３を参照しながら、振動発電素子１のうち一部の構成であると共に、デバイス構造としてのＭＥＭＳ構造２００の構成を説明する。
図２に示すように、ＭＥＭＳ構造２００は、支持層２Ａと、支持層２Ａの上に配置されたデバイス層２Ｃと、を有する。支持層２Ａの第１面２Ａ１の側には、空洞の領域である２段のキャビティ構造１２０が設けられている。言い換えれば、支持層２Ａとデバイス層２Ｃとの間に、２段のキャビティ構造１２０を有する。
キャビティ構造１２０の役割としては、キャビティ上の構造体の駆動領域を確保するためである。デバイス層２Ｃは、例えば、デバイス層２Ｃを加工して形成された可動体６と、デバイス層２Ｃを加工して形成された固定電極７と、を有する。
具体的には、キャビティ構造１２０は、図３に示すように、支持層２Ａにおけるデバイス層２Ｃの側に配置された１段目の第１キャビティ１２１と、デバイス層２Ｃから離れる側に配置された２段目の第２キャビティ１２２と、を有する。
第１キャビティ１２１の開口幅Ｗ１は、第２キャビティ１２２の開口幅Ｗ２よりも広くなるように形成されている。このように、２段のキャビティ構造１２０は、デバイス層２Ｃの側に広く開口しているので、キャビティ構造１２０内において、可動体６を可動しやすくすることができる。
第１キャビティ１２１の高さＨ１は、例えば、１０μｍ～２０μｍである。第２キャビティ１２２の高さＨ２は、例えば、１０μｍ～２０μｍである。このような高さにすることにより、可動体６を十分に可動させることができる。
第１キャビティ１２１の側面の角度Ａは、例えば、４０°～６０°である。第２キャビティ１２２の側面の角度Ｂは、例えば、４０°～６０°である。角度Ａ，Ｂは、好ましくは、４２°～４８°、又は、５２°～５８°である。第１キャビティ１２１及び第２キャビティ１２２の側面をこのような角度にすることにより、可動体６側が広がるテーパー形状にすることでき、可動体６を可動させやすくすることができる。
支持層２Ａの第１面２Ａ１の結晶面方位は、（１００）面である。また、キャビティ構造１２０において、第１面２Ａ１と平行な面の結晶面方位も同様に、（１００）面である。第１キャビティ１２１及び第２キャビティ１２２の側面の結晶面方位は、（１１１）面である。
次に、図４を参照しながら、デバイス構造１００の構成を説明する。具体的には、デバイス構造１００は、デバイス層２Ｃに可動体６や固定電極７を形成する前の状態である。
図４に示すように、デバイス構造１００は、支持層２Ａと、支持層２Ａの上に配置されたデバイス層２Ｃと、支持層２Ａとデバイス層２Ｃとの間に配置された２段のキャビティ構造１２０と、支持層２Ａとデバイス層２Ｃとの間、即ち、キャビティ構造１２０の表面に配置された絶縁層２Ｂと、を備えている。なお、キャビティ構造１２０の構成は、図３において説明した内容と同様である。
絶縁層２Ｂの厚みは、支持層２Ａを保護する場合、デバイス層２Ｃの厚みの１／１０００以上の膜厚であることが好ましく、例えば、１０μｍである。このように、キャビティ構造１２０における支持層２Ａの表面全体に、絶縁層２Ｂを略均一な厚みに形成することにより、デバイス層２Ｃに可動体６を形成する際、絶縁層２Ｂの下の支持層２Ａを保護することができる。即ち、デバイスの信頼性を向上させることができる。
また、図４に示すデバイス構造１００は、例えば、２段のキャビティ構造１２０に加えて、１段のキャビティ構造を備えている。１段のキャビティ構造の部分を、第３キャビティ１２３と称する。第３キャビティ１２３にも同様に、絶縁層２Ｂが設けられている。
次に、図５～図１６を参照しながら、２段のキャビティ構造１２０を有するデバイス構造１００の製造方法を説明する。
まず、図５に示す工程では、第１面２Ａ１の結晶面方位が（１００）面のシリコンウエハからなる支持層２Ａに、熱酸化処理を施す。これにより、支持層２Ａの全周に酸化シリコン（ＳｉＯ2）からなる酸化膜１３１が形成される。次に、支持層２Ａの上面側に、フォトリソグラフィ法を用いて、第１キャビティ１２１及び第３キャビティ１２３に相当する部分が開口するレジストパターン１３２を形成する。
次に、図６に示す工程では、レジストパターン１３２をマスクとして、酸化膜１３１にエッチング処理を施す。エッチング処理は、ドライエッチングやウェットエッチングである。これにより、酸化膜１３１のうち、支持層２Ａにおけるキャビティ構造１２０，１２３となる部分の酸化膜１３１が除去される。その後、レジストパターン１３２を除去する。
次に、一部の酸化膜１３１が除去された支持層２Ａに、残った酸化膜１３１をマスクとし、アルカリ性水溶液（ＫＯＨやＴＭＡＨ）を用いて、シリコン（Ｓｉ）の異方性ウェットエッチング処理を行う。これにより、結晶面方位の（１１１）面が析出し、（１１１）面に沿った、５４．７°の角度Ａのテーパー形状を有する、１段目の第１キャビティ１２１、及び第３キャビティ１２３が形成される。
また、支持層２Ａにウェットエッチング処理を施すことにより、キャビティ１２１，１２３の開口幅の大きさに起因する、キャビティ１２１，１２３の深さがばらつくことを抑えることができる。具体的には、ドライエッチングではキャビティ１２１，１２３の大きさに起因するローディング効果により深さがばらつくが、ウェットエッチング処理ではこのローディング効果が抑制されるため深さのばらつきを抑えることができる。
なお、一般的に、アルカリ性水溶液（ＫＯＨやＴＭＡＨ）を用いた単結晶シリコンのウェットエッチングでは、結晶面方位によってエッチング速度が異なり、（１００）面や（１１０）面と比較して（１１１）面は、ほとんどエッチングされないので、異方性加工となる。
次に、図７に示す工程では、支持層２Ａに熱酸化処理を施す。これにより、残っていた酸化膜１３１を含む酸化膜１３１ａが、支持層２Ａの全周に形成される。第１キャビティ１２１におけるテーパー形状の酸化膜１３１ａの角度は、図１４に示すように、例えば、５５°である。
次に、図８に示す工程では、支持層２Ａにおける第２キャビティ１２２に相当する部分が開口するレジストパターン１３２を形成する。その後、レジストパターン１３２をマスクとして、酸化膜１３１ａにエッチング処理を施す。これにより、酸化膜１３１ａのうち、支持層２Ａにおける第２キャビティ１２２となる部分の酸化膜１３１ａが除去される。その後、レジストパターン１３２を除去する。
なお、第１キャビティ１２１をテーパー形状に形成したため、支持層２Ａの上面から第１キャビティ１２１の表面に亘って、均一な厚みのレジスト膜を塗布することができる。即ち、テーパー形状になっていることにより、レジスト膜の付きまわり性が向上する。例えば、１０μｍの厚みのレジスト膜でも、容易に成膜することができる。
次に、図９に示す工程では、残った酸化膜１３１ａをマスクとし、支持層２Ａに、アルカリ性水溶液（ＫＯＨやＴＭＡＨ）を用いて異方性ウェットエッチング処理を施す。これにより、結晶面方位の（１１１）面に沿った、５４．７°のテーパー形状を有する、２段目の第２キャビティ１２２が形成される。
次に、図１０に示す工程では、支持層２Ａの外周に形成された酸化膜１３１ａを除去する。除去する方法としては、例えば、ウェットエッチング処理が挙げられる。これにより、第１キャビティ１２１及び第２キャビティ１２２を有する２段のキャビティ構造１２０、及び１段の第３キャビティ１２３、が設けられた支持層２Ａが完成する。
次に、図１１に示す工程では、支持層２Ａの第１面２Ａ１側の表面に、絶縁層２Ｂとなるポリシリコン膜１３３を成膜する。ポリシリコン膜１３３の成膜方法としては、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）が挙げられる。なお、絶縁層２Ｂは、酸化シリコン膜に限定されず、例えば、窒化シリコン（ＳｉＮ）膜などでもよい。
ポリシリコン膜１３３の膜厚としては、上記したように、支持層２Ａを保護する場合、デバイス層２Ｃの厚みの１／１０００以上の膜厚であることが好ましく、例えば、１０μｍである。具体的には、デバイス層２Ｃの加工において、例えば、１０％のオーバーエッチに加え、デバイス層２Ｃと絶縁層２Ｂとの選択比が、凡そ１００：１であるためである。
キャビティ構造１２０及び第３キャビティ１２３の形状が、テーパー形状を有しているので、テーパー形状の部分のポリシリコン膜１３３においても、底面の膜厚と同等の膜厚を形成することができる。
次に、図１２に示す工程では、キャビティ構造１２０及び第３キャビティ１２３のポリシリコン膜１３３を残して、それ以外の部分のポリシリコン膜１３３を除去する。具体的には、キャビティ構造１２０及び第３キャビティ１２３の部分に、図示しないレジストパターンを成膜し、レジストパターンをマスクとして、それ以外の部分のポリシリコン膜１３３を、例えば、ドライエッチングやウェットエッチングで除去する。
レジストパターンとなる前のレジスト膜１３４は、例えば、図１５及び図１６に示すように、付きまわりも良く、十分な膜厚を確保することが可能となっている。エッチング後、アッシングでレジストパターンを除去する。
次に、図１３に示す工程では、支持層２Ａとデバイス層２Ｃとを接合し、所望の厚みになるまで、デバイス層２Ｃを研磨することにより、デバイス構造１００が完成する。
なお、図２に示すＭＥＭＳ構造２００の製造方法は、上記に記載のデバイス構造１００の製造方法を有し、支持層２Ａとデバイス層２Ｃとを接合する前に、デバイス層２Ｃに可動体６を形成する工程を加えることで形成することができる。なお、支持層２Ａとデバイス層２Ｃとを接合した後に、固定電極７を形成するようにしてもよい。また、固定電極７を形成した後に、フッ酸などを用いて、支持層２Ａの保護膜として用いた絶縁層２Ｂを取り除くようにしてもよい。
以上述べたように、本実施形態のデバイス構造１００は、支持層２Ａと、支持層２Ａに支持されたデバイス層２Ｃと、を備え、支持層２Ａとデバイス層２Ｃとの間に、少なくとも２段のキャビティ構造１２０を有する。
この構成によれば、支持層２Ａとデバイス層２Ｃとの間に少なくとも２段のキャビティ構造１２０を有するので、例えば、デバイス層２Ｃに可動体６を形成した場合、キャビティ構造１２０内における可動体６の可動範囲を大きくすることができる。
また、本実施形態のデバイス構造１００において、２段のキャビティ構造１２０は、支持層２Ａにおけるデバイス層２Ｃの側に配置された１段目の第１キャビティ１２１と、デバイス層２Ｃから離れる側に配置された２段目の第２キャビティ１２２と、を有し、第１キャビティ１２１の開口幅Ｗ１は、第２キャビティ１２２の開口幅Ｗ２よりも広いことが好ましい。この構成によれば、第１キャビティ１２１の開口幅Ｗ１の方が広い、言い換えれば、２段のキャビティ構造１２０は、デバイス層２Ｃの側に広く開口しているので、例えば、デバイス層２Ｃに可動体６を形成した場合、キャビティ構造１２０内において、可動体６を可動しやすくすることができる。
また、本実施形態のデバイス構造１００において、第１キャビティ１２１の高さＨ１、及び、第２キャビティ１２２の高さＨ２は、１０μｍ～２０μｍであることが好ましい。この構成によれば、上記の高さを有するので、例えば、デバイス層２Ｃに可動体６を形成した場合、可動体６を十分に可動させることができる。
また、本実施形態のデバイス構造１００において、第１キャビティ１２１及び第２キャビティ１２２の少なくとも一方は、４０°～６０°のテーパー、即ちテーパーの角度Ａ，Ｂを有することが好ましい。この構成によれば、上記角度のテーパーを有するので、第１キャビティ１２１の開口側、及び、第２キャビティ１２２の開口側を広くすることが可能となり、例えば、デバイス層２Ｃに可動体６を形成した場合、可動体６を可動させやすくすることができる。
また、本実施形態のデバイス構造１００において、支持層２Ａとデバイス層２Ｃとの間に配置された絶縁層２Ｂをさらに有し、絶縁層２Ｂの厚みは、デバイス層２Ｃの膜厚×１／１０００以上であることが好ましい。この構成によれば、上記厚みの絶縁層２Ｂが配置されているので、デバイス層２Ｃに可動体６を形成する際、絶縁層２Ｂの下の支持層２Ａを保護することができる。即ち、デバイスの信頼性を向上させることができる。
また、本実施形態のデバイス構造１００は、デバイス層２Ｃを加工して形成された可動体６と、を有する。この構成によれば、支持層２Ａとデバイス層２Ｃとの間に２段のキャビティ構造１２０を有するので、キャビティ構造１２０内における可動体６の可動範囲を大きくすることができる。
また、本実施形態のデバイス構造１００の製造方法は、支持層２Ａを形成する工程と、支持層２Ａの第１面２Ａ１に、テーパーを有する１段目の第１キャビティ１２１を形成する工程と、第１キャビティ１２１に、第１キャビティ１２１の開口幅Ｗ１よりも小さい開口幅Ｗ２、かつ、テーパーを有する２段目の第２キャビティ１２２を形成して、２段のキャビティ構造１２０を形成する工程と、２段のキャビティ構造１２０の表面に絶縁層２Ｂを埋め込む工程と、支持層２Ａとデバイス層２Ｃとを接合する工程と、を有する。
この方法によれば、テーパーを有する２段のキャビティ構造１２０を形成するので、絶縁層２Ｂを埋め込む工程において、絶縁性を確保することが可能な膜厚の絶縁層２Ｂを、２段のキャビティ構造１２０の表面に均一に埋め込むことができる。
また、本実施形態のデバイス構造１００の製造方法は、支持層２Ａとデバイス層２Ｃとを接合する前に、デバイス層２Ｃに可動体６を形成する工程を含む。この方法によれば、テーパーを有する２段のキャビティ構造１２０を形成するので、絶縁層２Ｂを埋め込む工程において、可動体６の絶縁性を確保することが可能な膜厚の絶縁層２Ｂを、２段のキャビティ構造１２０の表面に均一に埋め込むことができる。
以下、上記した実施形態の変形例を説明する。
上記したように、２段のキャビティ構造１２０は、第１キャビティ１２１及び第２キャビティ１２２の両方にテーパーを有することに限定されず、第１キャビティ１２１又は第２キャビティ１２２のどちらか一方にテーパーを有し、その他はテーパーが無い構成であってもよい。更に、２段のキャビティ構造１２０は、第１キャビティ１２１及び第２キャビティ１２２の両方にテーパーが無い構成であってもよい。
上記したように、２段のキャビティ構造１２０の角度Ａ，Ｂは、結晶面方位（１１１）面に沿った５４．７°であることに限定されず、例えば、結晶面方位（１１０）面に沿った４５°であってもよい。
上記したように、デバイス構造１００及びＭＥＭＳ構造２００は、２段のキャビティ構造１２０を備えていることに限定されず、３段以上のキャビティ構造を備えていてもよい。
上記したように、キャビティ構造１２０の表面のみに絶縁層２Ｂを配置することに限定されず、例えば、支持層２Ａの表面全体に絶縁層２Ｂが配置されていてもよい。このような構造は、例えば、支持層２Ａとデバイス層２Ｃとを異電位にする場合に用いられる。
上記したように、支持層２Ａの表面にキャビティ構造１２０を配置することに限定されず、例えば、図１７に示すように、２層構造のデバイス層２Ｃのうち、下側のデバイス層２Ｃにキャビティ構造１２０を配置するようにしてもよい。
具体的には、変形例のデバイス構造１０１は、下側のデバイス層２Ｃに、２段のキャビティ構造１２０と１段の第３キャビティ１２３が配置されている。支持層２Ａの表面には、絶縁層２Ｂ２が配置されている。絶縁層２Ｂ２は、例えば、２段のキャビティ構造１２０の絶縁層２Ｂ１と接続されている。キャビティ構造１２０の絶縁層２Ｂ１は、例えば、ＰＥＣＶＤ法で成膜した膜である。支持層２Ａの表面に配置された絶縁層２Ｂ２は、例えば、熱酸化膜で形成されたものである。
上記したように、デバイス構造１００及びＭＥＭＳ構造２００を適用するものとして、振動発電素子１に限定されず、例えば、加速度センサー、波長可変フィルター、マイクロミラーなどに適用するようにしてもよい。
具体的には、加速度センサー１００１は、図１８に示すように、例えば、センサー部１０２１の主面と直交する＋Ｚ方向に加速度Ｇが印加されると、慣性力によって、センサー部１０２１が軸線Ｂ回りにシーソー状に回転（回動）し、ベース基板１０１０に対して傾斜する。詳述すると、加速度センサー１００１は、センサー部２１の第１部分２１Ａが固定電極部１２から離れるとともに、センサー部１０２１の第２部分１０２１Ｂが固定電極部１０１３に近づく。このとき、固定電極部１０１２とセンサー部１０２１の第１部分１０２１Ａ（可動電極部）との空隙Ｓ１は大きくなり、固定電極部１０１３とセンサー部１０２１の第２部分１０２１Ｂ（可動電極部）との空隙Ｓ２は小さくなることから、第１部分１０２１Ａ及び固定電極部１０１２間の静電容量は小さくなり、第２部分１０２１Ｂ及び固定電極部１０１３間の静電容量は大きくなる。
従って、加速度センサー１００１は、センサー部１０２１の第１部分１０２１Ａと固定電極部１０１２との空隙Ｓ１で発生する静電容量と、センサー部１０２１の第２部分１０２１Ｂと固定電極部１０１３との空隙Ｓ２で発生する静電容量との違い（差動容量）から、Ｃ－Ｖ変換することで得られる電圧波形を求めることにより、加速度センサー１００１に加わる加速度を検出することができる。
このとき、センサー部１０２１の複数の貫通孔１０２４の内部空間は、それぞれ、センサー部１０２１の回動に際し、空隙Ｓ１または空隙Ｓ２に存在する気体（例えば、空気、または窒素、ヘリウム、アルゴンなどの不活性ガス）を流動させる流路となる。これにより、加速度センサー１００１は、センサー部１０２１の回動に際し、空隙Ｓ１または空隙Ｓ２に存在する気体を複数の貫通孔１０２４を通じて逃すことができる。
加えて、加速度センサー１００１は、ベース基板１０１０における固定電極部１０１３よりもセンサー部１０２１の第２部分１０２１Ｂの先端寄り（＋Ｘ方向）であって、センサー部１０２１の第２部分１０２１Ｂの先端側に対向する部分に、第１凹部１０１１よりも深い第２凹部１０１４が設けられている。これにより、加速度センサー１００１は、センサー部１０２１の回動に際し、センサー部１０２１の第２部分１０２１Ｂの先端側と第２凹部１０１４の底面１０１４ａとの間に存在する気体の圧縮の度合いが、第２凹部１０１４がない場合（第１凹部１０１１のみの場合）と比較して緩和される（低くなる）。これらにより、加速度センサー１００１は、センサー部１０２１の第２部分１０２１Ｂの先端側と第２凹部１０１４の底面１０１４ａとの間に存在する気体の流動抵抗が低減される。この結果、加速度センサー１００１は、加速度の印加によるセンサー部１０２１の変位（回動）がスムーズとなる。
また、上述した加速度センサー１００１に、キャビティ構造１２０を適用することにより、センサー部１０２１の可動範囲を大きくすることができる。
また、波長変換フィルターに、キャビティ構造１２０を適用することにより、可動体を駆動電極側に自由に変位させることが可能となり、光学ギャップを変更すると、透過する光の波長を選択することができる。
また、マイクロミラーに、キャビティ構造１２０を適用することにより、ミラーを大きく可動させることが可能となり、所望の方向にレーザー光を照射させることができる。
１…振動発電素子、２…ＳＯＩ基板、２Ａ１…第１面、２Ａ…支持層、２Ｂ…絶縁層、２Ｃ…デバイス層、３…支持部、４…バネ部、６…可動体、７…固定電極、７ａ…固定電極、７ｂ…固定電極、３１…第１固定電極接続領域、３２…第２固定電極接続領域、１００…デバイス構造、１２０…キャビティ構造、１２１…第１キャビティ、１２２…第２キャビティ、１２３…第３キャビティ、１３１…酸化膜、１３１ａ…酸化膜、１３２…レジストパターン、１３３…ポリシリコン膜、１３４…レジスト膜、２００…デバイス構造としてのＭＥＭＳ構造。
Claims (8)
- 支持層と、
前記支持層に支持されたデバイス層と、
を備え、
前記支持層と前記デバイス層との間に、少なくとも２段のキャビティ構造を有するデバイス構造。 - 請求項１に記載のデバイス構造であって、
前記２段のキャビティ構造は、前記支持層における前記デバイス層の側に配置された１段目の第１キャビティと、前記デバイス層から離れる側に配置された２段目の第２キャビティと、を有し、
前記第１キャビティの開口幅は、前記第２キャビティの開口幅よりも広い、デバイス構造。 - 請求項２に記載のデバイス構造であって、
前記第１キャビティの高さ、及び、前記第２キャビティの高さは、１０μｍ～２０μｍである、デバイス構造。 - 請求項２に記載のデバイス構造であって、
前記第１キャビティ及び前記第２キャビティの少なくとも一方は、４０°～６０°のテーパーを有する、デバイス構造。 - 請求項１に記載のデバイス構造であって、
前記支持層と前記デバイス層との間に配置された絶縁層をさらに有し、
前記絶縁層の厚みは、前記デバイス層の膜厚×１／１０００以上である、デバイス構造。 - 請求項１乃至請求項５のいずれか１項に記載のデバイス構造であって、
前記デバイス層を加工して形成された可動体を有する、デバイス構造。 - 支持層を形成する工程と、
前記支持層の第１面に、テーパーを有する１段目の第１キャビティを形成する工程と、
前記第１キャビティに、前記第１キャビティの開口幅よりも小さい開口幅、かつ、テーパーを有する２段目の第２キャビティを形成して、２段のキャビティ構造を形成する工程と、
前記２段のキャビティ構造の表面に絶縁層を埋め込む工程と、
前記支持層とデバイス層とを接合する工程と、
を有する、デバイス構造の製造方法。 - 請求項７に記載のデバイス構造の製造方法であって、
前記支持層と前記デバイス層とを接合する前に、前記デバイス層に可動体を形成する工程を含む、デバイス構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022096326A JP2023182992A (ja) | 2022-06-15 | 2022-06-15 | デバイス構造、デバイス構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022096326A JP2023182992A (ja) | 2022-06-15 | 2022-06-15 | デバイス構造、デバイス構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023182992A true JP2023182992A (ja) | 2023-12-27 |
Family
ID=89321296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022096326A Pending JP2023182992A (ja) | 2022-06-15 | 2022-06-15 | デバイス構造、デバイス構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023182992A (ja) |
-
2022
- 2022-06-15 JP JP2022096326A patent/JP2023182992A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5350339B2 (ja) | 微小電気機械システムおよびその製造方法 | |
| US8802473B1 (en) | MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same | |
| JP4853530B2 (ja) | 可動部を有するマイクロデバイス | |
| JP4688600B2 (ja) | 半導体センサの製造方法 | |
| JPH11513844A (ja) | コリオリ回転速度センサの製造方法 | |
| JP5776232B2 (ja) | 電子デバイスの製造方法 | |
| US9372202B2 (en) | Packaged device | |
| US20080142913A1 (en) | Z offset mems devices and methods | |
| WO2004103892A1 (ja) | マイクロ構造体の製造方法およびマイクロ構造体 | |
| JP2023182992A (ja) | デバイス構造、デバイス構造の製造方法 | |
| JP2001004658A (ja) | ２軸半導体加速度センサおよびその製造方法 | |
| JP7129599B2 (ja) | センサ | |
| JP2009049113A (ja) | Ｓｏｉ基板、ｓｏｉ基板の製造方法及び、半導体加速度センサ | |
| JP2006026895A (ja) | 垂直段差構造物及びその製造方法 | |
| JP2012024897A (ja) | Ｍｅｍｓデバイス | |
| JP2008039595A (ja) | 静電容量型加速度センサ | |
| JP5067019B2 (ja) | 力学量検出センサの製造方法 | |
| JP4569167B2 (ja) | 外力検知センサの製造方法 | |
| JP6091317B2 (ja) | マイクロデバイスの製造方法 | |
| JP4611005B2 (ja) | センサ素子 | |
| JP3725059B2 (ja) | 半導体力学量センサ | |
| KR100452843B1 (ko) | 언더컷이 없는 비아홀 형성방법 | |
| KR100748741B1 (ko) | 교차 접합된 ｓｏｉ 웨이퍼를 이용한 실리콘 부양구조물의제조방법 | |
| JP4530050B2 (ja) | 半導体力学量センサ | |
| TWI419263B (zh) | 微機電裝置及其製造方法 |