JP6374056B2 - 試験デバイスおよび方法 - Google Patents

試験デバイスおよび方法 Download PDF

Info

Publication number
JP6374056B2
JP6374056B2 JP2017103948A JP2017103948A JP6374056B2 JP 6374056 B2 JP6374056 B2 JP 6374056B2 JP 2017103948 A JP2017103948 A JP 2017103948A JP 2017103948 A JP2017103948 A JP 2017103948A JP 6374056 B2 JP6374056 B2 JP 6374056B2
Authority
JP
Japan
Prior art keywords
connection interface
dut
processor
test
power information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017103948A
Other languages
English (en)
Other versions
JP2017228289A (ja
Inventor
殿河 陳
殿河 陳
首杰 林
首杰 林
哲民 陳
哲民 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taida Electronic Industry Co Ltd
Original Assignee
Taida Electronic Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taida Electronic Industry Co Ltd filed Critical Taida Electronic Industry Co Ltd
Publication of JP2017228289A publication Critical patent/JP2017228289A/ja
Application granted granted Critical
Publication of JP6374056B2 publication Critical patent/JP6374056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

本出願は、2016年6月22日に出願された台湾特許出願番号第105119517号についての優先権を主張するものであり、これらの全ては引用によって本願に援用される。
本発明は、ユニバーサルシリアルバス(USB)Type−Cパワーデリバリー(PD)の試験技術に関し、特に、試験デバイスによってシリアル通信を介してUSB Type−CパワーデリバリーPDを自動的に試験する試験技術に関するものである。
技術の進歩に伴って、USBの規格も改良されてアップグレードされ続けている。USB3.0プロモーターグループは、2013年12月にUSB Type−Cコネクタの開発が開始され、2014年に新規格が制定されたことを発表した。Type−Cコネクタは、USB3.0とUSB2.0の技術に基づいて開発された。従って、伝送性能において、Type−Cコネクタは、USB3.1高速伝送(10Gbit/s)に対応することができ、Type−Cコネクタのサイズは、USB3.0とUSB2.0の規格に規定されたコネクタサイズに対応している。また、USB Type−Cコネクタの上部側と底部側の両側に端子が配置されているため、Type−Cコネクタ(インターフェース)は、リバーシブルなプラグの向きを支援することができる。即ち、使用者は、プラグの向きを気にせずにType−Cコネクタを用いることができる。
また、USB Type−Cコネクタは、USB−PD技術とともに用いられることができる。USB−PD技術は、USBインプリメンターズフォーラム(USB−IF)で制定された電力伝送(充電/放電)標準である。USB−PDの構造がソースおよびシンクを含むことは、USB−PD標準に定義される。異なるプロファイルがUSB−PD標準に制定されて異なる電圧および電流を提供し、異なる電子機器の要件を満たす。
図1は、本発明の従来技術に基づいた試験システム10のブロック図である。図1に示されるように、被試験デバイス(DUT)11が試験されるとき、DUT11は、制御基板(control board)12、電源13、および負荷14に接続される。しかしながら、USB Type−C PDデバイス(即ち、DUT11)の現在の試験では、使用者は、手動で制御基板12を動作させて、異なる試験設定(即ち、DUT11が負荷14に提供できる異なるグループの電圧および電流)を切り替えて、USB Type−C PDデバイスに対応する異なるグループの電圧および電流を試験しなければならない。従って、自動的、且つ効果的にUSB Type−Cデバイスを試験するかが重要な課題となっている。
上述の問題を克服するため、シリアル通信を介してUSB Type−C PDを自動的に試験する試験デバイス及び方法を提供する。
本発明の実施形態は、試験デバイスを提供する。試験デバイスは、第1の接続インターフェース、ストレージデバイス、プロセッサ、および第2の接続インターフェースを含む。第1の接続インターフェースは、被試験デバイス(DUT)に接続され、第1の命令に従って、DUTから電力情報を得る。ストレージデバイスは、電力情報を記憶する。プロセッサは、第1の接続インターフェースおよびストレージデバイスに接続され、第1の接続インターフェースがDUTに接続されると、プロセッサは、第1の命令を第1の接続インターフェースに送信する。また、プロセッサは、第1の接続インターフェースから電力情報を受信し、電力情報をストレージデバイスに記憶する。第2の接続インターフェースは、外部制御システムに接続され、電力情報を外部制御システムに送信し、DUTを試験するための試験命令を外部制御システムから受信する。
本発明のいくつかの実施形態では、試験デバイスは、第1のコントローラおよび第2のコントローラを更に含む。第1のコントローラは、第1の接続インターフェースおよびプロセッサに接続され、第1の接続インターフェースに適用可能な第1の通信フォーマットをプロセッサに適用可能な第2の通信フォーマットに変換する。第2のコントローラは、第2の接続インターフェースおよびプロセッサに接続され、プロセッサに適用可能な第2の通信フォーマットを第2の接続インターフェースに適用可能な第3の通信フォーマットに変換する。本発明のいくつかの実施形態では、試験デバイスは、第1のコントローラのみを含み、プロセッサは、プロセッサに適用可能な第2の通信フォーマットを第2の接続インターフェースに適用可能な第3の通信フォーマットに変換する。
本発明のいくつかの実施形態では、プロセッサは、試験命令に従って、第1の接続インターフェースを介して、電力要求をDUTに送信し、DUTが電力要求に対応する電力を提供する必要があることをDUTに知らせる。本発明のいくつかの実施形態では、外部制御システムがシリアル命令を送信して、DUTの電力情報を要求すると、試験デバイスは、第2の接続インターフェースを介して電力情報を外部制御システムに送信し、外部制御システムは、前記電力情報に従って、試験命令を第2の接続インターフェースに送信する。本発明のいくつかの実施形態では、ストレージデバイスは、ルックアップテーブルを記憶し、電力情報はルックアップテーブルに記憶される。
本発明の実施形態は、試験デバイスを提供する。試験デバイスは、第1の接続インターフェース、プロセッサ、および第2の接続インターフェースを含む。第1の接続インターフェースは、被試験デバイス(DUT)に接続され、第1の命令に従って、DUTから電力情報を得る。プロセッサは、第1の接続インターフェースに接続され、ストレージデバイスを含む。第1の接続インターフェースがDUTに接続されると、プロセッサは、第1の命令を第1の接続インターフェースに送信し、第1の接続インターフェースから電力情報を受信し、電力情報をストレージデバイスに記憶する。第2の接続インターフェースは、外部制御システムに接続され、電力情報を外部制御システムに送信し、外部制御システムからDUTを試験するための試験命令を受信する。
本発明の実施形態は、試験デバイスに用いられる試験方法を提供する。試験方法は、試験デバイスの第1の接続インターフェースが被試験デバイス(DUT)に接続されると、第1の接続インターフェースを介して、第1の命令をDUTに送信し、DUTから電力情報を得るステップ、電力情報を試験デバイスのプロセッサに外部接続されたストレージデバイスに記憶させるステップ、外部制御システムがシリアル命令を送信して、DUTの電力情報を要求すると、試験デバイスの第2の接続インターフェースを介して電力情報を外部制御システムに送信するステップ、および第2の接続インターフェースを介して外部制御システムから試験命令を受信し、DUTを試験するステップを含む。
本発明の実施形態は、試験デバイスに用いられる試験方法を提供する。試験方法は、試験デバイスの第1の接続インターフェースが被試験デバイス(DUT)に接続されると、第1の接続インターフェースを介して、第1の命令をDUTに送信し、DUTから電力情報を得るステップ、電力情報を試験デバイスのプロセッサに含まれたストレージデバイスに記憶させるステップ、外部制御システムがシリアル命令を送信して、DUTの電力情報を要求すると、試験デバイスの第2の接続インターフェースを介して電力情報を外部制御システムに送信するステップ、および第2の接続インターフェースを介して外部制御システムから試験命令を受信し、DUTを試験するステップを含む。
本発明の他の態様および特徴は、試験デバイスおよび方法の特定の実施形態の以下の説明を検討することにより、当業者にはより明らかになるであろう。
添付の図面とともに以下の本発明の様々な実施形態の詳細な説明を検討することで、本発明をより完全に理解できる。
本発明の従来技術に基づいた試験システム10のブロック図である。 本発明の実施形態に基づいた試験デバイス100のブロック図である。 本発明のもう1つの実施形態に基づいた試験デバイス100のブロック図である。 本発明のもう1つの実施形態に基づいた試験デバイス100のブロック図である。 本発明のもう1つの実施形態に基づいた試験デバイス100のブロック図である。 本発明の実施形態に基づいた試験方法を示しているフローチャート3000である。
以下の説明は、本発明を実施するベストモードが開示されている。この説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。
図2Aは、本発明の実施形態に基づいた試験デバイス100のブロック図である。図2Aに示されるように、試験デバイス100は、第1の接続インターフェース110、第1のコントローラ120、プロセッサ130、第2のコントローラ140、第2の接続インターフェース150、およびストレージデバイス160を含む。留意すべきことは、本発明の意図を明確にするために、図2Aは、本発明に関連する構成要素のみが示された簡易化したブロック図を示している。しかしながら、本発明は、図2Aに示されたことに制限されてはならない。試験デバイス100は、その他の構成要素を含んでもよい。
本発明の実施形態では、試験デバイス100は、制御基板である。本発明の実施形態では、被試験デバイス(DUT)200は、USB Type−Cパワーデリバリー(PD)機能に対応する電子デバイスであることができる。DUT200が試験されるとき、試験デバイス100は、シンクとされ、DUT200は、ソースとされる。
本発明の実施形態では、第1の接続インターフェース110は、USB Type−C接続インターフェースであることができ、第1のコントローラ120に接続される。DUT200が試験されるとき、第1の接続インターフェース110は、DUT200に接続される。試験デバイス100は、DUT200と通信し(例えば、DUT200に命令を送信する)、USB Type−C接続インターフェース(即ち、第1の接続インターフェース110)のコンフィギュレーションチャネルピン(Configuration Channel pin; CC pin)を介してDUT200からDUT200の電力情報を得ることができる。本発明の実施形態では、DUT200は第1の接続インターフェース110に対応する接続インターフェースを更に含む。DUT200は、試験のための接続インターフェースを介して試験デバイス100の第1の接続インターフェース110に接続されることができる。
本発明の実施形態では、第2の接続インターフェース150は、例えばRS−232インターフェース、RS−485インターフェース、およびI2Cインターフェースなどのシリアル通信インターフェースであるが、本発明は、これらのインターフェースに制限されてはならない。第2の接続インターフェース150は、第2のコントローラ140および外部制御システム300に接続される。本発明の実施形態では、外部制御システム300は、コンピュータ装置であることができ、第2の接続インターフェース150に対応した接続インターフェースを含むことができる。外部制御システム300は、この接続インターフェースを介して、試験装置100の第2の接続インターフェース150に接続されることができる。本発明の実施形態では、外部制御システム300は、DUT200の試験を行うための命令を第2の接続インターフェース150に送ることができる。
本発明の実施形態では、第1のコントローラ120は、第1の接続インターフェース110およびプロセッサ130に接続される。第1のコントローラ120は、第1の接続インターフェース110とプロセッサ130との間で通信されるデータまたは信号を第1の接続インターフェース110およびプロセッサ130に適用可能な通信フォーマットに変換するように構成される。即ち、第1のコントローラ120は、第1の接続インターフェース110に適用可能な第1の通信フォーマットをプロセッサ130に適用可能な第2の通信フォーマットに変換し、プロセッサ130に適用可能な第2の通信フォーマットを第1の接続インターフェース110に適用可能な第1の通信フォーマットに変換する。
本発明の実施形態では、第2のコントローラ140は、第2の接続インターフェース150およびプロセッサ130に接続される。第2のコントローラ140は、第2の接続インターフェース150とプロセッサ130との間で通信されるデータまたは信号を、第2の接続インターフェース150およびプロセッサ130に適用可能な通信フォーマットに変換するように構成される。即ち、第2のコントローラ140は、プロセッサ130に適用可能な第2の通信フォーマットを第2の接続インターフェース150に適用可能な第3の通信フォーマットに変換し、第2の接続インターフェース150に適用可能な第3の通信フォーマットをプロセッサ130に適用可能な第2の通信フォーマットに変換する。
本発明のもう1つの実施形態では、図2Bと図2Dに示されるように、試験デバイス100は、第2のコントローラ140を含まない。即ち、この実施形態では、プロセッサ130は、第2のコントローラ140の機能を含むことができる。従って、プロセッサ130は、第2の接続インターフェース150とプロセッサ130との間で通信されるデータまたは信号を第2の接続インターフェース150およびプロセッサ130に適用可能な通信フォーマットに直接変換することができる。即ち、プロセッサ130は、プロセッサ130に適用可能な第2の通信フォーマットを第2の接続インターフェース150に適用可能な第3の通信フォーマットに変換し、第2の接続インターフェース150に適用可能な第3の通信フォーマットをプロセッサ130に適用可能な第2の通信フォーマットに変換することができる。
本発明の実施形態では、ストレージデバイス160は、プロセッサ130に接続される。本発明の実施形態では、ストレージデバイス160は、ルックアップテーブル(LUT)にDUT200の電力情報を記憶するように構成されることができる。ストレージデバイス160は、揮発性メモリ(例えば、ランダムアクセスメモリ(RAM))、または不揮発性メモリ(例えば、フラッシュメモリ、読み出し専用メモリ(ROM))、ハードディスク、または上述のメモリデバイスの組み合わせであることができる。本発明のもう1つの実施形態では、図2Cと図2Dに示されるように、ストレージデバイス160は、プロセッサ130に統合されることができる。
本発明の実施形態では、プロセッサ130は、マイクロコントローラユニット(MCU)であることができる。本発明の実施形態では、プロセッサ130、第1のコントローラ120、および第2のコントローラ140は、チップに統合される。
本発明の実施形態では、DUT200が試験されるとき、第1の接続インターフェース110は、DUT200に接続される。第1の接続インターフェース110がDUT200に接続されると、プロセッサ130は、第1の接続インターフェース110を介して、第1の命令S1をDUT200に送信し、DUT200から第1の接続インターフェース110を介して電力情報S2を得ることができる。本発明の実施形態では、電力情報S2は、DUT200が提供できる複数のグループの電圧および電流値(例えば、6つのグループを含むことができるが本発明はこれに制限されてはならない)を含むことができる。プロセッサ130がDUT200の電力情報S2を得た後、プロセッサ130は、DUT200の電力情報S2をストレージデバイス160のルックアップテーブルに記憶させることができる。
本発明の実施形態では、第2の接続インターフェース150が外部制御システム300に接続され、且つ外部制御システム300が第1のシリアル命令S3を試験デバイス100に送信して、試験デバイス100にDUT200の電力情報S2を提供するように要求すると、プロセッサ130は、第2の接続インターフェース150から受けた第1のシリアル命令S3に従って、ストレージデバイス160のルックアップテーブルに記憶されたDUT200の電力情報S2を第2の接続インターフェース50を介して、外部制御システム300に提供することができる。
外部制御システム300がDUT200の電力情報S2を得た後、外部制御システム300は、どのグループの電圧および電流値をDUT200が提供できるかを知ることができる。次いで、外部制御システム300は、試験命令S4を第2の接続インターフェース150に送信し、試験デバイス100にDUT200のどのグループの電圧および電流値のパワーデリバリーが試験されるかを知らせる。プロセッサ130が外部制御システム300からの試験命令S4を受信すると、プロセッサ130は、試験命令S4に従って、第1の接続インターフェース110を介して、電力要求(要求信号)S5をDUT200に送信し、DUT200が電力要求S5に対応する電力(即ち、外部制御システム300が試験を行いたいグループの電圧および電流値)を提供する必要があることをDUT200に知らせる。例えば、外部制御システム300が電力情報S2に従って、DUT200が6つのグループの電圧および電流値を提供できると知ると、外部制御システム300がDUT200の第2のグループの電圧および電流値のパワーデリバリーを試験したい場合、外部制御システム300は、試験命令S4を第2の接続インターフェース150に送信し、試験デバイス100にDUT200の第2のグループの電圧および電流値のパワーデリバリーが試験されることを知らせる。プロセッサ130が外部制御システム300から試験命令S4を受信すると、プロセッサ130は、試験命令S4に従って、第1の接続インターフェース110を介して、電力要求S5をDUT200に送信し、DUT200が第2のグループの電圧および電流値を提供する必要があることをDUT200に知らせる。
DUT200が電力要求S5を受信したとき、DUT200が電力要求S5に対応する電力(即ち、外部制御システム300が試験したいグループの電圧および電流値)を提供できる場合、DUT200は、Accept信号を試験デバイス100に送信し、電力要求S5に対応する電力を提供できることを試験デバイス100に知らせる。DUT200が電力要求S5に対応する電力を準備したとき(即ち、DUT200が試験されるべきグループの電圧および電流値に切り替えられた)、DUT200は、PS_RDY信号を試験デバイス100に送信し、電力要求S5に対応する電力を準備したことを試験デバイス100に知らせる。
試験デバイス100がAccept信号およびPS_RDY信号を受信すると、試験デバイス100は、ルックアップテーブルにAccept信号とPS_RDY信号を記録することができる。外部制御システム300が第2のシリアル命令S6を送信し、グループの電圧および電流値(即ち、外部制御システム300が試験したいグループの電圧および電流値)の準備状態について試験デバイス100に問い合わせると、試験デバイス100は、外部制御システム300が試験したいグループの電圧および電流値をDUT200が準備したことを外部制御システム300に知らせ、且つ外部制御システム300が試験したいグループの電圧および電流値をDUT200が外部制御システム300に提供し、このDUT200のグループの電圧および電力値のパワーデリバリーを試験する必要があることをDUT200に知らせる。
図3は、本発明の実施形態に基づいた試験方法を示しているフローチャート3000である。このテスト方法は、試験デバイス100に用いられる。図3に示されるように、ステップS3010では、試験デバイスの第1の接続インターフェースがDUTに接続されると、試験デバイスは、第1の接続インターフェースを介して、第1の命令をDUTに送信し、DUTから電力情報を得る。ステップS3020では、電力情報は、試験デバイスが電力情報を得た後、ストレージデバイスに記憶される。ステップS3030では、試験デバイスの第2の接続インターフェースが外部接続システムに接続され、且つ外部制御システムがシリアル命令を送信して、DUTの電力情報を要求すると、試験デバイスは、第2の接続インターフェースを介して電力情報を外部制御システムに送信する。ステップS3040では、試験デバイスは、第2の接続インターフェースを介して外部制御システムから試験命令を受信し、DUTを試験する。本発明の実施形態では、電力情報は、ストレージデバイスのルックアップテーブルに記憶されることができる。
本発明の実施形態では、ストレージデバイスは、試験デバイスのプロセッサに外部接続される。本発明のもう1つの実施形態では、ストレージデバイスは、試験デバイスのプロセッサに含まれる。
実施形態では、試験方法は、第1のコントローラが第1の接続インターフェースに適用可能な第1の通信フォーマットを試験デバイスのプロセッサに適用可能な第2の通信フォーマットに変換するステップ、および第2のコントローラがプロセッサに適用可能な第2の通信フォーマットを第2の接続インターフェースに適用可能な第3の通信フォーマットに変換するステップを更に含む。もう1つの実施形態では、試験方法は、第1のコントローラが第1の接続インターフェースに適用可能な第1の通信フォーマットを試験デバイスのプロセッサに適用可能な第2の通信フォーマットに変換するステップ、およびプロセッサがプロセッサに適用可能な第2の通信フォーマットを第2の接続インターフェースに適用可能な第3の通信フォーマットに変換するステップを更に含む。
本発明の実施形態では、試験方法は、外部制御システムによって電力情報に従って試験命令を第2の接続インターフェースに送信するステップを更に含む。本発明の実施形態では、試験方法は、試験デバイスによって試験命令に従って第1の接続インターフェースを介して、電力要求をDUTに送信し、DUTが電力要求に対応する電力を提供する必要があることをDUTに知らせるステップを更に含む。
本発明の実施形態によって提供された試験方法に従って、試験デバイスに対応する異なるグループの電圧および電流値は、シリアル通信を介して試験デバイスによって試験され、USB Type−C PDの自動試験を達成することができる。
ここで開示された態様と関連して述べられた方法のステップは、プロセッサによって実行されたハードウェアとソフトウェアモジュールに、またはその2つの組み合わせに直接用いられることができる。ソフトウェアモジュール(例えば、実行可能命令および関連データを含む)および他のデータは、データメモリ、例えば、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD−ROM、または従来技術の任意の他のコンピュータ読み取り可能な形式の記憶媒体内に含まれることができる。サンプル記憶媒体は、例えば、コンピュータ/プロセッサ(ここでは説明を簡単にするために、「プロセッサ」と称する)などの機器に接続され、プロセッサが記憶媒体から情報(例えば、コード)を読み出し、且つ記憶媒体に情報を書き込むことができるようにする。サンプル記憶媒体は、プロセッサに統合されてもよい。プロセッサおよび記憶媒体はASICに含まれることができる。ASICは、ユーザー機器に含まれることができる。言い換えれば、プロセッサと記憶媒体は、個別部品としてユーザー機器に含まれることができる。また、いくつかの態様では、任意の適合するコンピュータプログラム製品は、本開示の1つ以上の態様に関連したコードを含むコンピュータ読み取り可能な媒体を含むことができる。いくつかの態様では、コンピュータソフトウェア製品は、パッケージング材料を含むことができる。
明示的に指定されていないが、本明細書中に述べられた方法の1つ以上のステップは、特定用途に必要な記憶、表示、および/または出力のステップを含むことができることに留意すべきである。言い換えれば、本方法に述べられる任意のデータ、記録、分野、および/または中間結果は、特定用途に必要な他の装置に記憶、表示、および/または出力されることができる。上述の内容は、本発明の実施形態に向けられているが、本発明の他の、および更なる実施形態がその基本的な範囲から逸脱することなく考案されることができる。ここに示された各種の実施形態、またはその部分は、更なる実施形態を構築するために組み合わせることができる。上述の説明では、本発明を実施するベストモードを開示している。この説明は、本発明の一般原理を例示する目的のものであり、本発明を限定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。
この開示の種々の態様は上記に記述されている。ここでの本発明の教示が種々様々の形式で具体化されてもよいこと、および、ここに開示されている任意の特定の構造、機能または両方は単に代表に過ぎないことは明らかである。ここでの教示に基づいて、当業者は、全てのここで開示された態様が他の態様と無関係に実行され、これらの態様が種々の方法で組み合わせられてもよいことを認識するべきである。
本発明は、実施例の方法を用いて、且つ実施形態の観点から記述されてきたが、本発明は開示された実施形態に限定されるものではないということを理解されたい。当業者は、本発明の精神と範囲から逸脱しない種々の修正及び変更を行い得る。よって、本発明の範囲は、以下の請求項及びその等価のものによって規定されて保護される。
100 試験デバイス
110 第1の接続インターフェース
120 第1のコントローラ
130 プロセッサ
140 第2のコントローラ
150 第2の接続インターフェース
160 ストレージデバイス
200 被試験デバイス(DUT)
300 外部制御システム
3000 フローチャート
S1 第1の命令
S2 電力情報
S3 第1のシリアル命令
S4 試験命令
S5 電力要求
S6 第2のシリアル命令

Claims (10)

  1. 被試験デバイス(DUT)に接続され、第1の命令に従って、前記DUTから前記DUTが供給する電力に関する電力情報を得る第1の接続インターフェース、
    前記電力情報を記憶するストレージデバイス、
    前記第1の接続インターフェースおよびストレージデバイスに接続され、前記第1の接続インターフェースが前記DUTに接続されると、前記第1の命令を前記第1の接続インターフェースに送信し、前記第1の接続インターフェースから前記電力情報を受信し、前記電力情報を前記ストレージデバイスに記憶するプロセッサ、および
    外部制御システムに接続され、前記電力情報を前記外部制御システムに送信し、前記外部制御システムから前記DUTを試験するための試験命令を受信する第2の接続インターフェースを含む試験デバイス。
  2. 被試験デバイス(DUT)に接続され、第1の命令に従って、前記DUTから前記DUTが供給する電力に関する電力情報を得る第1の接続インターフェース、
    前記第1の接続インターフェースに接続され、ストレージデバイスを含み、前記第1の接続インターフェースが前記DUTに接続されると、前記第1の命令を前記第1の接続インターフェースに送信し、前記第1の接続インターフェースから前記電力情報を受信し、前記電力情報を前記ストレージデバイスに記憶するプロセッサ、および
    外部制御システムに接続され、前記電力情報を前記外部制御システムに送信し、前記外部制御システムから前記DUTを試験するための試験命令を受信する第2の接続インターフェースを含む試験デバイス。
  3. 前記第1の接続インターフェースおよび前記プロセッサに接続され、前記第1の接続インターフェースに適用可能な第1の通信フォーマットを前記プロセッサに適用可能な第2の通信フォーマットに変換する第1のコントローラ、および
    前記第2の接続インターフェースおよび前記プロセッサに接続され、前記プロセッサに適用可能な前記第2の通信フォーマットを前記第2の接続インターフェースに適用可能な第3の通信フォーマットに変換する第2のコントローラを更に含む請求項1または2に記載の試験デバイス。
  4. 前記第1の接続インターフェースおよび前記プロセッサに接続され、前記第1の接続インターフェースに適用可能な第1の通信フォーマットを前記プロセッサに適用可能な第2の通信フォーマットに変換する第1のコントローラを更に含む請求項1または2に記載の試験デバイス。
  5. 前記プロセッサは、前記プロセッサに適用可能な前記第2の通信フォーマットを前記第2の接続インターフェースに適用可能な第3の通信フォーマットに変換する請求項4に記載の試験デバイス。
  6. 試験デバイスに用いられ、
    前記試験デバイスの第1の接続インターフェースが被試験デバイス(DUT)に接続されると、前記第1の接続インターフェースを介して、第1の命令を前記DUTに送信し、前記DUTから前記DUTが供給する電力に関する電力情報を得るステップ、
    前記電力情報を前記試験デバイスのプロセッサに外部接続されたストレージデバイスに記憶させるステップ、
    外部制御システムがシリアル命令を送信して、前記DUTの前記電力情報を要求すると、前記試験デバイスの第2の接続インターフェースを介して前記電力情報を前記外部制御システムに送信するステップ、および
    前記第2の接続インターフェースを介して前記外部制御システムから試験命令を受信し、前記DUTを試験するステップを含む試験方法。
  7. 試験デバイスに用いられ、
    前記試験デバイスの第1の接続インターフェースが被試験デバイス(DUT)に接続されると、前記第1の接続インターフェースを介して、第1の命令を前記DUTに送信し、前記DUTから前記DUTが供給する電力に関する電力情報を得るステップ、
    前記電力情報を前記試験デバイスのプロセッサに含まれたストレージデバイスに記憶させるステップ、
    外部制御システムがシリアル命令を送信して、前記DUTの前記電力情報を要求すると、前記試験デバイスの第2の接続インターフェースを介して前記電力情報を前記外部制御システムに送信するステップ、および
    前記第2の接続インターフェースを介して前記外部制御システムから試験命令を受信し、前記DUTを試験するステップを含む試験方法。

  8. 第1のコントローラによって、前記第1の接続インターフェースに適用可能な第1の通信フォーマットを前記プロセッサに適用可能な第2の通信フォーマットに変換するステップ、および
    第2のコントローラによって、前記プロセッサに適用可能な前記第2の通信フォーマットを前記第2の接続インターフェースに適用可能な第3の通信フォーマットに変換するステップを更に含む請求項6または7に記載の試験方法。
  9. 第1のコントローラによって、前記第1の接続インターフェースに適用可能な第1の通信フォーマットを前記プロセッサに適用可能な第2の通信フォーマットに変換するステップ、および
    プロセッサによって、前記プロセッサに適用可能な前記第2の通信フォーマットを前記第2の接続インターフェースに適用可能な第3の通信フォーマットに変換するステップを更に含む請求項6または7に記載の試験方法。
  10. 前記第1の接続インターフェースは、USB Type−C接続インターフェースであり、前記第2の接続インターフェースは、シリアル通信インターフェースである請求項6または7に記載の試験方法。
JP2017103948A 2016-06-22 2017-05-25 試験デバイスおよび方法 Active JP6374056B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105119517A TWI595355B (zh) 2016-06-22 2016-06-22 測試裝置和方法
TW105119517 2016-06-22

Publications (2)

Publication Number Publication Date
JP2017228289A JP2017228289A (ja) 2017-12-28
JP6374056B2 true JP6374056B2 (ja) 2018-08-15

Family

ID=60189330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017103948A Active JP6374056B2 (ja) 2016-06-22 2017-05-25 試験デバイスおよび方法

Country Status (3)

Country Link
US (2) US10656176B2 (ja)
JP (1) JP6374056B2 (ja)
TW (1) TWI595355B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676040B (zh) * 2018-08-08 2019-11-01 致茂電子股份有限公司 半導體積體電路測試系統及其半導體積體電路測試裝置
CN109522165B (zh) * 2018-09-19 2020-05-15 昆山国显光电有限公司 显示模组测试平台
US20220413580A1 (en) * 2019-11-22 2022-12-29 Hewlett-Packard Development Company, L.P. Power adapters
TWI768355B (zh) * 2020-05-28 2022-06-21 瑞昱半導體股份有限公司 介面連接裝置、系統及其方法
TWI755164B (zh) * 2020-11-18 2022-02-11 技嘉科技股份有限公司 測試連接器的方法以及連接器測試治具
TWI765421B (zh) * 2020-11-20 2022-05-21 致伸科技股份有限公司 產品檢測裝置、產品檢測系統及應用於其上的產品檢測方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003697B2 (en) * 2001-07-02 2006-02-21 Nextest Systems, Corporation Apparatus having pattern scrambler for testing a semiconductor device and method for operating same
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage
TWI463149B (zh) * 2010-03-31 2014-12-01 Chi Mei Comm Systems Inc 檢測裝置
US9086453B2 (en) * 2011-05-17 2015-07-21 Marvell Inernational Ltd. Method and apparatus for testing integrated circuits
CN103678077A (zh) * 2012-09-25 2014-03-26 鸿富锦精密工业(深圳)有限公司 Usb信号测试治具
EP2984726A4 (en) * 2013-04-12 2016-10-12 Nokia Technologies Oy WIRELESS CHARGER
US9811480B2 (en) * 2014-03-14 2017-11-07 Google Inc. Universal serial bus emulation of peripheral devices
JP6388364B2 (ja) * 2014-03-17 2018-09-12 キヤノン株式会社 画像形成装置およびその制御方法、並びにプログラム
US9606175B2 (en) * 2014-12-26 2017-03-28 Intel Corporation Reprogramming a port controller via its own external port
CN105548790B (zh) * 2015-12-09 2019-08-16 上海斐讯数据通信技术有限公司 一种USB3.1 Type-C线缆自动测试方法及系统
CN105527527A (zh) 2016-01-26 2016-04-27 江苏才易电子科技有限公司 一种基于快速充电器的智能检测仪及其测试方法
CN105656162B (zh) 2016-03-17 2018-06-08 深圳市乐得瑞科技有限公司 基于usb pd协议的快速充电系统及方法

Also Published As

Publication number Publication date
US20190310286A1 (en) 2019-10-10
US20170370964A1 (en) 2017-12-28
JP2017228289A (ja) 2017-12-28
TW201800896A (zh) 2018-01-01
TWI595355B (zh) 2017-08-11
US10948517B2 (en) 2021-03-16
US10656176B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
JP6374056B2 (ja) 試験デバイスおよび方法
US9153984B2 (en) Charging device
KR102136068B1 (ko) Usb 인터페이스 제어방법 및 이를 지원하는 전자장치
TW201235838A (en) Testing system and method for USB hub
JP5008676B2 (ja) プログラム、記録媒体、試験装置および診断方法
JP6714469B2 (ja) 電子機器およびその制御方法
CN109298266B (zh) 测试系统、测试方法、测试装置及存储介质
CN106230431B (zh) 一种引脚复用方法及cpld芯片
CN112310756A (zh) 防止usb装置损坏的电子装置及其操作方法
TW201346537A (zh) 測試卡及具有該測試卡的測試用電子裝置
JP6563480B2 (ja) ユニバーサルシリアルバス(USB)3.xホストからのUSB仕様改訂2.0(USB 2.0)ポータブル電子デバイスのより高電流の充電を可能にするための装置、方法、およびシステム
CN110970954B (zh) 充电控制方法、装置、存储介质及分体式电子设备
US20140225633A1 (en) Fixture, system and method for performing functional test
CN115904849A (zh) Pcie链路信号测试方法、系统、计算机设备及介质
US20140223236A1 (en) Device for testing a graphics card
WO2022217018A1 (en) Multiprotocol usb adaptive charging
JP7123655B2 (ja) 出力装置及びその制御方法、並びにプログラム
EP3208684A1 (en) Mobile device testing apparatus and method
CN203324326U (zh) Usb负载测试装置
CN107525980A (zh) 测试装置和方法
JP6916629B2 (ja) 電子機器および制御方法
TWI559015B (zh) 量測治具
CN110970948A (zh) 充电控制方法、装置、存储介质及分体式电子设备
US20170293000A1 (en) Apparatus for testing luminaire based on usb and method using the same
CN106896311B (zh) 测量治具

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6374056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250