JP6342942B2

JP6342942B2 - 数値制御装置および原因解析方法

Info

Publication number: JP6342942B2
Application number: JP2016086080A
Authority: JP
Inventors: 泰崇倉沢
Original assignee: FANUC Corp
Current assignee: FANUC Corp
Priority date: 2016-04-22
Filing date: 2016-04-22
Publication date: 2018-06-13
Anticipated expiration: 2036-04-22
Also published as: DE102017003834A1; US20170308042A1; CN107305364A; JP2017194904A; CN107305364B; US10317851B2

Description

本発明は、電動機の指令速度と実速度とが相違する原因を解析する数値制御装置および原因解析方法に関する。

下記に示す特許文献１には、自動運転中のサーボモータの指令速度と実速度との相違原因を解明する手法が開示されている。具体的には、速度制御および加減速制御用の複数のパラメータデータまたは制御データの中から、工作機械がワークを加工中に実際に有効となっているパラメータデータまたは制御データを特定し、特定したパラメータデータまたは制御データと対応付けて、サーボ軸やスピンドル軸への指令値またはそれらの軸からのフィードバック値とを対応付けて記憶する。

特開２００９−５３７４４号公報

このように、上記特許文献１に記載の技術は、自動運転中の指令速度と実速度とが相違する原因を特定することが可能である。しかしながら、複数の機能によって指令速度が制限されて、指令速度と実速度とが相違している場合は、どの機能がどの程度実速度に影響を与えているのかを特定することはできない。つまり、指令速度の補正は、複数の機能によって自動的に行われているため、そのうち、どの速度補正機能によって、どの程度指令速度と実速度とが相違しているのか特定することができない。また、数値制御装置では、パラメータ設定や機械操作盤との信号割り付けの不備により、指令速度が０でないにも関わらず、実速度が０となってしまうことがあるが、上記特許文献１ではその原因が分からない。そのため、送り軸が動かない、主軸が回らない、意図した速度にならないという、指令速度に対する実速度が異なるトラブルが発生した場合に、迅速に対応することができない場合がある。さらに、上記特許文献１では、手動運転に対して適用することができない。

そこで、本発明は、複数の機能によって指令速度が補正された場合、またはパラメータ設定や信号割り付けに不備があった場合であっても、指令速度と実速度との相違原因を解明する数値制御装置および原因解析方法を提供することを目的とする。

本第１の発明は、モータの指令速度を補正する複数種類の速度補正機能を有し、前記モータの駆動を制御する数値制御装置であって、加工プログラムを解析してまたはオペレータの操作にしたがって前記指令速度を算出する指令速度算出部と、前記指令速度と、実際に有効になっている１種類以上の前記速度補正機能とに基づいて、前記モータの制御速度と制御加速度とを演算する速度・加速度制御部と、前記制御速度および前記制御加速度にしたがって前記モータを制御するモータ制御部と、前記指令速度および前記モータの実速度を周期的に時系列で対応付けて記憶するデータ記憶部と、前記指令速度と前記実速度とが相違する原因と、その相違パターンとを対応付けて記憶した相違パターンテーブルと、前記データ記憶部に記憶された時系列の前記指令速度および前記実速度と、前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析する原因解析部と、前記原因解析部が解析した原因を表示する表示部と、を備える。

この構成により、複数種類の速度補正機能によって、指令速度が補正された場合であっても、指令速度と実速度とが相違する原因、つまり、どの速度補正機能によって実速度が指令速度に対して変化したかをオペレータは簡単に認識することができる。また、信号設定の不備やパラメータ設定の不備により、オペレータが意図しない状況下で実速度が指令速度と相違していた場合であってもその原因を簡単に認識することができる。

本第１の発明は、前記数値制御装置であって、前記表示部は、前記データ記憶部に時系列で記憶された前記指令速度および前記実速度をグラフ表示してもよい。これにより、オペレータは、どのように実速度が指令速度に対して変化しているのかを簡単に認識することができる。

本第１の発明は、前記数値制御装置であって、前記複数種類の速度補正機能は、オペレータの操作によって有効／無効が切り換わる第１の速度補正機能と、予め有効に設定された第２の速度補正機能とに分類されてもよい。第１の速度補正機能に分類される速度補正機能は、オペレータによって有効／無効を操作することができるものの、どのような操作を行ったかオペレータ自身が忘れた場合または別のオペレータが操作した場合、あるいは信号設定の不備やパラメータ設定の不備などによりオペレータが意図しない状況下において、指令速度と実速度とが相違する原因を簡単に認識することができる。また、第２の速度補正機能に分類される速度補正機能は、予め有効に設定されているが、その場合でもオペレータは、指令速度と実速度とが相違する原因を簡単に認識することができる。

本第１の発明は、前記数値制御装置であって、前記速度・加速度制御部は、前記指令速度と、第１の速度補正機能のうち、有効になっている前記速度補正機能とに基づいて前記指令速度を補正して補正指令速度を算出する補正指令速度算出部と、前記補正指令速度と前記第２の速度補正機能とに基づいて、前記制御速度と前記制御加速度を算出する速度・加速度算出部と、を有してもよい。

本第１の発明は、前記数値制御装置であって、前記速度・加速度制御部は、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、前記データ記憶部は、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、前記相違パターンテーブルには、前記指令速度と前記実速度とが相違する原因に対応付けて前記指令速度、前記実速度、および、前記複数の中間補正速度の相違パターンが記憶され、前記原因解析部は、前記データ記憶部に記憶された時系列の前記指令速度、前記実速度、および、前記複数の中間補正速度と、前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析してもよい。これにより、指令速度と実速度とでは、指令速度と実速度とが相違する原因を１つに絞り込むことができない場合であっても、中間補正速度を用いることで、原因を１つに絞り込むことができる。したがって、オペレータは、複数種類の速度補正機能によって、指令速度が補正された場合や、信号設定の不備やパラメータ設定の不備によりオペレータが意図しない状況下で実速度が指令速度と相違していた場合であっても、指令速度と実速度とが相違する原因を簡単に認識することができる。

本第１の発明は、前記数値制御装置であって、前記速度・加速度制御部は、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、前記データ記憶部は、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、前記原因解析部は、前記データ記憶部に時系列で記憶された前記指令速度から前記実速度への前記速度補正機能による速度変化を算出し、前記表示部は、前記データ記憶部に時系列で記憶された前記指令速度および前記実速度をグラフ表示するとともに、前記速度補正機能毎の前記速度変化を積み上げ式にグラフ表示してもよい。これにより、オペレータは、データ記憶部に時系列で記憶された指令速度から実速度への速度変化のうち、どの速度補正機能によってどのくらい速度が変化しているかを認識することができる。

本第１の発明は、前記数値制御装置であって、前記複数種類の速度補正機能は、インターロック、マシンロック、オーバーライド、外部速度、および、補間後加減速の少なくとも１つを含んでもよい。

本第１の発明は、前記数値制御装置であって、前記速度・加速度制御部は、予め決められた順番にしたがって前記複数種類の速度補正機能を実行し、無効になっている前記速度補正機能は、速度補正を行わない。

本第１の発明は、前記数値制御装置であって、前記速度補正機能は、前記実速度を前記指令速度に対して増加させる機能、前記実速度を前記指令速度に対して減少させる機能、および、前記実速度をゼロにする機能の少なくとも１つを有する。これにより、速度補正機能によって、指令速度に対して実速度を自由に補正することができる。

本第２の発明は、モータの指令速度を補正する複数種類の速度補正機能を有し、前記モータの駆動を制御した場合に、前記指令速度と前記モータの実速度とが相違する原因を解析する原因解析方法であって、加工プログラムを解析してまたはオペレータの操作にしたがって前記指令速度を算出する指令速度算出ステップと、前記指令速度と、実際に有効になっている１種類以上の前記速度補正機能とに基づいて、前記モータの制御速度と制御加速度とを演算する速度・加速度制御ステップと、前記制御速度および前記制御加速度にしたがって前記モータを制御するモータ制御ステップと、前記指令速度および前記モータの実速度を周期的に時系列で対応付けてデータ記憶部に記憶する記憶ステップと、前記指令速度と前記実速度とが相違する原因と、その相違パターンとを対応付けて記憶した相違パターンテーブルと、前記データ記憶部に記憶された時系列の前記指令速度および前記実速度と、前記指令速度と前記実速度とが相違する原因と対応付けて前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析する原因解析ステップと、前記原因解析ステップが解析した原因を表示部に表示する表示ステップと、を備える。

本第２の発明は、前記原因解析方法であって、前記複数種類の速度補正機能は、オペレータの操作によって有効／無効が切り換わる第１の速度補正機能と、予め有効に設定された第２の速度補正機能とに分類されてもよい。第１の速度補正機能に分類される速度補正機能は、オペレータによって有効／無効を操作することができるものの、どのような操作を行ったかオペレータ自身が忘れた場合または別のオペレータが操作した場合、あるいは信号設定の不備やパラメータ設定の不備などによりオペレータが意図しない状況下において、指令速度と実速度とが相違する原因を簡単に認識することができる。また、第２の速度補正機能に分類される速度補正機能は、予め有効に設定されているが、その場合でもオペレータは、指令速度と実速度とが相違する原因を簡単に認識することができる。

本第２の発明は、前記原因解析方法であって、前記速度・加速度制御ステップは、前記指令速度と、第１の速度補正機能のうち、有効になっている前記速度補正機能とに基づいて前記指令速度を補正して補正指令速度を算出する補正指令速度算出ステップと、前記補正指令速度と前記第２の速度補正機能とに基づいて、前記制御速度と前記制御加速度を算出する速度・加速度算出ステップと、を含んでもよい。

本第２の発明は、前記原因解析方法であって、前記速度・加速度制御ステップは、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、前記記憶ステップは、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、前記相違パターンテーブルには、前記指令速度と前記実速度とが相違する原因に対応付けて前記指令速度、前記実速度、および、前記複数の中間補正速度の相違パターンが記憶され、前記原因解析ステップは、前記データ記憶部に記憶された時系列の前記指令速度、前記実速度、および、前記複数の中間補正速度と、前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析してもよい。これにより、指令速度と実速度とでは、指令速度と実速度とが相違する原因を１つに絞り込むことができない場合であっても、中間補正速度を用いることで、原因を１つに絞り込むことができる。したがって、オペレータは、複数種類の速度補正機能によって、指令速度が補正された場合や、信号設定の不備やパラメータ設定の不備によりオペレータが意図しない状況下で実速度が指令速度と相違していた場合であっても、指令速度と実速度とが相違する原因を簡単に認識することができる。

本第２の発明は、前記原因解析方法であって、前記速度・加速度制御ステップは、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、前記記憶ステップは、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、前記原因解析ステップは、前記データ記憶部に時系列で記憶された前記指令速度から前記実速度への前記速度補正機能による速度変化を算出し、前記表示ステップは、前記データ記憶部に時系列で記憶された前記指令速度および前記実速度をグラフ表示するとともに、前記速度補正機能毎の前記速度変化を積み上げ式にグラフ表示してもよい。これにより、オペレータは、データ記憶部に時系列で記憶された指令速度から実速度への速度変化のうち、どの速度補正機能によってどのくらい速度が変化しているかを認識することができる。

本第２の発明は、前記原因解析方法であって、前記速度・加速度制御ステップは、予め決められた順番にしたがって前記複数種類の速度補正機能を実行し、無効になっている前記速度補正機能は、速度補正を行わない。

本発明によれば、複数種類の速度補正機能によって、指令速度が補正された場合であっても、指令速度と実速度とが相違する原因をオペレータは簡単に認識することができる。
また、信号設定の不備やパラメータ設定の不備により、オペレータが意図しない状況下で実速度が指令速度と相違していた場合であってもその原因を簡単に認識することができる。

数値制御装置の構成を示す機能ブロック図である。図１に示す相違パターンテーブルに記憶されている、指令速度と実速度とが相違する原因とその相違パターンとを示す概念図である。図１に示すデータ記憶部に時系列で記憶された複数の指令速度と実速度とを示す図である。相違パターンテーブルの相違パターンに、複数の中間補正速度を組み込んだときの相違パターンテーブルの内容を示す概念図である。データ記憶部に相違パターン４に対応する指令速度、実速度、および、複数の中間補正速度が時系列で記憶されている場合の、表示部によって表示された積み上げ式のグラフの一例を示す図である。指令速度と実速度とが相違する原因を解析する解析動作を示すフローチャートである。

本発明に係る数値制御装置および原因解析方法について、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。

図１は、数値制御装置１０の構成を示す構成図（機能ブロック図）である。数値制御装置１０は、図示しない工作機械に設けられた電動機などのモータ（例えば、サーボモータ）の指令速度を補正する複数種類の速度補正機能を有し、前記モータの駆動を制御する。前記モータの駆動によって工作機械の加工軸が回転したり、ワークが載置されたテーブルまたは工具の軸送りなどが行なわれる。数値制御装置１０は、入力部１２、表示部１４、および、制御部１６を備える。入力部１２は、データを入力するための操作部である。この入力部１２は、マウスおよびキーボードなどによって構成される。表示部１４は、液晶ディスプレイまたは有機ＥＬディスプレイなどによって構成されており、オペレータに必要な情報やオペレータによるデータ入力に必要な情報を画面に表示する。したがって、オペレータは、表示部１４の画面を見ながら、入力部１２を操作することで必要なデータを入力することができる。なお、入力部１２は、表示部１４に設けられたタッチパネルであってもよい。これにより、表示部１４の画面を指でタッチすることで、データを入力することができる。

制御部１６は、コンピュータとプログラムが記憶された記憶媒体とを有し、コンピュータが記憶媒体に記憶されたプログラムを実行することで、本実施の形態の制御部１６として機能する。制御部１６は、指令速度算出部３０、速度・加速度制御部３２、モータ制御部３４、データ記憶部３６、相違パターンテーブル３８、および、原因解析部４０を有する。

指令速度算出部３０は、加工プログラムを解析してまたはオペレータの操作にしたがって前記モータの指令速度Ｖｘを算出する。指令速度算出部３０は、時間軸に沿った所定の周期で、指令速度Ｖｘを逐次算出する。具体的には、指令速度算出部３０は、加工プログラム５０、プログラム解析部５２、および、速度指令操作解析部５４を有する。加工プログラム５０は、指令速度算出部３０の図示しない記憶媒体に格納されている。プログラム解析部５２は、加工プログラム５０を解析して指令速度Ｖｘを算出する。したがって、プログラム解析部５２は、前記モータの自動運転のときに加工プログラム５０を用いて指令速度Ｖｘを算出する。速度指令操作解析部５４は、オペレータによる入力部１２の操作を解析して指令速度Ｖｘを算出する。したがって、速度指令操作解析部５４は、前記モータの手動運転のときにオペレータの操作に応じて指令速度Ｖｘを算出する。指令速度算出部３０は、算出した指令速度Ｖｘを速度・加速度制御部３２およびデータ記憶部３６に出力する。

速度・加速度制御部３２は、指令速度Ｖｘと、実際に有効になっている１種類以上の速度補正機能とに基づいて、前記モータの制御速度Ｖｃと制御加速度Ａｃとを演算する。速度補正機能の種類としては、例えば、インターロック、マシンロック、オーバーライド、外部速度、および、補間後加減速などがある。インターロックとは、加工プログラムの実行を停止することで前記モータの駆動を一時停止させるものであり、マシンロックとは、加工プログラムの実行は行われているが、前記モータの駆動を一時停止させるものである。したがって、インターロックまたはマシンロックが有効になっている場合は、前記モータの制御速度Ｖｃは０となる。オーバーライドとは、指令速度Ｖｘに対して何％の速度で前記モータを駆動させるかを決定するものである。例えば、オーバーライドが０％の場合は、前記モータの駆動が停止し、５０％の場合は、指令速度Ｖｘの５０％の速度で前記モータが駆動する。また、オーバーライドが１２０％の場合は、指令速度の１２０％の速度で前記モータが駆動する。したがって、オーバーライドによって、モータの速度を指令速度Ｖｘに対して増加させたり、減少させたりすることができる。外部速度とは、指令速度Ｖｘにかかわらず設定されたパラメータによって定められた速度で前記モータを駆動させるものである。したがって、外部速度によって、前記モータの速度を指令速度Ｖｘより遅くすることができる。また、補間後加減速とは、予め決められた時定数を持って前記モータの速度を徐々に指令速度Ｖｘにさせるものである。なお、外部速度によって、前記モータの速度を指令速度Ｖｘより速くさせてもよい。

複数種類の速度補正機能は、オペレータの操作によって有効／無効が切り換わる第１の速度補正機能と、予め有効に設定された第２の速度補正機能とに分類される。第１の速度補正機能に分類される速度補正機能としては、例えば、インターロック、マシンロック、オーバーライド、および、外部速度などがあり、第２の速度補正機能に分類される速度補正機能としては、例えば、補間後加減速などがある。有効になっている速度補正機能が複数ある場合は、この有効になっている複数の速度補正機能によって指令速度Ｖｘが補正された制御速度Ｖｃが演算される。

速度・加速度制御部３２は、予め決められた順番にしたがって複数種類の速度補正機能を実行する。したがって、速度・加速度制御部３２は、指令速度Ｖｘから複数種類の速度補正機能に対応する複数の中間補正速度Ｖｍを順次演算していくことで、最終的な制御速度Ｖｃを演算する。つまり、指令速度Ｖｘと複数種類の速度補正機能とに基づいて、指令速度Ｖｘから制御速度Ｖｃを演算する過程において、複数種類の速度補正機能に対応する複数の中間補正速度Ｖｍが演算される。このとき、有効になっている速度補正機能のみが速度補正を行い、無効になっている速度補正機能は速度補正を行わない。速度・加速度制御部３２は、時間軸に沿った所定の周期で、指令速度Ｖｘから複数の中間補正速度Ｖｍおよび制御速度Ｖｃを逐次演算する。

本実施の形態では、複数種類の速度補正機能は、インターロック→マシンロック→オーバーライド→外部速度→補間後加減速、の順番で実行されるものとする。また、インターロックに対応する中間補正速度ＶｍをＶｍ１で表し、マシンロックに対応する中間補正速度ＶｍをＶｍ２で表し、オーバーライドに対応する中間補正速度ＶｍをＶｍ３で表す。また、外部速度に対応する中間補正速度ＶｍをＶｍ４で表し、補間後加減速に対応する中間補正速度Ｖｍ５で表す。補間後加減速が最後に実行されるので、補間後加減速に対応する中間補正速度Ｖｍ５が制御速度Ｖｃとなる。以上のことから、指令速度Ｖｘから制御速度Ｖｃを演算する過程で、複数の中間補正速度Ｖｍが、Ｖｍ１→Ｖｍ２→Ｖｍ３→Ｖｍ４、の順番で演算されて、最終的に制御速度Ｖｃ（中間補正速度Ｖｍ５）が導きだされる。

例えば、インターロック、マシンロック、および、外部速度が無効になっており、オーバーライドおよび補間後加減速が有効になっている場合は、中間補正速度Ｖｍ１、Ｖｍ２は指令速度Ｖｘと同じ速度となる。中間補正速度Ｖｍ３は、オーバーライドによって中間補正速度Ｖｍ２が補正された速度となり、中間補正速度Ｖｍ４は、Ｖｍ３と同じ速度となり、中間補正速度Ｖｍ５（制御速度Ｖｃ）は、補間後加減速によって中間補正速度Ｖｍ４が補正された速度となる。速度・加速度制御部３２は、演算した制御速度Ｖｃおよび制御加速度Ａｃをモータ制御部３４に出力するとともに、演算した中間補正速度Ｖｍ１〜Ｖｍ５をデータ記憶部３６に出力する。

具体的には、速度・加速度制御部３２は、速度補正操作解析部６０、補正指令速度算出部６２、および、速度・加速度算出部６４を有する。速度補正操作解析部６０は、オペレータの入力部１２の操作を解析して、オペレータによって操作された速度補正情報を取得する。この速度補正情報には、第１の速度補正機能に分類されるインターロック、マシンロック、オーバーライド、および、外部速度の有効／無効と、オーバーライドが有効の場合にはオーバーライドの％の値（補正量）と、外部速度が有効の場合は外部速度を規定するパラメータ（補正量）などとが含まれる。速度補正操作解析部６０は、取得した速度補正情報を補正指令速度算出部６２に出力する。

補正指令速度算出部６２は、指令速度Ｖｘと、第１の速度補正機能のうち、有効になっている速度補正機能とに基づいて、指令速度Ｖｘを補正して補正指令速度Ｖｘ´を算出する。補正指令速度算出部６２は、指令速度Ｖｘから、第１の速度補正機能に分類されている複数種類の速度補正機能に対応する中間補正速度Ｖｍ１〜Ｖｍ４を順次算出していくことで、補正指令速度Ｖｘ´を算出する。したがって、外部速度に対応する中間補正速度Ｖｍ４が補正指令速度Ｖｘ´となる。補正指令速度算出部６２は、算出した補正指令速度Ｖｘ´を速度・加速度算出部６４に出力するとともに、算出した中間補正速度Ｖｍ１〜Ｖｍ４をデータ記憶部３６に出力する。

速度・加速度算出部６４は、補正指令速度Ｖｘ´と第２の速度補正機能とに基づいて、制御速度Ｖｃと制御加速度Ａｃとを算出する。本実施の形態では、第２の速度補正機能に分類される速度補正機能は、補間後加減速の１つのみなので、速度・加速度算出部６４は、補正指令速度Ｖｘ´と補間後加減速とに基づいて、制御速度Ｖｃ（中間補正速度Ｖｍ５）と制御加速度Ａｃとを算出する。速度・加速度算出部６４に、補間後加減速が設定されている場合は、時定数を規定するパラメータなどが速度・加速度算出部６４の図示しない記憶媒体に記憶されている。速度・加速度算出部６４（速度・加速度制御部３２）は、算出した制御速度Ｖｃおよび制御加速度Ａｃをモータ制御部３４に出力するとともに、算出した中間補正速度Ｖｍ５（制御速度Ｖｃ）をデータ記憶部３６に出力する。

なお、速度・加速度算出部６４に、第２の速度補正機能が設定されていない場合は、速度・加速度算出部６４は、速度補正を行うことなく、補正指令速度Ｖｘ´に基づいて制御速度Ｖｃおよび制御加速度Ａｃを算出する。また、速度・加速度算出部６４に、第２の速度補正機能に分類される速度補正機能が複数設定されている場合は、複数の速度補正機能に対応する複数の中間補正速度Ｖｍを算出する。例えば、第２の速度補正機能に分類される速度補正機能としては、補間後加減速の他に、工具の速度をコーナーで低減させる機能なども含まれる。このように、速度・加速度算出部６４は、同一の補正指令速度Ｖｘ´（または指令速度Ｖｘ）に基づいて、時間の経過とともに変動する制御速度Ｖｃを算出する。これに対して、補正指令速度算出部６２は、指令速度Ｖｘを単に増減させた補正指令速度Ｖｘ´を算出し、補正指令速度Ｖｘ´は、オペレータ操作が無ければ同一の指令速度Ｖｘに対して時間の経過とともに変動することはない。

モータ制御部３４は、制御速度Ｖｃおよび制御加速度Ａｃに基づいて前記モータの駆動を制御する。前記モータには、エンコーダなどの回転位置検出器が設けられており、モータ制御部３４は、回転位置検出器が検出した前記モータの回転位置に基づいて前記モータの実速度（回転速度）Ｖｙを周期的に算出し、算出した実速度Ｖｙに基づいて前記モータをフィードバック制御する。このフィードバック制御によって、制御速度Ｖｃと前記モータの実速度Ｖｙとは、原則として同一となる。モータ制御部３４は、算出した実速度Ｖｙをデータ記憶部３６に出力する。なお、中間補正速度Ｖｍ５（制御速度Ｖｃ）とモータの実速度Ｖｙとは原則として同一なので、速度・加速度算出部６４は、最後に算出された中間補正速度Ｖｍ５をデータ記憶部３６に出力しなくてもよい。本実施の形態の説明では、特に断わりの無い限り、中間補正速度Ｖｍ５をデータ記憶部３６に出力しないものとして説明する。

データ記憶部３６は、指令速度Ｖｘおよび実速度Ｖｙを時系列で対応付けて記憶する。このとき、データ記憶部３６は、指令速度Ｖｘおよび実速度Ｖｙに加え、複数の中間補正速度Ｖｍ１〜Ｖｍ４を時系列で対応付けて記憶してもよい。

相違パターンテーブル３８は、指令速度Ｖｘと実速度Ｖｙとが相違する原因を、その相違パターンと対応付けて記憶している。図２は、相違パターンテーブル３８に記憶されている指令速度Ｖｘと実速度Ｖｙとが相違する原因とその相違パターン（指令速度Ｖｘと実速度Ｖｙとの相違パターン）とを示す概念図である。図２に示すように、相違パターン１は、相違原因がインターロック、マシンロック、オーバーライドが０％、または、外部速度が０の場合の相違パターンである。この場合は、指令速度Ｖｘが一定となり（但し、Ｖｘ＞０）、実速度Ｖｙが０となる。相違パターン２は、相違原因がオーバーライドの場合（但し、０％ではない）の相違パターンである。この場合は、指令速度Ｖｘが一定となる（但し、Ｖｘ＞０）。そして、実速度Ｖｙが、一定となり（但し、Ｖｙ＞０）、その実速度Ｖｙのピーク値Ｖｙｐが、Ｖｙｐ＝定数×Ｖｘ、となる。

相違パターン３は、相違原因が補間後加減速の場合の相違パターンである。この場合は、指令速度Ｖｘが一定となる（但し、Ｖｘ＞０）。そして、実速度Ｖｙが、Ｖｙ＝定数×時間、で変化する領域を含み、実速度Ｖｙのピーク値Ｖｙｐが、Ｖｙｐ＝Ｖｘ、となる。相違パターン４は、相違原因がオーバーライドと補間後加減速とが組み合わさった相違パターンである。この場合は、指令速度Ｖｘが一定となる（但し、Ｖｘ＞０）。そして、実速度Ｖｙが、Ｖｙ＝定数×時間、で変化する領域を含み、実速度Ｖｙのピーク値Ｖｙｐが、Ｖｙｐ＝定数×Ｖｘ、となる。このように、相違パターンテーブル３８には、指令速度Ｖｘと実速度Ｖｙとが相違する複数の相違原因とそれに対応する相違パターンが記憶されている。

原因解析部４０は、データ記憶部３６に時系列で記憶された複数の指令速度Ｖｘと実速度Ｖｙと、相違パターンテーブル３８に記憶された相違パターンとを比較することで、指令速度Ｖｘと実速度Ｖｙとが相違する原因を解析する。原因解析部４０は、データ記憶部３６に記憶された指令速度Ｖｘと実速度Ｖｙとを解析することで、指令速度Ｖｘがとる波形と実速度Ｖｙがとる波形とを特定して、相違パターンテーブル３８に記憶された相違パターンと比較する。そして、原因解析部４０は、解析結果（解析した相違原因）を表示部１４に出力し、表示部１４は、解析結果である相違原因を表示する。つまり、どの速度補正機能によって実速度Ｖｙが指令速度Ｖｘに対して変化したかを表示する。

図３は、データ記憶部３６に時系列で記憶された複数の指令速度Ｖｘと実速度Ｖｙとを示す図である。原因解析部４０は、時系列で記憶された複数の指令速度Ｖｘを解析して、指令速度Ｖｘは一定であると判断する（但し、Ｖｘ＞０）。また、原因解析部４０は、時系列で記憶された複数の実速度Ｖｙを解析して、Ｖｙ＝定数×時間、となる領域（傾き領域）があり、且つ、実速度Ｖｙのピーク値Ｖｙｐは、定数×Ｖｘ、となっていると判断する。したがって、原因解析部４０は、相違パターンテーブル３８に記憶された相違パターンと比較することで、相違パターン４に該当すると判断し、相違原因は、オーバーライドと補間後加減速とであると解析する。したがって、表示部１４は、相違原因がオーバーライドと補間後加減速とである旨を表示することになる。

なお、図２に示した相違パターンテーブル３８の場合では、データ記憶部３６に時系列で記憶された指令速度Ｖｘと実速度Ｖｙとが相違パターン１に該当する場合は、相違原因を１つに絞り込むことができない。つまり、相違パターン１に対応する相違原因は、インターロック、マシンロック、オーバーライド０％、および、外部速度０と複数あるため、１つに絞り込むことができない。そこで、相違パターンテーブル３８の相違パターンに、複数の中間補正速度Ｖｍ１〜Ｖｍ４を組み込むことで、相違原因が複数ある場合であっても１つに絞り込むことができる。つまり、相違パターンテーブル３８に、指令速度Ｖｘ、実速度Ｖｙ、および、複数の中間補正速度Ｖｍ１〜Ｖｍ４の相違パターンを記憶する。

図４は、相違パターンテーブル３８の相違パターンに、複数の中間補正速度Ｖｍ１〜Ｖｍ４を組み込んだときの相違パターンテーブル３８の内容を示す概念図である。相違パターン１は、複数（本実施の形態では４つ）の相違原因があるので、相違パターン１を相違原因毎に分割する。分割した相違パターン１−１は、相違原因がインターロックの場合の相違パターンである。この場合は、指令速度Ｖｘが一定となり（但し、Ｖｘ＞０）、中間補正速度Ｖｍ１〜Ｖｍ４および実速度Ｖｙ（中間補正速度Ｖｍ５、制御速度Ｖｃ）が０となる。相違パターン１−２は、相違原因がマシンロックの場合の相違パターンである。この場合は、指令速度Ｖｘおよび中間補正速度Ｖｍ１が一定となり（但し、Ｖｘ、Ｖｍ１＞０）、中間補正速度Ｖｍ２〜Ｖｍ４および実速度Ｖｙ（中間補正速度Ｖｍ５、制御速度Ｖｃ）が０となる。相違パターン１−３は、相違原因がオーバーライド０％の場合の相違パターンである。この場合は、指令速度Ｖｘおよび中間補正速度Ｖｍ１、Ｖｍ２が一定となり（但し、Ｖｘ、Ｖｍ１、Ｖｍ２＞０）、中間補正速度Ｖｍ３、Ｖｍ４および実速度Ｖｙ（中間補正速度Ｖｍ５、制御速度Ｖｃ）は０となる。相違パターン１−４は、相違原因が外部速度０の場合の相違パターンである。この場合は、指令速度Ｖｘおよび中間補正速度Ｖｍ１〜Ｖｍ３は一定となり（但し、Ｖｘ、Ｖｍ１〜Ｖｍ３＞０）、中間補正速度Ｖｍ４および実速度Ｖｙ（中間補正速度Ｖｍ５、制御速度Ｖｃ）は０となる。

したがって、データ記憶部３６に、指令速度Ｖｘ、実速度Ｖｙ、および、複数の中間補正速度Ｖｍ１〜Ｖｍ４を時系列で記憶し、図４に示すような相違パターンテーブル３８を用意することで、原因解析部４０は、データ記憶部３６に時系列で記憶された指令速度Ｖｘと実速度Ｖｙとが相違パターン１に該当する場合であっても、その相違原因を解析することができる。なお、図４においては、相違パターン１（１−１〜１−４）に関してのみ図示したが、他の相違パターン（例えば、相違パターン２〜４など）についても同様に複数の中間補正速度Ｖｍ１〜Ｖｍ４を組み込んでもよい。

また、表示部１４は、データ記憶部３６に時系列で記憶された指令速度Ｖｘと実速度Ｖｙとをグラフ表示してもよい。また、原因解析部４０は、データ記憶部３６に時系列で記憶された指令速度Ｖｘから実速度Ｖｙへの速度補正機能による速度変化を算出してもよい。そして、表示部１４は、データ記憶部３６に時系列で記憶された指令速度Ｖｘと実速度Ｖｙとをグラフ表示するとともに、その速度補正機能による速度変化を積み上げ式にグラフ表示してもよい。これにより、オペレータは、データ記憶部３６に時系列で記憶された指令速度Ｖｘから実速度Ｖｙへの速度変化のうち、どの速度補正機能によってどのくらい速度が変化しているかを認識することができる。

図５は、データ記憶部３６に相違パターン４に対応する指令速度Ｖｘ、実速度Ｖｙ、および、複数の中間補正速度Ｖｍ１〜Ｖｍ４が時系列で記憶されている場合の、表示部１４によって表示された積み上げ式のグラフの一例を示す図である。図５の斜線で示した領域はオーバーライドによる速度変化（つまり、指令速度Ｖｘ−中間補正速度Ｖｍ３）を示し、網線で示した領域は補間後加減速（つまり、中間補正速度Ｖｍ３−実速度Ｖｙ（制御速度Ｖｃ、中間補正速度Ｖｍ５））による速度変化を示している。

図６は、指令速度Ｖｘと実速度Ｖｙとが相違する原因を解析する解析動作を示すフローチャートである。ステップＳ１で、データ記憶部３６は、指令速度算出部３０が算出した指令速度Ｖｘと、指令速度Ｖｘに基づいて駆動された前記モータの実速度Ｖｙとを対応付けて周期的に時系列で記憶する（ステップＳ１）。このとき、データ記憶部３６は、速度・加速度制御部３２が算出した複数の中間補正速度Ｖｍ１〜Ｖｍ４も対応付けて周期的に時系列で記憶してもよい。なお、データ記憶部３６は、速度・加速度制御部３２が演算した中間補正速度Ｖｍ５も記憶してもよい。

次いで、原因解析部４０は、データ記憶部３６に時系列で記憶された指令速度Ｖｘと実速度Ｖｙとを解析し（ステップＳ２）、図２に示すような相違パターンテーブル３８に記憶された相違パターンと比較することで、相違原因を解析する（ステップＳ３）。なお、原因解析部４０は、データ記憶部３６に時系列で記憶された指令速度Ｖｘ、実速度Ｖｙ、および、複数の中間補正速度Ｖｍを解析し（ステップＳ２）、図４に示すような相違パターンテーブル３８に記憶された相違パターンと比較することで、相違原因を解析してもよい（ステップＳ３）。そして、表示部１４は、解析した相違原因を表示する（ステップＳ４）。

このように、前記モータの指令速度Ｖｘを補正する複数種類の速度補正機能を有し、前記モータの駆動を制御する数値制御装置１０は、指令速度算出部３０、速度・加速度制御部３２、モータ制御部３４、データ記憶部３６、相違パターンテーブル３８、原因解析部４０、および、表示部１４を備える。指令速度算出部３０は、加工プログラム５０を解析してまたはオペレータの操作にしたがって指令速度Ｖｘを算出する。速度・加速度制御部３２は、指令速度Ｖｘと、実際に有効になっている１種類以上の前記速度補正機能とに基づいて、前記モータの制御速度Ｖｃと制御加速度Ａｃとを演算する。データ記憶部３６は、制御速度Ｖｃおよび制御加速度Ａｃにしたがって前記モータを制御する。データ記憶部３６は、指令速度Ｖｘおよび前記モータの実速度Ｖｙを周期的に時系列で対応付けて記憶する。相違パターンテーブル３８は、指令速度Ｖｘと実速度Ｖｙとが相違する原因と、その相違パターンとを対応付けて記憶している。原因解析部４０は、データ記憶部３６に記憶された時系列の指令速度Ｖｘおよび実速度Ｖｙと、相違パターンテーブル３８に記憶された相違パターンとを比較することで、指令速度Ｖｘと実速度Ｖｙとが相違する原因を解析する。表示部１４は、原因解析部４０が解析した原因を表示する。

したがって、複数種類の速度補正機能によって、指令速度Ｖｘが補正された場合であっても、指令速度Ｖｘと実速度Ｖｙとが相違する原因、つまり、どの速度補正機能によって実速度Ｖｙが指令速度Ｖｘに対して変化したかをオペレータは簡単に認識することができる。また、信号設定の不備やパラメータ設定の不備により、オペレータが意図しない状況下で実速度が指令速度と相違していた場合であってもその原因を簡単に認識することができる。

表示部１４は、データ記憶部３６に時系列で記憶された指令速度Ｖｘおよび実速度Ｖｙをグラフ表示するので、オペレータは、どのように実速度Ｖｙが指令速度Ｖｘに対して変化しているのかを簡単に認識することができる。

複数種類の速度補正機能は、オペレータの操作によって有効／無効が切り換わる第１の速度補正機能と、予め有効に設定された第２の速度補正機能とに分類される。第１の速度補正機能に分類される速度補正機能は、オペレータによって有効／無効を操作することができるものの、どのような操作を行ったかオペレータ自身が忘れた場合または別のオペレータが操作した場合、あるいは信号設定の不備やパラメータ設定の不備などによりオペレータが意図しない状況下において、指令速度Ｖｘと実速度Ｖｙとが相違する原因を簡単に認識することができる。また、第２の速度補正機能に分類される速度補正機能は、予め有効に設定されているが、その場合でもオペレータは、指令速度Ｖｘと実速度Ｖｙとが相違する原因を簡単に認識することができる。

前記速度・加速度制御部３２は、指令速度Ｖｘと、第１の速度補正機能のうち、有効になっている速度補正機能とに基づいて指令速度Ｖｘを補正して補正指令速度Ｖｘ´を算出する補正指令速度算出部６２と、補正指令速度Ｖｘ´と第２の速度補正機能とに基づいて、制御速度Ｖｃと制御加速度Ａｃを算出する速度・加速度算出部６４とを有する。

速度・加速度制御部３２は、指令速度Ｖｘから複数種類の速度補正機能に対応する複数の中間補正速度Ｖｍを順次算出していくことで、最終的な制御速度Ｖｃを算出する。データ記憶部３６は、指令速度Ｖｘおよび実速度Ｖｙに加え、複数の中間補正速度Ｖｍを周期的に時系列で対応付けて記憶する。相違パターンテーブル３８には、指令速度Ｖｘと実速度Ｖｙとが相違する原因に対応付けて指令速度Ｖｘ、実速度Ｖｙ、および、複数の中間補正速度Ｖｍの相違パターンが記憶されている。原因解析部４０は、データ記憶部３６に記憶された時系列の指令速度Ｖｘ、実速度Ｖｙ、および、複数の中間補正速度Ｖｍと、相違パターンテーブル３８に記憶された相違パターンとを比較することで、指令速度Ｖｘと実速度Ｖｙとが相違する原因を解析する。これにより、指令速度Ｖｘと実速度Ｖｙとでは、指令速度Ｖｘと実速度Ｖｙとが相違する原因を１つに絞り込むことができない場合であっても、中間補正速度Ｖｍを用いることで、原因を１つに絞り込むことができる。したがって、オペレータは、複数種類の速度補正機能によって、指令速度が補正された場合や、信号設定の不備やパラメータ設定の不備によりオペレータが意図しない状況下で実速度が指令速度と相違していた場合であっても、指令速度Ｖｘと実速度Ｖｙとが相違する原因を簡単に認識することができる。

原因解析部４０は、データ記憶部３６に時系列で記憶された指令速度Ｖｘから実速度Ｖｙへの速度補正機能による速度変化を算出し、表示部１４は、データ記憶部３６に時系列で記憶された指令速度Ｖｘおよび実速度Ｖｙをグラフ表示するとともに、速度補正機能毎の速度変化を積み上げ式にグラフ表示する。これにより、オペレータは、データ記憶部３６に時系列で記憶された指令速度Ｖｘから実速度Ｖｙへの速度変化のうち、どの速度補正機能によってどのくらい速度が変化しているかを認識することができる。

速度補正機能は、実速度Ｖｙを指令速度Ｖｘに対して増加させる機能、実速度Ｖｙを指令速度Ｖｘに対して減少させる機能、および、実速度Ｖｙをゼロにする機能の少なくとも１つを有する。したがって、速度補正機能によって、指令速度Ｖｘに対して実速度Ｖｙを自由に補正することができる。

１０…数値制御装置１２…入力部
１４…表示部１６…制御部
３０…指令速度算出部３２…速度・加速度制御部
３４…モータ制御部３６…データ記憶部
３８…相違パターンテーブル４０…原因解析部
５０…加工プログラム５２…プログラム解析部
５４…速度指令操作解析部６０…速度補正操作解析部
６２…補正指令速度算出部６４…速度・加速度算出部
Ａｃ…制御加速度Ｖｃ…制御速度
Ｖｍ、Ｖｍ１〜Ｖｍ５…中間補正速度Ｖｘ…指令速度
Ｖｘ´…補正指令速度Ｖｙ…実速度

Claims

モータの指令速度を補正する複数種類の速度補正機能を有し、前記モータの駆動を制御する数値制御装置であって、
加工プログラムを解析してまたはオペレータの操作にしたがって前記指令速度を算出する指令速度算出部と、
前記指令速度と、実際に有効になっている１種類以上の前記速度補正機能とに基づいて、前記モータの制御速度と制御加速度とを演算する速度・加速度制御部と、
前記制御速度および前記制御加速度にしたがって前記モータを制御するモータ制御部と、
前記指令速度および前記モータの実速度を周期的に時系列で対応付けて記憶するデータ記憶部と、
前記指令速度と前記実速度とが相違する原因と、その相違パターンとを対応付けて記憶した相違パターンテーブルと、
前記データ記憶部に記憶された時系列の前記指令速度および前記実速度と、前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析する原因解析部と、
前記原因解析部が解析した原因を表示する表示部と、
を備えることを特徴とする数値制御装置。
請求項１に記載の数値制御装置であって、
前記表示部は、前記データ記憶部に時系列で記憶された前記指令速度および前記実速度をグラフ表示する
ことを特徴とする数値制御装置。
請求項１または２に記載の数値制御装置であって、
前記複数種類の速度補正機能は、オペレータの操作によって有効／無効が切り換わる第１の速度補正機能と、予め有効に設定された第２の速度補正機能とに分類される
ことを特徴とする数値制御装置。
請求項３に記載の数値制御装置であって、
前記速度・加速度制御部は、
前記指令速度と、第１の速度補正機能のうち、有効になっている前記速度補正機能とに基づいて前記指令速度を補正して補正指令速度を算出する補正指令速度算出部と、
前記補正指令速度と前記第２の速度補正機能とに基づいて、前記制御速度と前記制御加速度を算出する速度・加速度算出部と、
を有することを特徴とする数値制御装置。
請求項１〜４のいずれか１項に記載の数値制御装置であって、
前記速度・加速度制御部は、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、
前記データ記憶部は、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、
前記相違パターンテーブルには、前記指令速度と前記実速度とが相違する原因に対応付けて前記指令速度、前記実速度、および、前記複数の中間補正速度の相違パターンが記憶され、
前記原因解析部は、前記データ記憶部に記憶された時系列の前記指令速度、前記実速度、および、前記複数の中間補正速度と、前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析する
ことを特徴とする数値制御装置。
請求項１〜４のいずれか１項に記載の数値制御装置であって、
前記速度・加速度制御部は、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、
前記データ記憶部は、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、
前記原因解析部は、前記データ記憶部に時系列で記憶された前記指令速度から前記実速度への前記速度補正機能による速度変化を算出し、
前記表示部は、前記データ記憶部に時系列で記憶された前記指令速度および前記実速度をグラフ表示するとともに、前記速度補正機能毎の前記速度変化を積み上げ式にグラフ表示する
ことを特徴とする数値制御装置。
請求項１〜６のいずれか１項に記載の数値制御装置であって、
前記複数種類の速度補正機能は、インターロック、マシンロック、オーバーライド、外部速度、および、補間後加減速の少なくとも１つを含む
ことを特徴とする数値制御装置。
請求項１〜７のいずれか１項に記載の数値制御装置であって、
前記速度・加速度制御部は、予め決められた順番にしたがって前記複数種類の速度補正機能を実行し、無効になっている前記速度補正機能は、速度補正を行わない
ことを特徴とする数値制御装置。
請求項１〜８のいずれか１項に記載の数値制御装置であって、
前記速度補正機能は、前記実速度を前記指令速度に対して増加させる機能、前記実速度を前記指令速度に対して減少させる機能、および、前記実速度をゼロにする機能の少なくとも１つを有する
ことを特徴とする数値制御装置。
モータの指令速度を補正する複数種類の速度補正機能を有し、前記モータの駆動を制御した場合に、前記指令速度と前記モータの実速度とが相違する原因を解析する原因解析方法であって、
加工プログラムを解析してまたはオペレータの操作にしたがって前記指令速度を算出する指令速度算出ステップと、
前記指令速度と、実際に有効になっている１種類以上の前記速度補正機能とに基づいて、前記モータの制御速度と制御加速度とを演算する速度・加速度制御ステップと、
前記制御速度および前記制御加速度にしたがって前記モータを制御するモータ制御ステップと、
前記指令速度および前記モータの実速度を周期的に時系列で対応付けてデータ記憶部に記憶する記憶ステップと、
前記指令速度と前記実速度とが相違する原因と、その相違パターンとを対応付けて記憶した相違パターンテーブルと、
前記データ記憶部に記憶された時系列の前記指令速度および前記実速度と、前記指令速度と前記実速度とが相違する原因と対応付けて前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析する原因解析ステップと、
前記原因解析ステップが解析した原因を表示部に表示する表示ステップと、
を備えることを特徴とする原因解析方法。
請求項１０に記載の原因解析方法であって、
前記複数種類の速度補正機能は、オペレータの操作によって有効／無効が切り換わる第１の速度補正機能と、予め有効に設定された第２の速度補正機能とに分類される
ことを特徴とする原因解析方法。
請求項１１に記載の原因解析方法であって、
前記速度・加速度制御ステップは、
前記指令速度と、第１の速度補正機能のうち、有効になっている前記速度補正機能とに基づいて前記指令速度を補正して補正指令速度を算出する補正指令速度算出ステップと、
前記補正指令速度と前記第２の速度補正機能とに基づいて、前記制御速度と前記制御加速度を算出する速度・加速度算出ステップと、
を含むことを特徴とする原因解析方法。
請求項１０〜１２のいずれか１項に記載の原因解析方法であって、
前記速度・加速度制御ステップは、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、
前記記憶ステップは、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、
前記相違パターンテーブルには、前記指令速度と前記実速度とが相違する原因に対応付けて前記指令速度、前記実速度、および、前記複数の中間補正速度の相違パターンが記憶され、
前記原因解析ステップは、前記データ記憶部に記憶された時系列の前記指令速度、前記実速度、および、前記複数の中間補正速度と、前記相違パターンテーブルに記憶された相違パターンとを比較することで、前記指令速度と前記実速度とが相違する原因を解析する
ことを特徴とする原因解析方法。
請求項１０〜１２のいずれか１項に記載の原因解析方法であって、
前記速度・加速度制御ステップは、前記指令速度から前記複数種類の速度補正機能に対応する複数の中間補正速度を順次算出していくことで、最終的な前記制御速度を算出し、
前記記憶ステップは、前記指令速度および前記実速度に加え、前記複数の中間補正速度を周期的に時系列で対応付けて記憶し、
前記原因解析ステップは、前記データ記憶部に時系列で記憶された前記指令速度から前記実速度への前記速度補正機能による速度変化を算出し、
前記表示ステップは、前記データ記憶部に時系列で記憶された前記指令速度および前記実速度をグラフ表示するとともに、前記速度補正機能毎の前記速度変化を積み上げ式にグラフ表示する
ことを特徴とする原因解析方法。
請求項１０〜１４のいずれか１項に記載の原因解析方法であって、
前記速度・加速度制御ステップは、予め決められた順番にしたがって前記複数種類の速度補正機能を実行し、無効になっている前記速度補正機能は、速度補正を行わない
ことを特徴とする原因解析方法。