JP6340299B2 - スイッチ駆動回路及びこれを用いたスイッチング電源装置 - Google Patents

Description

本発明は、スイッチ駆動回路及びこれを用いたスイッチング電源装置に関する。

従来より、スイッチング電源装置の効率向上とノイズ軽減を両立するための有効な手法として、フェーズシフトフルブリッジＺＶＳ［zero volt switching］動作が提案されている（例えば非特許文献１を参照）。

喜多村守、「第６章フェーズ・シフト・フル・ブリッジＺＶＳ電源の設計と試作」、グリーン・エレクトロニクス、ＣＱ出版社、２０１０年３月２５日、Ｎｏ．１、ｐ．６６−６７

従来のスイッチング電源装置では、負荷が軽い場合や素子遅延が大きい場合でもソフトスイッチング動作（ＺＶＳ動作）に支障を生じないように、上側スイッチと下側スイッチの同時オフ時間（いわゆるデッドタイム）が長めに設定されていた。

しかしながら、長めの同時オフ時間を固定的に設定してしまうと、負荷が重くなった場合や素子遅延が小さい場合に、十分な高効率化を果たせなくなるおそれがあった。

また、最も効率を高めることのできる同時オフ時間の最適値は、上側／下側スイッチやトランスなどの製造ばらつきによって変化し、また、これらの部品に流れる電流の大きさによっても変化する。

本明細書中に開示されている発明は、本願の発明者らによって見出された上記の課題に鑑み、常に最適なソフトスイッチング動作（ＺＶＳ動作）を行うことのできるスイッチ駆動回路、及び、これを用いたスイッチング電源装置を提供することを目的とする。

本明細書中に開示されているスイッチ駆動回路は、スイッチング出力回路の上側スイッチと下側スイッチをソフトスイッチングさせるために設けられた同時オフ時間を周期的に更新する機能を具備し、かつ、前記同時オフ時間の前回更新に伴い前記スイッチング出力回路の出力電力または入力電力がどのように変化したかを監視して新たな更新内容を決定する構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチ駆動回路は、前記同時オフ時間の前回更新に伴い前記出力電力の増大または前記入力電力の減少が生じたときには前回更新時と同一の変化方向に前記同時オフ時間を変化させ、前記同時オフ時間の前回更新に伴い前記出力電力の減少または前記入力電力の増大が生じたときには前回更新時と逆の変化方向に前記同時オフ時間を変化させる構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成るスイッチ駆動回路は、前記スイッチング出力回路の出力電流、出力電圧、入力電流、及び、入力電圧のうち、少なくとも一つを監視対象とする構成（第３の構成）にするとよい。

また、本明細書中に開示されているスイッチング電源装置は、上記第１〜第３いずれかの構成から成るスイッチ駆動回路と、前記上側スイッチ及び前記下側スイッチのオン／オフ制御に応じて入力電圧から出力電圧を生成するスイッチング出力回路と、を有する構成（第４の構成）とされている。

なお、第４の構成から成るスイッチング電源装置において、前記スイッチング出力回路は、互いに電磁結合された一次巻線と二次巻線を含むトランスと、前記入力電圧の印加端と第１接地端との間に直列接続されており互いの接続ノードがインダクタを介して前記一次巻線の第１端に接続された第１上側スイッチ及び第１下側スイッチと、前記入力電圧の印加端と前記第１接地端の間に直列接続されており互いの接続ノードが前記一次巻線の第２端に接続された第２上側スイッチ及び第２下側スイッチと、前記二次巻線に現れる誘起電圧から前記出力電圧を生成する整流平滑部を含む構成（第５の構成）にするとよい。

また、上記第５の構成から成るスイッチング電源装置において、前記整流平滑部は、カソードが前記二次巻線の第１端に接続されてアノードが第２接地端に接続された第１整流ダイオードと、カソードが前記二次巻線の第２端に接続されてアノードが前記第２接地端に接続された第２整流ダイオードと、第１端が前記二次巻線の中点タップに接続されて第２端が前記出力電圧の印加端に接続されたチョークコイルと、第１端が前記出力電圧の印加端に接続されて第２端が前記第２接地端に接続された平滑キャパシタとを含む構成（第６の構成）にするとよい。

また、上記第５または第６の構成から成るスイッチング電源装置において、前記スイッチ駆動回路は、前記第１上側スイッチと前記第１下側スイッチをソフトスイッチングさせるために設けられた第１同時オフ時間と、前記第２上側スイッチと前記第２下側スイッチをソフトスイッチングさせるために設けられた第２同時オフ時間を各々周期的に更新する構成（第７の構成）にするとよい。

また、上記第７の構成から成るスイッチング電源装置において、前記スイッチ駆動回路は、前記第１同時オフ時間と前記第２同時オフ時間を各々異なる長さに設定する構成（第８の構成）にするとよい。

また、上記第８の構成から成るスイッチング電源装置において、前記スイッチ駆動回路は、前記第１同時オフ時間と前記第２同時オフ時間を各々異なるタイミングで更新する構成（第９の構成）にするとよい。

また、上記第９の構成から成るスイッチング電源装置において、前記スイッチ駆動回路は、前記第１同時オフ時間と前記第２同時オフ時間を各々複数周期に亘って連続的に更新する構成（第１０の構成）にするとよい。

本明細書中に開示されている発明によれば、常に最適なソフトスイッチング動作（ＺＶＳ動作）を行うことのできるスイッチ駆動回路、及び、これを用いたスイッチング電源装置を提供することが可能となる。

スイッチング電源装置１の一構成例を示す回路図 ソフトスイッチング動作の一例を示すタイミングチャート 入出力監視動作の一例を示すブロック図 同時オフ時間更新動作の第１例を示すタイミングチャート 同時オフ時間更新動作の第２例を示すタイミングチャート 同時オフ時間更新動作の第３例を示すタイミングチャート 同時オフ時間更新動作の第４例を示すタイミングチャート 同時オフ時間更新動作の第５例を示すタイミングチャート スイッチ駆動回路１０の一構成例を示すブロック図

＜スイッチング電源装置＞
図１は、スイッチング電源装置１の一構成例を示す回路図である。本構成例のスイッチング電源装置１は、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成して負荷２に供給する絶縁型ＤＣ／ＤＣコンバータであり、スイッチ駆動回路１０とスイッチング出力回路２０とを有する。

スイッチ駆動回路１０は、出力電圧Ｖｏが目標値と一致するようにゲート信号Ｇ１Ｈ及びＧ１Ｌ、並びに、ゲート信号Ｇ２Ｈ及びＧ２Ｌを各々パルス駆動することにより、スイッチ出力段２０（より具体的には、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈ、並びに、下側スイッチＳＷ１Ｌ及びＳＷ２Ｌ）を駆動する。スイッチ駆動回路１０の構成及び動作については、後ほど詳細に説明する。

スイッチング出力回路２０は、トランスＴＲ１と、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈと、下側スイッチＳＷ１Ｌ及びＳＷ２Ｌと、インダクタＬ３と、チョークコイルＬ４と、整流ダイオードＤ１及びＤ２と、平滑キャパシタＣ３と、を含み、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈ、並びに、下側スイッチＳＷ１Ｌ及びＳＷ２Ｌのオン／オフ制御に応じて、入力電圧Ｖｉから出力電圧Ｖｏを生成する。

トランスＴＲ１は、互いに電磁結合された一次巻線Ｌ１と二次巻線Ｌ２を含み、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、一次回路系１ｐから二次回路系１ｓに交流電力を伝達する。

上側スイッチＳＷ１Ｈと下側スイッチＳＷ１Ｌは、フルブリッジ型出力段の第１アームとして、入力電圧Ｖｉｎの印加端と接地電圧ＧＮＤ１の印加端（第１接地端に相当）との間に直列接続されている。上側スイッチＳＷ１Ｈと下側スイッチＳＷ１Ｌとの接続ノード（ノード電圧Ｖ１の印加端）は、インダクタＬ３を介して一次巻線Ｌ１の第１端に接続されている。インダクタＬ３としては、トランスＴＲ１の漏れインダクタンスを流用すればよい。上側スイッチＳＷ１Ｈと下側スイッチＳＷ１Ｌには、それぞれの両端間に寄生キャパシタＣ１Ｈ及びＣ１Ｌが付随している。

上側スイッチＳＷ２Ｈと下側スイッチＳＷ２Ｌは、フルブリッジ型出力段の第２アームとして、入力電圧Ｖｉｎの印加端と接地電圧ＧＮＤ１の印加端との間に直列接続されている。上側スイッチＳＷ２Ｈと下側スイッチＳＷ２Ｌとの接続ノード（ノード電圧Ｖ２の印加端）は、一次巻線Ｌ１の第２端に接続されている。上側スイッチＳＷ２Ｈと下側スイッチＳＷ２Ｌには、それぞれの両端間に寄生キャパシタＣ２Ｈ及びＣ２Ｌが付随している。

なお、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈ、並びに、下側スイッチＳＷ１Ｌ及びＳＷ２Ｌに高電圧が印加される場合には、それぞれのスイッチ素子として、パワーＭＯＳＦＥＴ［metal-oxide-semiconductor field effect transistor］、ＩＧＢＴ［insulated gate bipolar transistor］、及び、ＳｉＣトランジスタなどの高耐圧スイッチ素子を用いることが望ましい。

整流ダイオードＤ１のカソードは、二次巻線Ｌ２の第１端に接続されている。せいりゅダイオードＤ２のカソードは、二次巻線Ｌ２の第２端に接続されている。整流ダイオードＤ１及びＤ２のアノードは、いずれも接地電圧ＧＮＤ２の印加端（第２接地端に相当）に接続されている。チョークコイルＬ４の第１端は、二次巻線Ｌ２の中点タップに接続されている。チョークコイルＬ４の第２端と平滑キャパシタＣ３の第１端は、いずれも出力電圧Ｖｏの印加端に接続されている。平滑キャパシタＣ３の第２端は、接地電圧ＧＮＤ２の印加端に接続されている。

このように接続された整流ダイオードＤ１及びＤ２、チョークコイルＬ４、並びに、平滑キャパシタＣ３は、二次巻線Ｌ２に現れる誘起電圧から出力電圧Ｖｏを生成する全波整流型の整流平滑部として機能する。ただし、整流平滑部の構成は、必ずしもこれに限定されるものではなく、例えば、半波整流型を採用しても構わない。

上側スイッチＳＷ１Ｈと下側スイッチＳＷ１Ｌは、それぞれゲート信号Ｇ１Ｈ及びＧ１Ｌに応じて相補的にオン／オフされる。また、上側スイッチＳＷ２Ｈ及び下側スイッチＳＷ２Ｌは、それぞれゲート信号Ｇ２Ｈ及びＧ２Ｌに応じて相補的にオン／オフされる。なお、本明細書中の「相補的」という文言は、上側スイッチと下側スイッチのオン／オフ状態が完全に逆転している場合のみを意味するのではなく、上側スイッチと下側スイッチのオン／オフ遷移タイミングに所定の遅延が与えられている場合（上側スイッチと下側スイッチの同時オフ時間Ｔｄ（デッドタイム）が設けられている場合）も含む。

なお、上側スイッチと下側スイッチの同時オフ時間Ｔｄは、両スイッチを介して流れる過大な貫通電流を防止するとともに、ソフトスイッチング動作（ＺＶＳ動作）を実現してスイッチング損失及びスイッチングノイズを低減するために設けられている。

＜ソフトスイッチング動作＞
図２は、スイッチ駆動回路１０によるソフトスイッチング動作（フェーズシフトフルブリッジＺＶＳ動作）の一例を示すタイミングチャートであり、紙面の上側から順番に、ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）とノード電圧Ｖ１及びＶ２が描写されている。なお、ノード電圧Ｖ１及びＶ２としては、（ａ）同時オフ時間Ｔｄが最適値よりも短い場合、（ｂ）同時オフ時間Ｔｄが最適値と一致している場合、並びに、（ｃ）同時オフ時間Ｔｄが最適値よりも長い場合の挙動がそれぞれ描写されている。

まず、ソフトスイッチング動作（ＺＶＳ動作）の説明に先立ち、フェーズシフトフルブリッジＰＷＭ［pulse width modulation］制御の基本動作について簡単に説明しておく。フェーズシフトフルブリッジＰＷＭ制御では、各ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）が一定のデューティ比（例えば５０％）でパルス駆動される。また、第１アーム側のゲート信号Ｇ１Ｈ及びＧ１Ｌと、第２アーム側のゲート信号Ｇ２Ｈ及びＧ２Ｌとの間には、シフト時間Ｔｓ（位相差）が設けられている。このシフト時間Ｔｓを可変制御することにより、一次巻線Ｌ１に対する入力電圧Ｖｉの印加時間（デューティ）が変化する。従って、フェーズシフトフルブリッジＰＷＭ制御では、ハーフブリッジ構成のＬＬＣ共振制御と異なり、スイッチング周波数を一定値に固定したまま、出力電圧Ｖｏの帰還制御を行うことができる。

次に、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈと下側スイッチＳＷ１Ｌ及びＳＷ２Ｌのソフトスイッチング動作（ＺＶＳ動作）について説明する。

例えば、時刻ｔ１〜ｔ２で示すように、下側スイッチＳＷ１Ｌ及びＳＷ２Ｌをオンして上側スイッチＳＷ１Ｈ及びＳＷ２Ｈをオフしていた状態から下側スイッチＳＷ１Ｌをオフに切り替えた場合には、ＬＣ共振によりノード電圧Ｖ１が緩やかに上昇する。従って、ノード電圧Ｖ１が入力電圧Ｖｉと一致するタイミング（すなわち、上側スイッチＳＷ１Ｈの両端間電圧が０Ｖとなるタイミング）で上側スイッチＳＷ１Ｈをオンしてやれば、ソフトスイッチング動作（ＺＶＳ動作）を実現することができる。

また、時刻ｔ３〜ｔ４で示すように、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈをオンして下側スイッチＳＷ１Ｌ及びＳＷ２Ｌをオフしていた状態から上側スイッチＳＷ１Ｈをオフに切り替えた場合には、ＬＣ共振によりノード電圧Ｖ１が緩やかに低下する。従って、ノード電圧Ｖ１が接地電圧ＧＮＤ１と一致するタイミング（すなわち、下側スイッチＳＷ１Ｌの両端間電圧が０Ｖとなるタイミング）で下側スイッチＳＷ１Ｌをオンしてやれば、ソフトスイッチング動作（ＺＶＳ動作）を実現することができる。

また、時刻ｔ５〜ｔ６で示すように、上側スイッチＳＷ１Ｈと下側スイッチＳＷ２Ｌをオンして上側スイッチＳＷ２Ｈと下側スイッチＳＷ１Ｌをオフしていた状態から下側スイッチＳＷ２Ｌをオフに切り替えた場合には、ＬＣ共振によりノード電圧Ｖ２が緩やかに上昇する。従って、ノード電圧Ｖ２が入力電圧Ｖｉと一致するタイミング（すなわち、上側スイッチＳＷ２Ｈの両端間電圧が０Ｖとなるタイミング）で上側スイッチＳＷ２Ｈをオンしてやれば、ソフトスイッチング動作（ＺＶＳ動作）を実現することができる。

また、時刻ｔ７〜ｔ８で示すように、上側スイッチＳＷ２Ｈと下側スイッチＳＷ１Ｌをオンして上側スイッチＳＷ１Ｈと下側スイッチＳＷ２Ｌをオフしていた状態から上側スイッチＳＷ２Ｈをオフに切り替えた場合には、ＬＣ共振によりノード電圧Ｖ２が緩やかに低下する。従って、ノード電圧Ｖ２が接地電圧ＧＮＤ１と一致するタイミング（すなわち、下側スイッチＳＷ２Ｌの両端間電圧が０Ｖとなるタイミング）で下側スイッチＳＷ２Ｌをオンしてやれば、ソフトスイッチング動作（ＺＶＳ動作）を実現することができる。

なお、ノード電圧Ｖ１及びＶ２の（ｂ）パターンで示すように、上側スイッチと下側スイッチの同時オフ時間Ｔｄが上記のタイミング条件を満たす最適値と一致している場合には、理想的なソフトスイッチング動作（ＺＶＳ動作）を実現することができるので、スイッチング損失及びスイッチングノイズを劇的に低減することが可能となる。

しかしながら、ノード電圧Ｖ１及びＶ２の（ａ）パターンで示すように、同時オフ時間Ｔｄが最適値よりも短い場合には、ノード電圧Ｖ１及びＶ２が入力電圧Ｖｉまで上がり切る前に、或いは、ノード電圧Ｖ１及びＶ２が接地電圧ＧＮＤ１まで下がり切る前に、同時オフ時間Ｔｄが満了してしまう。

また、ノード電圧Ｖ１及びＶ２の（ｃ）パターンで示すように、同時オフ時間Ｔｄが最適値よりも長い場合には、ノード電圧Ｖ１及びＶ２が入力電圧Ｖｉまで上がり切ってから再び低下に転じた後に、或いは、ノード電圧Ｖ１及びＶ２が接地電圧ＧＮＤ１まで下がり切ってから再び上昇に転じた後に、同時オフ時間Ｔｄが満了してしまう。

従って、同時オフ時間Ｔｄが最適値と一致していない場合には、その両端間に電位差が付いた状態のスイッチをオンすることになるので、理想時と比べてスイッチング損失及びスイッチングノイズの低減効果が損なわれてしまう。

ただし、同時オフ時間Ｔｄの最適値は一律的に決まるものではなく、負荷２の状態やスイッチング出力回路２０の製造ばらつきなどによって変動する。例えば、負荷２に流れる出力電流Ｉｏが大きい場合には、トランスＴＲ１に流れる電流も大きくなる。従って、寄生容量Ｃ１Ｈ及びＣ１Ｌ並びに寄生容量Ｃ２Ｈ及びＣ２Ｌの充放電時間が短くなるので、同時オフ時間Ｔｄの最適値は短くなる。逆に、出力電流Ｉｏが小さい場合には、トランスＴＲ１に流れる電流も小さくなる。従って、寄生容量Ｃ１Ｈ及びＣ１Ｌ並びに寄生容量Ｃ２Ｈ及びＣ２Ｌの充放電時間が長くなるので、同時オフ時間Ｔｄの最適値は長くなる。

そこで、スイッチ駆動回路１０は、常に最適なソフトスイッチング動作（ＺＶＳ動作）を行うために、スイッチング出力回路２０の上側スイッチＳＷ１Ｈ及びＳＷ２Ｈと下側スイッチＳＷ１Ｌ及びＳＷ２Ｌをソフトスイッチングさせるために設けられた同時オフ時間Ｔｄを周期的に更新する機能を備えている。以下、この点について詳細に説明する。

＜入出力監視動作＞
図３は、同時オフ時間Ｔｄを最適化するために必要となる入出力監視動作の一例を示すブロック図である。スイッチ駆動回路１０は、スイッチング出力回路２０の出力電力Ｐｏまたは入力電力Ｐｉを監視し、その監視結果に応じて同時オフ時間Ｔｄの最適化を行う。

なお、出力電力Ｐｏを監視する場合には、（ａ１）欄で示したように、スイッチング出力回路２０の出力電流Ｉｏと出力電圧Ｖｏをそれぞれ個別に監視すればよい。ただし、出力電圧Ｖｏを一定と看做すことができるのであれば、（ａ２）欄で示したように、出力電流Ｉｏだけを監視してもよい。また、出力電流Ｉｏを一定と看做すことができるのであれば、（ａ３）欄で示したように、出力電圧Ｖｏだけを監視してもよい。

一方、入力電力Ｐｉを監視する場合には、（ｂ１）欄で示したように、スイッチング出力回路２０の入力電流Ｉｉと入力電圧Ｖｉをそれぞれ個別に監視すればよい。ただし、入力電圧Ｖｉを一定と看做すことができるのであれば、（ｂ２）欄で示したように、入力電流Ｉｉだけを監視してもよい。また、入力電流Ｉｉを一定と看做すことができるのであれば、（ｂ３）欄で示したように、入力電圧Ｖｉだけを監視してもよい。

すなわち、スイッチ駆動回路１０は、同時オフ時間Ｔｄの最適化に際して、スイッチング出力回路２０の出力電流Ｉｏ、出力電圧Ｖｏ、入力電流Ｉｉ、及び、入力電圧Ｖｉのうち、少なくとも一つを監視対象とすればよい。

以下では、上記の監視結果に応じた同時オフ時間更新動作について、具体例を挙げながら詳細に説明する。

＜同時オフ時間更新動作＞
図４は、同時オフ時間更新動作の第１例を示すタイミングチャートであり、上から順番に、ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）、出力電流Ｉｏ、上側スイッチＳＷ１Ｈと下側スイッチＳＷ１Ｌの同時オフ時間Ｔｄ１、及び、上側スイッチＳＷ２Ｈと下側スイッチＳＷ２Ｌの同時オフ時間Ｔｄ２が描写されている。なお、以下の説明において、出力電圧Ｖｏは一定と看做すことができるものとする。従って、出力電力Ｐｏは、出力電流Ｉｏが大きいほど大きくなり、出力電流Ｉｏが小さいほど小さくなる。

スイッチ駆動回路１０は、同時オフ時間Ｔｄ１及びＴｄ２の更新動作に際して、時刻ｔ１１〜ｔ１５の各タイミング毎に出力電流Ｉｏの大きさ（本図の例では「Ｉｏ１」〜「Ｉｏ５」）を測定する。そして、スイッチ駆動回路１０は、同時オフ時間Ｔｄ１及びＴｄ２の前回更新に伴い出力電流Ｉｏがどのように変化したかを監視して新たな更新内容を決定する。なお、本図の第１例では、一定の周期で到来するゲート信号Ｇ２Ｈの立上りタイミング毎に出力電流Ｉｏの大きさを測定しているが、測定タイミングについてはこれに限定されるものではない。

出力電流Ｉｏの変化挙動に応じた同時オフ時間Ｔｄ１及びＴｄ２の更新手法について具体的に説明する。スイッチ駆動回路１０は、同時オフ時間Ｔｄ１及びＴｄ２の前回更新に伴い出力電流Ｉｏの増大が生じたときには前回更新時と同一の変化方向に同時オフ時間Ｔｄ１及びＴｄ２を変化させる。一方、スイッチ駆動回路１０は、同時オフ時間Ｔｄ１及びＴｄ２の前回更新に伴い出力電流Ｉｏの減少が生じたときには前回更新時と逆の変化方向に同時オフ時間Ｔｄ１及びＴｄ２を変化させる。

例えば、時刻ｔ１１において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１０」から「Ｔｄ１１」に延長した結果、時刻ｔ１１と時刻ｔ１２を比べて、出力電流Ｉｏが「Ｉｏ１」から「Ｉｏ２」に増大した場合を考える。この場合、同時オフ時間Ｔｄ１及びＴｄ２の延長に伴ってスイッチング出力回路２０の効率が向上したことを意味するので、スイッチ駆動回路１０は、時刻ｔ１２において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１１」から「Ｔｄ１２」にさらに延長する。

次に、時刻ｔ１２において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１１」から「Ｔｄ１２」に延長した結果、時刻ｔ１２と時刻ｔ１３を比べて、出力電流Ｉｏが「Ｉｏ２」から「Ｉｏ３」に減少した場合を考える。この場合、同時オフ時間Ｔｄ１及びＴｄ２の延長に伴ってスイッチング出力回路２０の効率が低下したことを意味するので、スイッチ駆動回路１０は、時刻ｔ１３において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１２」から「Ｔｄ１３」に短縮する。

次に、時刻ｔ１３において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１２」から「Ｔｄ１３」に短縮した結果、時刻ｔ１３と時刻ｔ１４を比べて、出力電流Ｉｏが「Ｉｏ３」から「Ｉｏ４」に増大した場合を考える。この場合、同時オフ時間Ｔｄ１及びＴｄ２の短縮に伴ってスイッチング出力回路２０の効率が向上したことを意味するので、スイッチ駆動回路１０は、時刻ｔ１４において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１３」から「Ｔｄ１４」にさらに短縮する。

次に、時刻ｔ１４において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１３」から「Ｔｄ１４」に短縮した結果、時刻ｔ１４と時刻ｔ１５を比べて、出力電流Ｉｏが「Ｉｏ４」から「Ｉｏ５」に減少した場合を考える。この場合、同時オフ時間Ｔｄ１及びＴｄ２の短縮に伴ってスイッチング出力回路２０の効率が低下したことを意味するので、スイッチ駆動回路１０は、時刻ｔ１５において同時オフ時間Ｔｄ１及びＴｄ２を「Ｔｄ１４」から「Ｔｄ１５」に延長する。

このような同時オフ時間更新動作により、負荷２の状態やスイッチング出力回路２０の製造ばらつきなどに依ることなく、常にスイッチング出力回路２０の効率が向上するように同時オフ時間Ｔｄ１及びＴｄ２を自動で最適化することが可能となる。

なお、本図の第１例では、出力電圧Ｖｏを一定と看做して出力電流Ｉｏのみを監視する例を挙げたが、先出の図３でも示したように、出力電流Ｉｏを一定と看做して出力電圧Ｖｏを監視する場合や、出力電力Ｐｏ（出力電流Ｉｏと出力電圧Ｖｏの双方）を監視する場合であっても、上記と同じく、出力電力Ｐｏができるだけ大きくなるように同時オフ時間Ｔｄ１及びＴｄ２を更新していけばよい。

一方、入力電力Ｐｉ（若しくは入力電流Ｉｉまたは入力電圧Ｖｉのいずれか一方）を監視する場合には、入力電力Ｐｉができるだけ低くなるように同時オフ時間Ｔｄ１及びＴｄ２を更新する必要がある。従って、スイッチ駆動回路１０では、同時オフ時間Ｔｄ１及びＴｄ２の前回更新に伴い入力電力Ｐｉの減少が生じたときには前回更新時と同一の変化方向に同時オフ時間Ｔｄ１及びＴｄ２を変化させ、同時オフ時間Ｔｄ１及びＴｄ２の前回更新に伴い入力電力Ｐｉの増大が生じたときには前回更新時と逆の変化方向に同時オフ時間Ｔｄ１及びＴｄ２を変化させればよい。

また、本図の第１例において、スイッチ駆動回路１０は、上側スイッチＳＷ１Ｈと下側スイッチＳＷ１Ｌの同時オフ時間Ｔｄ１、及び、上側スイッチＳＷ２Ｈと下側スイッチＳＷ２Ｌの同時オフ時間Ｔｄ２を各々同一の長さに設定した上で、かつ、各々を同一のタイミングで周期的に更新する。このような構成とすることにより、スイッチ駆動回路１０の簡略化を実現することが可能となる。

図５は、同時オフ時間更新動作の第２例を示すタイミングチャートであり、先と同じく上から順番に、ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）、出力電流Ｉｏ、並びに同時オフ時間Ｔｄ１及びＴｄ２が描写されている。本図の第２例において、スイッチ駆動回路１０は、先の第１例と異なり、同時オフ時間Ｔｄ１及びＴｄ２を各々異なる長さに設定した上で、かつ、各々を同一のタイミングで周期的に更新する。

例えば、時刻ｔ２１において、同時オフ時間Ｔｄ１を「Ｔｄ１０」から「Ｔｄ１１」に延長し、同時オフ時間Ｔｄ２を「Ｔｄ２０」から「Ｔｄ２１」に延長した結果、時刻ｔ２１と時刻ｔ２２とを比べて、出力電流Ｉｏが「Ｉｏ１」から「Ｉｏ２」に増大した場合を考える。この場合、同時オフ時間Ｔｄ１及びＴｄ２の延長に伴ってスイッチング出力回路２０の効率が向上したことを意味するので、スイッチ駆動回路１０は、時刻ｔ２２において、同時オフ時間Ｔｄ１を「Ｔｄ１１」から「Ｔｄ１２」にさらに延長し、同時オフ時間Ｔｄ２を「Ｔｄ２１」から「Ｔｄ２２」にさらに延長する。

時刻ｔ２２以降も同様であり、同時オフ時間Ｔｄ１が延長されるときには同時オフ時間Ｔｄ２も同一のタイミングで延長され、同時オフ時間Ｔｄ１が短縮されるときには同時オフ時間Ｔｄ２も同一のタイミングで短縮される。ただし、各々の絶対値は必ずしも一致していない。

図６は、同時オフ時間更新動作の第３例を示すタイミングチャートであり、先と同じく上から順番に、ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）、出力電流Ｉｏ、並びに同時オフ時間Ｔｄ１及びＴｄ２が描写されている。本図の第３例において、スイッチ駆動回路１０は、先の第２例と異なり、同時オフ時間Ｔｄ１及びＴｄ２を各々異なるタイミングで周期的に更新する。

なお、本図の第３例では、時刻ｔ３１、時刻ｔ３３、及び、時刻ｔ３５が同時オフ時間Ｔｄ１の更新タイミングであり、時刻ｔ３２、及び、時刻ｔ３４が同時オフ時間Ｔｄ２の更新タイミングである。すなわち、同時オフ時間Ｔｄ１及びＴｄ２は、各々異なるタイミングで交互に更新されていく。

まず、同時オフ時間Ｔｄ１の更新動作に着目する。例えば、時刻ｔ３１において、同時オフ時間Ｔｄ２を固定したまま、同時オフ時間Ｔｄ１を「Ｔｄ１０」から「Ｔｄ１１」に延長した結果、時刻ｔ３１と時刻ｔ３２を比べて、出力電流Ｉｏが「Ｉｏ１」から「Ｉｏ２」に増大した場合を考える。この場合、同時オフ時間Ｔｄ１の延長に伴ってスイッチング出力回路２０の効率が向上したことを意味するので、スイッチ駆動回路１０は、時刻ｔ３３において、同時オフ時間Ｔｄ２を固定したまま、同時オフ時間Ｔｄ１を「Ｔｄ１１」から「Ｔｄ１２」にさらに延長する。

また、時刻ｔ３３において、同時オフ時間Ｔｄ２を固定したまま、同時オフ時間Ｔｄ１を「Ｔｄ１１」から「Ｔｄ１２」に延長した結果、時刻ｔ３３と時刻ｔ３４とを比べて、出力電流Ｉｏが「Ｉｏ３」から「Ｉｏ４」に減少した場合を考える。この場合、同時オフ時間Ｔｄ１の延長に伴ってスイッチング出力回路２０の効率が低下したことを意味するので、スイッチ駆動回路１０は、時刻ｔ３５において、同時オフ時間Ｔｄ２を固定したまま同時オフ時間Ｔｄ１を「Ｔｄ１２」から「Ｔｄ１３」に短縮する。

次に、同時オフ時間Ｔｄ２の更新動作に着目する。例えば、時刻ｔ３２において、同時オフ時間Ｔｄ１を固定したまま、同時オフ時間Ｔｄ２を「Ｔｄ２０」から「Ｔｄ２１」に延長した結果、時刻ｔ３２と時刻ｔ３３を比べて、出力電流Ｉｏが「Ｉｏ２」から「Ｉｏ３」に減少した場合を考える。この場合、同時オフ時間Ｔｄ２の延長に伴ってスイッチング出力回路２０の効率が低下したことを意味するので、スイッチ駆動回路１０は、時刻ｔ３４において、同時オフ時間Ｔｄ１を固定したまま、同時オフ時間Ｔｄ２を「Ｔｄ２１」から「Ｔｄ２２」に短縮する。

このように、同時オフ時間Ｔｄ１及びＴｄ２を各々異なるタイミングで更新すれば、同時オフ時間Ｔｄ１及びＴｄ２の最適値が各々異なる場合にも対応することができる。従って、より最適なソフトスイッチング動作（ＺＶＳ動作）を実現し、スイッチング損失及びスイッチングノイズの低減効果を高めることが可能となる。

図７は、同時オフ時間更新動作の第４例を示すタイミングチャートであり、先と同じく上から順番に、ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）、出力電流Ｉｏ、並びに同時オフ時間Ｔｄ１及びＴｄ２が描写されている。本図の第４例において、スイッチ駆動回路１０は、先の第３例と異なり、同時オフ時間Ｔｄ１及びＴｄ２を各々複数周期に亘って連続的に更新する。

なお、本図の第４例では、時刻ｔ４１、時刻ｔ４２、及び、時刻ｔ４５が同時オフ時間Ｔｄ１の更新タイミングであり、時刻ｔ４３、及び、時刻ｔ４４が同時オフ時間Ｔｄ２の更新タイミングである。

まず、同時オフ時間Ｔｄ１の更新動作に着目する。例えば、時刻ｔ４１において、同時オフ時間Ｔｄ２を固定したまま、同時オフ時間Ｔｄ１を「Ｔｄ１０」から「Ｔｄ１１」に延長した結果、時刻ｔ４１と時刻ｔ４２を比べて、出力電流Ｉｏが「Ｉｏ１」から「Ｉｏ２」に増大した場合を考える。この場合、同時オフ時間Ｔｄ１の延長に伴ってスイッチング出力回路２０の効率が向上したことを意味するので、スイッチ駆動回路１０は、時刻ｔ４２において、同時オフ時間Ｔｄ２を固定したまま、同時オフ時間Ｔｄ１を「Ｔｄ１１」から「Ｔｄ１２」にさらに延長する。

また、時刻ｔ４２において、同時オフ時間Ｔｄ２を固定したまま、同時オフ時間Ｔｄ１を「Ｔｄ１１」から「Ｔｄ１２」に延長した結果、時刻ｔ４２と時刻ｔ４３とを比べて、出力電流Ｉｏが「Ｉｏ２」から「Ｉｏ３」に減少した場合を考える。この場合、同時オフ時間Ｔｄ１の延長に伴ってスイッチング出力回路２０の効率が低下したことを意味するので、スイッチ駆動回路１０は、時刻ｔ４５において、同時オフ時間Ｔｄ２を固定したまま同時オフ時間Ｔｄ１を「Ｔｄ１２」から「Ｔｄ１３」に短縮する。

次に、同時オフ時間Ｔｄ２の更新動作に着目する。例えば、時刻ｔ４３において、同時オフ時間Ｔｄ１を固定したまま、同時オフ時間Ｔｄ２を「Ｔｄ２０」から「Ｔｄ２１」に延長した結果、時刻ｔ４３と時刻ｔ４４を比べて、出力電流Ｉｏが「Ｉｏ３」から「Ｉｏ４」に増大した場合を考える。この場合、同時オフ時間Ｔｄ２の延長に伴ってスイッチング出力回路２０の効率が向上したことを意味するので、スイッチ駆動回路１０は、時刻ｔ４４において、同時オフ時間Ｔｄ１を固定したまま、同時オフ時間Ｔｄ２を「Ｔｄ２１」から「Ｔｄ２２」にさらに延長する。

図８は、同時オフ時間更新動作の第５例を示すタイミングチャートであり、先と同じく上から順番に、ゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）、出力電流Ｉｏ、並びに同時オフ時間Ｔｄ１及びＴｄ２が描写されている。本図の第５例において、スイッチ駆動回路１０は、先の第４例と異なり、同時オフ時間Ｔｄ１及びＴｄ２の更新周期が１／２に設定されている。具体的には、ゲート信号Ｇ２Ｈの立上りタイミングだけでなく、ゲート信号Ｇ２Ｌの立上りタイミングでも、同時オフ時間Ｔｄ１及びＴｄ２の更新が行われる。

このような構成とすることにより、負荷２の変動に対する応答性を向上させることができるので、より最適なソフトスイッチング動作（ＺＶＳ動作）を実現し、スイッチング損失及びスイッチングノイズの低減効果を高めることが可能となる。

＜スイッチ駆動回路＞
図９は、スイッチ駆動回路１０の一構成例を示すブロック図である。本構成例のスイッチ駆動回路１０は、帰還制御部１１０と、ゲート駆動部１２０と、アナログ／デジタル変換部１３０と、デジタル信号処理部１４０と、を含む。

帰還制御部１１０は、出力電圧Ｖｏに応じた帰還信号Ｓ１の入力を受けてパルス信号Ｓ２（ＰＷＭ［pulse width modulation］信号やＰＦＭ［pulse frequency modulation］信号など）を生成する。

ゲート駆動部１２０は、パルス信号Ｓ２の入力を受けて上側スイッチＳＷ１Ｈ及びＳＷ２Ｈと下側スイッチＳＷ１Ｌ及びＳＷ２Ｌを相補的にオン／オフさせるためのゲート信号（Ｇ１Ｈ、Ｇ１Ｌ、Ｇ２Ｈ、Ｇ２Ｌ）を生成する。また、ゲート駆動部１２０は、同時オフ時間設定信号Ｓ８に応じて、上側スイッチＳＷ１Ｈ及びＳＷ２Ｈと下側スイッチＳＷ１Ｌ及びＳＷ２Ｌの同時オフ時間Ｔｄを設ける機能も備えている。例えば、ゲート駆動部１２０は、同時オフ時間設定信号Ｓ８のデータ値が大きいほど同時オフ時間Ｔｄを長くし、同時オフ時間設定信号Ｓ８のデータ値が小さいほど応じオフ時間Ｔｄを短くする。

アナログ／デジタル変換部１３０は、アナログ監視信号Ｓ３（出力電流Ｉｏ、出力電圧Ｖｏ、入力電流Ｉｏ、及び、入力電圧Ｖｏの少なくとも一つ）をのデジタル監視信号Ｓ４に変換する。

デジタル信号処理部１４０は、スイッチング出力回路２０の出力電力Ｐｏまたは入力電力Ｐｉを監視して同時オフ時間Ｔｄを更新する主体であり、電力監視部１４１と、格納部１４２と、比較部１４３と、同時オフ時間設定部１４４とを含む。

電力監視部１４１は、デジタル監視信号Ｓ４を一定周期の更新タイミング（例えば、先出の図４で示した時刻ｔ１１〜ｔ１５を参照）でサンプル／ホールドし、そのホールド値を新データＳ５として逐次出力する。

格納部１４２は、或る更新タイミングで入力された新データＳ５を格納し、その格納値を次の更新タイミングで旧データＳ６として出力する。

比較部１４３は、新データＳ５と旧データＳ６を比較して比較信号Ｓ７を生成する。例えば、比較信号Ｓ７は、同時オフ時間Ｔｄの前回更新に伴って出力電力Ｐｏが増大したときまたは入力電力Ｉｏが減少したときにハイレベルとなり、逆に、同時オフ時間Ｔｄの前回更新に伴って出力電力Ｐｏが減少したときまたは入力電力Ｉｏが増大したときにローレベルとなる。

同時オフ時間設定部１４４は、比較信号Ｓ７に応じて同時オフ時間設定信号Ｓ８を更新する。例えば、前回の更新タイミングで同時オフ時間Ｔｄを延長した結果、今回の更新タイミングで比較信号Ｓ７がハイレベルとなった場合、同時オフ時間設定部１４４は、同時オフ時間Ｔｄをさらに延長するように、同時オフ時間設定信号Ｓ８のデータ値を引き上げる。逆に、前回の更新タイミングで同時オフ時間Ｔｄを延長した結果、今回の更新タイミングで比較信号Ｓ７がローレベルとなった場合、同時オフ時間設定部１４４は、同時オフ時間Ｔｄを短縮するように、同時オフ時間設定信号Ｓ８のデータ値を引き下げる。

また、前回の更新タイミングで同時オフ時間Ｔｄを短縮した結果、今回の更新タイミングで比較信号Ｓ７がハイレベルとなった場合、同時オフ時間設定部１４４は、同時オフ時間Ｔｄをさらに短縮するように、同時オフ時間設定信号Ｓ８のデータ値を引き下げる。逆に、前回の更新タイミングで同時オフ時間Ｔｄを短縮した結果、今回の更新タイミングで比較信号Ｓ７がローレベルとなった場合、同時オフ時間設定部１４４は、同時オフ時間Ｔｄを延長するように、同時オフ時間設定信号Ｓ８のデータ値を引き上げる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、スイッチング電源装置全般（特に大電力を必要とする車載用電源ないしは産業機器用電源）に利用することが可能である。

１ スイッチング電源装置
１ｐ 一次回路系
１ｓ 二次回路系
２ 負荷
１０ スイッチ駆動回路
２０ スイッチング出力回路
１１０ 帰還制御部
１２０ ゲート駆動部
１３０ アナログ／デジタル変換部
１４０ デジタル信号処理部
１４１ 電力監視部
１４２ 格納部
１４３ 比較部
１４４ 同時オフ時間設定部
ＳＷ１Ｈ、ＳＷ２Ｈ 上側スイッチ
ＳＷ１Ｌ、ＳＷ２Ｌ 下側スイッチ
ＴＲ１ トランス
Ｌ１ 一次巻線
Ｌ２ 二次巻線
Ｌ３ インダクタ
Ｌ４ チョークコイル
Ｃ１Ｈ、Ｃ１Ｌ、Ｃ２Ｈ、Ｃ２Ｌ 寄生キャパシタ
Ｃ３ 平滑キャパシタ
Ｄ１、Ｄ２ 整流ダイオード

Claims (10)

1. スイッチング出力回路の上側スイッチと下側スイッチをソフトスイッチングさせるために設けられた同時オフ時間を周期的に更新する機能を具備し、かつ、前記同時オフ時間の前回更新に伴い前記スイッチング出力回路の出力電力または入力電力がどのように変化したかを監視して新たな更新内容を決定することを特徴とするスイッチ駆動回路。
2. 前記同時オフ時間の前回更新に伴い前記出力電力の増大または前記入力電力の減少が生じたときには前回更新時と同一の変化方向に前記同時オフ時間を変化させ、前記同時オフ時間の前回更新に伴い前記出力電力の減少または前記入力電力の増大が生じたときには前回更新時と逆の変化方向に前記同時オフ時間を変化させることを特徴とする請求項１に記載のスイッチ駆動回路。
3. 前記スイッチング出力回路の出力電流、出力電圧、入力電流、及び、入力電圧のうち、少なくとも一つを監視対象とすることを特徴とする請求項１または請求項２に記載のスイッチ駆動回路。
4. 請求項１〜請求項３のいずれか一項に記載のスイッチ駆動回路と、
   前記上側スイッチ及び前記下側スイッチのオン／オフ制御に応じて入力電圧から出力電圧を生成するスイッチング出力回路と、
   を有することを特徴とするスイッチング電源装置。
5. 前記スイッチング出力回路は、
   互いに電磁結合された一次巻線と二次巻線を含むトランスと、
   前記入力電圧の印加端と第１接地端との間に直列接続されており互いの接続ノードがインダクタを介して前記一次巻線の第１端に接続された第１上側スイッチ及び第１下側スイッチと、
   前記入力電圧の印加端と前記第１接地端との間に直列接続されており互いの接続ノードが前記一次巻線の第２端に接続された第２上側スイッチ及び第２下側スイッチと、
   前記二次巻線に現れる誘起電圧から前記出力電圧を生成する整流平滑部と、
   を含むことを特徴とする請求項４に記載のスイッチング電源装置。
6. 前記整流平滑部は、
   カソードが前記二次巻線の第１端に接続されてアノードが第２接地端に接続された第１整流ダイオードと、
   カソードが前記二次巻線の第２端に接続されてアノードが前記第２接地端に接続された第２整流ダイオードと、
   第１端が前記二次巻線の中点タップに接続されて第２端が前記出力電圧の印加端に接続されたチョークコイルと、
   第１端が前記出力電圧の印加端に接続されて第２端が前記第２接地端に接続された平滑キャパシタと、
   を含むことを特徴とする請求項５に記載のスイッチング電源装置。
7. 前記スイッチ駆動回路は、前記第１上側スイッチと前記第１下側スイッチをソフトスイッチングさせるために設けられた第１同時オフ時間と、前記第２上側スイッチと前記第２下側スイッチをソフトスイッチングさせるために設けられた第２同時オフ時間を各々周期的に更新することを特徴とする請求項５または請求項６に記載のスイッチング電源装置。
8. 前記スイッチ駆動回路は、前記第１同時オフ時間と前記第２同時オフ時間を各々異なる長さに設定することを特徴とする請求項７に記載のスイッチング電源装置。
9. 前記スイッチ駆動回路は、前記第１同時オフ時間と前記第２同時オフ時間を各々異なるタイミングで更新することを特徴とする請求項８に記載のスイッチング電源装置。
10. 前記スイッチ駆動回路は、前記第１同時オフ時間と前記第２同時オフ時間を各々複数周期に亘って連続的に更新することを特徴とする請求項９に記載のスイッチング電源装置。

Images