JP5863725B2 - スイッチ制御のためのレベルコンバータ - Google Patents

Description

本発明は、スイッチ制御のためのレベルコンバータに係り、より詳細には、ＤＣ−ＤＣコンバータまたは整流器を構成するメインスイッチが正常に動作可能にするスイッチ制御のためのレベルコンバータに関する。

現在、無線電力伝送システムに電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が商用化されている。特に、携帯型電子機器には、小型で変換効率に優れるスイッチング方式のＤＣ−ＤＣコンバータが利用されている。ＤＣ−ＤＣコンバータは、ＰＷＭ（パルス幅変調：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式の調節器であり、メインスイッチングトランジスタと同期用トランジスタとを備え、両トランジスタを交互にオン／オフ制御する。メインスイッチをターンオンして入力側から出力側にエネルギーを供給し、メインスイッチをターンオフしてインダクターに蓄積したエネルギーを放出する。そして、メインスイッチを駆動するパルス信号のパルス幅を出力電圧または出力電流によって制御することによって、出力電圧をほぼ一定に保持する。

図１は、一般的な無線電力伝送システムの受信端を示す構成図である。図１のように、アンテナから入力されるＡＣ電力は、整流器（Ｒｅｃｔｉｆｉｅｒ）を経ながら直流（ＤＣ）電圧に変換され、該変換された直流電圧は、ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ ｃｏｎｖｅｒｔｅｒ）を経ながらユーザが所望する直流電圧に制御される。この際、ＤＣ−ＤＣコンバータの出力がユーザが所望する直流電圧（ＤＣ）に出力させるために、ＰＷＭ形態で動作するスイッチ制御部（Ｓｗｉｔｃｈ Ｃｏｎｔｒｏｌｌｅｒ）の出力信号のデューティー（Ｄｕｔｙ）を調節する。

図２Ａは、ＤＣ−ＤＣコンバータとその出力電力値制御のためのスイッチ制御部を示した図面であり、図２Ｂは、図２Ａに示したＤＣ−ＤＣコンバータが適用された実際の回路図の一例を示した図面である。図２Ｂに示したＤＣ−ＤＣコンバータは、Ｂｕｃｋ形態を有すると表わした。図２Ｂで、スイッチと表示された部分は、ＮＭＯＳあるいはＰＭＯＳで形成が可能である。このようなＮＭＯＳ及びＰＭＯＳのゲートにＶ_ＣＴＲＬの制御信号が印加され、このようなＶ_ＣＴＲＬ制御信号によって、スイッチとして使われるＮＭＯＳあるいはＰＭＯＳのオン／オフが制御される。

一般的に、図２Ｂの場合は、スイッチのターンオン時間が、ターンオフ時間に比べて、長いほどＤＣ−ＤＣコンバータの出力電圧の大きさは増加し、逆にターンオフ時間が、ターンオン時間に比べて、長いほどＤＣ−ＤＣコンバータの出力電圧の大きさは減少する。このように、Ｖ_ＣＴＲＬによってスイッチのターンオン時間、及びターンオフ時間の比率が如何に決定されるかによって、ＤＣ−ＤＣコンバータの出力電圧の大きさを制御することができる。

図３Ａは、従来技術によるＰＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示した図面であり、図３Ｂ及び図３Ｃは、スイッチ動作による電圧変化を示す例示図である。

一般的に、ＰＭＯＳのソース電圧をＶ_Ｓとし、ゲート電圧をＶ_Ｇとし、ドレイン電圧をＶ_Ｄとし、スレショルド電圧をＶ_ＴＨとする時、Ｖ_Ｇ＜Ｖ_Ｓ−Ｖ_ＴＨ条件が満足する時、ＰＭＯＳはターンオンになり、逆にＶ_Ｇ＞Ｖ_Ｓ−Ｖ_ＴＨ条件になる時、ＰＭＯＳはターンオフになる。これを図３Ａによる回路に適用すれば、図３Ｂのように、Ｖ_ＴＨ＞Ｖ_ＩＮ−Ｖ_ＣＴＲＬになる場合、ＰＭＯＳで形成されたスイッチはターンオフになり、その逆であるＶ_ＴＨ＜Ｖ_ＩＮ−Ｖ_ＣＴＲＬになる場合は、ＰＭＯＳで形成されたスイッチはターンオンになる。

しかし、図３Ｃのように、ＤＣ−ＤＣコンバータの入力電圧であるＶ_ＩＮが非正常に増加すれば、Ｖ_ＣＴＲＬの値に関係なくＶ_ＴＨ＜Ｖ_ＩＮ−Ｖ_ＣＴＲＬの条件が形成されて、ＰＭＯＳで形成されたスイッチが常にターンオンになる問題点がある。

図４Ａは、従来技術によるＮＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示した図面であり、図４Ｂ及び図４Ｃは、スイッチ動作による電圧変化を示す例示図である。

ＮＭＯＳのソース電圧をＶ_Ｓとし、ゲート電圧をＶ_Ｇとし、ドレイン電圧をＶ_Ｄとし、スレショルド電圧をＶ_ＴＨとする時、Ｖ_Ｇ＞Ｖ_Ｓ＋Ｖ_ＴＨ条件が満足される時、ＮＭＯＳはターンオンになり、逆にＶ_Ｇ＜Ｖ_Ｓ＋Ｖ_ＴＨ条件になる時、ＮＭＯＳはターンオフになる。これを図４Ａによる回路に適用すれば、図４Ｂのように、Ｖ_ＴＨ＞Ｖ_ＣＴＲＬ−Ｖ_Ａになる場合、ＮＭＯＳで形成されたスイッチはターンオフになり、その逆であるＶ_ＴＨ＜Ｖ_ＣＴＲＬ−Ｖ_Ａになる場合は、ＮＭＯＳで形成されたスイッチはターンオンになる。

しかし、図４Ｃのように、ＤＣ−ＤＣコンバータのＶ_Ａの電圧が非正常に減少すれば、Ｖ_ＣＴＲＬの値に関係なくＶ_ＴＨ＜Ｖ_ＣＴＲＬ−Ｖ_Ａの条件が形成されて、ＮＭＯＳで形成されたスイッチが常にターンオンになる問題点がある。前記図３Ｃ及び図４ＣのようなＤＣ−ＤＣコンバータでの問題点は、整流器でも発生することがある。

図５Ａは、従来技術によるＮＭＯＳ形態のスイッチを有する整流器を示した図面であり、図５Ｂ及び図５Ｃは、スイッチ動作による電圧変化を示す例示図である。図５Ａで、整流器の両端に入力されるＶ_ＣＴＲＬ__Ａ及びＶ_ＣＴＲＬ__Ｂは、位相のみ逆であり、大きさは同じなので、説明の便宜上、Ｖ_ＣＴＲＬ__Ａ及びＶ_ＣＴＲＬ__Ｂは、Ｖ_ＣＴＲＬと記述する。

したがって、図５Ｂのように、整流器の場合にも、図４Ｂと同様に、Ｖ_ＴＨ＞Ｖ_ＣＴＲＬ−Ｖ_ＯＵＴになる場合、ＮＭＯＳで形成されたスイッチはターンオフになり、その逆であるＶ_ＴＨ＜Ｖ_ＣＴＲＬ−Ｖ_ＯＵＴになる場合は、ＮＭＯＳで形成されたスイッチはターンオンになる。

しかし、図５Ｃでのように、整流器でＶ_ＯＵＴの電圧が非正常に減少すれば、Ｖ_ＣＴＲＬの値に関係なくＶ_ＴＨ＜Ｖ_ＣＴＲＬ−Ｖ_ＯＵＴの条件が形成されて、ＮＭＯＳで形成されたスイッチが常にターンオンになる問題点がある。

このように、図３Ｃ、図４Ｃ及び図５Ｃに示したように、ＤＣ−ＤＣコンバータの入力電圧であるＶ_ＩＮが増加するか、出力電圧であるＶ_ＯＵＴが非理想的に減少すれば、スイッチが常にターンオンになり、これにより、Ｖ_ＣＴＲＬによってスイッチのターンオン及びターンオフを制御することができないために、結局、ＤＣ−ＤＣコンバータの動作を制御することができないという問題点がある。

本発明が解決しようとする技術的課題は、ＤＣ−ＤＣコンバータまたは整流器を構成するメインスイッチが正常に動作可能にするスイッチ制御のためのレベルコンバータを提供するところにある。

このような技術的課題を果たすための本発明の実施形態によるレベルコンバータは、第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力され、第２電圧を供給する第２電源にソースが連結される第３トランジスタＭＮ１と、そして、前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記第１トランジスタＭＰ１のドレイン及び前記第３トランジスタＭＮ１のドレインにゲートが連結され、前記第２電源とソースが連結される第４トランジスタＭＮ２と、を含み、前記第２トランジスタＭＰ２のドレインに印加される電圧に該当するスイッチ信号をメインスイッチに出力する。

本発明の他の実施形態によるレベルコンバータは、第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力され、前記第１電圧よりも低い第２電圧を供給する第２電源にソースが連結される第３トランジスタＭＮ１と、前記第３トランジスタＭＮ１のゲートに入力端が連結される位相反転器と、そして、前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記位相反転器の出力端にゲートが連結され、前記第２電源にソースが連結される第４トランジスタＭＮ２と、を含み、前記第２トランジスタＭＰ２のドレインに印加される電圧を有するスイッチ信号をメインスイッチに出力する。

前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、同じ極性を有し、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２とは、逆極性を有しうる。

前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、Ｐチャネル（ＰＭＯＳ）トランジスタであり、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２は、Ｎチャネル（ＮＭＯＳ）トランジスタであり得る。

前記第３トランジスタＭＮ１のゲートにハイレベル制御信号Ｖ_ＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオンになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオフになりうる。

前記第３トランジスタＭＮ１のゲートにローレベル制御信号Ｖ_ＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオフになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオンになりうる。

前記メインスイッチは、Ｐチャネル（ＰＭＯＳ）形態であり、前記第１電源にソースが連結されており、ゲートを通じて前記スイッチ信号が入力されてスイッチング動作が制御される。

前記第３トランジスタＭＮ１のゲートに第３電圧を有するハイレベル制御信号Ｖ_ＣＴＲＬが印加されれば、前記メインスイッチの第２端に前記第３電圧よりも高い前記第４電圧を有するハイレベルスイッチ信号が入力されうる。

前記第４電圧は、前記第１電圧と同じレベルを有し、前記第２電源は、接地電源であり得る。

前記メインスイッチは、Ｎチャネル（ＮＭＯＳ）形態であり、前記第１電源にドレインが連結されており、ゲートを通じて前記スイッチ信号が入力されてスイッチング動作が制御される。

前記第３トランジスタＭＮ１の第２端に第３電圧を有するローレベル制御信号Ｖ_ＣＴＲＬが印加されれば、前記メインスイッチの第２端に前記第３電圧よりも低い第４電圧を有するローレベルスイッチ信号が入力されうる。

前記第４電圧は、前記第２電圧と同じレベルを有しうる。

本発明によれば、ＤＣ−ＤＣコンバータまたは整流器を構成するメインスイッチを制御するために、レベルコンバータをメインスイッチのゲート端に設置することによって、メインスイッチが正常に動作可能にする。すなわち、本発明によれば、ＤＣ−ＤＣコンバータで入力電圧が変化するか、ＤＣ−ＤＣコンバータの内部ノードの電圧が非正常に変わって、ＤＣ−ＤＣコンバータのメインスイッチを構成しているＮＭＯＳ及びＰＭＯＳが正常動作を行わず、常にターンオンまたはターンオフになる問題点を解決することができる。

一般的な無線電力伝送システムの受信端を示す構成図である。 ＤＣ−ＤＣコンバータとその出力電力値制御のためのスイッチ制御部を示す図である。 図２Ａに示したＤＣ−ＤＣコンバータが適用された実際の回路図の一例を示す図である。 従来技術によるＰＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示す図である。 スイッチ動作による電圧変化を示す例示図である。 スイッチ動作による電圧変化を示す例示図である。 従来技術によるＮＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示す図である。 スイッチ動作による電圧変化を示す例示図である。 スイッチ動作による電圧変化を示す例示図である。 従来技術によるＮＭＯＳ形態のスイッチを有する整流器を示す図である。 スイッチ動作による電圧変化を示す例示図である。 スイッチ動作による電圧変化を示す例示図である。 本発明の実施形態によるレベルコンバータを含むＰＭＯＳスイッチ制御回路図である。 図６Ａに示したＰＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。 本発明の第１実施形態によるレベルコンバータの回路図である。 本発明の第２実施形態によるレベルコンバータの回路図である。 本発明の実施形態によるレベルコンバータを含むＮＭＯＳスイッチ制御回路図である。 図８Ａに示したＮＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。 本発明の第１実施形態によるレベルコンバータの他の形態の回路図である。 本発明の第２実施形態によるレベルコンバータの他の形態の回路図である。 本発明の実施形態によるレベルコンバータを含む整流器を示す回路図である。 図１０Ａに示した整流器のスイッチ動作による電圧変化を示す例示図である。

以下、添付した図面を参考にして本発明の実施形態について当業者が容易に実施できるように詳しく説明する。しかし、本発明は、さまざまな異なる形態で具現され、ここで説明する実施形態に限定されるものではない。そして、図面で本発明を明確に説明するために、説明と関係ない部分は省略し、明細書全体として類似した部分に対しては、類似した図面符号を付けた。

明細書全体として、ある部分が他の部分と“連結”されているとする時、これは、“直接連結”されている場合だけではなく、その中間に他の素子を挟んで“電気的に連結”されている場合も含む。また、ある部分がある構成要素を“含む”とする時、これは、特に反対される記載のない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むことができることを意味する。

そして、明細書全体として電圧を保持するという表現は、特定２点間の電位差が経時的に変化しても、その変化が設計上許容される範囲内であるか、変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含む。また、放電電圧に比べて、半導体素子（トランジスタ、ダイオードなど）のスレショルド電圧が非常に低いので、スレショルド電圧を０Ｖと見なし、近似処理する。

図６Ａは、本発明の実施形態によるレベルコンバータを含むＰＭＯＳスイッチ制御回路図であり、図６Ｂは、図６Ａに示したＰＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。

図６Ａによれば、ＤＣ−ＤＣコンバータに使われるメインスイッチは、ＰＭＯＳ形態で形成される。図６Ａのように、メインスイッチ（Main switch）のソースは、Ｖ_ＩＮ電源と連結され、ゲートは、本発明の実施形態によるレベルコンバータ（Ｌｅｖｅｌ Ｃｏｎｖｅｒｔｅｒ）と連結され、レベルコンバータからスイッチ信号Ｖ_ＳＷを入力される。そして、メインスイッチのドレインは、出力端と連結される。

そして、本発明の実施形態によるレベルコンバータは、Ｖ_ＩＮ電源と連結されており、制御信号であるＶ_ＣＴＲＬ電圧を入力されれば、メインスイッチのゲートにスイッチ信号Ｖ_ＳＷを出力する。したがって、メインスイッチのスイッチング動作は、レベルコンバータのスイッチ信号Ｖ_ＳＷによって制御される。

図６Ｂは、図６Ａに示したＶ_ＩＮ、Ｖ_ＳＷ、Ｖ_ＣＴＲＬ電圧の波形を示した図面である。

図６Ｂのように、入力されるＶ_ＣＴＲＬの電圧波形は、Ｖ_ＩＮの値によってスイング（Ｓｗｉｎｇ）が調節されて、スイッチがターンオフになる間には、Ｖ_ＳＷ電圧を出力させる。したがって、入力電圧であるＶ_ＩＮが非正常に増加しても、メインスイッチがターンオフになる間には、Ｖ_ＴＨ＞Ｖ_ＩＮ−Ｖ_ＣＴＲＬの条件を満足させて、ＰＭＯＳで形成されたメインスイッチもターンオフを保持することができる。したがって、本発明の実施形態によれば、メインスイッチがターンオフになる間に、Ｖ_ＣＴＲＬ電圧がＨｉｇｈ値を有しても、スイッチがターンオンになる問題点を解決することができる。

図７Ａは、本発明の第１実施形態によるレベルコンバータの回路図であり、図７Ｂは、本発明の第２実施形態によるレベルコンバータの回路図である。

図７Ａ及び図７Ｂによるレベルコンバータは、図６Ａ及び図６Ｂに示したＰＭＯＳメインスイッチにスイッチ制御信号の伝達に適用可能である。

まず、図７Ａのように、本発明の第１実施形態によれば、レベルコンバータは、ＰＭＯＳ形態の第１トランジスタＭＰ１と、第２トランジスタＭＰ２と、ＮＭＯＳ形態の第３トランジスタＭＮ１と、第４トランジスタＭＮ２と、を含む。第１トランジスタＭＰ１は、Ｖ_ＩＮ電源にソースが連結されており、ゲートは、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに連結される。

第２トランジスタＭＰ２は、Ｖ_ＩＮ電源にソースが連結されており、第１トランジスタＭＰ１のドレインにゲートが連結されている。

第３トランジスタＭＮ１は、第１トランジスタＭＰ１のドレインにドレインが連結され、ゲートを通じて制御信号Ｖ_ＣＴＲＬが入力され、接地電源にソースが連結されている。制御信号Ｖ_ＣＴＲＬは、ＤＣ−ＤＣコンバータに使われるメインスイッチのスイッチング動作を制御させるが、制御信号Ｖ_ＣＴＲＬがハイレベル信号であれば、メインスイッチはターンオフになり、制御信号Ｖ_ＣＴＲＬがローレベル信号であれば、メインスイッチはターンオンになる。

第４トランジスタＭＮ２は、第２トランジスタＭＰ２のドレイン及び第１トランジスタＭＰ１のゲートとドレインが連結され、第１トランジスタＭＰ１と第３トランジスタＭＮ１との接点にゲートが連結され、接地電源とソースが連結されている。

そして、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに該当する電圧を有するスイッチ信号Ｖ_ＳＷが、メインスイッチのゲートに印加される。

図７Ａのように、本発明の第１実施形態によるレベルコンバータは、制御信号Ｖ_ＣＴＲＬ及びＶ_ＩＮ電圧を入力とし、スイッチ信号Ｖ_ＳＷを出力とする。この際、Ｖ_ＩＮ電圧は、本発明の実施形態によるレベルコンバータの電源電圧に供給される。

以下、制御信号Ｖ_ＣＴＲＬによってスイッチ信号Ｖ_ＳＷの電圧値が変更される過程について説明する。説明の便宜上、Ｖ_ＩＮ電圧は５Ｖであり、制御信号Ｖ_ＣＴＲＬのハイレベル電圧は３Ｖと例示する。

まず、制御信号Ｖ_ＣＴＲＬがハイレベルである場合、第３トランジスタＭＮ１はターンオンになり、これにより、第３トランジスタＭＮ１のドレイン電圧は、接地電圧である０Ｖになる。そうすると、第２トランジスタＭＰ２と第４トランジスタＭＮ２とのゲートには、それぞれ０Ｖが印加されるので、第２トランジスタＭＰ２はターンオンになり、第４トランジスタＭＮ２はターンオフになる。

その結果、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、Ｖ_ＩＮに該当する５Ｖが印加され、第１トランジスタＭＰ１がターンオフになりながら、Ｖ_ＩＮ値を有するスイッチ信号Ｖ_ＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオフさせる。このように、スイッチ信号Ｖ_ＳＷの電圧は、Ｖ_ＩＮの値を有する。すなわち、３Ｖ値を有するハイレベル制御信号_{ＶＣＴＲＬ}が入力される場合、ハイレベル制御信号Ｖ_ＣＴＲＬは、レベルコンバータを通じてＶ_ＩＮ電圧（５Ｖ）を有するスイッチ信号Ｖ_ＳＷに変換されて、Ｖ_ＩＮ電圧が非正常に上昇しても、メインスイッチのターンオフ動作を正常に行える。

そして、制御信号Ｖ_ＣＴＲＬがローレベルである場合、第３トランジスタＭＮ１はターンオフになり、これにより、第３トランジスタＭＮ１のドレイン電圧は、Ｖ_ＩＮ電圧である５Ｖになる。そうすると、第２トランジスタＭＰ２と第４トランジスタＭＮ２とのゲートには、それぞれ５Ｖが印加されるので、第２トランジスタＭＰ２はターンオフになり、第４トランジスタＭＮ２はターンオンになる。

その結果、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、接地電源に該当する０Ｖが印加され、第１トランジスタＭＰ１がターンオンになりながら、０Ｖ値を有するスイッチ信号Ｖ_ＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオンさせる。このように、スイッチ信号Ｖ_ＳＷの電圧は、０Ｖの値を有する。すなわち、０Ｖ値を有するローレベル制御信号Ｖ_ＣＴＲＬが入力される場合、ローレベル制御信号Ｖ_ＣＴＲＬは、レベルコンバータを通じても、０Ｖを保持した状態でスイッチ信号Ｖ_ＳＷに変換されて、メインスイッチのターンオン動作を正常に行える。

次いで、図７Ｂのように、本発明の第２実施形態によれば、レベルコンバータは、ＰＭＯＳ形態の第１トランジスタＭＰ１と、第２トランジスタＭＰ２と、ＮＭＯＳ形態の第３トランジスタＭＮ１と、第４トランジスタＭＮ２と、位相反転器と、を含む。第１トランジスタＭＰ１は、Ｖ_ＩＮ電源にソースが連結されており、ゲートは、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに連結される。

第２トランジスタＭＰ２は、Ｖ_ＩＮ電源にソースが連結されており、第１トランジスタＭＰ１のドレインにゲートが連結されている。第３トランジスタＭＮ１は、第１トランジスタＭＰ１のドレインにドレインが連結され、ゲートを通じて制御信号Ｖ_ＣＴＲＬが入力され、接地電源にソースが連結されている。

第４トランジスタＭＮ２は、第２トランジスタＭＰ２のドレイン及び第１トランジスタＭＰ１のゲートとドレインが連結され、接地電源とソースが連結されている。

そして、位相反転器は、第３トランジスタＭＮ１のゲートに入力端が連結され、第４トランジスタＭＮ２のゲートに出力端が連結される。

そして、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに該当する電圧を有するスイッチ信号Ｖ_ＳＷが、メインスイッチのゲートに印加される。

まず、制御信号Ｖ_ＣＴＲＬがハイレベルである場合、第３トランジスタＭＮ１はターンオンになり、位相反転器によって第４トランジスタＭＮ２のゲートには、ローレベル電圧である０Ｖが印加されて、第４トランジスタＭＮ２はターンオフになる。

これにより、第３トランジスタＭＮ１のドレイン電圧は、接地電圧である０Ｖになるので、第２トランジスタＭＰ２はターンオンになり、第２トランジスタＭＰ２のドレインには、Ｖ_ＩＮに該当する５Ｖが印加され、第１トランジスタＭＰ１はターンオフになる。

このように、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、Ｖ_ＩＮに該当する５Ｖが印加され、第１トランジスタＭＰ１がターンオフになりながら、Ｖ_ＩＮ値を有するスイッチ信号Ｖ_ＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオフさせる。このように、スイッチ信号Ｖ_ＳＷの電圧は、Ｖ_ＩＮの値を有する。したがって、３Ｖ値を有するハイレベル制御信号Ｖ_ＣＴＲＬが入力される場合、ハイレベル制御信号Ｖ_ＣＴＲＬは、レベルコンバータを通じてＶ_ＩＮ電圧（５Ｖ）を有するスイッチ信号Ｖ_ＳＷに変換されて、Ｖ_ＩＮ電圧が非正常に上昇しても、メインスイッチのターンオフ動作を正常に行える。

そして、制御信号Ｖ_ＣＴＲＬがローレベルである場合、第３トランジスタＭＮ１はターンオフになり、位相反転器によって第４トランジスタＭＮ２のゲートには、ハイレベル電圧である３Ｖが印加されて、第４トランジスタＭＮ２はターンオンになる。

これにより、第４トランジスタＭＮ１のドレイン電圧は、接地電圧である０Ｖになるので、第１トランジスタＭＰ１がターンオンになり、第２トランジスタＭＰ２のゲートにＶ_ＩＮ電圧である５Ｖが印加されるので、第２トランジスタＭＰ２はターンオフになる。

その結果、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、接地電源に該当する０Ｖが印加され、第１トランジスタＭＰ１がターンオンになりながら、０Ｖ値を有するスイッチ信号Ｖ_ＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオンさせる。このように、スイッチ信号Ｖ_ＳＷの電圧は、０Ｖの値を有する。すなわち、０Ｖ値を有するローレベル制御信号Ｖ_ＣＴＲＬが入力される場合、ローレベル制御信号Ｖ_ＣＴＲＬは、レベルコンバータを通じても、０Ｖを保持した状態でスイッチ信号Ｖ_ＳＷに変換されて、メインスイッチのターンオン動作を正常に行える。

図８Ａは、本発明の実施形態によるレベルコンバータを含むＮＭＯＳスイッチ制御回路図であり、図８Ｂは、図８Ａに示したＮＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。

図８Ａによれば、ＤＣ−ＤＣコンバータに使われるメインスイッチが、ＮＭＯＳで形成される。図８Ａのように、メインスイッチのドレインは、ＶＩＮ電源と連結され、ゲートは、本発明の実施形態によるレベルコンバータと連結され、レベルコンバータからスイッチ信号ＶＳＷを入力される。そして、メインスイッチのソースは、出力端と連結されるが、メインスイッチのソースに印加される電圧ＶＡは、レベルコンバータに印加される。

そして、本発明の実施形態によるレベルコンバータは、メインスイッチのソースと連結されて、Ｖ_Ａ電圧を印加され、制御信号であるＶ_ＣＴＲＬ電圧を入力されれば、メインスイッチのゲートにスイッチ信号Ｖ_ＳＷを出力する。したがって、メインスイッチのスイッチング動作は、レベルコンバータのスイッチ信号Ｖ_ＳＷによって制御される。

図８Ｂは、図８Ａに示したＶ_Ａ、Ｖ_ＳＷ、Ｖ_ＣＴＲＬ電圧の波形を示した図面である。

図８Ｂのように、入力されるＶ_ＣＴＲＬの電圧波形は、Ｖ_ＩＮの値によってスイングが調節されて、メインスイッチがターンオフになる間には、Ｖ_ＳＷ電圧を出力させる。したがって、入力電圧であるＶ_Ａが非正常に減少しても、メインスイッチがターンオフになる間には、Ｖ_ＴＨ＞Ｖ_ＩＮ−Ｖ_Ａの条件を満足させて、ＮＭＯＳで形成されたメインスイッチもターンオフを保持することができる。したがって、本発明の実施形態によれば、メインスイッチがターンオフになる間に、Ｖ_ＣＴＲＬ電圧がＬｏｗ値を有しても、メインスイッチがターンオンになる問題点を解決することができる。

図９Ａは、本発明の第１実施形態によるレベルコンバータの他の形態の回路図であり、図９Ｂは、本発明の第２実施形態によるレベルコンバータの他の形態の回路図である。

図９Ａ及び図９Ｂによるレベルコンバータは、図８Ａ及び図８Ｂに示したＮＭＯＳメインスイッチにスイッチ制御信号の伝達に適用可能である。

図９Ａ及び図９Ｂに示したレベルコンバータは、図７Ａ及び図７Ｂに示したレベルコンバータと比較する時、接地電源の代りに、図８Ａと図８Ｂとに示したＶ_Ａ電源を使った点を除けば、回路構成及び動作は同一なので、これについての詳細な説明は省略する。

すなわち、図９Ａ及び図９Ｂに示したレベルコンバータによれば、３Ｖ値を有するハイレベル制御信号Ｖ_ＣＴＲＬが入力される場合、ハイレベル制御信号Ｖ_ＣＴＲＬは、レベルコンバータを通じてＶ_ＩＮ電圧（５Ｖ）を有するスイッチ信号Ｖ_ＳＷに変換されて、Ｖ_ＩＮ電圧が非正常に上昇しても、メインスイッチのターンオフ動作を正常に行える。

また、０Ｖ値を有するローレベル制御信号Ｖ_ＣＴＲＬが入力される場合、ローレベル制御信号Ｖ_ＣＴＲＬは、レベルコンバータを通じてＶ_Ａ電圧を有するスイッチ信号Ｖ_ＳＷに変換されて、メインスイッチのターンオン動作を正常に行える。

図１０Ａは、本発明の実施形態によるレベルコンバータを含む整流器を示す回路図であり、図１０Ｂは、図１０Ａに示した整流器のスイッチ動作による電圧変化を示す例示図である。

図１０Ａによれば、整流器に使われる２つのメインスイッチが、いずれもＮＭＯＳで形成される。図１０Ａでは、上側に位置したレベルコンバータに印加される制御信号とスイッチ信号とをそれぞれＶ_ＣＴＲＬ__ＡとＶ_ＳＷ__Ａとで表わし、同様に、下側に位置したレベルコンバータに印加される制御信号とスイッチ信号とをそれぞれＶ_ＣＴＲＬ__ＢとＶ_ＳＷ__Ｂとで表わした。

図１０Ａに示した本発明の実施形態によるレベルコンバータは、メインスイッチの出力電圧Ｖ_ＯＵＴと制御信号Ｖ_ＣＴＲＬとを入力され、スイッチ信号Ｖ_ＳＷを出力する。ここで、制御信号であるＶ_ＣＴＲＬ__ＡとＶ_ＣＴＲＬ__Ｂ、そして、スイッチ信号であるＶ_ＳＷ__ＡとＶ_ＳＷ__Ｂは、位相のみ逆であり、大きさは同一なので、説明の便宜上、上側に位置したレベルコンバータについてのみ説明する。

図１０Ａで、上側に位置したメインスイッチのドレインは、変圧器（Ｔｒａｎｓｆｏｒｍｅｒ）に連結され、ゲートは、レベルコンバータに連結され、ソースは、出力端に連結される。ここで、変圧器は、Ｖ_ＩＮ電圧を入力されてメインスイッチに伝達する。本発明の実施形態によるレベルコンバータは、制御信号であるＶ_ＣＴＲＬ__Ａ電圧を入力されれば、メインスイッチのゲートにスイッチ信号であるＶ_ＳＷ__Ａを出力する。したがって、メインスイッチのスイッチング動作は、レベルコンバータのスイッチ信号Ｖ_ＳＷ__Ａによって制御される。

図１０Ｂは、図１０Ａに示したＶ_Ａ、Ｖ_ＳＷ、Ｖ_ＣＴＲＬ電圧の波形を示した図面である。

図１０Ｂのように、入力されるＶ_ＣＴＲＬ__Ａの電圧波形は、Ｖ_ＯＵＴの値によってスイングが調節されて、メインスイッチがターンオフになる間には、Ｖ_ＳＷ電圧を出力させる。したがって、入力電圧であるＶ_ＯＵＴが非正常に減少しても、メインスイッチがターンオフになる間には、Ｖ_ＴＨ＞Ｖ_ＳＷ__Ａ−Ｖ_ＯＵＴの条件を満足させて、ＮＭＯＳで形成されたメインスイッチもターンオフを保持することができる。したがって、本発明の実施形態によれば、メインスイッチがターンオフになる間に、Ｖ_ＣＴＲＬ電圧がローレベル値を有しても、メインスイッチがターンオンになる問題点を解決することができる。

このように、本発明の実施形態によれば、ＤＣ−ＤＣコンバータを構成するメインスイッチを制御するために、レベルコンバータをメインスイッチのゲート端に設置することによって、メインスイッチが正常に動作可能にする。すなわち、本発明の実施形態によれば、ＤＣ−ＤＣコンバータで入力電圧が変化するか、ＤＣ−ＤＣコンバータの内部ノードの電圧が非正常に変わって、ＤＣ−ＤＣコンバータのメインスイッチを構成しているＮＭＯＳ及びＰＭＯＳが正常動作を行わず、常にターンオンまたはターンオフになる問題点を解決することができる。

以上、本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、次の請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。

本発明は、スイッチ制御のためのレベルコンバータに利用されうる。

ＭＰ１ 第１トランジスタ
ＭＰ２ 第２トランジスタ
ＭＮ１ 第３トランジスタ
ＭＮ２ 第４トランジスタ

Claims (7)

1. 変圧器と、
   前記変圧器にドレインが連結されているＮＭＯＳ形態の第１メインスイッチと、
   前記変圧器にドレインが連結され、前記第１メインスイッチのソースにソースが連結されているＮＭＯＳ形態の第２メインスイッチと、
   第１レベルコンバータと、
   第２レベルコンバータと、を備え、
   前記第１レベルコンバータ及び前記第２レベルコンバータそれぞれは、
   第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、
   前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、
   前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力される第３トランジスタＭＮ１と、そして、
   前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記第１トランジスタＭＰ１のドレイン及び前記第３トランジスタＭＮ１のドレインにゲートが連結される第４トランジスタＭＮ２と、を含み、
   前記第１レベルコンバータの前記第２トランジスタＭＰ２のドレインに印加される電圧に該当する第１スイッチ信号を前記第１メインスイッチのゲートに出力し、
   前記第２レベルコンバータの前記第２トランジスタＭＰ２のドレインに印加される電圧に該当する第２スイッチ信号を前記第２メインスイッチのゲートに出力し、
   前記第１メインスイッチのソースに、前記第１レベルコンバータの前記第３トランジスタＭＮ１のソース及び前記第４トランジスタＭＮ２のソースの双方が連結され、
   前記第２メインスイッチのソースに、前記第２レベルコンバータの前記第３トランジスタＭＮ１のソース及び前記第４トランジスタＭＮ２のソースの双方が連結され、
   前記第１レベルコンバータ及び前記第２レベルコンバータにそれぞれ入力される前記制御信号は、異なる位相を有する、整流器。
2. 変圧器と、
   前記変圧器にドレインが連結されているＮＭＯＳ形態の第１メインスイッチと、
   前記変圧器にドレインが連結され、前記第１メインスイッチのソースにソースが連結されているＮＭＯＳ形態の第２メインスイッチと、
   第１レベルコンバータと、
   第２レベルコンバータと、を備え、
   前記第１レベルコンバータ及び前記第２レベルコンバータそれぞれは、
   第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、
   前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、
   前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力される第３トランジスタＭＮ１と、
   前記第３トランジスタＭＮ１のゲートに入力端が連結される位相反転器と、そして、
   前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記位相反転器の出力端にゲートが連結される第４トランジスタＭＮ２と、を含み、
   前記第１レベルコンバータの前記第２トランジスタＭＰ２のドレインに印加される電圧に該当する第１スイッチ信号を前記第１メインスイッチのゲートに出力し、
   前記第２レベルコンバータの前記第２トランジスタＭＰ２のドレインに印加される電圧に該当する第２スイッチ信号を前記第２メインスイッチのゲートに出力し、
   前記第１メインスイッチのソースに、前記第１レベルコンバータの前記第３トランジスタＭＮ１のソース及び前記第４トランジスタＭＮ２のソースの双方が連結され、
   前記第２メインスイッチのソースに、前記第２レベルコンバータの前記第３トランジスタＭＮ１のソース及び前記第４トランジスタＭＮ２のソースの双方が連結され、
   前記第１レベルコンバータ及び前記第２レベルコンバータにそれぞれ入力される前記制御信号は、異なる位相を有する、整流器。
3. 前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、同じ極性を有し、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２とは、逆極性を有する請求項１または２に記載の整流器。
4. 前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、Ｐチャネル（ＰＭＯＳ）トランジスタであり、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２は、Ｎチャネル（ＮＭＯＳ）トランジスタである請求項３に記載の整流器。
5. 前記第３トランジスタＭＮ１のゲートにハイレベル制御信号ＶＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオンになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオフになる請求項４に記載の整流器。
6. 前記第３トランジスタＭＮ１のゲートにローレベル制御信号ＶＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオフになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオンになる請求項５に記載の整流器。
7. 前記第３トランジスタＭＮ１の第２端に第３電圧を有するローレベル制御信号ＶＣＴＲＬが印加されれば、対応する前記メインスイッチの第２端に前記第３電圧よりも低い第４電圧を有するローレベルスイッチ信号が入力される請求項６に記載の整流器。