JP2021145433A - 力率改善回路 - Google Patents

Abstract

【課題】別途力率改善回路を配置することなく高効率で低高調波歪で低損失を実現でき、小型化できる力率改善回路を提供する。【解決手段】力率改善回路１は、Ｅ級回路３及び整流回路４を有する電力変換回路１と、制御部８とを有する。Ｅ級回路３は、入力チョークインダクタＬ１、スイッチＱ１、シャントキャパシタＣ１、共振インダクタＬｒと共振キャパシタＣｒとが直列に接続されたＬＣ共振回路５を有し、交流入力電圧部Ｖｉからの交流入力電圧を入力してスイッチをオンオフすることにより高周波の交流電流を生成する。整流回路は、Ｅ級回路で生成された高周波の交流電流を直流又は低周波の交流電圧に整流して出力電圧を負荷Ｒに出力する。制御部は、交流入力電圧部からの交流入力電圧と電力変換回路の入力電流と出力電圧とに基づきスイッチをオンオフさせるためのスイッチ駆動周波数を変化させて入力電流と前記出力電圧を制御する。【選択図】図１

Description

本発明は、力率改善回路に関する。

Ｅ級電力変換回路は、Ｅ級回路を構成するＬＣ共振回路によってスイッチの両端の電荷が引き抜かれてスイッチの両端電圧が低くなったタイミングでスイッチをターンオンする、低損失スイッチングを行う。これにより、スイッチのターンオン時に発生するスイッチング損失を低減し、高周波動作においても高効率を実現できる可能性がある。

しかし、Ｅ級電力変換回路は、回路内の受動素子のパラメータに依存して、特定の入出力電圧・電力周辺の限られた動作範囲でしか低損失スイッチングを達成できない。このため、その動作範囲外では大きなスイッチング損失が発生して効率が低下してしまうため、これまでのＥ級電力変換回路は、入出力電圧の変動の小さな用途でしか使用されていなかった。

このため、交流電力に接続して使用されるＥ級電力変換回路においては、特許文献１に記載されるように、Ｅ級電力変換回路と交流電圧入力との間に、Ｅ級電力変換回路とは別に力率改善用の回路を配置している。これにより、入力電流の力率改善および入力電圧周波数に対する入力電流の高調波歪（ＴＨＤ）を低減する。

特開２００７−４９８６４号公報

しかしながら、Ｅ級電力変換回路とは別に力率改善用の回路を配置しているため、大型で高コスト化してしまうという問題があった。

そこで、本発明は、別途力率改善回路を配置することなく低損失且つ高効率で低高調波歪を実現できる力率改善回路を提供することを目的とする。

本発明に係る力率改善回路は、Ｅ級回路及び整流回路を有する電力変換回路と、制御部とを有する。Ｅ級回路は、入力チョークインダクタ、スイッチ、シャントキャパシタ、共振インダクタと共振キャパシタとが直列に接続されたＬＣ共振回路を有し、交流入力電圧部からの交流入力電圧を入力して、スイッチをオンオフすることにより高周波の交流電流を生成する。整流回路は、Ｅ級回路で生成された高周波の交流電流を直流又は低周波の交流電圧に整流して出力電圧を負荷に出力する。制御部は、交流入力電圧部からの交流入力電圧と電力変換回路の入力電流と出力電圧とに基づきスイッチをオンオフさせるためのスイッチ駆動周波数を変化させて、入力電流と出力電圧を制御する。

本発明によれば、別途力率改善回路を配置することなく低損失且つ高効率で低高調波歪を実現できる力率改善回路を提供できる。

本発明の第１の実施形態に係る力率改善回路の構成を示す図である。 本発明の第１の実施形態に係る力率改善回路の具体的な構成を示す図である。 本発明の第１の実施形態に係る力率改善回路の入力電圧位相とスイッチ駆動周波数の関係及び各入力電圧位相における駆動信号とスイッチ電圧との波形を示す図である。 本発明の第１の実施形態に係る力率改善回路において入力電圧位相に対してスイッチ駆動周波数を変化させたときの力率改善回路の交流入力電圧、入力電流、スイッチ電圧、出力電圧の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る力率改善回路においてスイッチ駆動周波数を制御することによる力率改善の効果を示す図である。 本発明の第１の実施形態に係る力率改善回路においてスイッチ駆動周波数を制御することにより低損失スイッチングを実現する効果を示す図である。 本発明の第１の実施形態に係る力率改善回路においてＺＶＳとＺＤＳを同時に達成するＥ級回路を示す図である。 本発明の第１の実施形態に係る力率改善回路においてＺＶＳとＺＤＳを同時に達成するための駆動信号とスイッチ電圧を示す図である。 本発明の第２の実施形態に係る力率改善回路を示す回路図である。 本発明の第３の実施形態に係る力率改善回路を示す回路図である。 本発明の第４の実施形態に係る力率改善回路を示す回路図である。

以下、本発明を適用した実施形態に係る力率改善回路について図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る力率改善回路を示す回路図である。力率改善回路１は、電力変換回路２と、電流検出部６、電圧検出部７、制御部８を備えている。

電力変換回路２は、交流入力電圧部Ｖｉの交流入力電圧を入力して力率を改善するとともに、交流電力を直流電力に変換する。電力変換回路２は、Ｅ級回路３と、整流回路４を備える。Ｅ級回路３は、入力チョークインダクタＬ１と、スイッチＱ１と、シャントキャパシタＣ１と、ＬＣ共振回路５を備え、スイッチＱ１をオンオフすることで、交流入力電圧を高周波化して高周波の交流電流を生成する。

交流入力電圧部Ｖｉの両端には、入力チョークインダクタＬ１とスイッチＱ１と電流検出部６との直列回路が接続される。スイッチＱ１の両端にはシャントキャパシタＣ１が並列に接続される。入力チョークインダクタＬ１とスイッチＱ１との接続端には、ＬＣ共振回路５に接続される。

ＬＣ共振回路５は、共振インダクタＬｒと共振キャパシタＣｒとが直列に接続されて構成される。スイッチＱ１がオフ時に、共振インダクタＬｒと共振キャパシタＣｒとの直列共振回路による共振周波数によりスイッチＱ１の両端電圧を正弦波状に変化させる。

整流回路４は、ダイオードＤ１とキャパシタＣ２とインダクタＬ２とを備え、ＬＣ共振回路５からの交流電流を整流して、得られた直流電圧又は低周波の交流電圧を出力電圧として負荷Ｒに出力する。ダイオードＤ１のカソードは、共振キャパシタＣｒの一端に接続され、ダイオードＤ１のアノードはキャパシタＣ２の一端に接続される。キャパシタＣ２は、ダイオードＤ１に並列に接続される。インダクタＬ２の一端は、ダイオードＤ１のカソードとキャパシタＣ２の一端に接続され、インダクタＬ２の他端は、負荷Ｒの一端に接続される。

電圧検出部７は、負荷Ｒの両端電圧を検出する。電流検出部６は、スイッチＱ１に流れる入力電流を検出する。

制御部８は、交流入力電圧部Ｖｉからの交流入力電圧と電流検出部６からの入力電流とに基づき入力電流のピーク値が交流入力電圧に比例するようにスイッチＱ１をオンオフさせることで、力率を改善させる。また、制御部８は、電圧検出部７からの負荷Ｒの両端電圧に基づきスイッチＱ１をオンオフさせることで、負荷Ｒの両端電圧を所定電圧に制御している。

スイッチＱ１は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）からなる。スイッチＱ１は、制御部８からの駆動信号によりオンオフすることにより入力電流を制御し、交流入力電圧から出力電圧へ電力変換を行う。

スイッチＱ１がオフしている間に、ＬＣ共振回路５によりスイッチＱ１の両端電圧がゼロもしくは低い電圧になるタイミングでスイッチＱ１をターンオンする。即ち、スイッチＱ１に並列に接続されたキャパシタＣ１、もしくはスイッチＱ１自身が持つ寄生キャパシタに蓄積されたエネルギーが小さくなったタイミングでスイッチＱ１をターンオンする。これにより、スイッチＱ１をターンオン時にスイッチＱ１で消費されるキャパシタの蓄積エネルギーを低減し、低損失なスイッチング動作を実現できる。

電力変換回路は、低損失なスイッチングを実現できるため、高いスイッチ駆動周波数での動作においても高効率で動作できる。高周波化による主にインダクタやキャパシタなどの受動部品に必要なインダクタンス値、キャパシタンス値が小さくなり、部品および回路全体を小型化できる。

しかし、従来の電力変換回路は、所望の動作条件から入力電圧、出力電圧、出力電力などの条件が変わると低損失スイッチングができなくなってしまい、低損失で電力変換動作が可能なのは一部の動作条件に限られてしまう。このことから、力率改善回路のような入力電圧の変動が大きい用途では用いられていない。

第１の実施形態の電力変換回路２を力率改善回路として動作させる場合、交流入力電圧が変化するのに伴って、入力電流を、入力電圧との位相のずれが小さく（高力率）、交流入力電圧の周波数に対する高調波ひずみ成分が小さい（低ＴＨＤ）な状態に制御する。また、低損失スイッチングを同時に実現する。

このため、制御部８は、電流検出部６で検出した入力電流と電圧検出部７で検出した出力電圧と交流入力電圧部Ｖｉからの交流入力電圧とに基づき、スイッチＱ１のスイッチ駆動周波数を変化させる。スイッチ駆動周波数が変化すると、入力側から見た電力変換回路２の等価インピーダンスが変化し、入力電流を変化させることができる。

一方、交流入力電圧が変化すると、電力変換回路２の入力電圧が変化し、動作条件が変化するため、低損失スイッチングに関わる回路の動作も変化する。これに対して、スイッチ駆動周波数を変化させることで、ＬＣ共振回路５から見た入力チョークインダクタＬ１及びスイッチＱ１の等価インピーダンスが変化してＬＣ共振回路５に流れる電流の電流値や位相が変化する。スイッチＱ１に並列に接続されたキャパシタＣ１の充放電の状態が変化し、低電圧スイッチングに関わるスイッチ電圧の波形を変化させることができる。

発明者らは、交流入力電圧に接続された電力変換回路２を有する力率改善回路１として、電力変換回路２のスイッチ駆動周波数を変化させることによって上記二つの異なる作用が両立することを発見した。これにより、交流入力電圧が常時変動する力率改善回路１においても、交流入力電圧変動に伴いスイッチ駆動周波数を変動させることで、入力電流を高力率で低ＴＨＤに制御しつつ、広い動作範囲で低損失スイッチングを実現することができる。

図２は、第１の実施形態の制御部８が入力電流制御部８１と出力電圧制御部８２とで構成される力率改善回路である。入力電流制御部８１は、電力変換回路２の入力電流を制御する。出力電圧制御部８２は、電力変換回路２の出力電圧を制御する。入力電流制御部８１は、電力変換回路２の入力電流の帯域を、出力電圧制御部８２で制御された電力変換回路２の出力電圧の帯域よりも高くする。

制御部８は、電流検出部６で検知された入力電流および電圧検出部７で検出された出力電圧に基づき、スイッチ駆動周波数を変化させることで、電力変換回路２の入力電流と出力電圧を変化させる。力率改善回路１は、入力電流制御部８１を交流入力電圧の変動の基本周波数と比較して高い周波数帯域で制御することで、力率改善回路１に必要な高力率かつ低ＴＨＤの入力電流を制御することができる。

このとき、出力電圧制御部８２による電力変換回路２の出力電圧又は出力電流の帯域を入力電流制御部８１による電力変換回路２の入力電流の帯域よりも低く制御する。このことで、出力電圧制御部８２の制御によって発生するスイッチ駆動周波数の変化を、入力電流制御部８１によるスイッチ駆動周波数の変化よりも緩慢にする。これにより、出力電圧制御部８２の制御による力率・ＴＨＤの悪化を抑制することができる。

図３は本発明の第１の実施形態に係る力率改善回路の入力電圧位相とスイッチ駆動周波数の関係及び各入力電圧位相における駆動信号とスイッチ電圧との波形を示す図である。

図３（ａ）では交流入力電圧の変動に合わせてスイッチ駆動周波数を変化させるとき、交流入力電圧の変動する領域の少なくとも、交流入力電圧が増大する領域において、交流入力電圧の増大に伴いスイッチ駆動周波数を低減させる制御を行う。

交流入力電圧が増大する領域、例えば交流入力電圧がＶｉ×ｓｉｎθとしたときのθ＝０（図３（ｂ））、θ＝π／１２（図３（ｃ））、θ＝π／６（図３（ｄ））、θ＝π／２（図３（ｅ））の領域とする。この領域の少なくとも一部において、交流入力電圧の増大に伴いスイッチ駆動周波数を低減させる制御を行う。

図３（ｂ）は、θ＝０の場合で、このときの周期を１とする。図３（ｃ）はθ＝π／１２で周期を１．０１とした場合である。図３（ｄ）はθ＝π／６で周期を１．０３とした場合である。図３（ｅ）は、θ＝π／２で周期を１．１６とした場合である。

交流入力電圧の周波数よりも駆動信号のスイッチ駆動周波数の方が十分に高いため、交流入力電圧のθ＝０〜θ＝π／２の間に駆動信号は、オンオフを複数回繰り返す。

交流入力電圧の位相が０からπ／２に進み、交流入力電圧が上昇するに伴い、スイッチ駆動周波数を低減させたとき、図３に示している各波形について説明する。交流入力電圧の位相θ＝０、つまり交流入力電圧がゼロのときは、電力変換回路２に印加されている電圧がゼロである。このため、スイッチＱ１がオンオフしてもスイッチ電圧は変化せず、回路は動作していない。

交流入力電圧の位相がθ＝π／１２からπ／２まで進み、交流入力電圧が増加するにつれ、図３（ｃ）〜図３（ｅ）に示すように、スイッチ駆動周波数が低減していく。このとき、図３（ｂ）〜図３（ｅ）に示すように、スイッチＱ１がオフ時にスイッチ電圧が上昇した後、ゼロ電圧に戻ってくるまでの時間が長くなる。即ち、交流入力電圧の増加に伴ってスイッチ駆動周波数を低減させることで、スイッチＱ１をゼロ電圧でターンオンできるので、広い範囲で低損失スイッチングを実現できる。

また、図４は第１の実施形態において図３のように交流入力電圧の増大に伴って、スイッチ駆動周波数を低減する制御を行ったときの、力率改善回路の交流入力電圧、入力電流、スイッチ電圧、出力電圧の動作波形である。これは、交流入力電圧の増大に伴って、スイッチ駆動周波数を低減させることで、入力電流が交流入力電圧に対して高力率かつ低ＴＨＤに制御させることを示している。

図５（ａ）は、交流入力電圧の変化に伴い周波数を制御しないときの入力電流波形である。図５（ｂ）は、交流入力電圧の変動する領域の少なくとも一部において、交流入力電圧の増加に伴い周波数を低減する制御を行った場合の入力電流波形である。第１の実施形態の構成によれば、図５（ｂ））に示すように、入力電流の波形が正弦波状に制御され、ＴＨＤの値が低減できる。

また、図６（ｂ）は、図３に示すように入力電圧の変動する領域の少なくとも一部において、交流電圧の増加に伴い周波数を低減する制御を行った場合の、スイッチ電圧の変化を示す。

図６（ａ）に示すように、交流電圧の増加に伴い周波数制御を行わないときには、スイッチＱ１がオフ時（駆動信号がローレベル）には、スイッチ電圧は時刻ｔ１から正弦波状に変化して時刻ｔ２にボトムに達する。その後、上昇してスイッチ電圧が高い状態で（時刻ｔ３）でスイッチがターンオンしているため、低損失スイッチングが実現できていない。

これに対して、図６（ｂ）に示すように、第１の実施形態の力率改善回路では、交流電圧の増加に伴い周波数制御を行い、スイッチ電圧がゼロのとき（時刻ｔ４）にスイッチをターンオンし、低損失スイッチングが実現できる。

図７は、第１の実施形態に係る力率改善回路において特に交流入力電圧の変動幅の範囲内に電力変換回路２がＺＶＳ（ゼロ電圧スイッチング）とＺＤＳ（ゼロデリバティブスイッチング）を同時に達成するＥ級回路を示す図である。

ＺＶＳは、スイッチＱ１の両端電圧がゼロもしくはごく小さいタイミングでスイッチＱ１をターンオンすることである。ＺＤＳは、スイッチＱ１の両端電圧の時間的な変化がゼロもしくはごく小さいタイミングでスイッチＱ１をターンオンすることである。

入力電圧が交流入力電圧の変動範囲内のある点で、ＺＶＳとＺＤＳを同時に達成するための電力変換回路２のパラメータは、以下のように構成される。

入力電圧は例えば、直流２００Ｖである。入力チョークインダクタＬ１は、例えば、１．７３ｍＨである。制御部８の制御信号（駆動信号）の周波数は、例えば１ＭＨｚでデューティが０．５である。入力側キャパシタＣ２は、１．６０５ｎＦである。共振インダクタＬｒは、例えば、１７．３μＨである。共振キャパシタは、例えば、４．８９３ｎＦである。出力チョークインダクタＬ２は、例えば、１．３８ｍＨである。出力キャパシタＣ３は、例えば、９１５μＦである。負荷Ｒは、抵抗であり、例えば、１４４Ωである。整流側キャパシタＣ２は、例えば、１．９３３ｎＦである。

この回路のパラメータのとき、ＺＶＳとＺＤＳを同時に達成する。電力変換回路２はＥ級動作点に対して動作点が変化すると、低電圧スイッチングが実現できなくなり、所望の出力電圧・電力を得ることができなくなることがある。特に、動作条件がＥ級動作点から離れるほど、これらの問題が発生しやすい傾向になる。

第１の実形態に係る力率改善回路において、交流入力Ｅ級動作点を、交流入力電圧の変動幅の範囲内（例えば、実効値が２００Ｖの交流電圧の場合、絶対値として最小電圧である０Ｖから、絶対値として最大電圧である２８３Ｖの範囲内に有する。これにより、交流入力電圧の変動に対して回路が動作するときに、電力変換回路２が幅広い範囲で低電圧スイッチングを達成しつつ、所望の出力電圧・電力を出力することができる。

図８は、第１の実施形態に係る力率改善回路においてＺＶＳとＺＤＳを同時に達成するための駆動信号とスイッチ電圧を示す図である。図８において、電力変換回路２がＺＶＳとＺＤＳを同時に達成する、いわゆるＥ級動作点は、ＺＶＳで且つＺＤＳとなる時刻ｔ１１、ｔ１２、ｔ１３である。

（第１の実施形態の効果）
第１の実施形態に係る力率改善回路よれば、交流入力電圧の変化に合わせて電力変換回路２のスイッチＱ１のスイッチ駆動周波数を制御することで、低損失スイッチングと入力電流の力率改善および高調波歪を低減することができる。別途、力率改善回路を配置することなく高力率・低ＴＨＤかつ低損失が実現できるため、電力変換回路２を用いた力率改善回路１を小型化することができる。

また、入力電流制御部８１の入力電流の周波数帯域を、出力電圧制御部８２の出力電圧又は出力電流の周波数帯域よりも高くする。出力電圧制御部８２の制御によって発生するスイッチ駆動周波数の変化を、入力電流制御部８１によるスイッチ駆動周波数の変化よりも緩慢にする。これにより、出力電圧制御部８２の制御による力率・ＴＨＤの悪化を抑制することができる。

また、電力変換回路２を交流入力電圧に接続し、直流又は低周波の交流電圧を出力する場合、交流入力電圧の絶対値が増大する領域の少なくとも一部において、交流入力電圧の絶対値の増大に伴ってスイッチ駆動周波数を低減させる。これにより、交流入力電圧の変動の内広い範囲でスイッチＱ１の低損失スイッチングを実現することができる。また、入力電流を高力率かつ低ＴＨＤになるように制御することができる。

また、電力変換回路２がＺＶＳ、ＤＳを両立する、いわゆるＥ級動作と呼ばれる状態は、ある電力変換回路内の受動素子Ｌ１，Ｃ１等のパラメータ、出力電圧、出力電流の組み合わせに対して、ある一つ入力電圧条件でしか達成することができない。本発明では、所望の出力電圧・電力の条件においてＥ級動作を達成する点を、力率改善回路１が接続される交流入力電圧変動の範囲内に有することを特徴としている。

電力変換回路２が、入力電圧が交流入力電圧の変動範囲内のある点でＥ級動作を実現する回路パラメータで構成されていることにより、交流入力電圧の変動のうち広い範囲で低電圧スイッチングを実現することができる。

（第２の実施形態）
図９は、本発明の第２の実施形態に係る力率改善回路を示す回路図である。図９に示す力率改善回路１ａは、電力変換回路２と交流入力電圧部Ｖｉの間に、入力整流回路１０が接続されている。入力整流回路１０は、交流入力電圧部Ｖｉの交流入力電圧を整流する。

入力整流回路１０により、電力変換回路２の入力には正電圧が印加され、電力変換回路２のスイッチとして、ＭＯＳＦＥＴなど単方向のスイッチのみを用いることができる。

（第２の実施形態の効果）
第２の実施形態に係る力率改善回路によれば、入力整流回路１０により、交流入力電圧の正負極性に関わらず、交流入力電圧の絶対値に応じて入力電流を制御することで、入力電流を高力率・低ＴＨＤに制御することができる。

（第３の実施形態）
図１０は、本発明の第３の実施形態に係る力率改善回路を示す回路図である。図１０に示す力率改善回路は、電力変換回路２のスイッチとして双方向スイッチを有する。特に、双方向スイッチを構成する２つのＭＯＳＦＥＴＱ２，Ｑ３（ユニポーラトランジスタ）がソース同士を接続する形で配置されている。

ＭＯＳＦＥＴＱ２のドレインは入力チョークコイルの一端に接続され、ＭＯＳＦＥＴＱ３のドレインは電流検出部６の一端に接続される。ＭＯＳＦＥＴＱ２とＭＯＳＦＥＴＱ３とは、制御部８ａによりオンオフされる。

交流入力電圧の正負の極性の変動に伴い、交流入力電圧が負になっている側にドレインを有するＭＯＳＦＥＴＱ３（又はＱ２）はオン状態に維持する。交流入力電圧が正になっている側にドレインを有するＭＯＳＦＥＴＱ２（又はＱ３）をスイッチ駆動周波数でオンオフ駆動する。

（第３の実施形態の効果）
第３の実施形態に係る力率改善回路によれば、双方向スイッチを用いることで、電力変換回路と交流電圧入力部の間に入力整流回路を配置することなく、入力電流を交流入力電圧と同相で制御できる。例えば全波整流回路を用いる場合に比べ、電流が通過するスイッチやダイオードなどのパワーデバイスの数が少なくなることで導通損失が低減し、高効率が実現できる。

また、２つ以上のユニポーラトランジスタ（ＭＯＳＦＥＴ、ＨＥＭＴなど）のうち、少なくとも２つのスイッチについて互いのソースを接続する。交流入力電圧の正負の極性の変化に応じ、交流入力電圧が負電圧側にドレインを配置したスイッチをオン状態に維持し、入力交流が正電圧側にドレインを配置したスイッチをスイッチ駆動周波数でスイッチングさせる。これにより、双方向スイッチとして交流入力電圧が正極性、負極性のいずれの場合にもオンオフすることにより入力電流を正負の極性に制御することができる。

また、２つのソース同士が接続されたスイッチについてゲート駆動回路の基準電位となるソース電位が共通となるため、共通のゲート駆動電源を用いることができ、小型・低コストが実現できる。例えばＭＯＳＦＥＴＱ２，Ｑ３のドレイン同士を接続する場合に比べて小型・低コスト化が可能となる。

また、２つのスイッチＱ２，Ｑ３のソースを共通にすることでスイッチ駆動周波数で動作するスイッチのオンオフ動作に伴うドレイン電圧の変動が他方のスイッチの誤ターンオンに繋がるドレイン−ソース電圧又はゲート−ソース電圧変動を発生させなくなる。誤ターンオンとは、本来スイッチのゲートがオフしているべき状態の時に、なんらかの外乱によってゲートがオンしてしまう現象である。誤ターンオンによる損失増加や想定外の短絡動作による電力変換回路の破損を抑制できる。

（第４の実施形態）
図１１は、本発明の第４の実施形態に係る力率改善回路を示す回路図である。図１１に示す力率改善回路は、図１に示す力率改善回路に対して、電圧検出部７の代わりに、出力電流を検知する電流検出部６ｂを設けている。制御部８ｂは、電流検出部６ｂで検知された出力電流を所定の電流に制御する。

（第４の実施形態の効果）
第４の実施形態に係る力率改善回路によれば、制御部８ｂにより出力電流を所定の電流に制御することができる。

なお、本発明は、第１乃至第４の実施形態に係る力率改善回路に限定されるものではない。第１乃至第４の実施形態に係る力率改善回路では、昇圧型のＥ級回路３について説明したが、本発明は、図１に示す入力チョークインダクタＬ１と、スイッチＱ１及びシャントキャパシタＣ１の並列回路とを逆に配置した降圧型のＥ級回路についても適用可能である。また、第１乃至第４の実施形態に係る力率改善回路の内のいくつの実施形態に係る力率改善回路を組わせて用いても良い。

Ｖｉ 交流入力電圧部
Ｌ１ 入力チョークインダクタ
Ｌｒ 共振インダクタ
Ｌ２ インダクタ
Ｄ１ ダイオード
Ｃ１ シャントキャパシタ
Ｃ２ キャパシタ
Ｃｒ 共振キャパシタ
Ｑ１ スイッチ
Ｑ２，Ｑ３ ユニポーラトランジスタ
Ｒ 負荷
１ 力率改善回路
２ 電力変換回路
３ Ｅ級回路
４ 整流回路
５ ＬＣ共振回路
６，６ａ，６ｂ 電流検出部
７ 電圧検出部
８，８ａ，８ｂ 制御部
１０ 入力整流回路
８１ 入力電流制御部
８２ 出力電圧制御部

Claims (6)

1. 交流入力電圧部の両端に接続された入力チョークインダクタとスイッチとの直列回路、前記スイッチに並列に接続されたシャントキャパシタ、前記入力チョークインダクタと前記スイッチとの接続端に共振インダクタと共振キャパシタとが直列に接続されたＬＣ共振回路を有し、前記交流入力電圧部の交流入力電圧を入力し、前記スイッチをオンオフすることにより高周波の交流電流を生成するＥ級回路、
   前記ＬＣ共振回路の出力端に接続され、前記Ｅ級回路で生成された高周波の交流電流を直流又は低周波の交流電圧に整流して出力電圧を負荷に出力する整流回路、
   を有する電力変換回路と、
   前記交流入力電圧部からの交流入力電圧と前記電力変換回路の入力電流と前記出力電圧とに基づき、前記スイッチをオンオフさせるためのスイッチ駆動周波数を変化させて、前記入力電流と前記出力電圧を制御する制御部と、
   を有する力率改善回路。
2. 前記制御部は、前記電力変換回路の前記出力電圧を制御する出力電圧制御部と、
   前記電力変換回路の前記入力電流を制御する入力電流制御部を有し、
   前記入力電流制御部は、前記入力電流の帯域を、前記出力電圧制御部で制御された前記出力電圧の帯域よりも高く制御する請求項１に記載の力率改善回路。
3. 前記制御部は、前記交流入力電圧の絶対値が増大する領域の少なくとも一部において、前記スイッチ駆動周波数が低減する領域を持つ駆動信号を生成し、前記駆動信号を前記スイッチに印加する請求項１又は２に記載の力率改善回路。
4. 前記電力変換回路は、入力電圧が前記交流入力電圧の変動範囲内のある点で前記スイッチがゼロ電圧スイッチング及び前記スイッチの両端電圧の時間的変化がゼロのタイミングでスイッチングするゼロデリバティブスイッチングを達成する回路パラメータで構成され、
   前記交流入力電圧の変動範囲内のいずれかの電圧条件と、当該力率改善回路の出力電圧および出力電流の範囲のうちのいずれかの条件とにおいて、前記ゼロ電圧スイッチング及び前記ゼロデリバティブスイッチングを達成する点を有する請求項１乃至３のいずれか１項に記載の力率改善回路。
5. 前記スイッチは、複数のスイッチ素子で構成される双方向スイッチであり、前記双方向スイッチは、前記交流入力電圧が正極性、負極性のいずれの場合にもオンオフすることにより前記入力電流を制御する請求項１乃至４のいずれか１項に記載の力率改善回路。
6. 前記双方向スイッチは、２つのユニポーラトランジスタを有し、前記２つのユニポーラトランジスタのソース同士が互いに接続され、
   前記制御部は、前記交流入力電圧の極性に基づき、負電圧が印加されている側にドレインが配置されている一方のユニポーラトランジスタをオン状態に維持し、正電圧が印加されている側にドレインが配置されている他方のユニポーラトランジスタをオンオフさせる請求項５に記載の力率改善回路。

Images