JP6327010B2

JP6327010B2 - インバータの制御装置

Info

Publication number: JP6327010B2
Application number: JP2014130975A
Authority: JP
Inventors: 崇林
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2014-06-26
Filing date: 2014-06-26
Publication date: 2018-05-23
Anticipated expiration: 2034-06-26
Also published as: JP2016010278A

Description

本発明は、直流を三相交流に変換するインバータの制御装置に関し、詳しくは、インバータの直流母線電流から各相の出力電流を検出して制御に使用する技術に関するものである。

直流を三相交流に変換する２レベルインバータでは、主回路のスイッチングに同期して直流母線電流を検出することにより、インバータの各相の出力電流を推定できることが知られている。この技術を用いれば、シャント抵抗等の比較的安価な電流検出器を使用して出力電流を制御することができ、インバータ全体のコストの低減が可能になる。

直流母線電流からインバータの出力電流を推定する方法は、以下の通りである。
図１３（ａ），（ｂ）は、２レベルインバータの主要部を示す回路図であり、Ｑ_ｕ１，Ｑ_ｕ２，Ｑ_ｖ１，Ｑ_ｖ２，Ｑ_ｗ１，Ｑ_ｗ２は、正負の直流母線１１，１２間で三相ブリッジ接続されたＩＧＢＴ等の半導体スイッチング素子、ＳＲはシャント抵抗等の電流検出器である。
なお、図１３（ａ），（ｂ）において、スイッチング素子のコレクタ−エミッタ間に矢印を付してあるものはオン状態のスイッチング素子を示す。また、Ｕ相電流Ｉ_ｕ，Ｖ相電流Ｉ_ｖ，Ｗ相電流Ｉ_ｗは、矢印方向を正方向とする。

図１３（ａ）に示すように、例えば、上アームはＵ相のスイッチング素子Ｑ_ｕ１だけがオンし、下アームはＶ相，Ｗ相のスイッチング素子Ｑ_ｖ２，Ｑ_ｗ２がオンしている期間では、直流母線電流Ｉ_ｄはＵ相電流Ｉ_ｕと等しい。また、図１３（ｂ）に示すように、上アームはＵ相，Ｖ相のスイッチング素子Ｑ_ｕ１，Ｑ_ｖ１がオンし、下アームはＷ相のスイッチング素子Ｑ_ｗ２だけがオンしている期間では、直流母線電流Ｉ_ｄは、Ｗ相電流Ｉ_ｗの極性を反転させた値に等しくなる。
従って、直流母線電流Ｉ_ｄの検出値と、その時のスイッチング素子のオンオフ状態（ゲート情報）とに基づいて、インバータの各相の出力電流を推定することができる。

インバータの各相の出力電流の情報を直流母線から正しく検出するためには、スイッチングの直後に生ずるリンギングが減衰した時点で直流母線電流Ｉ_ｄをサンプルホールドする必要がある。しかし、インバータのスイッチングパターンによっては、電流を正確に検出するための期間を確保できない場合がある。

ここで、図１４は、後述する特許文献２に記載された波形図である。図示するように、各相の電圧指令値と三角波キャリアとを比較してスイッチング用のＰＷＭ信号を生成する場合、出力電圧の振幅が小さい時や、出力電圧の振幅は大きくても三相のうちの二相の電圧が一致するような特定の位相では、電流の検出が困難になる。

例えば、図１４では、Ｖ相，Ｗ相の電圧指令値Ｖ_ｖ ^＊，Ｖ_ｗ ^＊が等しいため、Ｖ相，Ｗ相のＰＷＭ信号によるスイッチングのタイミングも等しい。従って、スイッチング後に検出した直流母線電流Ｉ_ｄからＶ相電流Ｉ_ｖによる情報とＷ相電流Ｉ_ｗによる情報とを個別に検出する時間を確保できなくなり、これらの相の出力電流を検出することが困難である。このことは、二相のスイッチングが同時である場合だけでなく、二相のスイッチングのタイミングが接近している場合にも当てはまる。

このため、例えば特許文献１には、直流母線電流Ｉ_ｄを検出（サンプルホールド）するための十分な時間を確保できない場合には、一キャリア周期内で所定の相のＰＷＭ信号の幅を拡張し、他相のＰＷＭ信号の幅を縮小する方法が記載されている。

また、特許文献２には、電圧指令値の平均値を同一に保ったままで、キャリアの前半周期と後半周期とで電圧指令値に加算する補正量に差を持たせることにより、直流母線電流Ｉ_ｄを検出する時間を確保する方法が記載されている。

図１５は、特許文献２に記載された従来技術を示す波形図である。図１５（ａ）は、各相の第１電圧指令値（元の電圧指令値）Ｖ_ｕ１ ^＊，Ｖ_ｖ１ ^＊，Ｖ_ｗ１ ^＊及び三角波キャリアを示している。この場合、Ｖ相電圧指令値Ｖ_ｖ１ ^＊とＷ相電圧指令値Ｖ_ｗ１ ^＊とが接近しているため、直流母線電流Ｉ_ｄを検出する時間が不足している。そこで、図１５（ｂ）に示すように、Ｗ相電圧指令値について、キャリアの前半周期ではＶ_ｗ２ｆ ^＊に補正し、これを補償するように後半周期でＶ_ｗ２ｒ ^＊に変化させる（Ｕ相，Ｖ相電圧指令値については図１５（ａ）から不変）。その結果、図１５（ｃ）に示すごとく、Ｖ相，Ｗ相のＰＷＭ信号には時間Δｔ_ｓが確保される。
このようにして、Ｖ相，Ｗ相をスイッチングするタイミング間で直流母線電流Ｉ_ｄの検出時間Δｔ_ｓを確保することができる。

更に、特許文献３によれば、キャリア周期内で、三相各相のスイッチング素子に対して同一の通電時間を異なるタイミングで追加または削減することにより、平均線間電圧を変えずに、直流母線電流Ｉ_ｄの検出時間を確保している。
図１６は、この特許文献３に記載されているもので、図１６（ｂ）は、Ｗ相のスイッチング素子に対して、図１６（ａ）の状態からキャリアの後半周期に通電時間２δを追加し、図１６（ｃ）は、Ｕ相，Ｖ相のスイッチング素子に対して、図１６（ｂ）の状態からキャリアの前後半周期に分散させて通電時間２δをそれぞれ追加した状態を示している。

特開平１０−１５５２７８号公報（段落[００３５]〜[００５１]、図５，図６等）特許第３６６４０４０号公報（段落[０００４]，[０００５]，[００２６]〜[００３１]、図４，図６等）特許第４３１１０４５号公報（段落[００６２]〜[００６６]、図６等）

前述した従来技術のように、直流母線電流に基づいて各相の出力電流を検出するために電圧指令値を補正する場合には、出力電圧が歪んで電流にリプルが含まれるという副作用を生じ、これによって騒音等が発生するおそれがある。従って、電圧指令値の補正量はできるだけ小さいことが望ましい。

特許文献２や特許文献３に開示されている方法は、電流検出を可能にするために電圧を歪ませる期間を最短にできる利点があるものの、電圧の歪ませ方としては必ずしも最適な形になっていない。ここでいう最適とは、一時的に補正される電圧に関して、三相全ての線間電圧の組み合わせについて補正前後の変化量が小さく、電圧歪みも小さいことを意味している。
例えば、図１５に示したように、元の電圧指令値がＵ相＞Ｖ相＞Ｗ相という大小関係である場合、補正の前後において、ＵＶ間、ＶＷ間だけではなくＷＵ間の線間電圧歪みも含めた総合的な歪みを小さくしたいという要請がある。

そこで、本発明の解決課題は、各相の電圧指令値の補正量をできる限り小さくして総合的な線間電圧歪みを低減させながら、直流母線電流を検出するために十分な時間を確保し、これによって各相の出力電流を確実に検出可能としたインバータの制御装置を提供することにある。

上記課題を解決するため、請求項１に係る発明は、半導体スイッチング素子が三相ブリッジ接続されたインバータの制御装置であって、前記インバータの直流母線電流から推定した前記インバータの交流電流検出値を電流指令値に一致させるような三相電圧指令値を生成し、前記三相電圧指令値と三角波キャリアとを比較するＰＷＭ制御を行って前記スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
前記三角波キャリアの前半周期及び後半周期における元の三相電圧指令値を必要に応じて補正することにより、前記三角波キャリアと比較される補正指令値を生成する補正信号生成手段と、
前記前半周期及び後半周期に検出した前記直流母線電流と前記スイッチング素子の状態とから所定の相の前記交流電流検出値を推定する電流検出手段と、
を備え、
前記補正信号生成手段は、
第１のキャリア周期内の前半周期において前記三相電圧指令値のうちの最大値と中間値との差である第１の偏差が所定値より小さい場合には、
前記所定値から前記第１の偏差を減算した値の１／２を第１の補正値として前記最大値に加算することにより前記最大値の相の前記前半周期における前記補正指令値を生成し、かつ、前記中間値から前記第１の補正値を減算することにより前記中間値の相の前記前半周期における前記補正指令値を生成し、
前記第１のキャリア周期内の後半周期において前記三相電圧指令値のうちの中間値と最小値との差である第２の偏差が所定値より小さい場合には、
前記所定値から前記第２の偏差を減算した値の１／２を第２の補正値として前記中間値に加算することにより前記中間値の相の前記後半周期における前記補正指令値を生成し、かつ、前記最小値から前記第２の補正値を減算することにより前記最小値の相の前記後半周期における前記補正指令値を生成すると共に、
前記第１のキャリア周期に続く第２のキャリア周期では、前記第１の補正値及び前記第２の補正値を打ち消す値を用いて前記三相電圧指令値を補正することにより前記補正指令値を生成し、
前記電流検出手段は、
前記前半周期において前記三相電圧指令値のうち最大値である相の前記スイッチング素子がオンし、かつ前記三相電圧指令値のうち中間値である相の前記スイッチング素子がオフしている期間に前記直流母線電流を検出し、前記後半周期において前記三相電圧指令値のうち中間値である相の前記スイッチング素子がオンし、かつ前記三相電圧指令値のうち最小値である相の前記スイッチング素子がオフしている期間に前記直流母線電流を検出することを特徴とする。

請求項２に係る発明は、請求項１に記載したインバータの制御装置において、前記補正信号生成手段は、前記中間値に対応する相の前記前半周期の電圧指令値が前記三相電圧指令値のうちの元の最小値より小さくなった場合は、前記中間値に対応する相の前記前半周期の電圧指令値を、前記元の最小値に等しくして前記前半周期の補正指令値として生成することを特徴とする。

請求項３に係る発明は、請求項１に記載したインバータの制御装置において、前記補正信号生成手段は、前記中間値に対応する相の前記後半周期の電圧指令値が前記三相電圧指令値のうちの元の最大値より大きくなった場合は、前記中間値に対応する相の前記後半周期の電圧指令値を、前記元の最大値に等しくして前記後半周期の補正指令値として生成することを特徴とする。

本発明によれば、元の電圧指令値のままでは直流母線電流の検出が困難な状態において、各相の電圧指令値に必要最小限の補正を加えることによって直流母線電流を検出するための十分な時間を確保することができる。これにより、総合的な線間電圧歪みが少なく、出力電流のリプルを抑制可能な制御装置を提供することができる。

本発明の第１実施形態をインバータの主回路と共に示した構成図である。従来技術による補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第１実施形態における各相の電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第１実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第２実施形態をインバータの主要部と共に示した構成図である。本発明の第２実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第２実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第１実施形態における無補正時の電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第１実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第１実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。本発明の第１実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。従来技術における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。従来技術を説明するためのインバータの主要部の回路図である。従来技術の問題点を説明するための波形図である。特許文献２に記載された従来技術を示す波形図である。特許文献３に記載された従来技術の説明図である。

以下、図に沿って本発明の実施形態を説明する。図１は、本発明の第１実施形態をインバータの主回路と共に示した構成図である。
図１において、インバータの主回路は、直流電源１０と、正負の直流母線１１，１２と、これらの直流母線１１，１２間に接続されたＩＧＢＴ等の半導体スイッチング素子Ｑ_ｕ１，Ｑ_ｕ２，Ｑ_ｖ１，Ｑ_ｖ２，Ｑ_ｗ１，Ｑ_ｗ２からなる三相ブリッジ回路１３と、を備えている。三相ブリッジ回路１３における各相上下アームのスイッチング素子同士の接続点は、図示されていない交流電動機等の負荷に接続されている。また、負側の直流母線１２には、シャント抵抗等の電流検出器ＳＲが接続されている。

次に、スイッチング素子Ｑ_ｕ１，Ｑ_ｕ２，Ｑ_ｖ１，Ｑ_ｖ２，Ｑ_ｗ１，Ｑ_ｗ２のゲート信号（駆動信号）を生成するための制御装置の構成を説明する。
電流制御手段２１は、三相各相の電流検出値を電流指令値に一致させるように、零相成分を持たない三相の電圧指令値を出力する。この電圧指令値は、補正信号生成手段としての第１，第２信号生成手段２２に入力され、元の電圧指令値の大きさが必要に応じて補正された第１信号及び第２信号が出力される。なお、これらの第１信号及び第２信号は、請求項における補正指令値に相当する。

第１信号及び第２信号はＰＷＭ信号生成手段２３に入力され、第１信号を三角波キャリアの前半周期における電圧指令値とし、第２信号を三角波キャリアの後半周期における電圧指令値として、これらの電圧指令値と三角波キャリアとの比較によりＰＷＭ信号を生成する。このＰＷＭ信号をゲート信号としてスイッチング素子Ｑ_ｕ１，Ｑ_ｕ２，Ｑ_ｖ１，Ｑ_ｖ２，Ｑ_ｗ１，Ｑ_ｗ２を駆動することにより、インバータは三相交流電力を出力する。

前記第１信号及び第２信号は、電流検出トリガ発生手段２５にも入力されている。この電流検出トリガ発生手段２５は、第１信号及び第２信号から各相の出力電流を検出可能なタイミングを算出し、そのタイミングで電流検出用のトリガ信号を出力すると共に、相電流復元手段２７に、上記トリガ信号発生時刻におけるスイッチング素子Ｑ_ｕ１，Ｑ_ｕ２，Ｑ_ｖ１，Ｑ_ｖ２，Ｑ_ｗ１，Ｑ_ｗ２の状態をゲート情報として送出する。

一方、直流母線電流は電流検出器ＳＲによりサンプリングされ、増幅手段２４により増幅されてＡＤ変換手段２６に入力されている。ＡＤ変換手段２６は、前記トリガ信号によりアナログ入力信号（直流母線電流検出値）をラッチしてディジタル信号に変換し、相電流復元手段２７は、ラッチされた直流母線電流検出値とそのときのゲート情報とに基づいて相電流を検出し、復元する。
相電流復元手段２７は、各相の出力電流について、新たな復元値が得られるまで、それまでに取得した値を保持し、出力し続ける。復元された電流検出値は、前記電流制御手段２１にフィードバックされて電流指令値との比較に用いられる。
上記構成において、電流検出器ＳＲ，増幅手段２４，電流検出トリガ発生手段２５，ＡＤ変換手段２６，相電流復元手段２７は、請求項における電流検出手段を構成している。

ここで、本実施形態との比較のために、前述した特許文献２によるＰＷＭ信号の発生方法について詳細に説明する。
図２は、図１５（ａ），（ｂ），（ｃ）と基本的に同一の波形図であり、図２の左側に示した元の電圧指令値の大小関係はＶ_ｕ ^＊＞Ｖ_ｖ ^＊＞Ｖ_ｗ ^＊であって、Ｖ_ｖ ^＊，Ｖ_ｗ ^＊が接近している場合である。

図２において、元の電圧指令値を三角波キャリアと比較してＰＷＭ信号を生成すると、電圧最大相（Ｕ相）の電圧指令値Ｖ_ｕ ^＊と電圧中間相（Ｖ相）の電圧指令値Ｖ_ｖ ^＊との差は大きいため、Ｕ相電流に相当する直流母線電流を検出する時間は確保される。しかし、電圧中間相（Ｖ相）の電圧指令値Ｖ_ｖ ^＊と電圧最小相（Ｗ相）の電圧指令値Ｖ_ｗ ^＊との差は小さいため、このままでは、Ｗ相電流に相当する直流母線電流をサンプルホールドする時間を確保することができない。つまり、Ｕ相電流及びＷ相電流のうち一方のＵ相電流に相当する直流母線電流しか検出することができない。

そこで、前述した特許文献２では、図２の右側上段に示すように、例えばキャリアの前半周期において電圧指令値Ｖ_ｗ ^＊に補正量を加算し、Ｕ相電流及びＷ相電流に相当する直流母線電流を検出する通電時間を確保している。なお、キャリアの後半周期では、前半周期とは異なる大きさの補正量を用いて電圧指令値Ｖ_ｗ ^＊を補正することにより、電圧歪みによる影響を相殺している。
図２において、ｄＶは直流母線電流からＷ相電流を検出可能な所定時間に相当する線間電圧差であり、補正後のＶ_ｗ ^＊は、Ｖ_ｗ ^＊＝Ｖ_ｖ ^＊−ｄＶという関係にある。また、ｔ_ｕはＵ相電流の検出タイミング、ｔ_ｗはＷ相電流の検出タイミングであり、ΔＴは、上述した電圧歪みの影響を解消するための期間を示す。

これに対し、本発明の第１実施形態では、図３に示すように所定の相の電圧指令値を補正することとした。
図３は、第１実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。ここで、図１の第１，第２信号生成手段２２に入力される元の電圧指令値Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊は、Ｖ_ｕ ^＊＞Ｖ_ｖ ^＊＞Ｖ_ｗ ^＊，（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）＞ｄＶ＞（Ｖ_ｖ ^＊−Ｖ_ｗ ^＊）という関係にある。すなわち、Ｖ_ｕ ^＊とＶ_ｖ ^＊との差が大きく、Ｖ_ｖ ^＊とＶ_ｗ ^＊とが接近している場合である。また、Ｖ_ｕ ^＊＋Ｖ_ｖ ^＊＋Ｖ_ｗ ^＊＝０であり、Ｖ_ｕ＞０＞Ｖ_ｖ＞Ｖ_ｗであるものとする。

図３におけるキャリアの前半周期では、（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）＞ｄＶであり、Ｕ相電流を検出するためのタイミングｔ_ｕが確保されているため、元の電圧指令値Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊を補正する必要はない。すなわち、第１，第２信号生成手段２２は、第１信号として元の電圧指令値Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊をそのまま出力する。
また、キャリアの後半周期において、第１，第２信号生成手段２２は、第２信号として、Ｕ相電圧指令値をＶ_ｕ ^＊のままとし、Ｖ相電圧指令値を（Ｖ_ｖ ^＊＋Ｖ_ｗ ^＊＋ｄＶ）／２とし、Ｗ相電圧指令値を（Ｖ_ｖ ^＊＋Ｖ_ｗ ^＊−ｄＶ）／２として出力する。これにより、Ｗ相電流を検出するためのタイミングｔ_ｗを確保することができる。

なお、第２信号のうちのＶ相電圧指令値である（Ｖ_ｖ ^＊＋Ｖ_ｗ ^＊＋ｄＶ）／２は、請求項１に記載するように、電圧指令値の中間値と最小値との差である（Ｖ_ｖ ^＊−Ｖ_ｗ ^＊）を所定値ｄＶから減算した値の１／２、すなわち｛ｄＶ−（Ｖ_ｖ ^＊−Ｖ_ｗ ^＊）｝／２を、中間値であるＶ_ｖ ^＊に加算した値に等しい。ここで、｛ｄＶ−（Ｖ_ｖ ^＊−Ｖ_ｗ ^＊）｝／２は、請求項１における第２の補正値に相当する。
また、第２信号のうちのＷ相電圧指令値である（Ｖ_ｖ ^＊＋Ｖ_ｗ ^＊−ｄＶ）／２は、同じく請求項１に記載するように、第２の補正値である｛ｄＶ−（Ｖ_ｖ ^＊−Ｖ_ｗ ^＊）｝／２を、最小値であるＶ_ｗ ^＊から減算した値に等しい。

元の電圧指令値Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊に基づいて上記第２信号を生成することにより、キャリアの後半周期におけるＵＶ間、ＶＷ間、ＷＵ間の線間電圧は、それぞれ次のように変化する。
ＵＶ間：Ｖ_ｕ−Ｖ_ｖ → Ｖ_ｕ−（Ｖ_ｖ＋Ｖ_ｗ＋ｄＶ）／２
ＶＷ間：Ｖ_ｖ−Ｖ_ｗ → ｄＶ
ＷＵ間：Ｖ_ｗ−Ｖ_ｕ → （Ｖ_ｖ＋Ｖ_ｗ−ｄ_Ｖ）／２−Ｖ_ｕ

ここで、補正による電圧歪みの大きさを線間電圧変化量の２乗の和によって評価するものとすると、それぞれの線間電圧変化量の２乗の和は、次のようになる。
｛Ｖ_ｖ−（Ｖ_ｖ＋Ｖ_ｗ＋ｄＶ）／２｝^２＋｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２＋｛（Ｖ_ｖ＋Ｖ_ｗ−ｄＶ）／２−Ｖ_ｗ｝^２＝（３／２）｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２
電圧指令値を補正するのはキャリアの後半周期だけであるため、キャリア１周期当たりの電圧歪みの大きさの平均値は、（３／４）｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２となる。

一方、図２に示した従来技術のように、Ｖ_ｕ ^＊，Ｖ_ｖ ^＊を固定し、かつＶ_ｗ ^＊をＶ_ｗ ^＊＝Ｖ_ｖ ^＊−ｄＶと補正した後にキャリアと比較してＰＷＭ信号を生成した場合、ＵＶ間、ＵＷ間、ＷＵ間の線間電圧はそれぞれ次のように変化する。
ＵＶ間：Ｖ_ｕ−Ｖ_ｖ → Ｖ_ｕ−Ｖ_ｖ（変化なし）
ＶＷ間：Ｖ_ｖ−Ｖ_ｗ → ｄＶ
ＷＵ間：Ｖ_ｗ−Ｖ_ｕ → Ｖ_ｖ−ｄＶ−Ｖ_ｕ

この場合の補正による電圧歪みの大きさを線間電圧変化量の２乗の和によって評価すると、それぞれの線間電圧変化量の２乗の和は、次のようになる。
｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２＋｛（Ｖ_ｖ−ｄＶ）−Ｖ_ｗ｝^２＝２｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２
従って、キャリアの一周期単位で補正した場合には、一周期当たりで２｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２、キャリアの半周期単位で補正した場合でも一周期当たりで｛ｄＶ−（Ｖ_ｖ−Ｖ_ｗ）｝^２となる。

すなわち、図３の例によれば、従来技術よりも少ない線間電圧歪みのもとで直流母線電流、言い換えればＵ相及びＷ相の出力電流を検出することができる。
なお、図３の例では、キャリアの後半周期においてＶ_ｖ ^＊とＶ_ｗ ^＊との差が大きくなるため、相対的にＶ_ｕ ^＊とＶ_ｖ ^＊との差が前半周期よりも小さくなるが、前半周期ではＶ_ｕ ^＊とＶ_ｖ ^＊との差が大きいので、Ｕ相電流を検出するタイミングｔ_ｕを確保することができる。
また、図３から明らかなように、二相分の電流（例えばＵ相電流，Ｗ相電流）を検出するタイミングはキャリアの上昇時及び下降時の１回ずつでよい。このため、図１に示したように、直流母線電流を一つのＡＤ変換手段２６によってサンプリングする場合には、時間的な余裕が生まれるという利点もある。

図３において、キャリアの後半周期の補正による電圧歪みの影響は、次のキャリア周期であるΔＴにおいて、前のキャリア周期で使用した補正値を各電圧指令値から減算すればよい。この電圧歪みの解消処理は、期間ΔＴの前半周期・後半周期に平均して行ってもよいし、前半周期に集中して行ってもよい。

次に、図４は、元の電圧指令値Ｖ_ｕ ^＊とＶ_ｖ ^＊との差、及び、Ｖ_ｖ ^＊とＶ_ｗ ^＊との差が何れも小さく、補正なしでは一相分の電流も検出できない場合を示している。
この場合には、図１の第１，第２信号生成手段２２が、キャリアの前半周期の第１信号として、Ｖ_ｕ ^＊を大きくすると共にＶ_ｖ ^＊を小さくしてＶ_ｕ ^＊，Ｖ_ｖ ^＊間に所定値ｄＶを確保し、Ｕ相電流を検出するタイミングｔ_ｕを確保する。また、キャリアの後半周期の第２信号としては、図３と同様に、Ｖ_ｖ ^＊，Ｖ_ｗ ^＊の第１信号に対しＶ_ｖ ^＊を大きくし、Ｖ_ｗ ^＊を小さくしてＶ_ｖ ^＊，Ｖ_ｗ ^＊間に所定値ｄＶを確保し、Ｗ相電流を検出するタイミングｔ_ｗを確保する。
これにより、三相全ての線間電圧歪みを小さくしながら二相分の電流を検出することができる。

ここで、第１信号のうちのＵ相電圧指令値は（Ｖ_ｕ ^＊＋Ｖ_ｖ ^＊＋ｄＶ）／２であり、請求項１に記載するように、電圧指令値の最大値と中間値との差である（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）を所定値ｄＶから減算した値の１／２、すなわち｛ｄＶ−（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）｝／２を、最大値であるＶ_ｕ ^＊に加算した値に等しい。ここで、｛ｄＶ−（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）｝／２は、請求項１における第１の補正値に相当する。
また、第１信号のうちのＶ相電圧指令値は（Ｖ_ｕ ^＊＋Ｖ_ｖ ^＊−ｄＶ）／２であり、同じく請求項１に記載するように、第１の補正値である｛ｄＶ−（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）｝／２を、中間値であるＶ_ｖ ^＊から減算した値に等しい。

なお、第２信号のうちのＶ相電圧指令値及びＷ相電圧指令値については、図３における第２信号と同様に、所定値ｄＶが確保できるようにそれぞれ補正すれば良い。
図４の例では、キャリアの前半周期及び後半周期の両方について電圧指令値を補正しているが、これらの補正による電圧歪みの影響は、図３と同様に、次のキャリア周期であるΔＴにおいて、前のキャリア周期で使用した補正値を各電圧指令値から減算すればよい。

次いで、本発明の第２実施形態を、図５〜図７を参照しつつ説明する。まず、図５は、第２実施形態をインバータの主要部と共に示した構成図であり、図１と同一の機能を有する部分には同一の番号を付してある。

この第２実施形態が第１実施形態と異なるのは、第１，第２信号生成手段２２から出力される第１，第２信号を、必要に応じて第３，第４信号生成手段２８によって更に補正し、この生成手段２８から出力される第３，第４信号をＰＷＭ信号生成手段２３及び電流検出トリガ発生手段２５に入力している点である。なお、第３，第４信号生成手段２８も請求項１における補正信号生成手段を構成し、第３，第４信号は同じく補正指令値に相当する。

図６は、第２実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。
図６における第１，第２信号は、図４の第１，第２信号と同一である。この第２実施形態では、第１，第２信号における各相の電圧指令値Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊の相互の差（相対関係）を維持したまま、第３，第４信号生成手段２８がＶ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊の大きさを補正し、第３，第４信号として出力する。

図６では、キャリアの前半周期における第３信号は第１信号を補正せずにそのまま出力し、キャリアの後半周期における第４信号は第２信号のＶ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊全てを補正しているが、Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊の相互の差は第２信号と変わりがない。
図６の例によれば、キャリアの前半周期及び後半周期で最大値の電圧指令値Ｖ_ｕ ^＊と最小値の電圧指令値Ｖ_ｗ ^＊との間に所定値ｄＶより大きい同一の線間電圧が確保されるため、電圧利用率を向上させることができる。

なお、図７も、第２実施形態における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図であるが、元の電圧指令値Ｖ_ｕ ^＊，Ｖ_ｖ ^＊，Ｖ_ｗ ^＊が互いに一層、接近している例である。
この場合、図５の第１，第２信号生成手段２２は、キャリアの前半周期の第１信号として、Ｖ_ｕ ^＊を大きくすると共にＶ_ｖ ^＊を小さくしてＶ_ｕ ^＊，Ｖ_ｖ ^＊間に所定値ｄＶを確保するが、結果として、図７に示すように、第１信号におけるＶ_ｖ ^＊が元のＶ_ｗ ^＊より小さくなる場合がある。同様にして、第１，第２信号生成手段２２は、キャリアの後半周期の第２信号として、Ｖ_ｖ ^＊を大きくすると共にＶ_ｗ ^＊を小さくしてＶ_ｖ ^＊，Ｖ_ｗ ^＊間に所定値ｄＶを確保するが、その結果、第２信号におけるＶ_ｖ ^＊が元のＶ_ｕ ^＊より大きくなる場合がある。

つまり、この場合の第１信号では、中間値であるべきＶ_ｖ ^＊が最小値Ｖ_ｗ ^＊を下回り、また、第２信号では、中間値であるべきＶ_ｖ ^＊が最大値Ｖ_ｕ ^＊を上回っているため、、このままでは目的とする相の電流を正しく検出することができない。
そこで、図５の第３，第４信号生成手段２８は、第１信号のＶ_ｖ ^＊を元のＶ_ｗ ^＊に等しくしたものを第３信号とし、第２信号のＶ_ｖ ^＊を元のＶ_ｗ ^＊に等しくしたものを第４信号とする補正を行い、これらの第３信号，第４信号を補正指令値として出力する。
第３，第４信号生成手段２８が上記の処理を行うことにより、図７に示すごとく、Ｕ相電流を検出するタイミングｔ_ｕ、及び、Ｗ相電流を検出するタイミングｔ_ｗを適切に確保することができる。
なお、これらの処理は、請求項２，３に相当するものである。

次に、本発明及び従来技術におけるＰＷＭ信号の生成機能を、図８〜図１２を参照しつつ、より詳細に説明する。
図８は無補正時の各相電圧指令値及びＰＷＭ信号を示した波形図であり、図９，図１０，図１１は、本発明の第１実施形態における補正前後の各相電圧指令値（第１，第２信号生成手段２２の入出力信号）及びＰＷＭ信号を場合分けして示した波形図である。また、図１２は、従来技術（例えば特許文献２）における補正前後の各相電圧指令値及びＰＷＭ信号を示す波形図である。

図９〜図１２において、各図の（ａ），（ｂ）は電圧指令値の補正前，補正後にそれぞれ対応しており、ΔＶ_１は第１の補正値、ΔＶ_２は第２の補正値である。前述したごとく、第１の補正値ΔＶ_１は、図４に関連して説明した｛ｄＶ−（Ｖ_ｕ ^＊−Ｖ_ｖ ^＊）｝／２に等しく、第２の補正値ΔＶ_２は、図３に関連して説明した｛ｄＶ−（Ｖ_ｖ ^＊−Ｖ_ｗ ^＊）｝／２に等しい。

また、図８〜図１２において、Ｔ_１，Ｔ_２はキャリア周期、Ｔ_１１，Ｔ_２１は前半周期、Ｔ_１２，Ｔ_２２は後半周期、Ｖ_ｕ，Ｖ_ｖ，Ｖ_ｗは元の電圧指令値（便宜的に、「^＊」（アスタリスク）を省略してある。以下、同じ。）、Ｖ_ｕ１，Ｖ_ｖ１，Ｖ_ｗ１，Ｖ_ｕ２，Ｖ_ｖ２，Ｖ_ｗ２，Ｖ_ｕ３，Ｖ_ｖ３，Ｖ_ｗ３は半周期ごとの電圧指令値、Ａ，Ｂ，Ａ_１，Ｂ_１，Ａ_２，Ｂ_２は各線間電圧差に相当する期間、ｔ_０，ｔ_１，ｔ_２，ｔ_３，ｔ_４，ｔ_ｓ１１，ｔ_ｓ１２，ｔ_ｓ２１，ｔ_ｓ２２はキャリアの頂点または各期間Ａ_１，Ｂ_１，Ａ_２，Ｂ_２内のタイミングである。

前後するが、図１２は従来技術を示す波形図であり、前述した図２，図１５に相当している。この従来技術では、Ｗ相電圧指令値Ｖ_ｗをＶ_ｗ１（＝Ｖ_ｗ２），Ｖ_ｗ３と補正することにより、Ｕ相電流を検出するタイミングｔ_ｓ１１，ｔ_ｓ２２し、及び、Ｗ相電流を検出するタイミングｔ_ｓ１２，ｔ_ｓ２１を確保している。
しかし、前述したように、線間電圧変化量に起因する電圧歪みが本発明に比べて大きくなるという問題がある。

また、図８は、元の電圧指令値Ｖ_ｕ，Ｖ_ｖ，Ｖ_ｗの相互の差が大きいため、補正しなくても期間Ａ，Ｂ（Ａ_１，Ｂ_１，Ａ_２，Ｂ_２）内で電流の検出タイミングを確保できる場合である。この場合には、Ｕ相電流をタイミングｔ_ｓ１１，ｔ_ｓ２１にて検出し、Ｗ相電流をタイミングｔ_ｓ１２，ｔ_ｓ２２にて検出することができる。

図９は、元の電圧指令値Ｖ_ｕ，Ｖ_ｖ，Ｖ_ｗのうちＶ_ｕ，Ｖ_ｖの差が大きく、Ｖ_ｖ，Ｖ_ｗの差が小さい場合であって図３に相当する例であり、Ｖ相電圧指令値Ｖ_ｖをＶ_ｖ１（＝Ｖ_ｖ），Ｖ_ｖ２，Ｖ_ｖ３と補正し、Ｗ相電圧指令値Ｖ_ｗをＶ_ｗ１（＝Ｖ_ｗ），Ｖ_ｗ２，Ｖ_ｗ３と補正する。この場合には、Ｕ相電流をタイミングｔ_ｓ１１にて検出し、Ｗ相電流をタイミングｔ_ｓ１２にて検出することができる。
なお、タイミングｔ_ｓ２１，ｔ_ｓ２２では電流を検出しない。これらのタイミングｔ_ｓ２１，ｔ_ｓ２２が属するキャリア周期Ｔ_２は、図３等における期間ΔＴに相当しており、前のキャリア周期Ｔ_１において電圧指令値を変化させたことによる歪みの影響を解消する意義を持つ。

図１０は、元の電圧指令値Ｖ_ｕ，Ｖ_ｖ，Ｖ_ｗのうちＶ_ｕ，Ｖ_ｖの差が小さく、Ｖ_ｖ，Ｖ_ｗの差が大きい場合であって、Ｕ相電圧指令値Ｖ_ｕをＶ_ｕ１，Ｖ_ｕ２（＝Ｖ_ｕ），Ｖ_ｕ３と補正し、Ｖ相電圧指令値Ｖ_ｖをＶ_ｖ１，Ｖ_ｖ２（＝Ｖ_ｖ），Ｖ_ｖ３と補正する例である。この場合にも、Ｕ相電流をタイミングｔ_ｓ１１にて検出し、Ｗ相電流をタイミングｔ_ｓ１２にて検出することができる。タイミングｔ_ｓ２１，ｔ_ｓ２２では、図９と同様に電流を検出しないこととする。

図１１は、元の電圧指令値Ｖ_ｕ，Ｖ_ｖ，Ｖ_ｗが全て、互いに接近している場合であって図６に一部相当する例であり、Ｕ相電圧指令値Ｖ_ｕをＶ_ｕ１，Ｖ_ｕ２（＝Ｖ_ｕ），Ｖ_ｕ３と補正し、Ｖ相電圧指令値Ｖ_ｖをＶ_ｖ１，Ｖ_ｖ２，Ｖ_ｖ３（＝Ｖ_ｖ）と補正し、かつ、Ｗ相電圧指令値Ｖ_ｗをＶ_ｗ１（＝Ｖ_ｗ），Ｖ_ｗ２，Ｖ_ｗ３と補正する例である。
この場合にも、Ｕ相電流をタイミングｔ_ｓ１１にて検出し、Ｗ相電流をタイミングｔ_ｓ１２にて検出することができる。なお、タイミングｔ_ｓ２１，ｔ_ｓ２２では、図９，図１０と同様に電流を検出しないこととする。

以上説明したように、本発明によれば、元の電圧指令値の相互の差に応じて三角波キャリアの前半周期または後半周期における所定の相の電圧指令値を第１または第２の補正値によって補正することにより、目的とする相の出力電流を検出するための直流母線電流の検出タイミングを適切に確保することができる。
また、第１，第２の補正値を所定値に設定することにより、線間電圧の歪みを最小限に抑制することが可能になる。

Ｑ_ｕ１，Ｑ_ｕ２，Ｑ_ｖ１，Ｑ_ｖ２，Ｑ_ｗ１，Ｑ_ｗ２：半導体スイッチング素子
ＳＲ：電流検出器
１０：直流電源
１１，１２：直流母線
１３：三相ブリッジ回路
２１：電流制御手段
２２：第１，第２信号生成手段
２３：ＰＷＭ信号生成手段
２４：増幅手段
２５：電流検出トリガ発生手段
２６：ＡＤ変換手段
２７：相電流復元手段
２８：第３，第４信号生成手段

Claims

半導体スイッチング素子が三相ブリッジ接続されたインバータの制御装置であって、前記インバータの直流母線電流から推定した前記インバータの交流電流検出値を電流指令値に一致させるような三相電圧指令値を生成し、前記三相電圧指令値と三角波キャリアとを比較するＰＷＭ制御を行って前記スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
前記三角波キャリアの前半周期及び後半周期における元の三相電圧指令値を必要に応じて補正することにより、前記三角波キャリアと比較される補正指令値を生成する補正信号生成手段と、
前記前半周期及び後半周期に検出した前記直流母線電流と前記スイッチング素子の状態とから所定の相の前記交流電流検出値を推定する電流検出手段と、
を備え、
前記補正信号生成手段は、
第１のキャリア周期内の前半周期において前記三相電圧指令値のうちの最大値と中間値との差である第１の偏差が所定値より小さい場合には、
前記所定値から前記第１の偏差を減算した値の１／２を第１の補正値として前記最大値に加算することにより前記最大値の相の前記前半周期における前記補正指令値を生成し、かつ、前記中間値から前記第１の補正値を減算することにより前記中間値の相の前記前半周期における前記補正指令値を生成し、
前記第１のキャリア周期内の後半周期において前記三相電圧指令値のうちの中間値と最小値との差である第２の偏差が所定値より小さい場合には、
前記所定値から前記第２の偏差を減算した値の１／２を第２の補正値として前記中間値に加算することにより前記中間値の相の前記後半周期における前記補正指令値を生成し、かつ、前記最小値から前記第２の補正値を減算することにより前記最小値の相の前記後半周期における前記補正指令値を生成すると共に、
前記第１のキャリア周期に続く第２のキャリア周期では、前記第１の補正値及び前記第２の補正値を打ち消す値を用いて前記三相電圧指令値を補正することにより前記補正指令値を生成し、
前記電流検出手段は、
前記前半周期において前記三相電圧指令値のうち最大値である相の前記スイッチング素子がオンし、かつ前記三相電圧指令値のうち中間値である相の前記スイッチング素子がオフしている期間に前記直流母線電流を検出し、前記後半周期において前記三相電圧指令値のうち中間値である相の前記スイッチング素子がオンし、かつ前記三相電圧指令値のうち最小値である相の前記スイッチング素子がオフしている期間に前記直流母線電流を検出することを特徴とする、インバータの制御装置。
請求項１に記載したインバータの制御装置において、
前記補正信号生成手段は、
前記中間値に対応する相の前記前半周期の電圧指令値が前記三相電圧指令値のうちの元の最小値より小さくなった場合は、前記中間値に対応する相の前記前半周期の電圧指令値を、前記元の最小値に等しくして前記前半周期の補正指令値として生成することを特徴とする、インバータの制御装置。
請求項１に記載したインバータの制御装置において、
前記補正信号生成手段は、
前記中間値に対応する相の前記後半周期の電圧指令値が前記三相電圧指令値のうちの元の最大値より大きくなった場合は、前記中間値に対応する相の前記後半周期の電圧指令値を、前記元の最大値に等しくして前記後半周期の補正指令値として生成することを特徴とする、インバータの制御装置。