JP6372424B2 - 電力変換装置および電流検出方法 - Google Patents

Description

開示の実施形態は、電力変換装置および電流検出方法に関する。

従来、直流電源から供給される直流電圧を交流電圧に変換する電力変換装置において、インバータ回路と直流電源との間に配置されたシャント抵抗の両端に生じた電圧に基づき出力電流を検出する技術が知られている（例えば、特許文献１参照）。

特開２０１３−２４７６９５号公報

しかしながら、上記従来の電力変換装置では、インバータ回路の出力パルスの幅が短いと、電流検出が難しいことから、パルスの幅が短くならないようにスイッチングパターンを形成しなければならない場合がある。

実施形態の一態様は、上記に鑑みてなされたものであって、電流検出を容易に行うことができる電力変換装置および電流検出方法を提供することを目的とする。

実施形態の一態様に係る電力変換装置は、第１および第２のレグと検出部とを備える。前記第１および第２のレグは、複数のスイッチング素子をそれぞれ有し、互いに並列に接続される。前記検出部は、前記第１のレグと前記第２のレグとを並列に接続する接続線に流れる電流を検出する。

実施形態の一態様によれば、電流検出を容易に行うことができる電力変換装置および電流検出方法を提供することができる。

図１は、実施形態に係る電力変換装置の構成例を示す図である。 図２は、検出部の構成例を示す図である。 図３は、ＰＷＭ制御部の構成例を示す図である。 図４は、図１に示す電力変換部における各相のレグの状態と検出電流との関係を示す図である。 図５は、スイッチング部からゼロベクトルが出力された場合の電流の状態を示す図である。 図６は、電圧指令、キャリア波、ＰＷＭ信号、および、検出電流の取得タイミングの関係を示す図である。 図７は、スイッチング部の他の構成例を示す図である。 図８は、図７に示す電力変換部における各レグの状態と検出電流との関係を示す図である。 図９は、スイッチング部のさらに他の構成例を示す図である。 図１０は、スイッチング部のさらに他の構成例を示す図である。 図１１は、推定部の構成例を示す図である。 図１２は、制御部による処理の流れを示すフローチャートである。 図１３は、実施形態に係る電力変換装置の他の構成例を示す図である。

以下、添付図面を参照して、本願の開示する電力変換装置および電流検出方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。

［１．電力変換装置］
図１は、実施形態に係る電力変換装置１の構成例を示す図である。図１に示す電力変換装置１は、直流電源２と電動機３との間に配置される。かかる電力変換装置１は、スイッチング部１０と、制御部２０とを備える。制御部２０は、スイッチング部１０を制御し、直流電源２から供給される直流電力を交流電力へ変換する動作をスイッチング部１０に実行させる。

なお、図１に示す電力変換装置１は、直流電源２と電動機３との間に配置されるが、交流電源と電動機３との間に配置されてもよい。この場合、電力変換装置１は、交流電源から供給される交流電力を直流電力へ変換して直流母線１２、１３へ供給するコンバータを備える。

［２．スイッチング部１０］
スイッチング部１０は、コンデンサＣ１と、３相ブリッジ回路１１とを備える。コンデンサＣ１は、直流母線１２、１３間に配置され、直流母線１２、１３間の電圧Ｖｐｎ（以下、母線電圧Ｖｐｎと記載する）を平滑する。３相ブリッジ回路１１は、Ｕ相レグ１４ｕ（第１レグの一例）と、Ｖ相レグ１４ｖ（第２レグの一例）と、Ｗ相レグ１４ｗ（第３のレグの一例）とを備える。

Ｕ相レグ１４ｕ、Ｖ相レグ１４ｖおよびＷ相レグ１４ｗは、接続線１５、１６により互いに並列に接続され、スイッチング部１０の直流側に接続された直流母線１２、１３側から順に配置される。なお、以下において、Ｕ相レグ１４ｕ、Ｖ相レグ１４ｖおよびＷ相レグ１４ｗをレグ１４と総称する場合がある。

Ｕ相レグ１４ｕは、直列接続された一対のスイッチング素子Ｓｗｕｐ、Ｓｗｕｎを備え、Ｖ相レグ１４ｖは、直列接続された一対のスイッチング素子Ｓｗｖｐ、Ｓｗｖｎを備え、Ｗ相レグ１４ｗは、直列接続された一対のスイッチング素子Ｓｗｗｐ、Ｓｗｗｎを備える。なお、以下において、スイッチング素子Ｓｗｕｐ、Ｓｗｖｐ、Ｓｗｗｐを上アームと呼び、スイッチング素子Ｓｗｕｎ、Ｓｗｖｎ、Ｓｗｗｎを下アームと呼ぶ場合がある。

スイッチング素子Ｓｗｕｐ、Ｓｗｕｎ、Ｓｗｖｐ、Ｓｗｖｎ、Ｓｗｗｐ、Ｓｗｗｎ（以下、スイッチング素子Ｓｗと記載する場合がある）は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子である。また、スイッチング素子Ｓｗは、次世代半導体スイッチング素子のＳｉＣ、ＧａＮであってもよい。

スイッチング素子Ｓｗｕｐとスイッチング素子Ｓｗｕｎとの接続点は、電動機３のＵ相に接続され、スイッチング素子Ｓｗｖｐとスイッチング素子Ｓｗｖｎとの接続点は、電動機３のＶ相に接続される。また、スイッチング素子Ｓｗｗｐとスイッチング素子Ｓｗｗｎとの接続点は、電動機３のＷ相に接続される。

Ｕ相レグ１４ｕとＶ相レグ１４ｖとの間には、検出部１７が設けられる。かかる検出部１７は、Ｕ相レグ１４ｕとＶ相レグ１４ｖとを並列接続する接続線１６に流れる電流を検出する。

図１に示す例では、接続線１６は、Ｕ相レグ１４ｕとＶ相レグ１４ｖとの間で、接続線１６ａと接続線１６ｂとに分けられており、検出部１７は、接続線１６ａ、１６ｂ間に流れる電流を検出する。

このように、検出部１７は、Ｕ相レグ１４ｕとＶ相レグ１４ｖを並列に接続する接続線１６に流れる電流を検出できるため、スイッチング部１０からゼロベクトルを出力する場合に、スイッチング部１０と電動機３との間に流れる電流を検出することができる。そのため、スイッチング部１０のスイッチングパルスの幅が小さい場合であっても、電流検出を容易に行うことができる。かかる点については、後で詳述する。

なお、検出部１７が非接触型である場合には、接続線１６を分けることなく、Ｕ相レグ１４ｕとＶ相レグ１４ｖとを並列接続する接続線１６に流れる電流を検出部１７によって検出することができる。また、Ｕ相レグ１４ｕ、Ｖ相レグ１４ｖおよびＷ相レグ１４ｗを互いに並列に接続する接続線１５、１６は、電流が流れるように構成されていればよく、例えば、金属線が被覆されたような配線部材であってもよく、また、基板に形成されるパターンであってもよい。

図２は、検出部１７の構成例を示す図である。図２に示す検出部１７は、シャント抵抗１８と、増幅回路１９とを備え、シャント抵抗１８は、接続線１６ａ、１６ｂ間に接続される。増幅回路１９は、シャント抵抗１８の両端電圧を増幅し、接続線１６ａ、１６ｂ間に流れる電流の瞬時値（以下、検出電流ｉ_ｏと記載する）を出力する。

例えば、シャント抵抗１８の抵抗値がＲ１であり、シャント抵抗１８の両端電圧が電圧ｖ１である場合、増幅回路１９は、電圧ｖ１に係数Ｋ（＝１／Ｒ１）を乗算した値を検出電流ｉ_ｏとして出力する。

検出部１７は、図２に示す構成に限定されない。例えば、検出部１７は、シャント抵抗１８に代えて、磁電変換素子であるホール素子を有する構成であってもよい。この場合、検出部１７は、ホール素子の出力電圧を増幅回路で増幅して検出電流ｉ_ｏとして出力する。

また、検出部１７は、シャント抵抗１８に代えて、電流トランスを有する構成であってもよい。この場合、検出部１７は、例えば、電流トランスの２次巻線の両端に接続された抵抗の電圧を直接または増幅回路で増幅して検出電流ｉ_ｏとして出力することができる。

なお、検出部１７が非接触型である場合（例えば、ホール素子を含む検出部や電流トランスを含む検出部の場合）には、接続線１６を分けることなく、Ｕ相レグ１４ｕとＶ相レグ１４ｖとを並列接続する接続線１６に流れる電流を検出部１７によって検出できる。

［３．制御部２０の構成］
図１に戻って電力変換装置１の説明を続ける。電力変換装置１の制御部２０は、推定部２１と、座標変換部２２、２５と、電流指令生成部２３と、電流制御部２４と、ＰＷＭ制御部２６とを備える。

制御部２０は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、入出力ポートなどを有するマイクロコンピュータや各種の回路を含む。かかるマイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、後述する制御を実現する。

推定部２１、座標変換部２２、２５、電流指令生成部２３、電流制御部２４およびＰＷＭ制御部２６の機能は、例えば、上記ＣＰＵが上記プログラムを読み出して実行することにより実現される。なお、推定部２１、座標変換部２２、２５、電流指令生成部２３、電流制御部２４およびＰＷＭ制御部２６は、それぞれ一部または全部がハードウェアで構成されてもよい。

推定部２１は、検出部１７から出力される検出電流ｉ_ｏに基づいて、Ｕ相、Ｖ相およびＷ相の電流の瞬時値ｉ_ｕ、ｉ_ｖ、ｉ_ｗ（以下、相電流ｉ_ｕ、ｉ_ｖ、ｉ_ｗと記載する）のうち検出電流ｉ_ｏに対応する相電流を除く二つの相電流を推定し、相電流ｉ_ｕ、ｉ_ｖ、ｉ_ｗを座標変換部２２へ出力する。

座標変換部２２は、相電流ｉ_ｕ、ｉ_ｖ、ｉ_ｗを３相−２相変換によって固定座標上の直交した２軸のαβ成分に変換した後、これらの成分を位相θに応じて回転するｄｑ軸回転座標系のｑ軸成分（以下、ｑ軸電流ｉ_ｑと記載する）とｄ軸成分（以下、ｄ軸電流ｉ_ｄと記載する）に変換する。なお、ｄ軸は、電動機３の回転子が作る磁束に平行な軸であり、ｑ軸は、ｄ軸に直交する軸である。また、位相θは、電動機３の回転子位置（電気角）であり、エンコーダ４によって検出され、制御部２０へ通知される。

電流指令生成部２３は、例えば、角速度指令ω_ａ ^*に基づいてｑ軸電流指令ｉ_ｑ ^*とｄ軸電流指令ｉ_ｄ ^*とを生成し、電流制御部２４へ出力する。電流制御部２４は、ｑ軸電流指令ｉ_ｑ ^*とｑ軸電流ｉ_ｑとの偏差がゼロになるようにｑ軸電圧指令ｖ_ｑ ^*を生成し、ｄ軸電流指令ｉ_ｄ ^*とｄ軸電流ｉ_ｄとの偏差がゼロになるようにｄ軸電圧指令ｖ_ｄ ^*を生成する。例えば、電流制御部２４は、ｑ軸電流指令ｉ_ｑ ^*とｑ軸電流ｉ_ｑとの偏差を比例積分制御することによりｑ軸電圧指令ｖ_ｑ ^*を生成し、ｄ軸電流指令ｉ_ｄ ^*とｄ軸電流ｉ_ｄとの偏差を比例積分制御することによりｄ軸電圧指令ｖ_ｄ ^*を生成する。

座標変換部２５は、ｑ軸電圧指令ｖ_ｑ ^*およびｄ軸電圧指令ｖ_ｄ ^*を固定座標上の直交した２軸のαβ成分に変換した後、かかる変換後のαβ成分を位相θによって２相−３相変換を行う。これにより、ｑ軸電圧指令ｖ_ｑ ^*およびｄ軸電圧指令ｖ_ｄ ^*がＵ相、Ｖ相およびＷ相の電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*へ変換される。

ＰＷＭ制御部２６は、Ｕ相、Ｖ相およびＷ相の電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*に応じたＰＷＭ（pulse Width Modulation）信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎを生成する。

かかるＰＷＭ信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎ（以下、ＰＷＭ信号Ｓｏと総称する場合がある）は、図１に示すように、それぞれスイッチング素子Ｓｗｕｐ、Ｓｗｕｎ、Ｓｗｖｐ、Ｓｗｖｎ、Ｓｗｗｐ、Ｓｗｗｎに入力される。これにより、電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*に応じたＵ相、Ｖ相およびＷ相の電圧がスイッチング部１０から出力される。なお、電力変換装置１は、図示しない増幅器によってＰＷＭ信号Ｓｏを増幅した後にスイッチング素子Ｓｗへ入力する構成であってもよい。

ＰＷＭ信号Ｓｕｐ、Ｓｕｎは、一方がアクティブレベル（例えば、Ｈｉｇｈレベル）の場合、他方がノンアクティブレベル（例えば、Ｌｏｗレベル）である。かかる関係は、ＰＷＭ信号Ｓｖｐ、Ｓｖｎについても同様であり、また、ＰＷＭ信号Ｓｗｐ、Ｓｗｎについても同様である。

図３は、ＰＷＭ制御部２６の構成例を示す図である。図３に示すＰＷＭ制御部２６は、キャリア波生成部３０と、比較部３１〜３３と、否定（ＮＯＴ）部３４〜３６とを備える。キャリア波生成部３０は、所定周期Ｔａのキャリア波Ｓｃを生成する。かかるキャリア波Ｓｃは、例えば、三角波の信号である。

比較部３１は、電圧指令ｖ_ｕ ^*とキャリア波Ｓｃとを比較し、比較結果に応じたＰＷＭ信号Ｓｕｐを出力する。かかる比較部３１は、例えば、電圧指令ｖ_ｕ ^*がキャリア波Ｓｃ以上である場合に、ＨｉｇｈレベルのＰＷＭ信号Ｓｕｐを出力し、電圧指令ｖ_ｕ ^*がキャリア波Ｓｃ未満である場合に、ＬｏｗレベルのＰＷＭ信号Ｓｕｐを出力する。同様に、比較部３２は、電圧指令ｖ_ｖ ^*とキャリア波Ｓｃとを比較し、比較結果に応じたＰＷＭ信号Ｓｖｐを出力する。また、比較部３３は、電圧指令ｖ_ｗ ^*とキャリア波Ｓｃとを比較し、比較結果に応じたＰＷＭ信号Ｓｗｐを出力する。

否定部３４は、ＰＷＭ信号Ｓｕｐのレベルを反転してＰＷＭ信号Ｓｕｎを生成する。例えば、否定部３４は、ＰＷＭ信号Ｓｕｐがアクティブレベルの場合、ノンアクティブレベルのＰＷＭ信号Ｓｕｎを生成し、ＰＷＭ信号Ｓｕｐがノンアクティブレベルの場合、アクティブレベルのＰＷＭ信号Ｓｕｎを生成する。同様に、否定部３５は、ＰＷＭ信号Ｓｖｐのレベルを反転してＰＷＭ信号Ｓｖｎを生成し、否定部３６は、ＰＷＭ信号Ｓｗｐのレベルを反転してＰＷＭ信号Ｓｗｎを生成する。

なお、ＰＷＭ制御部２６は、デッドタイム処理部（図示せず）によってデッドタイムを設定することができる。デッドタイムは、スイッチング素子Ｓｗのオン動作を遅らせる時間であり、上アームを構成するスイッチング素子と下アームを構成するスイッチング素子とが同時にオンすることを回避するために設けられる。

ＰＷＭ制御部２６のデッドタイム処理部は、ＰＷＭ信号ｏがノンアクティブレベルからアクティブレベルへ変化するタイミングを遅らせることができ、これにより、デッドタイムが設定される。なお、比較部３１〜３３と否定部３４〜３６にＰＷＭ信号ｏがノンアクティブレベルからアクティブレベルへ変化するタイミングを遅らせる機能を持たせてもよい。

［４．検出電流の取得とＰＷＭ制御との関係］
次に、推定部２１における検出電流ｉ_ｏの取得とＰＷＭ制御部２６によるＰＷＭ制御との関係について説明する。図４は、各相のレグ１４の状態と検出電流ｉ_ｏとの関係を示す図であり、各相のレグ１４の状態として、レグ１４の上アームがＯＮの状態を「１」とし、レグ１４の下アームがＯＮの状態を「０」としている。

図４に示すように、例えば、Ｕ相、Ｖ相およびＷ相の下アームがすべてＯＮの場合、３相ブリッジ回路１１からゼロベクトルＶ０が出力され、検出部１７の検出電流ｉ_ｏは、Ｕ相の相電流ｉ_ｕである。

図５は、スイッチング部１０からゼロベクトルＶ０が出力された場合の電流の状態を示す図である。図５に示すように、検出部１７は、Ｖ相およびＷ相に流れる電流を検出する。Ｕ相、Ｖ相およびＷ相のすべての電流を合算するとゼロになるため、スイッチング部１０からゼロベクトルＶ０が出力されている状態では、検出部１７は、ｕ相電流ｉ_ｕ（＝−ｉ_ｖ−ｉ_ｗ）を検出電流ｉ_ｏとして出力することができる。

図６は、電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*、キャリア波Ｓｃ、ＰＷＭ信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐ、および、検出電流ｉ_ｏの取得タイミングの関係を示す図である。ＰＷＭ制御部２６（図１、図３参照）は、図６に示すように、キャリア波Ｓｃと電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*とを比較し、ＰＷＭ信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐを生成する。なお、ＰＷＭ信号Ｓｕｎ、Ｓｖｎ、Ｓｗｎは、ＰＷＭ信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐのレベルを反転した信号であるため、図６では省略している。

推定部２１（図１参照）は、キャリア波Ｓｃの谷のタイミング（時刻ｔ１，ｔ９、ｔ１７）を検出電流ｉ_ｏの取得タイミングとして、検出電流ｉ_ｏを取得する。これにより、制御部２０は、Ｕ相、Ｖ相およびＷ相の電流のうちの一つの電流を検出することができる。キャリア波Ｓｃの谷のタイミングは、スイッチング部１０からゼロベクトルＶ０が出力される期間であり、かかる期間における検出部１７の検出電流ｉ_ｏは、Ｕ相電流ｉ_ｕである。

一方、仮に電流を検出する検出部１７がコンデンサＣ１と３相ブリッジ回路１１との間にあるとした場合（例えば、図５に示す位置Ａ）、スイッチング部１０からゼロベクトルＶ０が出力される期間においては、位置Ａの検出部１７には電流が流れない。そのため、検出部１７が位置Ａに示す位置にある場合、スイッチング部１０から有効ベクトルが出力される期間において、電流検出を行うことになる。しかし、有効ベクトルの期間（出力パルスの幅）が短い場合、電流検出が難しくなることから、出力パルスの幅が短くならないようにスイッチングパターンに工夫が必要である。

一方、実施形態に係る電力変換装置１では、上述したように、ゼロベクトル出力時に電流検出を行うことができることから、出力パルスの幅を考慮したスイッチングパターンを形成することなく、電流検出を行うことができる。

図１に示すスイッチング部１０では、Ｕ相レグ１４ｕとＶ相レグ１４ｖとの間の接続線１６に流れる電流を検出する位置に検出部１７を配置したが、検出部１７の配置は、複数のレグ１４を並列接続する接続線１５、１６に流れる電流を検出できる位置であればよい。

図７は、スイッチング部１０の他の構成例を示す図である。図７に示すスイッチング部１０の検出部１７は、Ｕ相レグ１４ｕとＶ相レグ１４ｖとの間に配置され、Ｕ相レグ１４ｕとＶ相レグ１４ｖとを並列接続する接続線１５に流れる電流を検出する。

図７に示す例では、接続線１５は、Ｕ相レグ１４ｕとＶ相レグ１４ｖとの間で、接続線１５ａと接続線１５ｂとに分けられており、検出部１７は、接続線１５ａ、１５ｂ間に流れる電流を検出する。なお、検出部１７が非接触型である場合には、接続線１５を分けることなく、Ｕ相レグ１４ｕとＶ相レグ１４ｖとを並列接続する接続線１５に流れる電流を検出部１７によって検出することができる。このことは、後述する検出部１７の他の配置例の場合も同様である。

図８は、図７に示すスイッチング部１０における各レグ１４の状態と検出電流ｉ_ｏとの関係を示す図である。図８に示すように、スイッチング部１０からゼロベクトルＶ７が出力された場合、検出部１７は、Ｕ相電流ｉ_ｕの反転値を検出電流ｉ_ｏとして出力することができる。

ゼロベクトルＶ７は、Ｕ相、Ｖ相およびＷ相の上アームがすべてＯＮである状態であり、検出部１７は、キャリア波Ｓｃの山のタイミング（図６の時刻ｔ５、ｔ１３）でＵ相電流ｉ_ｕの反転値を検出電流ｉ_ｏとして出力することができる。

したがって、図７に示すスイッチング部１０を有する電力変換装置１も、ゼロベクトル出力時に電流検出を行うことができることから、出力パルスの幅を考慮したスイッチングパターンを形成しなくてもよく、また、低コスト化や小型化を図ることができる。

また、Ｕ相レグ１４ｕとＶ相レグ１４ｖとの間に検出部１７を配置することに代えて、図９および図１０に示すように、Ｖ相レグ１４ｖとＷ相レグ１４ｗとを並列接続する接続線１５、１６に検出部１７を配置することもできる。図９および図１０は、スイッチング部１０のさらに他の構成例を示す図である。

図９のスイッチング部１０では、Ｖ相レグ１４ｖとＷ相レグ１４ｗとを並列接続する接続線１６に流れる電流を検出する位置に検出部１７が配置される。図９に示す検出部１７は、スイッチング部１０からゼロベクトルＶ０が出力される場合に、Ｗ相の相電流ｉ_ｗの反転値が検出電流ｉ_ｏとして出力される。

また、図１０のスイッチング部１０では、Ｖ相レグ１４ｖとＷ相レグ１４ｗとを並列接続する接続線１５に流れる電流を検出する位置に検出部１７が配置される。図１０に示す検出部１７は、スイッチング部１０からゼロベクトルＶ７が出力される場合に、Ｗ相の相電流ｉ_ｗが検出電流ｉ_ｏとして出力される。

［５．推定部２１］
次に、推定部２１の構成例について説明する。図１１は、推定部２１の構成例を示す図である。

図１１に示すように、推定部２１は、Ａ／Ｄ変換部４０と、タイミング判定部４１と、オールパスフィルタ部４２と、プリ−ワーピング部４３と、位相検出部４４と、振幅検出部４５と、位相補正部４６と、加算部４７と、３相電流再現部４８とを備える。

Ａ／Ｄ変換部４０は、タイミング判定部４１によって判定された取得タイミングで検出部１７の検出電流ｉ_ｏをアナログからデジタルへ変換してオールパスフィルタ部４２および位相検出部４４へ出力する。

タイミング判定部４１は、スイッチング部１０が例えば図１や図９に示す構成である場合、キャリア波Ｓｃの谷のタイミング（例えば、図６に示す時刻ｔ１、ｔ９、ｔ１７）を取得タイミングとして、Ａ／Ｄ変換部４０を動作させる。これにより、キャリア波Ｓｃの谷のタイミングで、制御部２０が検出部１７の検出電流ｉ_ｏを検出することができる。

また、タイミング判定部４１は、スイッチング部１０が例えば図７や図１０に示す構成である場合、キャリア波Ｓｃの山のタイミング（例えば、図６に示す時刻ｔ５、ｔ１３）を取得タイミングとして、Ａ／Ｄ変換部４０を動作させる。これにより、キャリア波Ｓｃの山のタイミングで、制御部２０が検出部１７の検出電流ｉ_ｏを検出することができる。

オールパスフィルタ部４２は、オールパスフィルタを有し、検出電流ｉ_ｏの振幅を変えずに位相を９０度遅らせる。オールパスフィルタの伝達関数は下記式（１）に示すように表される。なお、「ω_n」は、位相を９０度遅らせるためのカットオフ周波数である。また、下記式（１）に示す伝達関数において、周波数に対するゲインは１であり、カットオフ周波数ω_nにより位相が９０度遅れる。

ここで、上記式（１）に示す伝達関数を双一次変換によって離散化すると、かかる双一次変換の式は、下記式（２）で表される。下記式において、「Ｔ」はサンプリング周期を表す。

上記式（２）の変換式を用いて上記（１）の伝達関数の離散化を行うと、下記式（３）のように表すことができる。

ここで、上記式（３）を用いて下記式（４）を解くと、下記式（５）のように表される。オールパスフィルタ部４２は、検出電流ｉ_ｏを下記式（５）に示す「Ｘ」とすることにより、下記式（５）に示す「Ｙ」を求め、かかる「Ｙ」を遅れ電流ｉ_ｏ’として出力する。これにより、オールパスフィルタ部４２は、検出電流ｉ_ｏと振幅が同じで位相が９０度遅れた電流を遅れ電流ｉ_ｏ’として出力することができる。なお、「Ｙｚ^-1」は、「Ｙ」の前回値（１サンプリング前の値）であり、「Ｘｚ^-1」は、「Ｘ」の前回値である。

プリ−ワーピング部４３は、下記式（６）の演算により、上述した双一次変換によって生じる周波数歪みを補正することができるように、オールパスフィルタ部４２のカットオフ周波数ω_nを求める。

なお、上記式（６）中の「ω_ａ」は、スイッチング部１０から出力されるＵ相、Ｖ相およびＷ相の電流（以下、出力電流と記載する場合がある）の周波数（以下、出力周波数ω_ａと記載する場合がある）である。プリ−ワーピング部４３は、例えば、角速度指令ω_ａ ^*を出力周波数ω_ａとして、カットオフ周波数ω_nを求めることができる。また、プリ−ワーピング部４３は、位相θを微分することによって出力周波数ω_ａを求めることもできる。

位相検出部４４は、例えば、下記式（７）の演算により、検出電流ｉ_ｏと遅れ電流ｉ_ｏ’から、出力電流の位相θｉ（以下、電流位相θｉと記載する場合がある）を求める。振幅検出部４５は、例えば、下記式（８）の演算により、出力電流の振幅Ｉａｍを求める。なお、電流位相θｉは、検出電流ｉ_ｏがＵ相電流ｉ_ｕである場合、Ｕ相電流ｉ_ｕが正の最大値のときにθｉ＝０である。

位相補正部４６は、電流位相θｉを調整するための位相補正値Δθを出力する。加算部４７は、電流位相θｉに位相補正値Δθを加算することで位相θを生成する。３相電流再現部４８は、例えば、下記式（９）の演算により、Ｕ相、Ｖ相およびＷ相の電流ｉ_ｕ、ｉ_ｖ、ｉ_ｗを求めることで、Ｖ相およびＷ相の電流ｉ_ｖ、ｉ_ｗを推定することができる。

このように、制御部２０は、スイッチング部１０がゼロベクトルを出力している状態で、Ｕ相、Ｖ相およびＷ相のうちの１相の電流を検出し、かかる検出電流に基づいて、残りの相の電流を推定することができる。そのため、一つ電流検出部を用いて三つの電流を判定することができ、電力変換装置１の低コスト化や小型化を図ることができる。

一方、スイッチング部１０と電動機３との間に三つの電流検出部を設けて電流検出を行う場合、電流検出部の数が多くなるため、低コスト化や小型化の妨げになるおそれがある。

なお、推定部２１は、図１１に示す構成に限定されず、Ｕ相、Ｖ相およびＷ相のうちの１相の電流に基づいて、残りの電流を推定することができる構成であればよい。例えば、スイッチング部１０が図７に示す構成である場合、推定部２１において、検出部１７の検出電流ｉ_ｏの正負を反転する反転部をＡ／Ｄ変換部４０の前段または後段に設けることで、オールパスフィルタ部４２や位相検出部４４に入力される検出電流ｉ_ｏをＵ相電流ｉ_ｕとすることができる。

また、スイッチング部１０が図１０に示す構成である場合、例えば、３相電流再現部４８において、ｉ_ｕ＝Ｉａｍ×ｃｏｓ（θ＋４π／３）、ｉ_ｖ＝Ｉａｍ×ｃｏｓ（θ＋２π／３）、ｉ_ｗ＝Ｉａｍ×ｃｏｓ（θ）とする演算を行うことで、Ｕ相およびＶ相の電流ｉ_ｕ、ｉ_ｖを推定することができる。

また、上述したスイッチング部１０は、直流電源２側から順にＵ相レグ１４ｕ、Ｖ相レグ１４ｖおよびＷ相レグ１４ｗが配置されるが、スイッチング部１０は、かかる配置に限定されない。例えば、スイッチング部１０において、直流電源２側から順にＷ相レグ１４ｗ、Ｖ相レグ１４ｖおよびＵ相レグ１４ｕを配置することもできる。この場合、検出部１７をＶ相レグ１４ｖとＵ相レグ１４ｕとの間に、接続線１５または接続線１６に流れる電流を検出するように配置することができる。

［６．制御部２０の処理］
図１２は、制御部２０による処理の流れを示すフローチャートである。図１２に示す処理は、キャリア波Ｓｃの山または谷のタイミングで制御部２０によって繰り返し実行される処理である。

図１２に示すように、制御部２０は、検出部１７の検出電流ｉ_ｏを取得して１相の電流を検出し（ステップＳ１１）、取得した検出電流ｉ_ｏから残りの２相の電流を推定する（ステップＳ１２）。例えば、検出部１７の検出電流ｉ_ｏが相電流ｉ_ｕである場合、制御部２０は、相電流ｉ_ｕから相電流ｉ_ｖおよび相電流ｉ_ｗを推定する。

次に、制御部２０は、相電流ｉ_ｕ、ｉ_ｖ、ｉ_ｗを用いたフィードバック制御によって電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*を更新する（ステップＳ１３）。制御部２０は、電圧指令ｖ_ｕ ^*、ｖ_ｖ ^*、ｖ_ｗ ^*に基づいてＰＷＭ信号Ｓｏを生成し、スイッチング部１０を制御する。

上述した実施形態では、スイッチング部１０に３相ブリッジ回路１１を有する例を説明したが、スイッチング部にフルブリッジ回路を有する構成であってもよい。図１３は、実施形態に係る電力変換装置１の他の構成例を示す図である。

図１３に示す電力変換装置１Ａは、スイッチング部１０Ａと制御部２０Ａとを備え、制御部２０Ａは、スイッチング部１０Ａを制御して直流電力を単相の交流電力へ変換してスイッチング部１０Ａから交流電力を出力させることができる。

スイッチング部１０Ａは、フルブリッジ回路１１ＡとコンデンサＣ１とを備える。フルブリッジ回路１１Ａは、二つのレグ１４ａ、１４ｂ（以下、レグ１４と記載する場合がある）を備える。レグ１４ａは、直列接続された一対のスイッチング素子Ｓｗａｐ、Ｓｗａｎを備え、レグ１４ｂは、直列接続された一対のスイッチング素子Ｓｗｂｐ、Ｓｗｂｎを備える。

検出部１７は、二つのレグ１４間に配置され、二つのレグ１４を並列に接続する接続線１６の電流を検出する。これにより、制御部２０Ａは、スイッチング部１０Ａがゼロベクトルを出力している状態で、スイッチング部１０Ａから出力される単相の交流電流を検出部１７で検出することができる。

上述した実施形態では、電力変換装置１は、直流電力または交流電力を所望の交流電力へ変換して出力するが、例えば、直流電源２を直流負荷に代え、さらに、電動機３を交流電源（例えば、発電機や電力系統など）に代えてもよい。この場合、電力変換装置１の制御部２０は、交流電源から供給される電力を直流電力へ変換し直流負荷へ出力するようスイッチング部１０を制御する。

このような場合であっても、検出部１７は、複数のレグ１４からゼロベクトルが出力されている状態で複数のレグ１４を並列接続する接続線１５（または接続線１６）に流れる電流に基づいて交流電源から一つのレグ１４に入力される電流を検出することができる。これにより、例えば、スイッチングパターンのパルス幅などの調整を行うことなく、電流検出を行うことができる。

以上のように、電力変換装置１は、複数のスイッチング素子Ｓｗをそれぞれ有し、互いに並列に接続された複数のレグ１４（第１および第２のレグの一例）と、複数のレグ１４を並列に接続する接続線１５または接続線１６に流れる電流を検出する検出部１７とを備える。これにより、ゼロベクトルを含むベクトルの出力区間でレグ１４に対応する電流を検出できることから、スイッチングパルスの幅が小さい場合であっても、電流検出を容易に行うことができる。

また、複数のレグ１４は、Ｕ相レグ１４ｕ、Ｖ相レグ１４ｖおよびＷ相レグ１４ｗ（第１〜第３のレグの一例）を含み、これらのレグ１４は、スイッチング部１０の直流側に接続された直流母線１２、１３側からＵ相レグ１４ｕ、Ｖ相レグ１４ｖ、Ｗ相レグ１４ｗの順に配置される。これにより、３相交流の電力変換を行う電力変換装置１において、スイッチング素子Ｓｗによるスイッチングパルスの幅が小さい場合であっても、電流検出を容易に行うことができる。

また、電力変換装置１は、検出部１７によって検出された電流に基づいて三つのレグ１４ｕ、１４ｖ、１４ｗのうち二つのレグ１４（例えば、レグ１４ｖ、１４ｗ）に流れる電流を推定する推定部２１を備える。検出部１７は、三つのレグ１４ｕ、１４ｖ、１４ｗのうち残りの一つのレグ１４（例えば、レグ１４ｕ）に流れる電流を検出する。これにより、検出部１７によって検出された電流に基づいて、三つのレグ１４ｕ、１４ｖ、１４ｗに流れる電流を把握することができる。

また、検出部１７は、三つのレグ１４ｕ、１４ｖ、１４ｗからゼロベクトルが出力されている状態で三つのレグ１４ｕ、１４ｖ、１４ｗのうち二つのレグ１４を並列に接続する接続線１６または接続線１５に流れる電流に基づいて一つのレグ１４に流れる電流（例えば、レグ１４ｕ）を検出する。これにより、ゼロベクトルの出力区間でレグに流れる電流を検出することができるため、例えば、スイッチングパターンのパルス幅などの調整を行うことなく、電流検出を行うことができる。

また、検出部１７は、シャント抵抗１８、ホール素子および電流トランスの少なくともいずれかを有する。検出部１７は、例えば、シャント抵抗１８を有することによって、コストを低減することができる。

なお、上述したスイッチング部１０は、一つの検出部１７を備える構成であるが、スイッチング部１０に検出部１７を複数設けることもできる。例えば、スイッチング部１０は、図１に示す位置と図７に示す位置にそれぞれ検出部１７を設けたり、図９に示す位置と図１０に示す位置にそれぞれ検出部１７を設けたりすることができる。

この場合、タイミング判定部４１は、キャリア波Ｓｃの山と谷のタイミングをそれぞれ取得タイミングとして、Ａ／Ｄ変換部４０を動作させる。これにより、制御部２０は、キャリア波Ｓｃの山と谷のタイミングで検出部１７の検出電流ｉ_ｏを検出することができる。

また、上述した実施形態では、キャリア比較法によってＰＷＭ信号Ｓｏを生成する例を説明したが、空間ベクトル法によってＰＷＭ信号Ｓｏを生成してもよい。この場合も、電力変換装置１は、スイッチング部１０からゼロベクトルを出力する際に、検出部１７によって電流検出を容易に行うことができる。

このように、電力変換装置１は、「複数のスイッチング素子を有するスイッチング部」と「前記スイッチング部からゼロベクトルを出力している状態で、前記スイッチング部の出力電流および入力電流のうち少なくとも一方を検出する手段」を備える。スイッチング部１０は、「複数のスイッチング素子を有するスイッチング部」の一例であり、検出部１７および制御部２０は、「前記スイッチング部からゼロベクトルを出力している状態で、前記スイッチング部の出力電流および入力電流のうち少なくとも一方を検出する手段」の一例である。なお、出力電流は、スイッチング部１０から交流負荷（例えば、電動機３）へ電力を供給する際にスイッチング部１０と交流負荷との間に流れる電流である。また、入力電流は、交流電源（例えば、発電機や電力系統など）からスイッチング部１０へ供給する際にスイッチング部１０と交流電源との間に流れる電流である。

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。

１、１Ａ 電力変換装置
２ 直流電源
３ 電動機
１０、１０Ａ スイッチング部
１１ ３相ブリッジ回路
１１Ａ フルブリッジ回路
１２、１３ 直流母線
１４、１４ｕ、１４ｖ、１４ｗ、１４ａ、１４ｂ レグ
１５、１６ 接続線
１７ 検出部
１８ シャント抵抗
１９ 増幅回路
２０、２０Ａ 制御部
２１ 推定部

Claims (5)

1. 複数のスイッチング素子をそれぞれ有し、互いに並列に接続された第１、第２および第３のレグと、
   前記第１のレグ、前記第２のレグおよび前記第３のレグを並列に接続する接続線に設けられ、前記第１〜第３のレグのうち一つのレグに流れる電流を検出する検出部と、
   前記検出部によって検出された電流に基づいて前記第１〜第３のレグのうちの残りの二つのレグに流れる電流を推定する推定部と、
   を備えることを特徴とする電力変換装置。
2. 前記第１〜第３のレグは、当該第１〜第３のレグを含むスイッチング部の直流側に接続された直流母線側から前記第１のレグ、前記第２のレグ、前記第３のレグの順に配置される
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記検出部は、
   前記第１〜第３のレグからゼロベクトルが出力されている状態で前記第１のレグと前記第２のレグとを並列に接続する前記接続線に流れる電流に基づいて前記残りの一つのレグに流れる電流を検出する
   ことを特徴とする請求項１または２に記載の電力変換装置。
4. 前記検出部は、
   シャント抵抗、ホール素子および電流トランスの少なくともいずれかを有する
   ことを特徴とする請求項１〜３のいずれか一つに記載の電力変換装置。
5. 複数のスイッチング素子をそれぞれ有し互いに並列に接続された第１、第２および第３のレグを含むスイッチング部において、前記第１のレグ、前記第２のレグおよび前記第３のレグを並列に接続する接続線に流れる電流に基づいて、前記第１、第２および第３のレグのうち一つのレグに流れる電流を検出することと、
   前記電流を検出することによって検出された電流に基づいて前記第１〜第３のレグのうちの残りの二つのレグに流れる電流を推定することと、
   を含むことを特徴とする電流検出方法。

Images