JP6308994B2 - Ｌｅｄ駆動回路 - Google Patents

Description

本発明は、商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路に関する。

商用交流電源を全波整流して得られた全波整流波形を複数のＬＥＤが直列接続したＬＥＤ列に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。単純に全波整流波形をＬＥＤ列に印加すると、全波整流波形の電圧がＬＥＤ列の閾値電圧より低い位相ではＬＥＤが点灯せず、暗くフリッカの目立つものになってしまう。この対策として全波整流波形の電圧に応じてＬＥＤ列に含まれるＬＥＤの点灯個数を変化させる駆動方式が提案されている。

例えば、特許文献１には、商用交流電源とブリッジ整流器と３つのＬＥＤ群からなるＬＥＤ列と、ＦＥＴＱ１と、バイポーラトランジスタＱ２及び抵抗Ｒ２、Ｒ３からなるバイパス回路と、電流制限抵抗Ｒ１とを備えたＬＥＤ駆動回路が示されている。

また、壁スイッチ等により電源のオン／オフを検出し、このオン／オフの回数によりマルチレベルで調光する照明装置が知られている。

例えば特許文献２には、いったん電源がオフし、所定時間以内に再び電源がオンになったとき、明るさが変化する照明装置が示されている。この照明装置は、ランプ負荷（Ｌ）と、インバータ回路（１）と、インバータ制御回路（４）と、電源遮断検出回路（２）と、時間判定回路（３）とからなり、時間判定回路（３）が調光について全体的に制御する。

特許文献２に示された照明装置において、インバータ回路（１）はランプ負荷（Ｌ）を点灯させる。インバータ制御回路（４）は、インバータ回路（１）の動作を制御してランプ負荷（Ｌ）の点灯状態を変える。電源遮断検出回路（２）は、スイッチ（ＳＷ１）の操作による電源のオフを検出する。時間判定回路（３）は、電源遮断検出回路（２）の電源遮断時間検出信号により電源がオフしている時間を判定し、この時間が予め設定した所定時間以内である場合に、インバータ制御回路（４）を制御しランプ負荷（Ｌ）の点灯状態を選択する。以上のようにして、この照明装置は、スイッチのオン／オフをもとに調光を行う。

また、最近ではＬＥＤを光源とするＬＥＤランプが普及し始め、ＬＥＤランプにも調光機能が求められるようになった。

例えば、特許文献３には、壁スイッチのオン／オフにより調光するＬＥＤランプが示されている。このＬＥＤランプは、ブリッジ整流器（１０２）と、トグル検出器（７４）と、維持電圧供給回路（７１）と、カウンタ（９６）と、ＬＥＤ照明ドライバ（８０）とを備える。

ブリッジ整流器（１０２）は、壁スイッチ（９８）を介して印加されるＡＣ電圧を整流しＤＣ電圧を提供する。トグル検出器（７４）は、壁スイッチ（９８）のトグル動作を監視する。維持電圧供給回路（７１）は、壁スイッチ（９８）がオフになってもカウンタ（９６）等がその状態・機能を維持できるように維持電圧を提供する。カウンタ（９６）はトグル動作を計数する。なお、所定の期間を越えた後に壁スイッチ（９８）がオン／オフしてもカウンタ（９６）はこのトグル動作を無視する。

特許文献３に示すＬＥＤランプは、リップルの少ない安定した直流電圧を生成し、カウンタ（９６）の計数値で決まるデューティでこの直流電圧をＬＥＤに印加し、ＬＥＤの発光量を調節している（パルス幅変調による調光）。しかしながら、このＬＥＤランプは、直流電圧の生成に際し耐圧が高く容量の大きな電解コンデンサを必要とする。この電解コンデンサはサイズが大きくなるばかりでなく、ＬＥＤランプのように高温になる環境下で使用すると寿命が短縮する。また、パルス幅変調のためには発振回路などさまざまな回路を内蔵せざるを得ず複雑化しやすい。

また、複数のＬＥＤが直列接続したＬＥＤ列を点灯させる場合、ＬＥＤ列に流れる電流を制限するための電流制限素子又は回路をＬＥＤ列と直列に接続することが多い。電流制限素子として抵抗を採用するのが最も簡単であるが、印加する電圧に応じてＬＥＤ列に流れる電流の値が変化するので好ましくない場合がある。そこで電流制限素子又は回路として定電流素子又は回路を採用することがある。定電流素子として定電流ダイオードを用いると回路が簡単になるが、ＬＥＤ列に流そうとする電流の値を調整しようとする場合、定電流ダイオード自体を交換しなければなないため不便なところがある。

例えば、特許文献４には、定電流回路として、三端子レギュレータを用いたものが示されている。特許文献４に示された発光素子駆動回路では、発光素子（２）（ＬＥＤ）を含む発光回路（３ａ）（ＬＥＤ列）と直列に定電流回路（１０）が接続しており、定電流回路（１０）内において電流検出抵抗の電流出力端の電圧が三端子レギュレータにフィードバックしている。

例えば、特許文献５には、制限抵抗を極力小さくし発熱を抑えながらＬＥＤの明るさを極力変化させないようにするため、電流調整回路（１２）（三端子レギュレータ）と直列接続する抵抗（１３）（電流検出抵抗）の分圧電圧を電流調整回路（１２）の制御信号として帰還させている。

図２７は、従来のＬＥＤ駆動回路４００の回路図である。

回路構成を簡単化するため前述の三端子レギュレータの代わりにディプレッション型ＦＥＴを使用することができる。そこで、図２７を用いて、ディプレッション型ＦＥＴと抵抗からなる定電流回路を備えたＬＥＤ駆動回路４００について説明する。

図２７においてＬＥＤ駆動回路４００は、ブリッジ整流器４０１、ＬＥＤ列４０３、定電流回路４０４を有している。商用電源４０２は、ブリッジ整流器４０１の入力端子に接続している。ブリッジ整流器４０１は４個のダイオード４０１ａからなり、端子Ｇから全波整流波形を出力し、端子Ｈに電流を戻す。ＬＥＤ列４０３は複数のＬＥＤ４０３ａが直列接続したもので、アノードがブリッジ整流器４０１の端子Ｇと接続し、カソードが定電流回路４０４に含まれるディプレッション型ＦＥＴ４０５のドレインと接続している。定電流回路４０４は、ディプレッション型ＦＥＴ４０５と電流検出抵抗４０６からなる。電流検出抵抗４０６は、一端がディプレッション型ＦＥＴ４０５のソースと接続し、他端がディプレッション型ＦＥＴ４０５のゲートとブリッジ整流器４０１のＨ端子に接続している。

ディプレッション型ＦＥＴ４０５のドレイン−ソース間電流は、ゲート−ソース間電圧で決まる。ゲート電圧を基準にしたとき、ドレイン−ソース間電流が増えると仮定した場合、電流検出抵抗４０６の影響によりソース電圧が上昇するので、ディプレッション型ＦＥＴ４０５に流れる電流を絞る方向にフィードバックが掛かる。ドレイン−ソース間電流が減ると仮定した場合、ソース電圧が下降するので、電流を増やす方向にフィードバックが掛かる。以上のようにして定電流回路４０４にはネガティブフィードバックが掛かるので、定電流回路４０４は定電流動作する。

特表２０１３−５０２０８１号公報 実開平４−１１５７９９号公報 特開２０１１−１０３２８５号公報 実開平６−１１３６４号公報 特開２００４−９３６５７号公報

特許文献１に記載のＬＥＤ駆動回路に対し、同等の機能を維持しながら、部品点数の削減と、動作の安定化を図るためには、バイパス回路をディプレッション型ＦＥＴと抵抗で構成し、さらに電流制限抵抗Ｒ１を定電流回路で置き換えると良い。

図２５は、特許文献１に記載のＬＥＤ駆動回路を説明のために修正した回路図であり、公知の回路ではない。

図２５に示したＬＥＤ駆動回路３００は、商用交流電源３０２と接続されたブリッジ整流器３０１、部分ＬＥＤ列３０３、３０４、バイパス回路３０９ａ、定電流回路３０９ｂから構成されている。ＬＥＤ駆動回路３００に含まれるＬＥＤ列は、部分ＬＥＤ列３０３と部分ＬＥＤ列３０４が直列接続したものである。

ブリッジ整流器３０１は４個のダイオード３０１ａからなり、その入力端子に商用交流電源３０２が接続している。ブリッジ整流器３０１の端子Ｅからは、全波整流波形が出力され、端子Ｆに電流が戻ってくる。部分ＬＥＤ列３０３では、複数のＬＥＤ３０３ａが直列接続している。部分ＬＥＤ列３０４でも、複数のＬＥＤ３０４ａが直列接続している。部分ＬＥＤ列３０３のアノードが端子Ｅに接続し、部分ＬＥＤ列３０３のカソードが部分ＬＥＤ列３０４のアノードと接続している。

バイパス回路３０９ａはディプレッション型のＦＥＴ３０５と抵抗３０７からなり、ＦＥＴ３０５のドレインが部分ＬＥＤ列３０３と部分ＬＥＤ列３０４の接続部に接続している。ＦＥＴ３０５のソースは抵抗３０７の右端子と接続し、ＦＥＴ３０５のゲートは抵抗３０７の左端子と端子Ｆに接続している。定電流回路３０９ｂはディプレッション型のＦＥＴ３０６と抵抗３０８からなり、ＦＥＴ３０６のドレインが部分ＬＥＤ列３０４のカソードに接続している。ＦＥＴ３０６のソースは抵抗３０８の右端子と接続し、ＦＥＴ３０６のゲートは抵抗３０８の左端子とＦＥＴ３０５のソースに接続している。

全波整流波形の電圧が部分ＬＥＤ列３０３の閾値電圧以下となっている期間では電流Ｉは流れない。全波整流波形の電圧が、部分ＬＥＤ列３０３の閾値電圧を越え、且つ部分ＬＥＤ列３０３の閾値電圧と部分ＬＥＤ列３０４の閾値電圧の合算値に満たない期間では、部分ＬＥＤ列３０３からバイパス回路３０９ａを経由して電流Ｉが流れる。このときＦＥＴ３０５は、抵抗３０７からのフィードバックにより定電流動作する（以下第１の定電流動作状態と呼ぶ）。

さらに全波整流波形の電圧が上昇し、部分ＬＥＤ列３０３の閾値電圧と部分ＬＥＤ列３０４の閾値電圧の合算値を越えると、部分ＬＥＤ列３４４にも電流が流れるようになる。このときＦＥＴ３０５は抵抗３０７の電圧降下が大きくなるのでカットオフし、ＦＥＴ３０６が抵抗３０８からのフィードバックにより定電流動作する（以下第２の定電流動作状態と呼ぶ）。

以上のようにＬＥＤ駆動回路３００は、全波整流波形の電圧に応じて、ＬＥＤ３０３ａ、３０４ａが全く点灯しない期間、部分ＬＥＤ列３０３のみが点灯する期間、部分ＬＥＤ列３０３と部分ＬＥＤ列３０４が点灯する期間を備えることになる。

図２５に示したＬＥＤ駆動回路３００は、前述の第１の定電流動作状態から第２の定電流動作状態に移行する期間（電圧範囲）が存在する。この移行期間では、定電流回路３０９ｂに含まれる電流検出用の抵抗３０８の電圧降下が原因となり、徐々に電流が増加する。この結果、移行期間ではＬＥＤ列に十分に電流が流せないため発光量が不足し、さらに抵抗３０８による発熱により投入電力に対する発光量の割合（以下電力利用効率と呼ぶ）が低下する。

上記より、本発明は、発光量の不足と電力利用効率を改善できるＬＥＤ駆動回路を提供することを目的とする。

図２６は、図２５に示したＬＥＤ駆動回路３００を調光可能に修正した回路図であり、公知の回路ではない。

ＬＥＤ駆動回路３００では、ＬＥＤ列に流れる電流Ｉは抵抗３０７、３０８の電圧降下量とＦＥＴ３０５，３０６の特性によって決まる。すなわち、電流検出用の抵抗３０７、３０８の値を変更することにより、ＬＥＤ列に流れる電流を調節し調光できる。この原理を利用したＬＥＤ駆動回路が、図２６に示すＬＥＤ駆動回路３１０である。図２６において、図２５と同じ部材及び回路ブロックについては同じ符号を付し、説明を省略する。

図２６において、ＬＥＤ駆動回路３１０は、ブリッジ整流器３０１、部分ＬＥＤ列３０３、３０４、バイパス回路３１０ａ、定電流回路３０１ｂ、制御回路３１９からなっている。なお、図２６では、説明の便宜のため商用交流電源３０２及び壁スイッチ３０２ａを書き加えている。

バイパス回路３１０ａはディプレッション型のＦＥＴ３０５、電流検出用の抵抗３１７ａ、３１７ｂ、エンハンスメント型のＦＥＴ３１７ｃ、３１７ｄからなる。抵抗３１７ａの右端子とＦＥＴ３１７ｃのソースが接続し、抵抗３１７ｂの右端子とＦＥＴ３１７ｄのソースが接続している。抵抗３１７ａ、３１７ｂの左端子は、ＦＥＴ３０５のゲート及び端子Ｆに接続している。ＦＥＴ３１７ｃ、３１７ｄのドレインはＦＥＴ３０５のドレインと接続し、ＦＥＴ３１７ｃのゲートは制御回路３１９から出力される制御信号３１９ａと接続し、ＦＥＴ３１７ｄのゲートは制御回路３１９から出力される制御信号３１９ｂに接続している。

定電流回路３１０ｂは、ディプレッション型のＦＥＴ３０６、電流検出用の抵抗３１８ａ、３１８ｂ、エンハンスメント型のＦＥＴ３１８ｃ、３１８ｄからなる。抵抗３１８ａの右端子はＦＥＴ３１８ｃのソースに接続し、抵抗３１８ｂの右端子はＦＥＴ３１８ｄのソースに接続している。抵抗３１８ａ、３１８ｂの左端子は、ＦＥＴ３０６のゲート及びＦＥＴ３０５のドレインに接続している。ＦＥＴ３１８ｃ、３１８ｄのドレインはＦＥＴ３０６のドレインに接続し、ＦＥＴ３１８ｃのゲートは制御回路３１９から出力される制御信号３１９ａに接続し、ＦＥＴ３１８ｄのゲートは制御回路３１９から出力される制御信号３１９ｂに接続している。

制御回路３１９には、電源として端子Ｅ、Ｆが接続している。制御回路３１９は、全波整流波形から低電圧で安定した直流電源を生成する維持電圧供給回路と、壁スイッチ３０２ａのオン・オフを検出するためのトグル検出器と、トグル検出器の出力信号を計数するカウンタやデコーダを含む論理回路と、デコーダの出力信号をＦＥＴ３１７ｃ、３１７ｄ、３１８ｃ、３１８ｄが充分にオン・オフできる電圧に変換するレベルシフタを備えている。トグル検出器及び論理回路、レベルシフタの消費電力は極僅かにできるので、維持電圧供給回路に含まれるコンデンサは容量の小さいセラミックコンデンサが使用できる。レベルシフタの出力信号が、制御信号３１９ａ、３１９ｂである。

壁スイッチ３０２ａがオンするたびに、制御信号３１９ａ、３１９ｂは、ハイレベルとローレベル、ローレベルとハイレベル、ハイレベルとハイレベルという３つの状態のなかで、前の状態から変化する。制御信号３１９ａ、３１９ｂの状態がそれぞれハイレベルとローレベルであるとき、ＦＥＴ３１７ｃ、３１８ｃがオンし、ＦＥＴ３１７ｄ、３１８ｄがオフする。制御信号３１９ａ、３１９ｂの状態がローレベルとハイレベルであるとき、ＦＥＴ３１７ｃ、３１８ｃがオフし、ＦＥＴ３１７ｄ、３１８ｄがオンする。制御信号３１９ａ、３１９ｂの状態がハイレベルとハイレベルであるとき、ＦＥＴ３１７ｃ、３１８ｃ、３１７ｄ、３１８ｄが全てオンする。

抵抗３１７ａ、３１７ｂ、３１８ａ、３１８ｂの抵抗値をそれぞれ、Ｒ３１７ａ、Ｒ３１７ｂ、Ｒ３１８ａ、Ｒ３１８ｂとすると、Ｒ３１７ａ＞Ｒ３１８ａ、Ｒ３１７ｂ＞Ｒ３１８ｂ、Ｒ３１７a＞Ｒ３１７ｂ、及び、Ｒ３１８ａ＞Ｒ３１８ｂという関係がある。このため、制御信号３１９ａ、３１９ｂの状態がハイレベルとローレベルであるとき、最も回路電流Ｉが小さくなり、ＬＥＤ列は暗く点灯する。制御信号３１９ａ、３１９ｂの状態がローレベルとハイレベルであるとき、回路電流Ｉが増加し、ＬＥＤ列は明るく点灯する。制御信号３１９ａ、３１９ｂの状態がハイレベルとハイレベルであるとき、最も回路電流Ｉが大きくなり、ＬＥＤ列はもっとも明るく点灯する。以上のようにして壁スイッチをオンするごとにＬＥＤ駆動回路３１０の点灯状態（明るさ）を調整している。

図２６に示したＬＥＤ駆動回路３１０では、バイパス回路３１０ａが電流検出用の抵抗３１７ａ、３１７ｂ及びスイッチング素子として機能するＦＥＴ３１７ｃ、３１７ｄを備え、定電流回路３１０ｂも電流検出用の抵抗３１８ａ、３１８ｂ及びスイッチング素子として機能するＦＥＴ３１８ｃ、３１８ｄを備えていた。しかしながら、ＬＥＤ駆動回路３１０は電子部品が多く、とくに制御用の配線を必要とするスイッチング素子の配線量も負担になる。例えば、図２６ではＦＥＴ３１７ｃ、３１７ｄ、ＦＥＴ３１８ｃ、３１８ｄのために制御信号３１９ａ、３１９ｂを分岐させなければない。さらに、定電流回路３１０ｂに含まれるＦＥＴ３１８ｃ、３１８ｄは、バイパス回路３１０ａによる電圧降下を考慮しなければならないため、完全にオンするのに制御信号３１９ａ、３１９ｂのハイレベルを高くする必要がある。このため制御回路３１９に内蔵するレベルシフタの設計条件が制限される。

上記より、本発明は、スイッチング素子を中心に部品点数を削減し且つ回路を単純化しながらも、調光が可能なＬＥＤ駆動回路を提供することを目的とする。

ＬＥＤ駆動回路ではＬＥＤが発光にともない発熱するので、加熱防止のため電流制限抵抗の中にサーミスタを組み入れたい場合がある。このとき、電流検出抵抗を複数の抵抗と組合せで構成し、抵抗のうちの一つの抵抗をサーミスタに置き換えることがある。しかしながら、電流検出抵抗は数１０Ω程度であることが多いため、サーミスタとしても小さな値のものを選ばざるを得ない。また、ＬＥＤ列の発光に係わる電流の多くの部分がサーミスタに流れるので、許容電流を大きくしておく必要もある。すなわち、電流検出抵抗にサーミスタを含ませる構成により温度補償をしようとすると、抵抗値及び許容電流の制限により、サーミスタの選択幅が小さくなる。

上記より、本発明は、高抵抗及び電流許容値の小さいサーミスタであっても電流制限素子を有効にフィードバック制御できるようにしたＬＥＤ駆動回路及び定電流回路を提供することを目的とする。

図２５に示したＬＥＤ駆動回路３００（ブリッジ整流器１１及び商用電源１２を除く）の全ての部品を、一つのモジュール基板上に実装した場合、モジュール基板の一方の面にしか配線を形成できないとしても、他の配線を跨ぐようなジャンパー配線を必要としない。幾何学的に言えば、図２５に示した回路図において配線同士が交差していないことから、ジャンパー線を必要としないことが理解できる。

これに対して、図１に示したＬＥＤ駆動回路１０では、ＦＥＴ１６のゲートに接続する配線と、ＦＥＴ１５、１６のソースに接続する配線（以下ソース配線と呼ぶ）が交差している。このことは、図１に示したＬＥＤ駆動回路１０（ブリッジ整流器１１及び商用電源１２を除く）の全ての部品を、一つの基板にすべての素子を実装した場合、ソース配線を跨ぐジャンパー線が必要になることを示している。

ジャンパー線は通常ワイヤで実施される。しかしながら、ワイヤは、上面からの圧力で変形しやすいため、ソース配線とショートし易い。変形によるショートを防止するためには、ジャンパー部のソース配線上に絶縁膜を追加形成する事、ジャンパー用の部品を追加する事が考えられる。しかしながら、変形によるショートを防止しようとすると、製造工程が長くなったり、部品点数の増加につながったりするため、ＬＥＤモジュールのコストアップや大型化を招くことになる。

上記より、本発明は、ＬＥＤ列とともにバイパス回路又は電流制限回路を一つのモジュール基板に実装し、電流検出抵抗の分圧電圧によりバイパス回路等を構成するディプレッション型ＦＥＴのソース−ドレイン間電流を制御しても、ワイヤによるジャンパー配線及びソース用配線に対する追加的な絶縁処理が不要で、部品点数が増加せず、及び、小型化に有利なＬＥＤモジュールを提供することを目的とする。

ＬＥＤ駆動回路は、商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路であって、複数のＬＥＤが直列接続したＬＥＤ列と、ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、ＬＥＤ列の中間接続部に接続されたバイパス回路と、ＬＥＤ列の端部に接続された電流制限回路を有し、バイパス回路が第１電流制限素子を含み、電流制限回路が第２電流制限素子を含み、電流検出抵抗の両端の電圧又は前記電流検出抵抗の両端の電圧を分圧して得た電圧に基づいて第１電流制限素子が制御され、電流検出抵抗を分圧して得た分圧電圧により第２電流制限素子が制御されることを特徴とする。

上記のＬＥＤ駆動回路では、ＬＥＤ列の他の中間接続部に接続された第２バイパス回路を更に有し、第２バイパス回路が第３電流制限素子を含み、電流検出抵抗を分圧して得た他の分圧電圧により第３電流制限素子が制御されることが好ましい。

上記のＬＥＤ駆動回路では、第１電流制限素子及び第２電流制限素子がディプレッション型ＦＥＴであることが好ましい。

上記のＬＥＤ駆動回路では、バイパス回路又は前記電流制限回路が電圧変換回路を含むことが好ましい。

上記のＬＥＤ駆動回路では、電圧変換回路は、電流検出抵抗の両端間の電圧又は両端間の電圧を分圧して得た電圧を電圧変換して、第１電流制限素子又は第２電流制限素子を制御することが好ましい。

上記のＬＥＤ駆動回路では、電圧変換回路がバイポーラトランジスタを含み、バイポーラトランジスタのエミッタに電流検出抵抗の両端の電圧又は両端間の電圧を分圧して得た電圧が入力されることが好ましい。

上記のＬＥＤ駆動回路では、第１電流制限素子及び第２電流制限素子がエンハンスメント型ＦＥＴであることが好ましい。

上記のＬＥＤ駆動回路では、電流検出抵抗の抵抗値を変動させる制御回路を更に有し、制御回路を用いて調光を行うことが好ましい。

上記のＬＥＤ駆動回路では、複数のスイッチング素子と抵抗とが直列接続した直列回路を更に有し、直列回路が互いに並列接続され、制御回路がスイッチング素子を制御して電流検出抵抗の抵抗値を変動させることが好ましい。

上記のＬＥＤ駆動回路では、電流検出抵抗は、制御端子に印加する電圧で抵抗値を変動できる素子であることが好ましい。

ＬＥＤ駆動回路は、ＬＥＤに流れる電流を検出するための抵抗を調節して調光するものであって、複数の前記ＬＥＤが直列接続したＬＥＤ列と、ＬＥＤ列の中間接続部に接続するバイパス回路と、ＬＥＤ列の端部に接続する定電流回路と、ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、電流検出抵抗と並列接続する分圧回路と、電流検出抵抗の抵抗値を変動させる制御回路とを備え、バイパス回路及び定電流回路が電流制限素子を含み、電流検出抵抗の両端の電圧又は両端の間の電圧を分圧して得た電圧により電流制限素子を制御することを特徴とする。

ＬＥＤ駆動回路は、ＬＥＤに流れる電流を検出するための抵抗を調節して調光するものであって、複数の前記ＬＥＤが直列接続したＬＥＤ列と、ＬＥＤ列の複数の中間接続部に接続する複数のバイパス回路と、ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、電流検出抵抗と並列接続する分圧回路と、電流検出抵抗の抵抗値を変動させる制御回路を備え、複数の前記バイパス回路がそれぞれ電流制限素子を含み、電流検出抵抗の両端の電圧又は前記両端の間の電圧を分圧して得た電圧により前記電流制限素子を制御することを特徴とする。

上記のＬＥＤ駆動回路では、電流制限素子がディプレッション型ＦＥＴであることが好ましい。

上記のＬＥＤ駆動回路では、電流制限素子がエンハンスメント型ＦＥＴであることが好ましい。

上記のＬＥＤ駆動回路では、電流検出抵抗は、スイッチング素子と抵抗とが直列接続した直列回路を複数含み、直列回路が互いに並列接続し、制御回路が前記スイッチング素子を制御して前記電流検出抵抗の抵抗値を変動させることが好ましい。

上記のＬＥＤ駆動回路では、スイッチング素子はエンハンスメント型ＦＥＴであることが好ましい。

上記のＬＥＤ駆動回路では、電流検出抵抗は、制御端子に印加する電圧で抵抗値を変動できる素子であることが好ましい。

上記のＬＥＤ駆動回路では、バイパス回路又は定電流回路が電圧変換回路を含んでいることが好ましい。

上記のＬＥＤ駆動回路では、電流検出抵抗の両端間の電圧又は両端の間の電圧を分圧して得た電圧が前記電圧変換回路に入力し、その電圧を電圧変換回路が電圧変換して電流制限素子を制御することが好ましい。

上記のＬＥＤ駆動回路では、電圧変換回路がバイポーラトランジスタを含み、バイポーラトランジスタのエミッタに電流検出抵抗の両端の電圧又は両端間の電圧を分圧して得た電圧が入力することが好ましい。

ＬＥＤ駆動回路は、複数のＬＥＤが直列接続したＬＥＤ列と、このＬＥＤ列に直列接続する定電流回路を備え、定電流回路は、電流制限素子と、電流検出抵抗と、サーミスタを含む分圧回路とを備え、分圧回路は、電流検出抵抗と並列接続し、電流検出抵抗の両端間電圧の分圧電圧を出力し、分圧電圧に基づいて電流制限素子を制御することを特徴とする。

上記ＬＥＤ駆動回路では、分圧回路は前記サーミスタと並列接続する抵抗又は直列接続する抵抗を備えていることが好ましい。

上記ＬＥＤ駆動回路では、電流制限素子がディプレッション型ＦＥＴであることが好ましい。

上記ＬＥＤ駆動回路では、電流制限素子がエンハンスメント型ＦＥＴであることが好ましい。

定電流回路は、電流制限素子と電流検出抵抗と分圧回路とを備え、分圧回路は、電流検出抵抗と並列接続し、電流検出抵抗の両端間電圧の分圧電圧を出力し、分圧電圧に基づいて前記電流制限素子を制御することを特徴とする。

上記定電流回路では、分圧回路はサーミスタを含んでいることが好ましい。

上記定電流回路では、分圧回路はサーミスタと並列接続する抵抗又は直列接続する抵抗を備えていることが好ましい。

上記定電流回路では、電流制限素子がディプレッション型ＦＥＴであることが好ましい。

上記定電流回路では、電流制限素子がエンハンスメント型ＦＥＴであることが好ましい。

ＬＥＤモジュールは、モジュール基板上に、複数のＬＥＤが直列接続したＬＥＤ列と、ＬＥＤ列の中間点に接続するバイパス回路を構成するディプレッション型ＦＥＴと、他のバイパス回路又はＬＥＤ列の終点に接続する電流制限回路のいずれかに配したディプレッション型ＦＥＴと、ＬＥＤ列に流れる電流を検出するための電流検出抵抗を有し、電流検出抵抗に発生する電圧を分圧する抵抗が、上面にワイヤボンディング用パッドを有し、ディプレッション型ＦＥＴのソースと接続する配線上に実装されていることを特徴とする。

上記のＬＥＤモジュールでは、電流検出抵抗が前記電流検出抵抗に発生する電圧を分圧する抵抗から構成されることが好ましい。

上記のＬＥＤモジュールでは、電流検出抵抗と電流検出抵抗に発生する電圧を分圧する抵抗が並列接続していることが好ましい。

上記のＬＥＤモジュールでは、電流検出抵抗に発生する電圧を分圧する抵抗が、高電圧側のワイヤボンディング用パッドと、低電圧側のワイヤボンディング用パッドと、ディプレッション型ＦＥＴのゲートと接続するためのワイヤボンディング用パッドとを備えていることが好ましい。

上記のＬＥＤモジュールでは、電流検出抵抗に発生する電圧を分圧する抵抗が、低電圧側のワイヤボンディング用パッドと、ディプレッション型ＦＥＴのゲートと接続するためのワイヤボンディング用パッドとの間に保護抵抗を更に有するネットワーク抵抗であることが好ましい。

ＬＥＤは閾値電圧を持つので、閾値電圧以下の電流を印加してもＬＥＤには電流が流れず点灯しない。同様にＬＥＤが直列接続したＬＥＤ列もＬＥＤの直列段数に応じた閾値電圧を有する。商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化する本発明のＬＥＤ駆動回路は、商用交流電源の電圧がＬＥＤ列の閾値電圧以下であっても、ＬＥＤ列の入力端から最初の中間接続部までの直列段数によって決まる閾値電圧を越えていれば、バイパス回路を通じて電流を流し、ＬＥＤ列の一部分に含まれるＬＥＤを点灯することができる。商用交流電源の電圧がＬＥＤ列の入力端から次の中間接続部又はＬＥＤ列の終端までの直列段数で決まる閾値電圧を越えると、最初の中間接続部に接続するバイパス回路は、バイパス回路に含まれる電流制限素子によりカットオフする。この電流制限素子は、ＬＥＤ列に流れる電流を検出するために備えられた電流検出抵抗の両端間の電圧又は前記両端の間の電圧を分圧して得た電圧によりカットオフ制御される。同時に後段のバイパス回路又は電流制限回路は、電流検出抵抗の両端間の電圧又は前記両端の間の電圧を分圧して得た電圧によりフィードバック制御される。

ＬＥＤ列に中間接続部が複数存在する場合、全波整流波形の電圧が上昇するときは、順次ＬＥＤの後段の中間接続部が最初の中間接続部として選択され同様の制御が繰り返される。また全波整流波形の電圧が下降するときは逆の過程を辿る。

上記のＬＥＤ駆動回路は、ＬＥＤ列の中間接続部に接続するバイパス回路と端部に接続する電流制限回路を備えているか、又は、複数のバイパス回路を備えている。各バイパス回路又は電流制限回路はそれぞれ電流制限素子を含み、各電流制限素子は電流検出抵抗の両端の電圧又はその分圧電圧で制御される。すなわち、ＬＥＤ駆動回路は、実質的に一個の電流検出抵抗で各バイパス回路又は電流制限回路を制御できるので、従来のＬＥＤ駆動回路がバイパス回路又は電流制限回路毎に備えていた電流検出抵抗を不用とした。この結果、バイパス回路又は電流制限回路が定電流動作を開始するまでの移行期間において、回路電流が増加することにより発光量の不足が改善し、回路ごとの電流検出抵抗による電力損失が無くなるこので、電力利用効率が改善する。

上記のＬＥＤ駆動回路は、複数のＬＥＤが直列接続したＬＥＤ列を備え、商用交流電源から得た全波整流波形をＬＥＤ列に印加する。ＬＥＤ列の中間接続部にはバイパス回路が接続する。ＬＥＤ列の終端部には定電流回路が接続する場合と、複数の中間接続部にそれぞれバイパスが接続する場合と、両方が混在した場合と、がある。また、ＬＥＤ駆動回路には、ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、電流検出抵抗と並列に配置された分圧回路を有している。電流検出抵抗の抵抗値は、制御回路によって変動させられる。さらに、バイパス回路及び定電流回路は、それぞれ電流制限素子を含んでいる。電流制限素子は、電流検出抵抗の両端の電圧、又は両端の間の電圧を分圧して得た電圧により制御される。

上記のＬＥＤ駆動回路は、唯一の電流検出抵抗の両端に発生した電圧又は両端の間の電圧を分圧して得た電圧によりバイパス回路又は定電流回路に流す電流を制御する。このためバイパス回路又は定電流回路毎に電流検出抵抗を設ける必要が無くなり、スイッチング素子を中心に部品数の削減や回路の単純化が達成される。また電流検出抵抗の一方の端子をＬＥＤ駆動回路のグランドレベルに接続すれば電流検出抵抗の値を制御するための電圧を低下させられる。

電流検出抵抗の分圧電圧をディプレッション型ＦＥＴのゲートに印加し、各ディプレッション型ＦＥＴのソース−ドレイン間電流を制御する場合、ＬＥＤモジュールでは各ディプレッション型ＦＥＴのソースが接続する共通の配線に、電流検出抵抗の両端間電圧を分圧するための少なくとも一個の分圧用抵抗を配置している。分圧用抵抗は高電圧側の配線及び低電圧側の配線とワイヤにより接続するとともに、ディプレッション型ＦＥＴのゲート又はゲートに接続する配線にワイヤにより接続する。この結果、ディプレッション型ＦＥＴのソースが接続する共通の配線を、ディプレッション型ＦＥＴのゲートに接続する配線がワイヤにより跨ぐことがなくなる。すなわち、ワイヤによるジャンパー配線が不要になる。

上記のＬＥＤモジュールでは、電流検出抵抗の分圧電圧でディプレッション型ＦＥＴのソース−ドレイン間電流を制御しても、ソースが接続する共通の配線（ソース配線）上に分圧用の抵抗を配置することにより、ワイヤがこのソース配線を跨ぐことがなくなる。この結果、ＬＥＤモジュールは、ソース配線に対する追加的な絶縁処理が不要とともに、分圧用の抵抗がワイヤボンディングの中継チップを兼ねているため部品点数が増加せず、小型化する場合にも有利である。

ＬＥＤ駆動回路１０の回路図である。 （ａ）は全波整流電圧波形の一周期分を示し、（ｂ）はＬＥＤ駆動回路１０に流れる電流Ｉを示す図である。 他のＬＥＤ駆動回路３０の回路図である。 更に他のＬＥＤ駆動回路４０の回路図である。 更に他のＬＥＤ駆動回路５０の回路図である。 更に他のＬＥＤ駆動回路６０の回路図である。 更に他のＬＥＤ駆動回路７０の回路図である。 他のＬＥＤ駆動回路８０の回路図である。 （ａ）は全波整流波形の一周期分を示し、（ｂ）はＬＥＤ駆動回路８０に流れる電流Ｉを示す図である。 更に他のＬＥＤ駆動回路９０の回路図である。 更に他のＬＥＤ駆動回路１００の回路図である。 更に他のＬＥＤ駆動回路１１０の回路図である。 更に他のＬＥＤ駆動回路１２０の回路図である。 更に他のＬＥＤ駆動回路１３０の回路図である。 図１４に示す定電流回路１３４を説明するための回路図である。 他の定電圧回路１３４´を示す回路図である。 更に他のＬＥＤ駆動回路１４０の回路図である。 ＬＥＤモジュール１５０の回路図である。 図１８の回路図において、抵抗によるジャンパー配線を明示した回路図である。 ＬＥＤモジュール１５０の素子配置及び配線状況を説明するための図である。 他のＬＥＤモジュール１８０を示す回路図である。 更に他のＬＥＤモジュール１９０の回路図である。 更に他のＬＥＤモジュール２００の回路図である。 更に他のＬＥＤモジュール２１０の回路図である。 特許文献１に記載のＬＥＤ駆動回路を説明のために修正した回路図である。 図２５に示したＬＥＤ駆動回路３００を調光可能に修正した回路図である。 従来のＬＥＤ駆動回路４００の回路図である。

以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。但し、本発明の技術範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。

図１は、ＬＥＤ駆動回路１０の回路図である。

図１においてＬＥＤ駆動回路１０は、ブリッジ整流器１１、部分ＬＥＤ列１３、部分ＬＥＤ列１４、バイパス回路であって電流制限素子でもあるＦＥＴ１５、電流制限回路であって電流制限素子でもあるＦＥＴ１６、分圧回路１７、電流検出用の抵抗１８からなる。ＬＥＤ駆動回路１０に含まれるＬＥＤ列は、部分ＬＥＤ列１３と部分ＬＥＤ列１４が直列接続したものである。説明の便宜上、商用交流電源１２を書き加えている。

図１において、商用交流電源１２はブリッジ整流器１１の入力端子に接続している。ブリッジ整流器１１は、４個のダイオード１１ａからなり、端子Ａから全波整流波形を出力し、端子Ｂに電流Ｉを戻す。部分ＬＥＤ列１３、１４はそれぞれ複数のＬＥＤ１３ａ、１４ａが直列接続したもので、部分ＬＥＤ列１３のアノードがブリッジ整流器１１の端子Ａと接続し、部分ＬＥＤ列１３のカソードが部分ＬＥＤ列１４のアノードと接続している。ＬＥＤ１３ａ、１４ａの順方向電圧は３Ｖ程度なので、商用交流電源１２の実効値が２３０Ｖであるとき、ＬＥＤ列の内部ではＬＥＤ１３ａ、１４ａが合計で８０段程度直列接続していることになる。

バイパス回路はディプレッション型のＦＥＴ１５（電流制限素子）からなり、電流制限回路はディプレッション型のＦＥＴ１６（電流制限素子）からなる。ＦＥＴ１５は、ドレインが部分ＬＥＤ列１３と部分ＬＥＤ列１４の接続部（中間接続部）に接続し、ソースが抵抗１７ｂの右端子及び抵抗１８の右端子と接続し、ゲートが抵抗１７ａの左端子、抵抗１８の左端子、及び端子Ｂと接続している。ＦＥＴ１６は、ドレインが部分ＬＥＤ列１４のカソード（ＬＥＤ列の終端）に接続し、ソースがＦＥＴ１５のソースと接続し、ゲートが抵抗１７ａと抵抗１７ｂの接続部と接続している。

抵抗１８は電流検出抵抗であり、数十Ω程度である。抵抗１７ａと抵抗１７ｂは直列接続し、この直列抵抗が抵抗１８と並列接続している。抵抗１７ａと抵抗１７ｂはそれぞれ高抵抗（例えば数十ｋΩ〜数１００ｋΩ）であり、抵抗１８の両端の電圧を分圧する分圧回路１７を構成する。

図２（ａ）は全波整流波形の一周期分を示し、図２（ｂ）はＬＥＤ駆動回路１０に流れる電流Ｉを示す図である。

図２（ａ）及び図２（ｂ）の横軸は共に時間ｔを示し、それぞれの時間軸は一致している。図２（ｂ）の曲線２０１はＬＥＤ駆動回路１０に流れる電流Ｉを示し、図２（ｂ）に点線で示した曲線２０２は図２５で示したＬＥＤ駆動回路３００の電流Ｉのうち、ＬＥＤ駆動回路１０の電流Ｉと異なる部分を示している。

図２（ｂ）において、図２（ａ）に示す全波整流波形の電圧（曲線２００）が部分ＬＥＤ列１３の閾値電圧以下の期間ｔ１では電流Ｉは０である。

全波整流波形の電圧が、部分ＬＥＤ列１３の閾値電圧を越え、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間ｔ２では、部分ＬＥＤ列１３からＦＥＴ１５を経由して電流Ｉ１が流れる。このときＦＥＴ１５は、抵抗１８の電圧降下がゲート電圧としてフィードバックするので、定電流動作する（第１の定電流動作状態）。

さらに全波整流波形の電圧が上昇し、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値を越える期間ｔ３になると、部分ＬＥＤ列１４に電流が流れる。このときＦＥＴ１５は、抵抗１８の電圧降下が大きくなるのでカットオフする。一方、ＦＥＴ１６は、抵抗１７ａと抵抗１７ｂから生成される分圧電圧がゲート電圧としてフィードバックするので、定電流動作する（第２の定電流動作状態）。全波整流波形の電圧が下降する期間は、全波整流波形の電圧が上昇する期間の逆の過程を辿る。

第１の定電流動作状態から第２の定電流動作状態に移行する期間（以下移行期間と呼ぶ）では、電流Ｉが全波整流波形とともに増加する。点線で示した曲線２０２（図２５に示すＬＥＤ駆動回路３００）では、ＦＥＴ３０６のソースからＦＥＴ３０５のソースに至る経路中に抵抗３０８が存在していたため、移行期間が長くなっていた。一方、図１に示すＬＥＤ駆動回路１０では、ＦＥＴ１６のソースからＦＥＴ１５のソースに至る経路に抵抗が存在しないため、移行期間が短く、電流Ｉが速やかに立ち上がる。この結果、ＬＥＤ駆動回路１０では、ＬＥＤ駆動回路３００と比較して、移行期間における電流増により発光量の不足が改善する。ＬＥＤ駆動回路１０では、ＬＥＤ駆動回路３００で存在していた抵抗による発熱がなくなり、移行期間において消費されていたエネルギーが発光に回るため電力利用効率が改善する。

ＬＥＤ駆動回路１０に含まれる抵抗１８とＬＥＤ駆動回路３００に含まれる抵抗３０７は同じ値である。前述のようにＬＥＤ駆動回路１０では、商用交流電源１２の電圧が部分ＬＥＤ列１３の閾値電圧を越え、且つ部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間ｔ２において、部分ＬＥＤ列１４には電流が流れない。このとき抵抗１７ａと抵抗１７ｂにより得た分圧電圧では、電流制限素子であるＦＥＴ１６は、オフ状態、オン状態、及び、フィードバックによる安定した状態のいずれの状態でもない。しかしながら、部分ＬＥＤ列１４には電流が流れないのでＦＥＴ１６がどのような状態になっていても問題は生じない。すなわち、期間ｔ２においてＦＥＴ１６の状態を無視できることは、ＬＥＤ駆動回路１０の簡素化に寄与している。

図３は、他のＬＥＤ駆動回路３０の回路図である。

図１に示したＬＥＤ駆動回路１０は、電流検出用の抵抗１８と分圧用の抵抗１７ａ及び１７ｂを備えていた。しかしながら、電流検出用の抵抗と分圧用の抵抗は、兼用しても良い。そこで、電流検出用の抵抗と分圧用の抵抗を兼用したＬＥＤ駆動回路３０について説明する。

ＬＥＤ駆動回路３０と図１で示したＬＥＤ駆動回路１０との違いは、図３において分圧回路３７が電流検出回路を兼ねていることだけである。すなわち、ＬＥＤ駆動回路１０に含まれる電流検出用の抵抗１８の抵抗値と、ＬＥＤ駆動回路３０に含まれる抵抗３７ａと抵抗３７ｂの合成抵抗値は等しい。また、ＬＥＤ駆動回路１０に含まれる抵抗１７ａ及び１７ｂの抵抗値の比と、ＬＥＤ駆動回路３０に含まれる抵抗３７ａ及び３７ｂの抵抗値の比は等しい。この結果、ＬＥＤ駆動回路３０を流れる電流Ｉは、図２に曲線２０１として示すＬＥＤ駆動回路１０を流れる電流Ｉと同様になる。したがって、ＬＥＤ駆動回路３０は、ＬＥＤ駆動回路１０と同様に発光量が増加し、電力利用効率が改善する。

図４は、更に他のＬＥＤ駆動回路４０の回路図である。

図１に示したＬＥＤ駆動回路１０では、ＬＥＤ列に含まれる部分ＬＥＤ列が２個であった。しかしながら、ＬＥＤ列に含まれる部分ＬＥＤ列の個数は２個に限られない。そこで図４に示すＬＥＤ駆動回路４０では、４個の部分ＬＥＤ列を備えるように構成した。

図４に示すＬＥＤ駆動回路４０は、ブリッジ整流器１１、部分ＬＥＤ列４１、４２、４３及び４４、バイパス回路であって電流制限素子でもあるＦＥＴ４５ａ、４５ｂ及び４５ｃ、電流制限回路であって電流制限素子でもあるＦＥＴ４５ｄ、分圧回路４７、電流検出用の抵抗４８からなる。ＬＥＤ駆動回路４０に含まれるＬＥＤ列は、部分ＬＥＤ列４１、４２、４３、４４が直列接続したものである。また、説明の便宜のため商用交流電源１２を書き加えている。

図４において、商用交流電源１２とブリッジ整流器１１については図１に示したＬＥＤ駆動回路１０と等しい。部分ＬＥＤ列４１、４２、４３、４４は、複数のＬＥＤ４１ａ、４２ａ、４３ａ、４４ａが直列接続したものである。各部分ＬＥＤ列４１〜４４も直列接続している。部分ＬＥＤ列４１のアノードはブリッジ整流器１１の端子Ａと接続し、部分ＬＥＤ列４１、４２、４３、４４同士の接続部（中間接続部）及び部分ＬＥＤ列４４のカソード（ＬＥＤ列の終端）が、それぞれＦＥＴ４５ａ、４５ｂ、４５ｃ、４５ｄのドレインに接続している。なおＬＥＤ４１ａ、４２ａ、４３ａ、４４ａの順方向電圧が３Ｖ程度なので、商用交流電源１２の実効値が２３０Ｖであるとき、ＬＥＤ列の内部ではＬＥＤ４１ａ、４２ａ、４３ａ、４４ａが合計で８０段程度直列接続していることになる。

バイパス回路はディプレッション型のＦＥＴ４５ａ、４５ｂ、４５ｃ（電流制限素子）からなり３個存在する。同様に電流制限回路もディプレッション型のＦＥＴ４５ｄ（電流制限制限素子）からなる。各ＦＥＴ４５ａ、４５ｂ、４５ｃ、４５ｄのソースは相互に接続し、さらに抵抗４７ｄの右端子及び抵抗４８の右端子と接続している。ＦＥＴ４５ａのゲートは、抵抗４７ａの左端子、抵抗４８の左端子、及びブリッジ整流器１１の端子Ｂと接続している。ＦＥＴ４５ｂのゲートは抵抗４７ａと抵抗４７ｂの接続部と接続し、ＦＥＴ４５ｃのゲートは抵抗４７ｂと抵抗４７ｃの接続部と接続し、ＦＥＴ４５ｄのゲートは抵抗４７ｃと抵抗４７ｄの接続部と接続している。

抵抗４８は電流検出抵抗であり、数十Ω程度である。抵抗４７ａ〜４７ｄは直列接続し、この直列抵抗が抵抗４８と並列接続している。また抵抗４７ａ〜４７ｄはそれぞれ高抵抗（例えば数十ｋΩ〜数１００ｋΩ）であり、抵抗４８の両端の電圧を分圧する分圧回路４７を構成する。

ＬＥＤ駆動回路４０も、図１、３に示したＬＥＤ駆動回路１０、３０と同様に、電流検出用に挿入した抵抗４８の両端の電圧及びその分圧電圧でバイパス回路及び電流制限回路に含まれるＦＥＴ４５ａ〜４５ｄを制御している。したがって、ＬＥＤ駆動回路４０は、発光量を増加させながら、電流検出抵抗による電力損失を最小限にしている。ＬＥＤ列内に含まれる部分ＬＥＤ列の数を増すと、図２（ｂ）において示した不灯期間である期間ｔ１が短くなり、電流が変化する段数も増加し、電流波形が正弦波に近づくので、力率や歪率、フリッカが改善する。

ＬＥＤ駆動回路４０の電流制限回路は、全波整流波形の電圧に対しオフ状態にする必要が無いので、ＦＥＴ４５ｄの代わりに定電流ダイオードや他の構成の定電流回路を使用しても良い。ＬＥＤ駆動回路４０では、電流制限回路の代わりに電流制限抵抗を用いることもできる。ＬＥＤ駆動回路４０では、図３で示した分圧回路３７のように、電流検出用の抵抗４８を分割し、分圧回路と兼用させても良い。このとき、分圧回路４７を不要にすることができる。

図５は、更に他のＬＥＤ駆動回路５０の回路図である。

図１、３、４に示したＬＥＤ駆動回路１０、３０、４０は、バイパス回路や電流制限回路に含まれる電流制限素子としてディプレッション型のＦＥＴを使用してきた。しかしながら電流制限素子はディプレッション型のＦＥＴには限られず、エンハンスメント型のＦＥＴやバイポーラトランジスタであっても良い。そこで、電流制限素子としてエンハンスメント型のＦＥＴを使用するＬＥＤ駆動回路５０について以下に説明する。

ＬＥＤ駆動回路５０と図１で示したＬＥＤ駆動回路１０との違いは、図５においてバイパス回路が電圧変換回路５１とエンハンスメント型のＦＥＴ５２から構成され、電流制限回路が電圧変換回路５３とエンハンスメント型のＦＥＴ５４から構成されていることだけである。

電圧変換回路５１には分圧回路１７の左端子の電圧が入力し、電圧変換回路５３には分圧回路１７の分圧電圧が入力する。電圧変換回路５１、５３には、図示していない電源等が入力する。電圧変換回路５１、５３には、定電圧発生回路と加算回路が含まれ、必要に応じて安定した直流電源を得るための平滑回路や電圧降下回路等が設けられる。

エンハンスメント型のＦＥＴ５２、５４では、電流が流れ出すゲート−ソース間電圧（ＦＥＴの閾値電圧）が、負の閾値電圧を持つディプレッション型のＦＥＴ１５、１６（図１参照）と異なり正の値になる。そこで、電圧変換回路５１、５３に内蔵された定電圧発生回路から得られる電圧と分圧電圧を加算（又は減算）し、この電圧でＦＥＴ５２、５４に流れる電流を制御する。すなわち、図１のバイパス回路（ＦＥＴ１５）や電流制限回路（ＦＥＴ１６）と同様に、ＦＥＴ５２、５４のネガティブフィードバック制御、及びＦＥＴ５２のカットオフ制御を行う。

ＬＥＤ駆動回路５０は、図１、３、４に示したＬＥＤ駆動回路１０、３０、４０と同様に、電流検出用に挿入した抵抗１８の両端の電圧及びその分圧電圧でバイパス回路及び電流制限回路に含まれるＦＥＴ５２、５４を制御している．したがって、ＬＥＤ駆動回路５０も、発光量を増加させながら、電流検出抵抗による電力損失を最小限にしている。

図６は、更に他のＬＥＤ駆動回路６０の回路図である。

図５に示したＬＥＤ駆動回路５０には、電圧変換回路５１に定電圧発生回路と加算回路が含まれていた。しかしながら、バイポーラトランジスタを使うと電圧変換回路を簡単に構成できる。そこで、バイパス回路及び電流制限回路にバイポーラトランジスタ（以下トランジスタと呼ぶ）を含み、電流制限素子としてエンハンスメント型のＦＥＴを使用するＬＥＤ駆動回路６０について以下に説明する。

ＬＥＤ駆動回路６０と図５で示したＬＥＤ駆動回路５０との主な違いは、図５の電圧変換回路５１、５３が図６において抵抗６１、６４とトランジスタ６３、６６からなる回路に置き換わったことである。前述したように図５のＬＥＤ駆動回路５０に含まれていた電圧変換回路５１、５３は定電圧発生回路と加算回路を含むものとしていた。これに対して、図６のＬＥＤ駆動回路６０では、定電圧発生回路の代わりにトランジスタ６３、６６のベース−エミッタ間電圧（０．６Ｖ）を利用し、エミッタがこのベース−エミッタ電圧と分圧回路６７から得られる電圧を加算するように作用し、コレクターにその反転出力が現れるように構成した。この反転出力は、ＦＥＴ５２、５４をネガティブフィードバック制御（ＦＥＴ５２においてはカットオフ制御も含む）する。

ＬＥＤ駆動回路６０ではエミッタに電流が流れるため、図１に示したＬＥＤ駆動回路１０の抵抗１７ａ及び１７ｂに比べ、分圧回路６７に含まれる抵抗６７ａ及び６７ｂを小さな値（例えば数ｋΩ）にする。電流検出用の抵抗６８は、数十Ω程度なので、分圧回路６７から受ける電流Ｉへの影響は小さい。すなわち、ＬＥＤ駆動回路６０も、図１、３、４、５に示したＬＥＤ駆動回路１０、３０、４０、５０と同様に、電流検出用に挿入した抵抗６８の両端の電圧及びその分圧電圧でバイパス回路及び電流制限回路に含まれるＦＥＴ５２、５４を制御しているので、電流検出抵抗による電力損失を最小限にしている。

図７は、更に他のＬＥＤ駆動回路７０の回路図である。

図１、３、４、５、６に示したＬＥＤ駆動回路１０、３０、４０、５０、６０は、制御用に分圧回路１７、３７、４７、６７の低電圧側の端子（図中の左端子）の電圧を使っていた。例えば、ＬＥＤ駆動回路１０では、全波整流波形の高電圧期間（図２（ｂ）の期間ｔ３）おいて、電流検出抵抗（抵抗１８）が大きな電圧降下を起こすので、ＦＥＴ１５のソース電圧に対しゲート電圧が大きく低下することを利用して、ＦＥＴ１５をカットオフさせていた。すなわち、ソース電圧を基準にＦＥＴ１５のカットオフ制御（図２に示す期間ｔ２ではフィードバック制御）を行っていた。しかしながら、端子Ｂの電圧を基準として、フィードバック制御及びカットオフ制御を行っても良い。すなわち、ブリッジ整流器から見て先頭のバイパス回路を分圧回路の高電圧側の端子電圧で制御しても良い。そこで、制御用に分圧回路の高電圧側の端子電圧を使ったＬＥＤ駆動回路７０について以下に説明する。

ＬＥＤ駆動回路７０と図１で示したＬＥＤ駆動回路１０との違いは、図１のＦＥＴ１５からなるバイパス回路が図７においてバイパス回路７１に置き換わり、図１のＦＥＴ１６からなる電流制限回路１６が図７において電流制限回路７２に置き換わり、図７においてバイパス回路７１の制御用の電圧が分圧回路１７の高電圧側の端子電圧となっていることである。図示していないが、バイパス回路７１及び電流制限回路７２には、電源電圧が入力されている。

バイパス回路７１及び電流制限回路７２は、電圧発生回路や電圧比較器を備えている。全波整流波形の電圧が部分ＬＥＤ列１３の閾値電圧を越え、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間（図２（ｂ）の期間ｔ２）では、部分ＬＥＤ列１３からバイパス回路７１を経て電流Ｉが流れる。このときバイパス回路７１は電流検出用の抵抗１８の高電圧側の電圧がフィードバックし定電流動作する。電流制限回路７２にフィードバックする分圧電圧は、バイパス回路７１にフィードバックする電圧より低いので、所望の動作を発揮できない場合（フィードバックが不十分で不安定な状態）があるが、部分ＬＥＤ列１４に電流が流れないので問題は生じない。

図１に示したＬＥＤ駆動回路１０では、ソース電圧を基準にフィードバック制御していたのに対し、ＬＥＤ駆動回路７０では、端子Ｂの電圧を基準にフィードバック制御している。バイパス回路７１では、内蔵する定電圧発生回路や電圧比較器（演算増幅器）が端子Ｂを基準とする図示していない直流電源で動作している。ＬＥＤ駆動回路７０におけるフィードバック制御としては、例えば、図２（ｂ）に示された期間ｔ２において部分ＬＥＤ列１３を流れる電流Ｉが増加（減少）したときに、端子Ｂの電圧に対し分圧回路１７の右端子の電圧が上昇（下降）することを利用して、電流Ｉを減少（増加）させるようバイパス回路７１を動作させれば良い。つまり、バイパス回路７１にフィードバックされる電圧がバイパス回路７１の電流流出側の電圧と同電圧となっていても、この電圧は電流Ｉにより変動するためフィードバック制御に利用できる。

具体的には、例えば、電流制限素子としてＰ型のエンハンスメント型ＦＥＴを使用することができる。Ｐ型のエンハンスメント型ＦＥＴはゲート電圧が上昇するとドレイン電流が減少するからである。また、電流制限素子としてＮ型のエンハンスメント型ＦＥＴを使用し、前述の変動した電圧を反転したうえで、この電圧をＮ型のエンハンスメント型ＦＥＴのゲートに印加しても良い。これらの場合、各ＦＥＴに適合するようＬＥＤ駆動回路５０と同様に電圧変換（レベルシフト）しておく必要がある。

全波整流波形の電圧が部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値を越えた期間（図２（ｂ）の期間ｔ３）では、部分ＬＥＤ列１３から部分ＬＥＤ列１４及び電流制限回路７２を経て電流が流れる。バイパス回路７１で制御できない部分ＬＥＤ列１４に流れる電流は、分圧回路１７の右端子の電圧を上昇させる。この結果、バイパス回路７１は、部分ＬＥＤ列に流れる電流をフィードバック制御できないことから負帰還回路を構成する条件が破れ、フィードバックしてくる電圧が充分に高くなるためカットオフする。バイパス回路７１がカットオフした結果、ＬＥＤ列を流れる全ての電流Ｉは電流制限回路７２を経由するので、図２（ｂ）の期間ｔ２におけるバイパス回路７１と同様に、期間ｔ３では電流制限回路７２がフィードバックしてくる分圧電圧に基づいて定電流動作するようになる。

ＬＥＤ駆動回路７０も、図１、３、４、５、６に示したＬＥＤ駆動回路１０、３０、４０、５０、６０と同様に、電流検出用に挿入した抵抗１８の両端の電圧及びその分圧電圧でバイパス回路７１及び電流制限回路７２を制御しているので、発光量を増加させながら、電流検出抵抗による電力損失を最小限にしている。

図８は、更に他のＬＥＤ駆動回路８０を示す回路図である。

図８に示すＬＥＤ駆動回路８０は、ブリッジ整流器１１、部分ＬＥＤ列１３、１４、バイパス回路であって電流制限素子でもあるＦＥＴ１５、定電流回路であって電流制限素子でもあるＦＥＴ１６、分圧回路を構成する抵抗８１、８２、第１の電流検出用の抵抗８３ａ、第２の電流検出用の抵抗８４ａ、スイッチング素子として機能するエンハンスメント型のＦＥＴ８３ｂ、８４ｂ、制御回路８５からなる。なお、ＬＥＤ駆動回路８０に含まれるＬＥＤ列は、部分ＬＥＤ列１３と部分ＬＥＤ列１４が直列接続したものである。また、説明の便宜のため商用交流電源１２と壁スイッチ１２ａを書き加えている。

ブリッジ整流器１１は４個のダイオード１１ａからなり、その入力端子に商用交流電源１２が壁スイッチ１２ａを介して接続している。またブリッジ整流器１１は端子Ａから全波整流波形が出力され、端子Ｂに電流Ｉが戻ってくる。部分ＬＥＤ列１３では複数のＬＥＤ１３ａが直列接続しており、同様に部分ＬＥＤ列１４でも複数のＬＥＤ１４ａが直列接続している。部分ＬＥＤ列１３のアノードは端子Ａに接続し、部分ＬＥＤ列１３のカソードは部分ＬＥＤ列１４のアノードと接続している。なおＬＥＤ１３ａ、１４ａの順方向電圧は３Ｖ程度なので、商用交流電源１２の実効値が２３０Ｖであるとき、ＬＥＤ列の内部ではＬＥＤ１３ａ、１４ａが合計で８０段程度直列接続するように設定する。

バイパス回路はディプレッション型のＦＥＴ１５（電流制限素子）からなり、定電流回路はディプレッション型のＦＥＴ１６（電流制限素子）からなる。ＦＥＴ１５は、ドレインが部分ＬＥＤ列１３と部分ＬＥＤ列１４の接続部（中間接続部）に接続し、ソースが抵抗８２の右端子とＦＥＴ８３ｂ、８４ｂのドレインに接続し、ゲートが抵抗８１、８３ａ、８４ａの左端子と端子Ｂに接続している。ＦＥＴ１６は、ドレインが部分ＬＥＤ列１４のカソード（ＬＥＤ列の終端）に接続し、ソースがＦＥＴ１５のソースと接続し、ゲートが抵抗８１と抵抗８２の接続部と接続している。抵抗８３ａの右端子はＦＥＴ８３ｂのソースと接続し、抵抗８４ａの右端子はＦＥＴ８４ｂのソースと接続している。制御回路８５には電源として端子Ａ、Ｂが接続し、制御回路８５から制御信号８５ａ、８５ｂがそれぞれＦＥＴ８３ｂ、８４ｂのゲートに出力される。

抵抗８３ａ、８４ａは電流検出抵抗であり、数十Ω程度である。抵抗８３ａ、８４ａの抵抗値をＲ８３ａ、Ｒ８４ａとすると、Ｒ８３ａ＞Ｒ８４ａという関係にある。抵抗８１と抵抗８２は直列接続し、この直列抵抗が、抵抗８３ａとＦＥＴ８３ｂからなる直列回路、及び、抵抗８４ａとＦＥＴ８４ｂからなる直列回路と並列接続している。抵抗８１と抵抗８２はそれぞれ高抵抗（例えば数十ｋΩ〜数１００ｋΩ）であり、電流検出用の抵抗８３ａ又は抵抗８４ａの両端の電圧を分圧する分圧回路を構成する。

制御回路８５には電源として端子Ａ、Ｂが接続している。制御回路８５は、全波整流波形から低電圧で安定した直流電源を生成する維持電圧供給回路と、壁スイッチ１２ａのオン・オフを検出するための微分回路を含むトグル検出器と、トグル検出器の出力信号を計数するカウンタとデコーダを含む論理回路と、デコーダの出力信号をＦＥＴ８３ｂ、８４ｂが充分にオン・オフできる電圧に変換するレベルシフタを備えている。トグル検出器及び論理回路、レベルシフタの消費電力は極僅かにできるので、維持電圧供給回路に含まれるコンデンサは容量の小さいセラミックコンデンサが使用できる。レベルシフタの出力信号が、制御信号８５ａ、８５ｂである。

壁スイッチ１２ａがオンするたびに、制御信号８５ａ、８５ｂの状態が、ハイレベルとローレベル、ローレベルとハイレベル、ハイレベルとハイレベルと変化し、これを繰り返す。制御信号８５ａ、８５ｂの状態がそれぞれハイレベルとローレベルであるとき、ＦＥＴ８３ｂがオンしＦＥＴ８４ｂがオフする。制御信号８５ａ、８５ｂの状態がローレベルとハイレベルであるとき、ＦＥＴ８３ｂがオフしＦＥＴ８４ｂがオンする。制御信号８５ａ、８５ｂの状態がハイレベルとハイレベルであるとき、ＦＥＴ８３ｂ、８４ｂが全てオンする。

図９（ａ）は全波整流波形の一周期分を示し、図９（ｂ）はＬＥＤ駆動回路８０に流れる電流Ｉを示す図である。

図９（ａ）の縦軸Ｖは、端子Ｂを基準としたときの端子Ａの電圧である。図９（ａ）及び図９（ｂ）の横軸は共に時間ｔを示し、それぞれの時間軸は一致している。図９（ｂ）に実線で描いた電流波形２１１は最も明るい状態に対応し、点線で描いた電流波形２１２は次に明るい状態に対応し、点線で示した電流波形２１３は最も暗い状態に対応している。図９（ｂ）において、制御回路８５に流れる電流は無視している。

図９（ｂ）の電流波形２１１の場合、制御信号８５ａ、８５ｂはともにハイレベルで、ＦＥＴ８３ｂ、８４ｂはともにオン状態である。ＬＥＤ列に流れる電流を検出するための電流検出抵抗は、抵抗８３ａと抵抗８４ａを並列接続したものとなり、このときＬＥＤ駆動回路８０には、最も大きな電流Ｉが流れる。

図９（ｂ）に示すように、図９（ａ）の全波整流波形２１０の電圧が部分ＬＥＤ列１３の閾値電圧以下の期間ｔ１では電流Ｉは０である。全波整流波形２１０の電圧が、部分ＬＥＤ列１３の閾値電圧を越えてはいるが、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間ｔ２では、部分ＬＥＤ列１３からＦＥＴ１５を経由して電流Ｉ１が流れる。このときＦＥＴ１５は、電流検出抵抗（抵抗８３ａと抵抗８４ａからなる並列回路の合成抵抗）による電圧降下がフィードバックし定電流動作する。さらに全波整流波形２１０の電圧が上昇し、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値を越える期間ｔ３になると、部分ＬＥＤ列１４にも電流が流れる。このときＦＥＴ１５は電流検出抵抗の電圧降下が大きくなるのでカットオフする。これと並行して、ＦＥＴ１６は抵抗８１と抵抗８２から生成される分圧電圧がフィードバックし定電流動作する。なお全波整流波形２１０の電圧が下降する期間は、全波整流波形２１０の電圧が上昇する期間の逆の過程を辿る。

図９（ｂ）の電流波形２１２の場合、制御信号８５ａ、８５ｂはそれぞれローレベルとハイレベルで、ＦＥＴ８３ｂがオフ状態でＦＥＴ８４ｂがオン状態である。ＬＥＤ列に流れる電流を検出するための電流検出抵抗は、抵抗８４ａのみであり、このときＬＥＤ駆動回路８０には、次に大きな電流Ｉが流れる。

この場合、電流検出用の抵抗８４ａの抵抗値は、前述の抵抗８３ａと抵抗８４ａからなる並列回路の合成抵抗とより大きな値になるので、電流Ｉが小さくてもＦＥＴ１５、１６により大きなフィードバックを掛けられる。この結果、ＬＥＤ駆動回路８０に流れる電流Ｉは、前述の場合（電流波形２１１）よりも電流値の小さな電流波形２１２になる。なお、閾値電圧によって決まる期間ｔ１、ｔ２、ｔ３は両方の場合で共通になる（以下同様）。

図９（ｂ）の電流波形２１３の場合、制御信号８５ａ、８５ｂはそれぞれハイレベルとローレベルで、ＦＥＴ８３ｂがオン状態でＦＥＴ８４ｂがオフ状態である。ＬＥＤ列に流れる電流を検出するための電流検出抵抗は、抵抗８３ａのみである。前述したように、Ｒ８３ａ＞Ｒ８４ａという関係にあるので、このときＬＥＤ駆動回路８０には、最も小さな電流Ｉが流れる。

以上のように、ＬＥＤ駆動回路８０は、壁スイッチ１２ａのオン−オフを検出し、電流波形２１１、２１２、２１３で示されるような電流Ｉを選択して調光を行っている。このとき、ＦＥＴ１６のフィードバック電圧は、抵抗８１、８２からなる分圧回路から得ている。したがって、ＬＥＤ駆動回路８０のスイッチング素子（ＦＥＴ１５、１６）の数は、図２６に示したＬＥＤ駆動回路３１０におけるスイッチング素子（ＦＥＴ３１７ｃ、３１７ｄ、３１８ｃ、３１８ｄ）の数の半分である。

また、ＦＥＴ１５、１６が端子Ｂ側に寄っているため、ＦＥＴ１５、１６を低電圧で制御でき、制御回路８５内に内蔵されたレベルシフタを簡単化（又は除去）できる。またＦＥＴ１５のソースとＦＥＴ１６のソースの間に抵抗がないため、この抵抗による電力の損失が無くなり、さらに期間ｔ１の定電流状態から期間ｔ２の定電流状態に移行する過渡的期間が短くなるため、ＬＥＤ駆動回路８０の発光量はＬＥＤ駆動回路３１０の発光量よりも大きくなる。

なお、ＬＥＤ駆動回路８０では３段階で調光を行っているが、スイッチング用のＦＥＴとこのＦＥＴと直列接続する抵抗からなる回路を増やし且つ制御回路８５に含まれる論理回路の機能を増強することにより、調光段階を更に多くしても良い。

図１０は、更に他のＬＥＤ駆動回路９０を示す回路図である。

図８に示したＬＥＤ駆動回路８０では、バイパス回路や定電流回路に含まれる電流制限素子としてディプレッション型のＦＥＴ１５、１６を使用してきた。しかしながら、電流制限素子はディプレッション型のＦＥＴには限られず、エンハンスメント型のＦＥＴやバイポーラトランジスタであっても良い。そこで、電流制限素子としてエンハンスメント型のＦＥＴを使用するＬＥＤ駆動回路９０について以下に説明する。

ＬＥＤ駆動回路９０と図８で示したＬＥＤ駆動回路８０との違いは、図１０においてバイパス回路が電圧変換回路９３とエンハンスメント型のＦＥＴ９５から構成され、定電流回路が電圧変換回路９４とエンハンスメント型のＦＥＴ９６から構成されていることと、抵抗９１、９２、９７ａ、９８ａの抵抗値である。

電圧変換回路９３には抵抗９１の左端子の電圧が入力し、電圧変換回路９４には抵抗９１と抵抗９２２により分圧した電圧が入力する。その他、電圧変換回路９３、９４には、図示していない電源等が入力する。電圧変換回路９３、９４には、定電圧発生回路と加算回路が含まれ、必要に応じて安定した直流電源を得るための平滑回路や電圧降下回路等が設けられる。

電流が流れ出すゲート−ソース間電圧（ＦＥＴの閾値電圧）が負の閾値電圧を持つディプレッション型のＦＥＴ１５、１６（図８参照）と異なり、エンハンスメント型のＦＥＴ９５、９６は正の値の閾値電圧をもつ。そこで電圧変換回路９３、９４に内蔵された定電圧発生回路から得られた電圧と分圧回路から得られた電圧を加算（又は減算）し、この電圧でＦＥＴ９５、９６に流れる電流を制御する。すなわち、図８のバイパス回路（ＦＥＴ１５）や定電流回路（ＦＥＴ１６）と同様に、ＦＥＴ９５、９６のネガティブフィードバック制御、及びＦＥＴ９５のカットオフ制御を行う。

ＬＥＤ駆動回路９０も、図８に示したＬＥＤ駆動回路８０と同様に、抵抗９７ａ、９８ａの抵抗値Ｒ９７ａ、Ｒ９８ａは、数十Ω程度であり、Ｒ９７ａ＞Ｒ９８ａの関係を有する。また、抵抗９１、９２は高抵抗である。

図１１は、更に他のＬＥＤ駆動回路１００を示す回路である。

図１０に示したＬＥＤ駆動回路９０では、電圧変換回路９３、９４に定電圧発生回路と加算回路が含まれていた。しかしながら、バイポーラトランジスタを使うと電圧変換回路を簡単に構成できる。そこで、バイパス回路及び定電流回路にバイポーラトランジスタ（以下トランジスタと呼ぶ）を含み、電流制限素子としてエンハンスメント型のＦＥＴを使用するＬＥＤ駆動回路１００について以下に説明する。

ＬＥＤ駆動回路１００と図１０で示したＬＥＤ駆動回路９０との主な違いは、図１０の電圧変換回路９３、９４が図１１において抵抗１０３、１０５とトランジスタ１０４、１０６からなる回路に置き換わったことである。図１０のＬＥＤ駆動回路９０に含まれていた電圧変換回路９３、３９は定電圧発生回路と加算回路を含むものとしていた。これに対して、図１１のＬＥＤ駆動回路１００では、定電圧発生回路の代わりにトランジスタ１０４、１０６のベース−エミッタ間電圧（０．６Ｖ）を利用している。トランジスタ１０４、１０６のエミッタが、ベース−エミッタ電圧と分圧回路（抵抗１０１、１０２からなる直列回路）から得られる電圧を加算するように作用し、コレクターにその反転出力が現れるように構成されている。トランジスタ１０４、１０６の反転出力がＦＥＴ９５、９６をネガティブフィードバック制御（ＦＥＴ９５においてはカットオフ制御も含む）する。

ＬＥＤ駆動回路１００ではエミッタに電流が流れるため、図８に示したＬＥＤ駆動回路８０の抵抗９１、９２に比べ、抵抗１０１、１０２を小さな値（例えば数ｋΩ）にする。なお、電流検出用の抵抗１０７ａ、１０８ａは、数十Ω程度なので、分圧回路（抵抗１０１、１０２からなる直列回路）から受ける電流Ｉへの影響は小さい。

図１２は、更に他のＬＥＤ駆動回路１１０の回路図である。

図８、１０、１１に示したＬＥＤ駆動回路８０、９０、１００はＬＥＤ列に含まれる部分ＬＥＤ列１３、１４が２個であった。しかしながら、ＬＥＤ列に含まれる部分ＬＥＤ列の個数は２個に限られない。そこで、３個の部分ＬＥＤ列１１１、１１２、１１３を備えるＬＥＤ駆動回路１１０について以下に説明する。

図１２においてＬＥＤ駆動回路１１０は、ブリッジ整流器１１、部分ＬＥＤ列１１１、１１２、１１３、バイパス回路であって電流制限素子でもあるＦＥＴ１１４、１１５、定電流回路であって電流制限素子でもあるＦＥＴ１１６、抵抗１１７ａ、１１７ｂ、１１７ｃが直列接続した分圧回路、選択制御される電流検出用の抵抗１１８ａ、１１８ｂ、選択制御用のスイッチング素子であるＦＥＴ８３ｂ、８４ｂ及び制御回路８５からなる。なお、ＬＥＤ駆動回路１１０に含まれるＬＥＤ列は、部分ＬＥＤ列１１１、１１２、１１３が直列接続したものである。また、説明の便宜のため商用交流電源１２と壁スイッチ１２ａを書き加えている。

図１２において、商用交流電源１２、壁スイッチ１２ａ、ブリッジ整流器１１、ＦＥＴ８３ｂ、８４ｂ、及び、制御回路８５は、ＬＥＤ駆動回路８０と等しい。部分ＬＥＤ列１１１、１１２、１１３は、複数のＬＥＤ１１１ａ、１１２ａ、１１３ａが直列接続したものである。各部分ＬＥＤ列１１１〜１１３も直列接続している。部分ＬＥＤ列１１１のアノードはブリッジ整流器１１の端子Ａと接続している。部分ＬＥＤ列１１１、１１２、１１３同士の接続部（中間接続部）及び部分ＬＥＤ列１１３のカソード（ＬＥＤ列の終端）が、それぞれＦＥＴ１１４、１１５、１１６のドレインに接続している。ＬＥＤ１１１ａ、１１２ａ、１１３ａの順方向電圧が３Ｖ程度なので、商用交流電源１２の実効値が２３０Ｖであるとき、ＬＥＤ列の内部ではＬＥＤ１１１ａ、１１２ａ、１１３ａが合計で８０段程度直列接続することになる。

２つのバイパス回路は、それぞれディプレッション型のＦＥＴ１１４、１１５（電流制限素子）からなる。定電流回路も、ディプレッション型のＦＥＴ１１６（電流制限素子）からなる。ＦＥＴ１１４、１１５、１１６のソースは相互に接続し、さらにＦＥＴ８３ｂ、８４ｂのドレイン及び抵抗１１７ｃの右端子と接続している。ＦＥＴ１１４のゲートは、抵抗１１７ａ、１１８ａ、１１８ｂの左端子、及びブリッジ整流器１１のＢ端子と接続している。ＦＥＴ１１５のゲートは、抵抗１１７ａと抵抗１１７ｂの接続部と接続している。ＦＥＴ１１６のゲートは、抵抗１１７ｂと抵抗１１７ｃの接続部と接続している。

抵抗１１８ａ、１１８ｂは電流検出抵抗であり、それぞれ数十Ω程度である。抵抗１１８ａ、１１８ｂの抵抗値をＲ１１８ａ、Ｒ１１８ｂとすると、Ｒ１１８ａ＞Ｒ１１８ｂの関係にある。抵抗１１７ａ〜１１７ｃはそれぞれ高抵抗（例えば数十ｋΩ〜数１００ｋΩ）である。なお、ＬＥＤ列内に含まれる部分ＬＥＤ列の数を増すと、図９（ｂ）において示した不灯期間である期間ｔ１を短くでき、電流が変化する段数も増加し、電流波形が正弦波に近づくので、力率、歪率及びフリッカが改善する。

図１３は、更に他のＬＥＤ駆動回路１２０を示す回路図である。

図８、１０、１１、１２に示したＬＥＤ駆動回路８０、９０、１００、１１０は、電流検出抵抗８３ａ、８４ａ等を切り替えて３段階の調光を行っていた。しかしながら、電流検出抵抗を連続的に変化させても良い。そこで、電流検出抵抗として電圧で抵抗値を変化させることができる素子（以下ボリュームと呼ぶ）を用いたＬＥＤ駆動回路１２０について以下に説明する。

ＬＥＤ駆動回路１２０と図８で示したＬＥＤ駆動回路８０との違いは、図８のＦＥＴ８３ｂ、８４ｂと電流検出用の抵抗８３ａ、８４ａからなる回路を、ボリューム１２８に置き換え、これに伴って制御回路８５を制御回路１２９に置き換えていることだけである。制御回路１２９には、Ｄ／Ａコンバータが内蔵されており、壁スイッチ１２ａのオン／オフ切り替え毎に制御用の制御電圧１２９ａを増減する。制御電圧１２９ａはボリューム１２８の制御端子に入力する。ＬＥＤ駆動回路１２０では、制御電圧１２９ａに応じてボリューム１２８の抵抗値を変化させることにより調光を行う。ＬＥＤ駆動回路１２０は、スイッチング素子が不要なので回路が小さくなり、また調光レベルの段数を簡単に増やすことができる。

図１４は、更に他のＬＥＤ駆動回路１３０を示す回路図である。

図１４に示す様に、ＬＥＤ駆動回路１３０は、ブリッジ整流器１１、ＬＥＤ列１３、定電流回路１３４からなる。なお、説明の便宜のため商用電源１２を書き加えている。

図１４において、商用電源１２はブリッジ整流器１１の入力端子に接続している。ブリッジ整流器１１は、４個のダイオード１１ａからなり、端子Ａから全波整流波形を出力し、端子Ｂに電流Ｉを戻す。ＬＥＤ列１３は複数のＬＥＤ１３ａが直列接続したもので、アノードがブリッジ整流器１１の端子Ａと接続し、カソードが定電流回路１３４に含まれるディプレッション型ＦＥＴ１３５（電流制限素子、以下ＦＥＴと称する）のドレインと接続している。定電流回路１３４は、ＦＥＴ１３５と、電流検出抵抗１３６と、サーミスタ１３７と抵抗１３８の直列回路（分圧回路）とからなる。電流検出抵抗１３６と直列回路は、並列接続されている。電流検出抵抗１３６の一端はＦＥＴ１３５のソースと接続し、他端はブリッジ整流器１１のＢ端子に接続している。サーミスタ１３７と抵抗１３８の接続部はＦＥＴ１３５のゲートと接続している。

ＬＥＤ１３ａの順方向電圧が３Ｖ程度なので、商用電源１２の実効値が１００Ｖであるとき、ＬＥＤ列１３内ではＬＥＤ１３ａが３０段程度直列接続している。電流検出抵抗１３６は数１０Ωであり、サーミスタ１３７及び抵抗１３８は数ｋΩ〜数１００ｋΩで良い。すなわち、ＦＥＴ１３５のゲートは、電圧だけで制御され電流が流れ込まないので、ＬＥＤ列１３及びＦＥＴ１３５を流れる電流Ｉは、ほとんど電流検出抵抗１３６を流れる。したがって、サーミスタ１３７及び抵抗１３８は高抵抗にできるため、許容損失及び許容電流を小さくできる。

図１５は、図１４に示す定電流回路１３４を説明するための回路図である。

図１５において、Ｒ０は電流検出抵抗１３６に対応し、Ｒ１は抵抗１３８に対応し、Ｒ２はサーミスタ１３７に対応し、ＦＥＴＱ１はＦＥＴ１３５に対応している。図１５では、抵抗と抵抗値を同じ符号Ｒ０、Ｒ１、Ｒ２で示している。

ＦＥＴＱ１に流れる電流Ｉは、ゲート電圧Ｖｇとソース電圧Ｖｓの差の関数ｆとなるので、以下の式（１）の様に表すことができる。
Ｉ＝ｆ（Ｖｇ−Ｖｓ） （１）
ここで、抵抗Ｒ１、Ｒ２が高抵抗であるので抵抗Ｒ１、Ｒ２に流れる電流を無視し、電流検出抵抗Ｒ０の左側の端子を基準電圧にすると、電流検出抵抗Ｒ０の両端間電圧は、Ｒ０・Ｉとなる。したがって、ゲート電圧Ｖｇは、以下の式（２）の様に表すことができる。
Ｖｇ＝Ｒ１・Ｒ０・Ｉ／（Ｒ１＋Ｒ２） （２）
また、ソース電圧Ｖｓは電流検出抵抗Ｒ０の右側の端子電圧であるから、ソース電圧Ｖｓは、以下の式（３）の様に表すことができる。
Ｖｓ＝Ｒ０・Ｉ （３）
式（２）及び（３）より、Ｖｇ−Ｖｓは、以下の式（４）の様に表すことができ、式（１）は以下の式（５）のように変形することができる。すなわち、式（５）で表される電流Ｉが定電流回路１３４に流れる。
Ｖｇ−Ｖｓ＝−Ｒ２・Ｒ０・Ｉ／（Ｒ１＋Ｒ２） （４）
Ｉ＝ｆ｛−Ｒ２・Ｒ０・Ｉ／（Ｒ１＋Ｒ２）｝ （５）

図１５に示した回路（定電流回路１３４）では、電流Ｉが増加して、ソース電圧ＶｓがΔＶだけ上昇したとき、ゲート電圧ＶｇはＲ１／（Ｒ１＋Ｒ２）ΔＶだけ上昇し、ゲート−ソース間電圧（Ｖｇ−Ｖｓ）が小さくなり、ＦＥＴＱ１に流れる電流を減らそうとする。反対に電流Ｉが減少したとき、ＦＥＴＱ１に流れる電流Ｉを増やそうとする。以上のように定電流回路１３４は分圧電圧（ゲート電圧Ｖｇ）でネガティブフィードバックが掛かり、電流Ｉが一定になる。

以下、図１４を用いて、温度補償について説明する。
サーミスタ１３７はポジティブ型のサーミスタであり、温度が上昇すると抵抗値が大きくなる。したがって、温度上昇にともない分圧電圧が低下するので、ＦＥＴ１３５に流れる電流が減少する。ポジティブ型のサーミスタ１３７は、ネガティブ型のサーミスタよりも変化率が大きいため、加熱による破壊を防ぐのに有利である。ポジティブ型サーミスタで得られるほどの変化率を必要としない場合は、ネガティブ型サーミスタを使用することも可能である。その場合、図１４においてサーミスタ１３７を固定抵抗に置き換え、抵抗１３８をネガティブ型サーミスタに置き換えれば良い。

図１６は、他の定電流回路１３４´を示す回路図である。

図１４に示したＬＥＤ駆動回路１３０では、定電流回路１３４に含まれる分圧回路がサーミスタ１３７と抵抗１３８の直列回路になっていた。しかしながらサーミスタ１３７と抵抗１３８の直列回路による分圧回路では所望の温度特性が得られない場合がある。そこで、温度特性を変えることができる定電流回路について以下に説明する。図１６に示す定電流回路１３４´は、図１４に示したＬＥＤ駆動回路１３０において、定電流回路１３４の代わりに用いることができる。

図１６において、図中右端が高電圧側、図中左端が低電圧側である。図１６に示す様に、定電流回路１３４´は、サーミスタ１３１ｂと、サーミスタ１３１ｂに並列接続する抵抗１３１ｃと、この並列回路に直列接続する抵抗１３１ａと、抵抗１３１ａに直列接続する抵抗１３８´とを備えている。図１４に示す定電流回路１３４と図１６に示す定電流回路１３４´を比較すると、図１４のサーミスタ１３７が図１６の抵抗１３１ａ、サーミスタ１３１ｂ及び抵抗１３１ｃからなる回路に相当し、図１４の抵抗１３８が図１６の抵抗１３８´に相当し、図１４の抵抗１３６が図１６の抵抗１３６´に相当する。ここで、抵抗１３１ａ及び１３１ｃの値を調整することにより、所望の温度特性を得ることができる。

図１７は、更に他のＬＥＤ駆動回路１４０の回路図である。

図１４に示したＬＥＤ駆動回路１３０に含まれる定電流回路１３４では、電流制限素子としてディプレッション型ＦＥＴ１３５を用いていた。しかしながら、ディプレッション型ＦＥＴよりもエンハンスメント型のＦＥＴ又はジャンクション型のＦＥＴの方が入手しやすい場合が多い。また電流制限素子として前述したように三端子レギュレータを使うこともできる。そこで、定電流回路に含まれる電流制限素子としてエンハンスメント型ＦＥＴを用いたＬＥＤ駆動回路について以下に説明する。

図１７において図１４の回路図と異なるところは、ＦＥＴ４５がエンハンスメント型ＦＥＴであることと、定電流回路１４４においてＦＥＴ１４５のゲートの前に電圧変換回路１４１が存在することである。電圧変換回路１４１は、定電流回路１４４に含まれ、サーミスタ１３７と抵抗１３８からなる分圧回路の分圧電圧１４６と、プラス側の電源１４７とマイナス側の電源１４８が入力する。電圧変換回路１４１には、定電圧発生回路と加算回路が含まれ、必要に応じて安定した直流電源を得るための平滑回路や電圧降下回路等が設けられる。

エンハンスメント型ＦＥＴにおいて、電流が流れ出すゲート−ソース間電圧（閾値電圧）は、負の閾値電圧を持つディプレッション型ＦＥＴと異なり正の値になる。そこで、電圧変換回路１４１に内蔵された定電圧発生回路から得られる電圧と分圧電圧１４６を加算（又は減算）し、この電圧でＦＥＴ１４５に流れる電流を制御する。図１４の定電流回路１３４と同様に、ＦＥＴ１４５にネガティブフィードバックを掛け電流Ｉを定電流化する。また、サーミスタ１３７を用いて、電流Ｉに対して温度補償を掛ける。

ＬＥＤ駆動回路１３０、１４０に含まれていた定電流回路１３４、１４４及び図１６に示した定電流回路１３４´では、負荷とする回路がＬＥＤ列１３であった。しかしながら、定電流回路１３４、１３４´、１４４は、負荷回路がＬＥＤ列に限定されるわけではなく、電流値の温度補償が必要な他の負荷回路に有効である。

図１８は、ＬＥＤモジュール１５０を示す回路図である。

ＬＥＤモジュール１５０は、端子１５１、１５２と、複数のＬＥＤが直列接続した部分ＬＥＤ列１５３、１５４、１５５と、ディプレッション型ＦＥＴ１５６、１５７、１５８（以下ＦＥＴと呼ぶ）と、電流検出抵抗１６２を備えている。電流検出抵抗１６２は、抵抗１５９、１６０、１６１が直列接続したものである。

ＬＥＤモジュール１５０は、モジュール基板１７３（図２０参照）上に、複数のＬＥＤが直列接続したＬＥＤ列１５０ａを備えている。ＬＥＤ列１５０ａは、部分ＬＥＤ列１５３、１５４、１５５が直列接続したものである。ＬＥＤ列１５０ａの中間点である部分ＬＥＤ列１５３と部分ＬＥＤ列１５４の接続部には、ＦＥＴ１５６からなるバイパス回路が接続している。ＬＥＤ列１５０ａの他の中間点である部分ＬＥＤ列１５４と部分ＬＥＤ列１５５の接続部には、ＦＥＴ１５７からなるバイパス回路が接続している。ＬＥＤ列１５０ａの終点である部分ＬＥＤ列１５５の右端にはＦＥＴ１５８からなる電流制限回路が接続している。電流検出抵抗１６２は、抵抗１５９、抵抗１６０及び抵抗１６１が直列接続したものであり、抵抗１５９、１６０、１６１がこの電流検出抵抗１６２の両端に発生する電圧を分圧する。

端子１５１、１５２間には全波整流波形Ｖｒが印加される。全波整流波形Ｖｒの電圧が部分ＬＥＤ列１５３の閾値よりも低い期間では回路電流Ｉは流れない。全波整流波形Ｖｒの電圧が、部分ＬＥＤ列１５３の閾値よりも高く、部分ＬＥＤ列１５３の閾値と部分ＬＥＤ列１５４の閾値の和よりも低い期間では、回路電流Ｉは部分ＬＥＤ列１５３からＦＥＴ１５６を通って流れる。このとき、電流検出抵抗１６２のフィードバックにより、ＦＥＴ１５６は定電流動作する。

全波整流波形Ｖｒの電圧が、部分ＬＥＤ列１５３の閾値と部分ＬＥＤ列１５４の閾値の和よりも高く、部分ＬＥＤ列１５３の閾値と部分ＬＥＤ列１５４の閾値と部分ＬＥＤ列１５５の閾値の和よりも低い期間では、回路電流Ｉは部分ＬＥＤ列１５３、１４からＦＥＴ１５７を通って流れる。このとき、ＦＥＴ１５６のゲート電圧はＦＥＴ１５７のゲート電圧よりも低い値になるので、ＦＥＴ１５６はカットオフしている。また、このとき、ＦＥＴ１５７は抵抗１６０、１６１によるフィードバックにより定電流動作する。

全波整流波形Ｖｒの電圧が、部分ＬＥＤ列１５３の閾値、部分ＬＥＤ列１５４の閾値、及び部分ＬＥＤ列１５５の閾値の和よりも高い期間では、回路電流Ｉは部分ＬＥＤ列１５３、１５４、１５５からＦＥＴ１５８を通って流れる。このとき、ＦＥＴ１５６、１５７のゲート電圧はＦＥＴ１５８のゲート電圧よりも低い値になるので、ＦＥＴ１５６、１５７はカットオフしている。また、このとき、ＦＥＴ１５８は抵抗１６１によるフィードバックにより定電流動作する。

以上のように全波整流波形Ｖｒの電圧に応じて、部分ＬＥＤ列１５３、１５４、１５５がすべて消灯している期間、部分ＬＥＤ列１５３だけが点灯する期間、部分ＬＥＤ列１５３、１５４が点灯する期間、部分ＬＥＤ列１５３、１５４、１５５の全てが点灯する期間が現れる。抵抗１５９、１６０、１６１は同じ値にすると良い。抵抗１５９、１６０、１６１を同じ値にすると、抵抗を準備する管理負荷が軽減する。また、抵抗１５９、１６０、１６１を各ＦＥＴ１５６、１５７、１５８のソースに分散させて接続する場合（図２５参照）に比べて、抵抗１５９、１６０、１６１を一か所に集中させると以下の利点がある。すなわち、ＬＥＤモジュール１５０では、ＦＥＴ１５６、１５７、１５８のソースを共通の配線１６５で接続しているので、過渡的な期間（例えば、ＦＥＴ１５７が定電流動作していた状態から、ＦＥＴ１５７がカットオフし且つＦＥＴ１５８が定電流動作する状態への移行期間）が短縮し、ＬＥＤモジュールの発光効率が向上する。

図１９は、図１８の回路図において、抵抗によるジャンパー配線を明示した回路図である。

図１９において矢印Ｋで示した箇所が、図中で、ＦＥＴ１５６、１５７、１５８のソースと接続する共通の配線１６５上に、抵抗１５９、１６０、１６１が配置された箇所である。しかしながら、実際には、配線１６５をワイヤ等によりジャンプするのではなく、抵抗１５９〜１６１を中継チップとして利用して、配線１６５を跨いだ配線を行っている。したがって、抵抗１５９、１６０、１６１は、配線１６５と電気的な接続がない構造である。

言い換えると、図１８の回路図では配線１６５がゲート配線と交差しているため、ワイヤ等によるジャンパー接続の必要性を示唆している。一方、図１９の回路図は、配線１６５が他の配線と交差するのではなく、抵抗１５９、１６０、１６１と交差しているので、配線１６５を跨ぐためのワイヤによるジャンパー接続が不要となることを示している。

図２０は、ＬＥＤモジュール１５０の素子配置及び配線状況を説明するための図である。

図２０は、図１９の回路のうちＦＥＴ１５７と抵抗１６０に関わる部分を示している。特に、電流検出抵抗１６２に発生する電圧を分圧する抵抗１６０が、ＦＥＴ１５６〜１５８のソースと接続する配線１６５上にダイボンディング（実装）されていることがポイントである。なお、抵抗１６０は、シリコン基板の上面にＴａＮ膜で抵抗素子を形成したものであり、抵抗素子とシリコン基板とは絶縁されている。また、抵抗１６０は上面にワイヤボンディング用パッド１６０ａ、１６０ｂ、１６０ｃを有する。

図２０において、モジュール基板１７３はセラミックからなり、その上面にのみ配線１６３、１６４、１６５、１６６、１６７等が形成されている。配線１６３は、抵抗１６０に対して高電圧側になり、ワイヤ１６９により抵抗１６０のワイヤボンディング用パッド１６０ａと接続し、図１９に示す抵抗１６１とも接続する。配線１６４は、抵抗１６０に対して低電圧側になり、ワイヤ１６８により抵抗１６０のワイヤボンディング用パッド１６０ｂと接続し、図１９に示す抵抗１５９とも接続する。配線１６５は、ワイヤ１７２等によりＦＥＴ１５６、ＦＥＴ１５７及びＦＥＴ１５８のソース（ワイヤボンディング用パッド１５７ｂ）と接続する共通の配線であり、その上面に抵抗１５９、抵抗１６０及び抵抗１６１を実装している。配線１６６は、ワイヤ１７０により抵抗１６０の低電圧側（ワイヤボンディング用パッド１６０ｃ）と接続し、ワイヤ１７１によりＦＥＴ１５７のゲート（ワイヤボンディング用パッド１５７ａ）と接続する中継用の配線パターンである。配線１６７は、ＦＥＴ１５７のドレインと接続するための配線であり、その上面にＦＥＴ１５７が実装され、部分ＬＥＤ列１５４のカソード及び部分ＥＤ列１５５のアノードと接続している。なお、ＦＥＴ１５７の底面は、ドレイン端子となっている。

図２０に示す様に、ＦＥＴ１５７のソースが接続する共通の配線１６５上に電流検出抵抗１６２の両端間電圧を分圧するための抵抗１６０が配置されている。抵抗１６０は、ワイヤ１６９によりワイヤボンディング用パッド１６０ａと高電圧側の配線１６３とを接続し、ワイヤ１６８によりワイヤボンディング用パッド１６０ｂと低電圧側の配線１６４とを接続し、ワイヤ１７０によりのワイヤボンディング用パッド１６０ｃとディプレッション型のＦＥＴ１５７のゲートに接続する配線１６６とを接続している。この結果、ディプレッション型のＦＥＴ１５７のソースが接続される共通の配線１６５をワイヤが跨ぐ必要がない。なお、図２０では、抵抗１６０と共通配線１６５との関係のみを示しているが、抵抗１５９と共通配線１６５との関係及び抵抗１６１と共通配線１６５との関係も、同様にワイヤが跨ぐ必要の無いように構成することができる。ジャンバー用のワイヤが存在しないため、ワイヤとモジュール基板１７３上の配線１６５のショートが発生しなくなる。すなわち、絶縁性の向上が図られる。なお、ワイヤの長さの制限が無ければ、配線１６６を介さずに、抵抗１６０とＦＥＴ１５７のゲートを直接ワイヤで接続しても良い。

ＬＥＤモジュール１５０は、電流検出抵抗１６２の分圧電圧でディプレッション型のＦＥＴ１５６〜１５８のソース−ドレイン間電流を制御している。また、ＬＥＤモジュール１５０は、電流検出抵抗１６２を構成する分圧用の抵抗１５９〜１６１を、ＦＥＴ１５６〜１５８のソースが接続する共通の配線１６５上に配置することにより、ワイヤがこの配線１６５を跨ぐことがない構成を有している。この結果、ＬＥＤモジュール１５０では、ソース用の共通配線１６５に対する追加的な絶縁処理が不要となる。また、ＬＥＤモジュール１５０では、分圧用の抵抗１６０等がワイヤボンディングの中継チップを兼ねているため部品点数が増加せず、小型化する上で有利である。なお、中継チップとは、ワイヤが長くなりすぎるときに中継用に使用するものである。

図２１は、他のＬＥＤモジュール１８０を示す回路図である。

図１８に示したＬＥＤモジュール１５０では、ＦＥＴ１５６〜１５８のゲートが電流検出抵抗１６２を構成する抵抗１５９〜１６１の一端と接続していた。各抵抗１５９〜１６１は数十オーム程度の比較的低い抵抗であるため、端子１５２から侵入するサージ等を充分に減衰できず、ＦＥＴ１５６〜１５８のゲート破壊を誘発する可能性がある。そこで、ゲート保護用の抵抗を備えたＬＥＤモジュール１８０について以下に説明する。

図２１に示すＬＥＤモジュール１８０と図１８に示すＬＥＤモジュール１５０の違いは、ＬＥＤモジュール１８０のＦＥＴ１５６〜１５８のゲートにゲート保護用の抵抗１８１、１８２、１８３が追加されている点のみである。ゲート保護用の抵抗１８１〜１８３は精度が低くてよく、数１０ｋΩから数１００ｋΩでよい。また、分圧用の抵抗１５９〜１６１とゲート保護用の抵抗１８１〜１８３とが対になっているので、それらの抵抗をネットワーク化できる。なお、ネットワーク化とは、一つの抵抗チップに複数の抵抗素子を含ませ、各抵抗素子が所望の関係で接続している事を言う。

図２０に示す様に、ＬＥＤモジュール１５０の抵抗１６０は、高電圧側の配線１６３と接続する端子と低電圧側の配線１６４に接続する端子との間に抵抗成分があり、配線１６４に接続する端子と配線１６６に接続する端子との間はショートしていた。これに対して、ＬＥＤモジュール１８０において、抵抗１６０と抵抗１８２とをネットワーク化する場合、以下のように抵抗を構成すればよい。すなわち、高電圧側の配線１６３と接続する端子と低電圧側の配線１６４に接続する端子との間に抵抗成分（抵抗１６０）を形成し、さらに配線１６４に接続する端子と配線１６６に接続する端子との間に他の抵抗成分（抵抗１８２）を形成する。

以上のようにＬＥＤモジュール１８０では、ＦＥＴ１５６〜１５８のゲート保護が図られながら、分圧用の抵抗１５９〜１６１とゲート保護用の抵抗１８１〜１８３をネットワーク化することにより部品点数増が避けられている。

図２５は、更に他のＬＥＤモジュール１９０を示す回路図である。

前述したＬＥＤモジュール１５０、１８０では、電流検出抵抗１６２が複数の抵抗１５９〜１６１の直列回路であり、電流検出抵抗１６２で発生する電圧の分圧電圧によりＦＥＴ１５６〜１５８が制御されていた。ＬＥＤモジュール１５０、１８０のＦＥＴ１５６〜１５８は電圧で制御できるので、分圧電圧を発生するだけであれは、分圧用の抵抗を高抵抗に設定することができる。そこで、電流検出抵抗の両端間電圧を分圧する抵抗を高抵抗としたＬＥＤモジュール１９０について以下に説明する。

図２２に示すＬＥＤモジュール１９０と図１８に示したＬＥＤモジュール１５０の違いは、ＬＥＤモジュール１９０において電流検出抵抗１９４と、電流検出抵抗１９４の両端間電圧を分圧する抵抗１９１、１９２、１９３が別体となっていることである。ＦＥＴ１５６〜１５８はゲート電圧により制御されるので、分圧用の抵抗１９１〜１９３からなる合成抵抗が電流検出抵抗１９４に影響しない程度に大きな値になっていればよい。また、分圧用の抵抗１９１〜１９３は同じ値であっても良い。

ＬＥＤモジュール１９０では、図２２に示す様に（図１９と同様に）、配線が交差していない。すなわち、ＬＥＤモジュール１５０、１８０と同様に、ＬＥＤモジュール１９０は、ＦＥＴ１５６〜１５８のソースが接続する共通の配線１６５上に、抵抗１９１、１９２、１９３を配置することにより、配線１６５を跨ぐワイヤによるジャンパー配線が不要になる。また、ＬＥＤモジュール１５０に対しＬＥＤモジュール１９０は電流検出抵抗１９４だけ部品点数は増加するとはいっても、回路電流Ｉを電流検出抵抗１９４の値で変更できるため発光量の調整を簡単に行うことができる。

前述したＬＥＤモジュール１５０、１８０、１９０では、ＬＥＤ列１５０ａを構成する部分的な部分ＬＥＤ列１５３〜１５５が３個であった。しかしながら、ＬＥＤモジュールにおいてＬＥＤ列を構成する部分ＬＥＤ列の個数は、３個に限定されず、２個であっても、４個以上であっても良い。また、図２０に示すように抵抗１６０は低電圧側の配線１６４に接続するワイヤボンディング用パッド１６０ｂとＦＥＴ１５７のゲートに接続するためのワイヤボンディング用パッド１６０ｃを備えていた。しかしながら、ＬＥＤモジュール１５０では、これらのワイヤボンディング用パッドが同電位になっているため、これらのワイヤボンディング用パッドを一つのボンディングパッドにしても良い。

図２３は、更に他のＬＥＤ駆動回路２００の回路図である。

図２３に示したＬＥＤ駆動回路２００は、図１に示したＬＥＤ駆動回路１０の変形例である。同じ構成には同じ番号を付し、その説明を省略する。図２３に示すＬＥＤ駆動回路２００と図１で示したＬＥＤ駆動回路１０との違いは、ＬＥＤ駆動回路２００が有する分圧回路１７´が、抵抗１７ａ、１７ｂに加えて、抵抗１７ｃを備える点のみである。

ＬＥＤ駆動回路２００では、抵抗１７ｃを更に有しているので、ＦＥＴ１５（バイパス回路の電流制限素子に相当）を、電流検出抵抗１８の両端の電圧を分圧した分圧電圧により制御している。これによって、全波整流波形の電圧が上昇する期間において、ＦＥＴ１５がカットオフするタイミングが遅くなり、部分ＬＥＤ列１３からＦＥＴ１５を介して電流Ｉが流れている状態から、部分ＬＥＤ列１３及び１４からＦＥＴ１６を介して電流Ｉが流れる状態への移行が滑らかとなる。ＬＥＤ駆動回路２００では、図１に示すＬＥＤ駆動回路１０が有する機能に加えて、滑らかな電流状態の移行によって、更に、高周波ノイズをより低減することが可能となる。

図２４は、更に他のＬＥＤ駆動回路２００の回路図である。

図２４に示したＬＥＤ駆動回路２１０は、図３に示したＬＥＤ駆動回路３０の変形例である。同じ構成には同じ番号を付し、その説明を省略する。図２４に示すＬＥＤ駆動回路２１０と図３で示したＬＥＤ駆動回路３０との違いは、ＬＥＤ駆動回路２１０が有する分圧回路３７´が、抵抗３７ａ、３７ｂ３に加えて、抵抗３７ｃを備える点のみである。

ＬＥＤ駆動回路２１０では、抵抗３７ｃを更に有しているので、ＦＥＴ１５（バイパス回路の電流制限素子に相当）を、抵抗３７ａ、３７ｂ、３７ｃからなる電流検出抵抗の両端の電圧を分圧した分圧電圧により制御している。これによって、全波整流波形の電圧が上昇する期間において、ＦＥＴ１５がカットオフするタイミングが遅くなり、部分ＬＥＤ列１３からＦＥＴ１５を介して電流Ｉが流れている状態から、部分ＬＥＤ列１３及び１４からＦＥＴ１６を介して電流Ｉが流れる状態への移行が滑らかとなる。ＬＥＤ駆動回路２１０では、図３に示したＬＥＤ駆動回路３０が有する機能に加えて、滑らかな電流状態の移行によって、更に、高周波ノイズをより低減することが可能となる。

１０、３０、４０、５０、６０、７０、８０、９０，１００、１１０、１２０、１３０、１４０、２００、２１０ ＬＥＤ駆動回路
１１ ブリッジ整流器
１２ 商用交流電源
１２ 壁スイッチ
１３、１４、４１、４２、４３、４４、１１１、１１２、１１３、１５３、１５４、１５５ 部分ＬＥＤ列
１３ａ、１４ａ、４１ａ、４２ａ、４３ａ、４４ａ、１１１ａ、１１２ａ、１１３ａ ＬＥＤ
１５、１６、４５ａ、４５ｂ、４５ｃ、４５ｄ、１１４、１１５、１１６、１３５、１５６、１５７、１５８ ＦＥＴ（ディプレッション型ＦＥＴ）
１７、３７、４７、６７ 分圧回路
１８、４８、６８、８１、８２、９１、９２、１０１、１０２、１１７ａ、１１７ｂ、１１７ｃ、１６２、１９４ 検出抵抗
５１、５３、９３、９４、１４１ 電圧変換回路
５２、５４、９５、９６、１４５ ＦＥＴ（エンハンスメント型ＦＥＴ）
７１ バイパス回路
７２ 電圧制限回路
８５、１２９ 制御回路
１２８ ボリューム
１３１ｂ、１３７ サーミスタ
１３４、１３４´、１４４ 定電流回路
１５０、１８０、１９０ ＬＥＤモジュール
１５７ａ、１５７ｂ、１６０ａ、１６０ｂ、１６０ｃ ワイヤボンディング用パッド
１７３ モジュール基板

Claims (6)

1. 商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路において、
   複数の前記ＬＥＤが直列接続した第１のＬＥＤ列と、
   複数の前記ＬＥＤが直列接続した第２のＬＥＤ列と、
   前記ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、
   前記第１のＬＥＤ列と前記第２のＬＥＤ列との中間接続部に接続されたバイパス回路と、
   前記ＬＥＤ列の端部に接続された電流制限回路と、を有し、
   前記バイパス回路が第１ディプレッション型ＦＥＴを含み、
   前記電流制限回路が第２ディプレッション型ＦＥＴを含み、
   前記電流検出抵抗の両端の電圧又は前記電流検出抵抗の両端の電圧を分圧して得た第１電圧に基づいて第１ディプレッション型ＦＥＴが制御され、前記電流検出抵抗の両端の電圧を分圧して得た前記第１電圧と異なる第２電圧により第２ディプレッション型ＦＥＴが制御される事によって、前記バイパス回路をカットオフしながら、前記第１のＬＥＤ列のみが点灯する状態から前記第１及び第２のＬＥＤ列が点灯する状態に移行し、
   第２ディプレッション型ＦＥＴのソースと第１ディプレッション型ＦＥＴのソースが前記電流検出抵抗を介さずに接続されている、
   ことを特徴とするＬＥＤ駆動回路。
2. 前記電流検出抵抗と並列に前記電流検出抵抗より高い抵抗値を有する高抵抗を接続し、前記高抵抗から前記第１電圧又は前記第２電圧を得る、請求項１に記載のＬＥＤ駆動回路。
3. 前記ＬＥＤ列の他の中間接続部に接続された第２バイパス回路を更に有し、
   前記第２バイパス回路が第３ディプレッション型ＦＥＴを含み、
   前記電流検出抵抗の両端の電圧を分圧して得た前記第１及び第２電圧と異なる第３電圧により前記第３ディプレッション型ＦＥＴが制御される、請求項２に記載のＬＥＤ駆動回路。
4. 前記電流検出抵抗の抵抗値を変動させる制御回路を更に有し、
   前記制御回路を用いて調光を行う、請求項１に記載のＬＥＤ駆動回路。
5. 複数のスイッチング素子と抵抗とが直列接続した直列回路を更に有し、
   前記直列回路が互いに並列接続され、
   前記制御回路が前記スイッチング素子を制御して前記電流検出抵抗の抵抗値を変動させる、請求項４に記載のＬＥＤ駆動回路。
6. 前記電流検出抵抗は、制御端子に印加する電圧で抵抗値を変動できる素子である、請求項４に記載のＬＥＤ駆動回路。

Images