KR102206648B1 - 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기 - Google Patents

전류 제어 전류원 및 이를 포함하는 부하 전류 구동기 Download PDF

Info

Publication number
KR102206648B1
KR102206648B1 KR1020190093365A KR20190093365A KR102206648B1 KR 102206648 B1 KR102206648 B1 KR 102206648B1 KR 1020190093365 A KR1020190093365 A KR 1020190093365A KR 20190093365 A KR20190093365 A KR 20190093365A KR 102206648 B1 KR102206648 B1 KR 102206648B1
Authority
KR
South Korea
Prior art keywords
current
control
source
control current
load
Prior art date
Application number
KR1020190093365A
Other languages
English (en)
Inventor
정동열
Original Assignee
주식회사 웰랑
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웰랑 filed Critical 주식회사 웰랑
Priority to KR1020190093365A priority Critical patent/KR102206648B1/ko
Priority to PCT/KR2020/006350 priority patent/WO2021020703A1/ko
Application granted granted Critical
Publication of KR102206648B1 publication Critical patent/KR102206648B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

부하 전류 구동기는, 본 개시의 예시적 실시예에 따라, 제어 전류에 따라 변동하는 부하 전류를 생성하는 전류 제어 전류원, 및 제어 전류를 생성하는 제어 전류 생성기를 포함할 수 있고, 전류 제어 전류원은, 기준 전압을 수신하는 비반전 입력을 가지는 연산 증폭기, 연산 증폭기의 출력과 연결된 제어 전극을 가지고, 부하 전류가 통과하는 트랜지스터, 트랜지스터와 소스 노드에서 연결되고, 부하 전류가 통과하는 소스 저항, 및 소스 노드 및 연산 증폭기의 반전 입력에 연결된 피드백 저항을 포함할 수 있으며, 제어 전류는, 피드백 저항을 통과하여 소스 노드로 흐를 수 있다.

Description

전류 제어 전류원 및 이를 포함하는 부하 전류 구동기{CURRENT CONTROLLED CURRENT SOURCE AND LOAD CURRENT DRIVER INCLUDING THE SAME}
본 개시의 기술적 사상은 가변적인 부하 전류의 생성에 관한 것으로서, 자세하게는 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기에 관한 것이다.
부하는 부하 전류를 소비함으로써 기능을 수행할 수 있고, 부하 전류의 크기에 따라 상이한 기능을 수행하는 부하를 위하여 부하 전류의 크기를 조절하는 것이 요구될 수 있다. 예를 들면, 낮은 전력소모 및 작은 크기에 기인하여 다양한 어플리케이션들에서 사용되는 발광 다이오드(Light Emitting Diode; 이하, LED)는 통과하는 전류의 크기에 따라 변동하는 세기의 빛을 방출할 수 있고, 발광 다이오드에 제공되는 전류, 즉 부하 전류의 크기를 조절함으로써 발광 다이오드를 포함하는 조명 장치의 밝기가 조절될 수 있다. 이에 따라, 넓은 밝기 조절 범위를 위하여 부하 전류의 넓은 가변 범위가 요구될 수 있고, 정확한 크기의 부하 전류를 생성하는 것이 요구될 수 있다.
본 개시의 기술적 사상은 부하 전류의 넓은 가변 범위 및 정확하게 조절 가능한 부하 전류를 제공하기 위한, 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기를 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 부하 전류 구동기는, 제어 전류에 따라 변동하는 부하 전류를 생성하는 전류 제어 전류원, 및 제어 전류를 생성하는 제어 전류 생성기를 포함할 수 있고, 전류 제어 전류원은, 기준 전압을 수신하는 비반전 입력을 가지는 연산 증폭기, 연산 증폭기의 출력과 연결된 제어 전극을 가지고, 부하 전류가 통과하는 트랜지스터, 트랜지스터와 소스 노드에서 연결되고, 부하 전류가 통과하는 소스 저항, 및 소스 노드 및 연산 증폭기의 반전 입력에 연결된 피드백 저항을 포함할 수 있으며, 제어 전류는, 피드백 저항을 통과하여 소스 노드로 흐를 수 있다.
본 개시의 예시적 실시예에 따라, 소스 노드의 전압은, 기준 전압, 연산 증폭기의 입력 오프셋 전압, 제어 전류 및 피드백 저항의 저항치에 따라 결정될 수 있다.
본 개시의 예시적 실시예에 따라, 부하 전류는, 소스 노드의 전압, 소스 저항의 저항치 및 제어 전류에 따라 결정될 수 있다.
본 개시의 예시적 실시예에 따라, 부하 전류는, 제어 전류가 증가할수록 감소할 수 있다.
본 개시의 예시적 실시예에 따라, 제어 전류는, 디밍(dimming) 전류를 포함할 수 있고, 제어 전류 생성기는, 디밍 제어 전압에 따라 변동하는 디밍 전류를 생성하는 디밍 전류원을 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 제어 전류는, 보조 전류를 더 포함할 수 있고, 제어 전류 생성기는, 특정 보조 전류를 생성하는 보조 전류원을 더 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 피드백 저항은, 반전 입력 및 소스 노드 사이에서 직렬 연결된 제1 피드백 저항 및 제2 피드백 저항을 포함할 수 있고, 보조 전류원은, 보조 전류가 제1 피드백 저항 및 제2 피드백 저항을 통과하도록, 연산 증폭기의 반전 입력에 보조 전류를 제공하도록 구성될 수 있고, 디밍 전류원은, 디밍 전류가 제2 피드백 저항을 통과하도록, 제1 피드백 저항 및 제2 피드백 저항이 연결된 노드에 디밍 전류를 제공하도록 구성될 수 있다.
본 개시의 예시적 실시예에 따라, 제어 전류는, 댐핑 전류를 포함할 수 있고, 제어 전류 생성기는, 다른 부하 전류 구동기의 부하 전류가 증가할수록 증가하는 외부 소스 전압을 수신하고, 외부 소스 전압에 비례하는 댐핑 전류를 생성하는 댐핑 전류원을 더 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따라, 전파 정류된 입력 전압을 추종하는 부하 전류를 생성하는 LED(Light Emitting Diode) 구동기는, 제1 제어 전류에 따라 변동하는 제1 부하 전류를 생성하는 제1 전류 제어 전류원, 및 제1 제어 전류를 생성하는 제어 전류 생성기를 포함할 수 있고, 제1 전류 제어 전류원은, 기준 전압을 수신하는 비반전 입력을 가지는 제1 연산 증폭기, 및 제1 연산 증폭기의 네거티브 피드백 경로에 포함되고, 제1 연산 증폭기의 비반전 입력에 인가된 제1 제어 전류가 통과하는, 제1 피드백 저항을 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 제2 제어 전류에 따라 변동하는 제2 부하 전류를 생성하는 제2 전류 제어 전류원을 더 포함할 수 있고, 제2 전류 제어 전류원은, 기준 전압을 수신하는 비반전 입력을 가지는 제2 연산 증폭기, 및 제2 연산 증폭기의 네거티브 피드백 경로에 포함되고, 제2 연산 증폭기의 비반전 입력에 인가된 제2 제어 전류가 통과하는, 제2 피드백 저항을 포함할 수 있고, 제어 전류 생성기는, 제2 제어 전류를 생성할 수 있다.
본 개시의 예시적 실시예에 따라, 제1 전류 제어 전류원은, 접지 노드에 연결되고, 제1 제어 전류 및 제1 부하 전류가 통과하는 제1 소스 저항을 포함할 수 있고, 제2 전류 제어 전류원은, 접지 노드에 연결되고, 제2 제어 전류 및 제2 부하 전류가 통과하는 제2 소스 저항을 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 접지 노드에 연결되고, 제1 제어 전류, 제1 부하 전류, 제2 제어 전류 및 제2 부하 전류가 통과하는 공통 소스 저항을 더 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 제1 제어 전류 및 제2 제어 전류는, 제1 디밍(dimming) 전류 및 제2 디밍 전류를 각각 포함할 수 있고, 제2 제어 전류는, 제2 디밍 전류를 포함할 수 있고, 제어 전류 생성기는, 디밍 제어 전압에 따라 변동하는 제1 디밍 전류 및 제2 디밍 전류를 생성하는 디밍 전류원을 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 제1 제어 전류 및 제2 제어 전류는, 제1 보조 전류 및 제2 보조 전류를 각각 포함할 수 있고, 제어 전류 생성기는, 제1 보조 전류 및 제2 보조 전류를 생성하는 보조 전류원을 더 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 제1 피드백 저항은, 직렬 연결된 복수의 저항들을 포함할 수 있고, 제1 보조 전류는, 복수의 저항들을 통과할 수 있고, 제1 디밍 전류는, 복수의 저항들 중 일부를 통과할 수 있다.
본 개시의 예시적 실시예에 따라, 제2 부하 전류는 제1 부하 전류보다 클 수 있고, 제1 제어 전류는, 댐핑(damping) 전류를 더 포함할 수 있고, 제어 전류 생성기는, 제2 부하 전류가 증가할수록 증가하는 소스 전압을 제2 전류 제어 전류원으로부터 수신하고, 소스 전압에 비례하는 댐핑 전류를 생성하는 댐핑 전류원을 더 포함할 수 있다.
본 개시의 예시적 실시예에 따른 전류 제어 전류원 및 부하 전류 구동기에 의하면, 연산 증폭기의 입력 오프셋 전압이 부하 전류에 미치는 영향이 제거될 수 있고, 이에 따라 부하 전류는 넓은 범위에서 정확하게 조절될 수 있다.
또한, 본 개시의 예시적 실시예에 따른 전류 제어 전류원 및 부하 전류 구동기에 의하면, 낮은 디밍 레벨에서 부하 전류의 정확도를 높이기 위해 큰 사이즈의 소자를 사용함으로써 연산 증폭기의 입력 오프셋 전압을 낮추는 구조, 및/또는 입력 오프셋 전압의 직접적인 트리밍(trimming) 구조가 생략될 수 있고, 이에 따라 부하 전류 구동기를 포함하는 칩 사이즈가 감소할 수 있을 뿐만 아니라, 트리밍과 연관된 테스트 비용도 제거되거나 감소할 수 있다.
또한, 본 개시의 예시적 실시예에 따른 전류 제어 전류원 및 부하 전류 구동기에 의하면, 넓은 디밍 범위 및 높은 디밍 조절 정확도를 가지면서도 낮은 비용을 가지는 조명 장치가 제공될 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 전자 장치의 예시를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따라 도 2의 전자 장치의 동작의 예시를 나타내는 그래프이다.
도 4a 및 도 4b는 비교예들에 따른 부하 전류 구동기의 예시들을 나타내는 블록도들이다.
도 5는 본 개시의 예시적 실시예에 따른 전류원을 나타내는 블록도이다.
도 6a 및 도 6b는 본 개시의 예시적 실시예들에 따른 부하 전류 구동기의 예시들을 나타내는 블록도들이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따른 제어 전류 생성기의 예시들을 나타내는 블록도들이다.
도 8a 및 도 8b는 본 개시의 예시적 실시예들에 따라 제어 전류 생성기의 예시들을 나타내는 회로도들이다.
도 9는 본 개시의 예시적 실시예에 따른 부하 전류 구동기를 나타내는 블록도이다.
도 10a 및 도 10b는 본 개시의 예시적 실시예들에 따른 제어 전류 생성기의 예시들을 나타내는 블록도들이다.
도 11은 본 개시의 예시적 실시예에 따라 제어 전류 생성기의 예시를 나타내는 회로도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 개시의 예시적 실시예에 따른 전자 장치(10)를 나타내는 블록도이다. 전자 장치(10)는 전기적 에너지를 사용하여 특정 기능을 수행하도록 구성된 임의의 장치를 지칭할 수 있다. 예를 들면, 전자 장치(10)는, 도 1에 도시된 바와 같이 교류 전압(VAC)을 수신할 수 잇고, 교류 전압(VAC)에 의해서 제공되는 전력을 사용하여 특정 기능을 수행할 수 있다. 도 1에 도시된 바와 같이, 전자 장치(10)는 전파 정류기(12), 부하(14) 및 부하 전류 구동기(16)를 포함할 수 있다.
전파 정류기(12)는 사인파(sine wave)와 같은 교류 전압(VAC)을 수신할 수 있고, 접지 전위에 대하여 전파 정류된(full-wave rectified) 전위를 가지는 입력 전압(VIN)을 생성할 수 있다. 도 1에 도시된 전파 정류기(12)의 구조는 예시에 불과하며, 전파 정류기(12)는 교류 전압(VAC)으로부터 전파 정류된 전위를 가지는 입력 전압(VIN)을 생성하는 임의의 구조를 가질 수 있는 점이 유의된다. 일부 실시예들에서, 도 1에 도시된 바와 상이하게, 전자 장치(10)는 외부에서 직류(DC) 전압을 수신할 수 있고, 전파 정류기(12)는 생략될 수도 있다. 이 경우, 외부에서 수신된 직류 전압 또는 그로부터 생성된 직류 전압이 입력 전압(VIN)으로서 부하(14)에 제공될 수 있다.
부하(14)는 입력 전압(VIN)을 수신할 수 있고, 부하 전류(ILD)를 소비함으로써 특정 기능을 수행할 수 있다. 일부 실시예들에서, 부하(14)는 부하 전류(ILD)의 크기에 따라 상이하게 동작할 수 있다. 예를 들면, 부하(14)는, 비제한적인 예시로서 모터, 히터, 발광 소자, 스피커 등과 같이 전기 에너지를 다른 에너지로 변환하는 부품을 포함할 수 있고, 전기 에너지로부터 변환되는 에너지의 크기가 부하 전류(ILD)의 크기에 따라 조절될 수 있다. 변환되는 에너지의 가변 범위가 넓을수록 전자 장치(10)의 유용성이 증대될 수 있고, 이에 따라 넓은 가변 범위를 가지는 부하 전류(ILD)가 요구될 수 있다. 본 명세서에서, 도 2를 참조하여 후술되는 바와 같이, 발광 소자로서 LED를 포함하는 부하(14)가 주로 설명될 것이나, 본 개시의 예시적 실시예들이 이에 제한되지 아니하는 점은 이해될 것이다.
부하 전류 구동기(load current driver)(16)는 부하(14)로부터 부하 전류(ILD)를 인출할 수 있고, 제어 신호(CTR)에 따라 부하 전류(ILD)의 크기를 조절할 수 있다. 이를 위하여, 부하 전류 구동기(16)는 적어도 하나의 전류원(current source)을 포함할 수 있고, 적어도 하나의 전류원은 제어 신호(CTR)에 따라 크기가 조절되는 전류를 생성할 수 있다. 제어 신호(CTR)는, 일부 실시예들에서 전자 장치(10)의 내부에서 외부 입력에 응답하여 생성되거나 또는 자체적으로 생성될 수 있고, 일부 실시예들에서 전자 장치(10)의 외부로부터 직접 수신될 수도 있다. 이하에서 도면들을 참조하여 후술되는 바와 같이, 부하 전류 구동기(16)는 넓은 조절 범위를 지시하는 제어 신호(CTR)에 따라 부하 전류(ILD)의 크기를 정확하게 조절할 수 있고, 이에 따라 전술된 바와 같이 부하(14)에 의해서 변환되는 에너지의 넓은 가변 범위가 달성될 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 전자 장치의 예시를 나타내는 블록도이고, 도 3은 본 개시의 예시적 실시예에 따라 도 2의 전자 장치의 동작의 예시를 나타내는 그래프이다. 구체적으로, 도 2의 블록도는 전자 장치의 예시로서 조명 장치(20)를 나타내고, 도 3의 그래프는 시간의 흐름에 따라 도 2의 입력 전압(VIN) 및 제1 내지 제4 부하 전류(ILD1 내지 ILD4)를 나타내고, 제1 내지 제4 부하 전류(ILD1 내지 ILD4)를 포함하는 부하 전류(ILD)를 나타낸다.
도 2를 참조하면, 조명 장치(20)는 부하(24) 및 부하 전류 구동기(26)를 포함할 수 있다. 부하(24)는 입력 전압(VIN)을 수신할 수 있고, 직렬 연결된 제1 내지 제4 LED(LED1 내지 LED4)를 포함할 수 있다. 일부 실시예들에서, 부하(24)는, 도 2에 도시된 바와 상이하게, 4개 미만 또는 4개 초과의 LED를 포함할 수 있다. 또한, 일부 실시예들에서, 제1 내지 제4 LED(LED1 내지 LED4) 각각은 직렬 또는 병렬 연결된 2이상의 LED들을 포함할 수도 있다. 부하 전류 구동기(26)는 LED 구동기로서 지칭될 수 있다.
부하 전류 구동기(26)는 부하(24)로부터 부하 전류(ILD)를 인출할 수 있다. 일부 실시예들에서, 부하 전류 구동기(26)는 부하 전류(ILD)에 포함되는 제1 내지 제4 부하 전류(ILD1 내지 ILD4)를 부하(24)로부터 제1 내지 제4 단자(P1 내지 P4)를 통해서 선택적으로 각각 인출함으로써 입력 전압(VIN)을 추종하는 부하 전류(ILD)를 생성할 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 부하 전류 구동기(26)는 제1 내지 제4 전류원(CS1 내지 CS4)을 포함할 수 있고, 제1 내지 제4 전류원(CS1 내지 CS4)에 각각 연결되고 제어 신호(CTR)에 따라 온(on)/오프(off)되는 제1 내지 제4 스위치(SW1 내지 SW4)를 포함할 수 있다. 일부 실시예들에서, 도 2에 도시된 바와 상이하게, 부하 전류 구동기(26)는 4개 미만 또는 4개 초과의 전류원들 및 스위치들을 포함할 수도 있다. 본 명세서에서, 부하 전류(ILD)를 구성하는 하나의 전류(예컨대, ILD1)를 생성하는 구성요소들(예컨대, SW1, CS1)은 하나의 스테이지(stage)으로서 지칭될 수 있다.
도 3을 참조하면, 전파 정류된 전위를 가지는 입력 전압(VIN)은 한 주기(예컨대, 도 1의 교류 전압(VAC)의 주파수가 60 Hz인 경우, 1/120 sec) 내에서 상승한 후 하강할 수 있다. 시간 t31 내지 시간 t32 사이 및 시간 t37 내지 시간 t38 사이에서, 제1 스위치(SW1)만이 온(on)될 수 있고, 이에 따라 부하 전류(ILD)는 제1 전류원(CS1)에 의한 제1 부하 전류(ILD1)와 일치할 수 있고, 제1 LED(LED1)가 빛을 방출할 수 있다. 시간 t32 내지 시간 t33 사이 및 시간 t36 내지 시간 t37 사이에서, 제2 스위치(SW2)만이 온(on)될 수 있고, 이에 따라 부하 전류(ILD)는 제2 전류원(CS2)에 의한 제2 부하 전류(ILD2)와 일치할 수 있고, 제1 LED(LED1) 및 제2 LED(LED2)가 빛을 방출할 수 있다. 시간 t33 내지 시간t34 사이 및 시간 t35 내지 시간 t36 사이에서, 제3 스위치(SW3)만이 온(on)될 수 있고, 이에 따라 부하 전류(ILD)는 제3 전류원(CS3)에 의한 제3 부하 전류(ILD3)와 일치할 수 있고, 제1 내지 제3 LED(LED1 내지 LED3)가 빛을 방출할 수 있다. 시간 t34 내지 시간 t35에서, 제4 스위치(SW4)만이 온(on)될 수 있고, 이에 따라 부하 전류(ILD)는 제4 전류원(CS4)에 의한 제4 부하 전류(ILD4)와 일치할 수 있고, 제1 내지 제4 LED(LED1 내지 LED4)가 빛을 방출할 수 있다.
부하(24)에서 방출되는 빛의 세기를 조절하기 위하여, 제1 내지 제4 전류원(CS1 내지 CS4)은 제어 신호(CTR)에 따라 제1 내지 제4 부하 전류(ILD1 내지 ILD4)의 크기를 변경할 수 있다. 이하에서, 비교예들에 따른 제1 내지 제4 전류원(CS1 내지 CS4)의 예시들이 도 4a 및 도 4b를 참조하여 후술될 것이며, 본 개시의 예시적 실시예들에 따른 제1 내지 제4 전류원(CS1 내지 CS4)의 예시들이 도 5 내지 도 11을 참조하여 후술될 것이다.
도 4a 및 도 4b는 비교예들에 따른 부하 전류 구동기의 예시들을 나타내는 블록도들이다. 구체적으로, 도 4a 및 도 4b의 블록도들은 도 2의 부하 전류 구동기(26)의 예시들을 나타낸다. 이하에서, 도 4a 및 도 4b에 대한 설명 중 도 2에 대한 설명과 중복되는 내용은 생략될 것이다.
도 4a를 참조하면, 부하 전류 구동기(40a)는 바이어스 회로(42a), 제1 내지 제4 전류원(44_1a 내지 44_4a) 및 소스 저항(RS40a)을 포함할 수 있다. 바이어스 회로(42a)는 제1 내지 제4 기준 전압(VREF1 내지 VREF4)을 생성할 수 있고, 제1 내지 제4 기준 전압(VREF1 내지 VREF4)을 제1 내지 제4 전류원(44_1a 내지 44_4a)에 각각 제공할 수 있다. 일부 실시예들에서, 제1 내지 제4 부하 전류(ILD1 내지 ILD4)가 도 3에 도시된 레벨들을 가지도록, 제1 내지 제4 기준 전압(VREF1 내지 VREF4)은 제1 기준 전압(VREF1)부터 제4 기준 전압(VREF4)까지 순으로 높은 레벨을 가질 수 있다(VREF1<VREF2<VREF3<VREF4). 또한, 바이어스 회로(42a)는 제어 신호(CTR)에 따라 제1 내지 제4 기준 전압(VREF1 내지 VREF4)의 크기를 조절할 수 있다. 예를 들면, 제1 내지 제4 기준 전압(VREF1 내지 VREF4)은 빛의 세기, 즉 디밍 레벨에 비례하는 크기를 가질 수 있다.
도 4a에 도시된 바와 같이, 제1 내지 제4 전류원(44_1a 내지 44_4a) 각각은 연산 증폭기(operational amplifier) 및 트랜지스터를 포함할 수 있다. 연산 증폭기는 입력 오프셋 전압을 가질 수 있고, 입력 오프셋 전압에 기인하여 부하 전류(ILD)의 크기에 오차가 발생할 수 있다. 예를 들면, 제1 전류원(44_1a)에 포함된 연산 증폭기의 비반전 입력에서 발생하는 입력 오프셋 전압이 VOS1일 때, 제1 부하 전류(ILD1)는 아래 [수학식 1]과 같이 계산될 수 있다.
Figure 112019078819513-pat00001
최대 밝기(또는 최대 디밍) 상태에 대응하는 제1 기준 전압(VREF1)이 1000 mV인 경우, 5% 밝기에 대응하는 제1 기준 전압(VREF1)은 50 mV일 수 있다. 이에 따라, 입력 오프셋 전압(VOS1)이 수십 mV(예컨대, ±50 mV)인 경우, 제1 부하 전류(ILD1)는, 이상적인 경우(VOS1=0V)와 비교할 때, 큰 오차를 가질 수 있고, 심지어 영(zero)이 될 수도 있다. 또한, 제1 내지 제4 전류원(44_1a 내지 44_4a)에 각각 포함된 연산 증폭기들은 상이한 입력 오프셋 전압들을 가질 수 있고, 이에 따라 최저 밝기(또는 최저 디밍) 상태에서, 도 3에 도시된 입력 전압(VIN)을 추종하는 부하 전류(ILD)가 유효하게 생성되지 아니할 수도 있다.
도 4b를 참조하면, 부하 전류 구동기(40b)는 바이어스 회로(42b) 및 제1 내지 제4 전류원(44_1b 내지 44_4b)을 포함할 수 있다. 바이어스 회로(42b)는 하나의 기준 전압(VREF)을 생성할 수 있고, 기준 전압(VREF)을 제1 내지 제4 전류원(44_1b 내지 44_4b)에 각각 제공할 수 있다. 도 4a의 부하 전류 구동기(40a)에서 제1 내지 제4 부하 전류(ILD1 내지 ILD4)의 상대적인 크기들은 제1 내지 제4 기준 전압(VREF1 내지 VREF4)에 의해서 결정되는 것과 상이하게, 도 4b의 부하 전류 구동기(40b)에서 제1 내지 제4 부하 전류(ILD1 내지 ILD4)의 상대적인 크기들은, 제1 내지 제4 전류원(44_1b 내지 44_4b)에 각각 포함된 저항들에 따라 결정될 수 있다.
도 4b에 도시된 바와 같이, 제1 내지 제4 전류원(44_1b 내지 44_4b) 각각은 연산 증폭기, 트랜지스터 및 복수의 저항들을 포함할 수 있다. 제1 내지 제4 전류원(44_1b 내지 44_4b)에서 증폭된 연산 증폭기들의 입력 오프셋 전압들에 기인하여 부하 전류(ILD)의 크기에 오차가 발생할 수 있다. 예를 들면, 제1 내지 제4 전류원(44_1b 내지 44_4b)에 포함된 저항들이 동일한 저항치(resistance)를 가지는 경우, 제1 전류원(44_1b)에서 4배 증폭된 연산 증폭기의 입력 오프셋 전압이 트랜지스터의 소스가 연결된 노드(이하에서, 소스 노드로 지칭될 수 있다)에 나타날 수 있고, 제2 전류원(44_2b)에서 3배 증폭된 연산 증폭기의 입력 오프셋 전압이 소스 노드에 나타날 수 있으며, 제3 전류원(44_3b)에서 2배 증폭된 연산 증폭기의 입력 오프셋 전압이 소스 노드에 나타날 수 있다. 소스 노드에 인가된, 증폭된 입력 오프셋 전압은 부하 전류(ILD)의 오차를 유발할 수 있고, 이에 따라 도 4a를 참조하여 전술된 바와 같이, 밝기 조절에 중대한 문제를 유발할 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 전류원을 나타내는 블록도이다. 구체적으로, 도 5의 블록도는 부하 전류(ILD)를 구성하는 제n 부하 전류(ILDn)를 제n 단자(Pn)를 통해서 인출하는, 부하 전류 구동기(50)의 제n 스테이지를 개략적으로 나타낸다(n은 0보다 큰 정수). 도 5에 도시된 바와 같이, 부하 전류 구동기(50)는 전류 제어(current controlled) 전류원(54) 및 제어 전류 생성기(56)를 포함할 수 있다.
전류 제어 전류원(54)은 제n 제어 전류(ICTRn)에 따라 가변되는 제n 부하 전류(ILDn)를 생성할 수 있다. 도 5에 도시된 바와 같이, 전류 제어 전류원(54)은 연산 증폭기(OA), 트랜지스터(T50), 피드백 저항(RF) 및 소스 저항(RS)을 포함할 수 있다. 연산 증폭기(OA)는 기준 전압(VREF)을 수신하는 비반전 입력 및 피드백 저항(RF)과 연결된 반전 입력을 가질 수 있다. 트랜지스터(T50)는 연산 증폭기(OA)의 출력에 연결된 제어 전극(또는 게이트 전극), 제n 단자(Pn)에 연결된 드레인 전극 및 소스 노드(NS)에서 피드백 저항(RF) 및 소스 저항(RS)과 연결된 소스 전극을 가질 수 있다. 이에 따라, 피드백 저항(RF)은 연산 증폭기(OA)의 피드백 경로상에 있을 수 있다.
연산 증폭기(OA)에서 발생하는 오프셋 전압을 등가적으로 비반전 입력의 입력 오프셋 전압(VOS)으로 나타낼 때, 피드백에 의해 연산 증폭기(OA)의 비반전 입력의 전압은 반전 입력의 전압과 같을 수 있고, 이에 따라 제n 제어 전류(ICTRn)는 피드백 저항(RF) 및 소스 저항(RS)을 통해 접지로 흐를 수 있다. 일부 실시예들에서, 피드백 저항(RF)은 수백 ㏀의 저항치를 가질 수 있고 소스 저항(RS)은 수십 Ω의 저항치를 가질 수 있다. 따라서, 소스 노드(NS)의 전압(VNS)은 아래 [수학 식 2]와 같이 계산될 수 있고, 제n 부하 전류(ILDn)는 아래 [수학식 3]과 같이 계산될 수 있다.
Figure 112019078819513-pat00002
Figure 112019078819513-pat00003
Figure 112019078819513-pat00004
이에 따라, 디밍 조절은 제어 신호(CTR)에 따라 제n 제어 전류(ICTRn)에 의해서 가능할 수 있고, [수학식 3]에 의하면 제n 제어 전류(ICTRn)가 증가할수록 제n 부하 전류(ILDn)가 감소할 수 있고, 결과적으로 디밍 레벨이 감소할 수 있다. 일부 실시예들에서, 부하에서 빛이 방출되지 아니한 상태, 즉 디밍 오프 상태에서 제n 제어 전류(ICTRn)는 최대가 될 수 있고, 소스 노드(NS)의 전압(VNS)이 접지 전위와 실질적으로 일치할 수 있다.
기준 전압(VREF)은 디밍 레벨과 무관하게 일정하게 유지될 수 있고, 이에 따라 입력 오프셋 전압(VOS)이 수십 mV(예컨대, 50 mV)일지리도 기준 전압(VREF)을 수 V(예컨대, 3 V)로 유지하는 경우, 입력 오프셋 전압(VOS)이 제n 부하 전류(ILDn)에 미치는 영향은 최저 디밍에서도 무시될 수 있다. 비록 도 5에서 전류 제어 전류원(54)은 FET(Field Effect Transistor)로서 트랜지스터(T50)를 포함하는 것으로 도시되었으나, 일부 실시예들에서 전류 제어 전류원(54)은 상이한 종류의 트랜지스터, 예컨대 BJT(Bipolar Junction Transistor)를 포함할 수도 있다.
제어 전류 생성기(56)는 제n 제어 전류(ICTRn)를 전류 제어 전류원(54)에 제공할 수 있다. 제n 제어 전류(ICTRn)는 제어 신호(CTR)에 따라 크기가 변동하는 전류(디밍 전류로 지칭될 수 있다)를 포함할 수 있다. 또한, 일부 실시예들에서, 제n 제어 전류(ICTRn)는 특정 크기를 가지는 전류(보조 전류로 지칭될 수 있다)를 포함할 수도 있으며, 다른 스테이지의 부하 전류에 의존하는 전류(댐핑 전류로 지칭될 수 있다)를 포함할 수도 있다. 도 5에서 점선으로 표시된 바와 같이, 제어 전류 생성기(56)는 제어 신호(CTR)를 직접 수신할 수도 있고, 제어 신호(CTR)에 따라 생성된 신호(예컨대, 도 6a의 VDIM)를 수신할 수도 있다.
도 6a 및 도 6b는 본 개시의 예시적 실시예들에 따른 부하 전류 구동기의 예시들을 나타내는 블록도들이다. 구체적으로, 도 6a의 블록도는 소스 저항을 공유하지 아니하는 전류 제어 전류원들을 포함하는 부하 전류 구동기(60a)를 나타내고, 도 6b의 블록도는 소스 저항을 공유하는 전류 제어 전류원들을 포함하는 부하 전류 구동기(60b)를 나타낸다. 이하에서, 도 6a 및 도 6b에 대한 설명 중 상호 중복되는 내용은 생략될 것이다.
도 6a를 참조하면, 부하 전류 구동기(60a)는 바이어스 회로(62a), 제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a) 및 제어 전류 생성기(66a)를 포함할 수 있다. 도 6a에 도시된 바와 같이, 부하 전류 구동기(60a)는 제어 신호(CTR)를 수신할 수 있고, 부하로부터 제1 내지 제4 단자(P1 내지 P4)를 통해서 제1 내지 제4 부하 전류(ILD1 내지 ILD4)를 인출할 수 있다.
바이어스 회로(62a)는 제어 신호(CTR)를 수신할 수 있고, 기준 전압(VREF) 및 디밍 전압(VDIM)을 생성할 수 있다. 예를 들면, 바이어스 회로(62a)는 일정한 크기의 기준 전압(VREF)을 생성하여 제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a)에 제공할 수 있고, 제어 신호(CTR)에 따라 크기가 변동하는 디밍 전압(VDIM)을 생성하여 제어 전류 생성기(66a)에 제공할 수 있다. 일부 실시예들에서, 디밍 전압(VDIM)은 제어 신호(CTR)가 요구하는 부하 전류가 증가할수록 감소할 수 있다.
제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a)은, 제1 내지 제4 연산 증폭기(A1 내지 A4), 제1 내지 제4 트랜지스터(T1 내지 T4), 제1 내지 제4 피드백 저항(RF1 내지 RF4) 및 제1 내지 제4 소스 저항(RS1 내지 RS4)을 각각 포함할 수 있다. 예를 들면, 제1 전류 제어 전류원(64_1a)은 제1 연산 증폭기(A1), 제1 트랜지스터(T1), 제1 피드백 저항(RF1) 및 제1 소스 저항(RS1)을 포함할 수 있다. 도 5를 참조하여 전술된 바와 같이, 기준 전압(VREF)은 제1 연산 증폭기(A1)의 비반전 입력에 인가될 수 있고, 제1 제어 전류(ICTR1)가 제1 연산 증폭기(A1)의 반전 입력에 인가될 수 있다. 이에 따라, 제1 부하 전류(ILD1)의 크기는 제1 제어 전류(ICTR1)에 의해서 제어될 수 있고, 제1 부하 전류(ILD1)에 대한 연산 증폭기(OA)의 입력 오프셋 전압의 영향은 감소되거나 제거될 수 있다. 일부 실시예들에서, 제1 내지 제4 부하 전류(ILD1 내지 ILD4)가 도 3에 도시된 바와 같은 레벨을 가지도록, 제1 내지 제4 소스 저항(RS1 내지 RS4)의 저항치들(예컨대, RS1>RS2>RS3>RS4)이 결정될 수 있다.
제어 전류 생성기(66a)는 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)를 생성할 수 있고, 제5 내지 제8 단자(P5 내지 P8)를 통해서 제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a)에 각각 제공할 수 있다. 제어 전류 생성기(66a)는 디밍 전압(VDIM)에 따라 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)의 크기들을 조절할 수 있고, 예를 들면, 디밍 전압(VDIM)이 증가할수록 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)를 증가시킬 수 있다. 또한, 일부 실시예들에서, 도 10a, 도 10b 및 도 11을 참조하여 후술되는 바와 같이, 제어 전류 생성기(66a)는 제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a)의 제1 내지 제4 소스 노드(NS1 내지 NS4)의 전압들 중 적어도 일부를 수신할 수 있고, 수신된 전압들에 따라 변동하는 크기의 댐핑 전류를 포함하는 제어 전류를 생성할 수도 있다.
도 6b를 참조하면, 부하 전류 구동기(60b)는 바이어스 회로(62b), 제1 내지 제4 전류 제어 전류원(64_1b 내지 64_4b) 및 제어 전류 생성기(66b)를 포함할 수 있다. 제1 내지 제4 전류 제어 전류원(64_1b 내지 64_4b)은, 제1 내지 제4 연산 증폭기(A1 내지 A4), 제1 내지 제4 트랜지스터(T1 내지 T4) 및 제1 내지 제4 피드백 저항(RF1 내지 RF4)을 각각 포함할 수 있다. 도 6a의 제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a)과 비교할 때, 도 6b의 제1 내지 제4 전류 제어 전류원(64_1b 내지 64_4b)은 소스 저항(RS)을 공유할 수 있다. 제어 전류 생성기(66b)는 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)를 제1 내지 제4 전류 제어 전류원(64_1b 내지 64_4b)에 각각 제공할 수 있다. 일부 실시예들에서, 제1 내지 제4 부하 전류(ILD1 내지 ILD4)가 도 3에 도시된 바와 같은 레벨들을 가지도록, 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)의 크기들(예컨대, ICTR1>ICTR2>ICTR3>ICTR4)이 결정될 수 있다. 제어 전류 생성기(66b)의 예시들은 도 7a 및 도 7b를 참조하여 후술될 것이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따른 제어 전류 생성기의 예시들을 나타내는 블록도들이다. 구체적으로, 도 7a 및 도 7b의 블록도들은 제어 전류 생성기에서 제n 스테이지에 대응하는 부분들을 각각 나타낸다. 이하에서, 도 7a 및 도 7b에 대한 설명 중 상호 중복되는 내용은 생략될 것이다.
도 7a를 참조하면, 제n 제어 전류(ICTRn)는 제n 디밍 전류(IDIMn)를 포함할 수 있다. 예를 들면, 도 7a에 도시된 바와 같이, 제어 전류 생성기(70a)는 제n 디밍 전류(IDIMn)를 생성하는 제1 전류원(CS71a)을 포함할 수 있다. 제1 전류원(CS71a)은 디밍 전압(VDIM)에 따라 제n 디밍 전류(IDIMn)의 크기를 조절할 수 있고, 예를 들면, 바이어스 회로(예컨대, 도 6a의 62a)에 의해서 디밍 레벨이 감소할수록 증가하는 디밍 전압(VDIM)이 제공될 수 있고, 제1 전류원(CS71a)은 디밍 전압(VDIM)이 증가할수록 제n 디밍 전류(IDIMn)를 증가시킬 수 있다. 제1 전류원(CS71a)의 예시들은 도 8a 및 도 8b를 참조하여 후술될 것이다.
도 7b를 참조하면, 제n 제어 전류(ICTRn)는 제n 디밍 전류(IDIMn) 및 제n 보조 전류(IAUXn)를 포함할 수 있다. 예를 들면, 도 7b에 도시된 바와 같이, 제어 전류 생성기(70b)는, 도 7a의 제1 전류원(CS71a)과 유사하게 제n 디밍 전류(IDIMn)를 생성하는 제1 전류원(CS71b)을 포함할 수 있고, 제n 보조 전류(IAUXn)를 생성하는 제2 전류원(CS72b)을 더 포함할 수 있다. 제2 전류원(CS72b)은 특정 크기의 제n 보조 전류(IAUXn)를 생성할 수 있다. 일부 실시예들에서, 스테이지들에 각각 대응하는 보조 전류들의 크기들은 상이할 수 있다. 예를 들면, 제n 보조 전류(IAUXn)의 크기는 최대 디밍에서 제n 전류 제어 전류원의 소스 노드의 양호한(desired) 전압에 기초하여 결정될 수도 있다. 또한, 제n 보조 전류(IAUXn)의 크기는, 도 6b를 참조하여 전술된 바와 같이, 제1 내지 제4 부하 전류(ILD1 내지 ILD4)에 요구되는 상이한 레벨들에 기초하여 결정될 수도 있다. 제2 전류원(CS72b)의 예시들은 도 8a 및 도 8b를 참조하여 후술될 것이다.
도 8a 및 도 8b는 본 개시의 예시적 실시예들에 따라 제어 전류 생성기의 예시들을 나타내는 회로도들이다. 구체적으로, 도 8a 및 도 8b의 회로도들은, 도 7b를 참조하여 전술된 바와 같이, 디밍 전류 및 보조 전류를 포함하는 부하 전류를 생성하는 제어 전류 생성기들(80a, 80b)을 나타낸다. 이하에서, 도 8a 및 도 8b에 대한 설명 중 중복되는 내용은 생략될 것이다.
도 8a를 참조하면, 제어 전류 생성기(80a)는 디밍 전압(VDIM) 및 기준 전압(VREF)을 수신할 수 있고, 제5 내지 제8 단자(P5 내지 P8)를 통해서 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)를 출력할 수 있다. 도 8a에 도시된 바와 같이, 제1 제어 전류(ICTR1)는 제1 디밍 전류(IDIM1) 및 제1 보조 전류(IAUX1)를 포함할 수 있고(ICTR1=IDIM1+IAUX1), 제2 제어 전류(ICTR2)는 제2 디밍 전류(IDIM2) 및 제2 보조 전류(IAUX2)를 포함할 수 있고(ICTR2=IDIM2+IAUX2), 제3 제어 전류(ICTR3)는 제3 디밍 전류(IDIM3) 및 제3 보조 전류(IAUX3)를 포함할 수 있고(ICTR3=IDIM3+IAUX3), 제4 제어 전류(ICTR4)는 제4 디밍 전류(IDIM4) 및 제4 보조 전류(IAUX4)를 포함할 수 있다(ICTR4=IDIM4+IAUX4).
도 8a에 도시된 바와 같이, 제어 전류 생성기(80a)는, 디밍 전압(VDIM)에 따라 'VDIM/R81a'의 크기를 가지는 전류를 생성하는 전류원을 구성하는, 제1 연산 증폭기(A81), 트랜지스터(T81a) 및 제1 저항(R81a)을 포함할 수 있다. 또한, 제어 전류 생성기(80a)는, 제1 내지 제4 디밍 전류(IDIM1 내지 IDIM4)를 생성하는 전류 미러(current mirror)를 구성하는 전류 미러의 트랜지스터들(T82a, T83_1a 내지 T83_4a)을 포함할 수 있다. 이에 따라, 제1 내지 제4 디밍 전류(IDIM1 내지 IDIM4)는 디밍 전압(VDIM), 제1 저항(R81a) 및 트랜지스터들(T82a, T83_1a 내지 T83_4a)의 크기들에 기초하여 결정될 수 있다.
제어 전류 생성기(80a)는, 기준 전압(VREF)에 따라 'VREF/R82a'의 크기를 가지는 전류를 생성하는 전류원을 구성하는, 제2 연산 증폭기(A82), 트랜지스터(T85a) 및 제2 저항(R82a)을 포함할 수 있다. 또한, 제어 전류 생성기(80a)는, 제1 내지 제4 보조 전류(IAUX1 내지 IAUX4)를 생성하는 전류 미러를 구성하는 트랜지스터들(T86a, T87_1a 내지 T87_4a)을 포함할 수 있다. 이에 따라, 제1 내지 제4 보조 전류(IAUX1 내지 IAUX4)는 기준 전압(VREF), 제2 저항(R82a) 및 전류 미러의 트랜지스터들(T86a, T87_1a 내지 T87_4a)의 크기들에 기초하여 결정될 수 있다. 일부 실시예들에서, 도 8a에 도시된 바와 상이하게, 제2 연산 증폭기(A82)의 비반전 입력에 인가되는 기준 전압(VREF)은 전류 제어 전류원에 제공되는 기준 전압(예컨대, 도 6a의 VREF)과 상이할 수도 있다.
도 8b를 참조하면, 제1 제어 전류(ICTR1)는 제1 디밍 전류(IDIM1) 및 제1 보조 전류(IAUX1)를 포함할 수 있고(ICTR1=IDIM1+IAUX1), 제2 제어 전류(ICTR2)는 제2 디밍 전류(IDIM2) 및 제2 보조 전류(IAUX2)를 포함할 수 있고(ICTR2=IDIM2+IAUX2), 제3 제어 전류(ICTR3)는 제3 디밍 전류(IDIM3) 및 제3 보조 전류(IAUX3)를 포함할 수 있는 한편(ICTR3=IDIM3+IAUX3), 도 8a의 제어 전류 생성기(80a)와 상이하게, 제4 제어 전류(ICTR4)는 제4 디밍 전류(IDIM4)만을 포함할 수 있다(ICTR4=IDIM4). 또한, 도 8b에 도시된 바와 상이하게, 일부 실시예들에서, 제1 내지 제3 제어 전류(IDIM1 내지 IDIM3) 중 적어도 하나에서 보조 전류가 추가적으로 제거될 수도 있다.
도 8b에 도시된 바와 같이, 제어 전류 생성기(80b)는 제1 내지 제4 디밍 전류(IDIM1 내지 IDIM4)를 위하여, 제1 연산 증폭기(A81b), 제1 저항(R81b) 및 트랜지스터들(T81b, T82b, T83_1b 내지 T83_4b)을 포함할 수 있다. 또한, 제어 전류 생성기(80b)는 제1 내지 제3 보조 전류(IAUX1 내지 IAUX3)를 위하여, 제2 연산 증폭기(A82b), 제2 저항(R82b) 및 트랜지스터들(T85b, T86b, T87_1b 내지 T87_3b)을 포함할 수 있다.
일부 실시예들에서, 도 8b의 제어 전류 생성기(80b)가 도 6b의 부하 전류 구동기(60b)에 포함되는 경우, 도 6b의 제1 내지 제4 전류 제어 전류원(64_1b 내지 64_4b)의 제1 내지 제4 피드백 저항(RF1 내지 RF4), 도 8b의 제1 저항(R81b) 및 제2 저항(R82b)이 모두 동일한 저항치 RF를 가지고, 상대적으로 높은 기준 전압(VREF)의 크기에 기인하여 연산 증폭기의 입력 오프셋 전압이 무시된다고 가정하면, 도 6b의 제1 내지 제4 소스 노드(NS1 내지 NS4)의 전압들(VNS1 내지 VNS4)은 아래 [수학식 4]와 같이 나타낼 수 있다.
Figure 112019078819513-pat00005
Figure 112019078819513-pat00006
Figure 112019078819513-pat00007
Figure 112019078819513-pat00008
[수학식 4]에서, e1 내지 e3는 보조 전류측 전류 미러들의 이득들로서 트랜지스터(T86b)의 크기에 대한 트랜지스터들(T87_1b 내지 T87_3b)의 크기 비율들을 나타낸다. 예를 들면, 트랜지스터(T86b)의 채널 폭(W)에 대한 채널 길이(L)의 W/L비를 S86b라 하고 트랜지스터들(T87_1b 내지 T87_3b)의 W/L비들을 각각 S87_1b 내지 S87_3b라고 하면 [수학식 4]의 e1, e2 및 e3는 'S87_1b/S86b', ' S87_2b/S86b' 및 'S87_3b/S86b'로 각각 나타낼 수 있다(e1=S87_1b/S86b, e2=S87_2b/S86b, e3=S87_3b/S86b). 유사하게, [수학식 4]에서 d1 내지 d4는 디밍 전류측 전류 미러들의 이득들로서 트랜지스터(T82b)의 크기에 대한 트랜지스터들(T83_1b 내지 T83_4b)의 크기 비율들을 나타낸다. 예를 들면, 트랜지스터(T82b)의 채널 폭(W)에 대한 채널 길이(L)의 비(W/L)을 S82b라 하고, 트랜지스터들(T83_1b 내지 T83_4b)의 W/L비들을 각각 S83_1b 내지 S83_4b라고 하면, [수학식 4]의 d1, d2, d3 및 d4는 'S83_1b/S82b', 'S83_2b/S82b', 'S83_3b/S82b' 및 'S83_4b/S82b'로 각각 나타낼 수 있다(d1=S83_1b/S82b, d2=S83_2b/S82b, d3=S83_3b/S82b, d4=S83_4b/S82b). 예를 들면, 최대 디밍 상태에서 디밍 전압(VDIM)이 영(zero)인 경우(VDIM=0V), 제1, 제2 및 제3 부하 전류(ILD1, ILD2, ILD3)가 활성화시 전류값들이 제4 부하 전류(ILD4)의 활성화시 전류값의 각각 40%, 70%, 90%일 때(ILD1:ILD2:ILD3:ILD4=0.4:0.7:0.9:1.0), 전류 미러의 이득들 e1, e2 및 e3는 각각 0.6, 0.3 및 0.1일 수 있다(e1=0.6, e2=0.3, e3=0.1). 또한, 디밍 전압(VDIM)이 점점 증가하여 기준 전압(VREF)과 일치할 때, 디밍 오프 상태, 즉 제1 내지 제4 전류 제어 전류원(64_1b 내지 64_4b)의 제1 내지 제4 부하 전류(ILD1 내지 ILD4)가 모두 영이 될 수 있도록(ILD1=ILD2=ILD3=ILD4=0) 제1 내지 제4 소스 노드(NS1 내지 NS4)의 전압들(VNS1 내지 VNS4)이 모두 영이 되도록 설계되는 경우(VNS1=VNS2=VNS3=VNS4=0), 전류 미러의 이득들 d1, d2, d3 및 d4는 아래 [수학식 5]와 같이 계산될 수 있다.
Figure 112019078819513-pat00009
Figure 112019078819513-pat00010
Figure 112019078819513-pat00011
Figure 112019078819513-pat00012
도 9는 본 개시의 예시적 실시예에 따른 부하 전류 구동기를 나타내는 블록도이다. 도 6a 및 도 6b의 부하 전류 구동기들(60a, 60b)과 유사하게, 도 9의 부하 전류 구동기(90)는 부하로부터 제1 내지 제4 단자(P1 내지 P4)를 통해서 제1 내지 제4 부하 전류(ILD1 내지 ILD4)를 인출할 수 있다. 또한, 부하 전류 구동기(90)는 제어 신호(CTR)에 따라 제1 내지 제4 부하 전류(ILD1 내지 ILD4)의 크기들을 조절할 수 있다. 도 9에 도시된 바와 같이, 부하 전류 구동기(90)는 바이어스 회로(92), 제1 내지 제4 전류 제어 전류원(94_1 내지 94_4) 및 제어 전류 생성기(96)를 포함할 수 있다. 바이어스 회로(92)는 제어 신호(CTR)를 수신할 수 있고, 일정한 크기의 기준 전압(VREFm)을 생성하여 제1 내지 제4 전류 제어 전류원(94_1 내지 94_4)에 제공할 수 있고, 제어 신호(CTR)에 따라 크기가 변동하는 디밍 전압(VDIM)을 생성하여 제어 전류 생성기(96)에 제공할 수 있다. 이하에서 도 9에 대한 설명 중, 도 6a 및 도 6b에 대한 설명과 중복되는 내용은 생략될 것이다.
도 9를 참조하면, 제1 내지 제4 전류 제어 전류원(94_1 내지 94_4)은, 제1 내지 제4 연산 증폭기(A1 내지 A4) 및 제1 내지 제4 트랜지스터(T1 내지 T4)를 포함할 수 있다. 또한, 제1 내지 제4 전류 제어 전류원(94_1 내지 94_4)은 피드백 저항들을 각각 포함할 수 있다. 예를 들면, 도 9에 도시된 바와 같이, 제1 전류 제어 전류원(94_1)은 직렬 연결된 2개의 피드백 저항들(RF11, RF12)을 포함할 수 있고, 제2 전류 제어 전류원(94_2)은 직렬 연결된 2개의 피드백 저항들(RF21, RF22)을 포함할 수 있고, 제3 전류 제어 전류원(94_3)은 직렬 연결된 2개의 피드백 저항들(RF31, RF32)을 포함할 수 있으며, 제4 전류 제어 전류원(94_4)은 피드백 저항(RF4)을 포함할 수 있다.
제어 전류 생성기(96)는 제어 전류의 적어도 일부를 연산 증폭기의 반전 단자에 제공할 수 있고, 나머지 일부를 피드백 저항들이 연결된 노드에 제공할 수 있다. 예를 들면, 도 9에 도시된 바와 같이, 제어 전류 생성기(96)는 제1 보조 전류(IAUX1) 및 제1 디밍 전류(IDIM1)를 포함하는 제1 제어 전류(ICTR1)를 생성할 수 있고, 제1 보조 전류(IAUX1)를 제1 연산 증폭기(A1)의 반전 입력 단자에 제공할 수 있고, 제1 디밍 전류(IDIM1)를 제1 전류 제어 전류원(94_1)의 2개의 피드백 저항들(RF11, RF12)이 연결된 노드에 제공할 수 있다. 유사하게, 제어 전류 생성기(96)는 제2 제어 전류(ICTR2)에 포함되는 제2 보조 전류(IAUX2) 및 제2 디밍 전류(IDIM2)를 제2 전류 제어 전류원(94_2)에 제공할 수 있고, 제3 제어 전류(ICTR3)에 포함되는 제3 보조 전류(IAUX3) 및 제3 디밍 전류(IDIM3)를 제3 전류 제어 전류원(94_3)에 제공할 수 있다. 또한, 제어 전류 생성기(96)는 제4 보조 전류(IAUX4) 및 제4 디밍 전류(IDIM4)를 포함하는 제4 제어 전류(ICTR4)를 제4 연산 증폭기(A4)의 반전 입력에 제공할 수 있다.
일부 실시예들에서, 도 8a의 제어 전류 생성기(80a)가 도 9의 부하 전류 구동기(90)에 포함되는 경우, 도 8a에서 제1 저항(R81a) 및 제2 저항(R82a)이 모두 동일한 저항치 RF를 가지고, 제1 내지 제4 디밍 전류(IDIM1 내지 IDIM4)를 위한 전류 미러에서 트랜지스터들(T82a, T83_1a 내지 T83_4a)의 크기들이 동일하고, 제1 내지 제4 보조 전류(IAUX1 내지 IAUX4)를 위한 전류 미러에서 트랜지스터들(T87_1a 내지 T87_4a)의 크기는 트랜지스터(T86a)의 절반이라고 가정한다. 또한, 도 8a의 기준 전압(VREF)보다 큰 기준 전압(VREFm)이 도 9에서 바이어스 회로(92)로부터 제1 내지 제4 전류 제어 전류원(94_1 내지 94_4)에 제공되고, 제4 전류 제어 전류원(94_4)의 피드백 저항(RF4)은 도 8a의 제1 저항(R81a) 및 제2 저항(R82a)과 동일한 저항치 RF를 가지는 것으로 가정하면, 도 9의 제1 내지 제4 부하 전류(ILD1 내지 ILD4)가 활성화시 제1 내지 제4 소스 노드(NS1 내지 NS4)의 전압들(VNS1 내지 VNS4)은 아래 [수학식 6]과 같이 나타낼 수 있다.
Figure 112019078819513-pat00013
Figure 112019078819513-pat00014
Figure 112019078819513-pat00015
Figure 112019078819513-pat00016
최대 디밍 상태, 즉 디밍 전압(VDIM)이 영(zero)인 경우(VDIM=0V), 제1, 제2 및 제3 부하 전류(ILD1, ILD2, ILD3)가 활성화시 레벨들이 제4 부하 전류(ILD4)의 활성화시 크기의 40%, 70%, 90%이고(ILD1:ILD2:ILD3:ILD4=0.4:0.7:0.9:1.0), 도 9에서 바이어스 회로(92)로부터 제1 내지 제4 전류 제어 전류원(94_1 내지 94_4)에 제공되는 기준 전압(VREFm)은 3V(VREFm=3V)이고, 도 8a의 기준 전압(VREF)은 2V(VREF=2V)로 가정할 때, 최대 디밍 상태에서 제4 소스 노드(NS4)의 전압(VNS4)은 2V일 수 있고, 이에 따라 제1, 제2 및 제3 소스 노드(NS1, NS2, NS3)의 전압들(VNS1, VNS2, VNS3)은 0.8V, 1.4V 및 1.8V일 수 있다(VNS1=0.8V, VNS2=1.4V, VNS3=1.8V). 결과적으로, RF=100㏀인 경우, RF11+RF12=220㏀, RF21+RF22=160㏀, RF31+RF32=120㏀일 수 있고, [수학식 6]에 따라 소스 노드의 전압들은 아래 [수학식 7]과 같이 계산될 수 있다.
Figure 112019078819513-pat00017
Figure 112019078819513-pat00018
Figure 112019078819513-pat00019
Figure 112019078819513-pat00020
디밍 오프 상태, 즉 VDIM=2V일 때, 제1 내지 제4 부하 전류(ILD1 내지 ILD4)가 영(zero)이 되도록, [수학식 7]에서 제1 내지 제3 소스 노드(NS1 내지 NS3)의 전압들(VNS1 내지 VNS3)에 영(zero)을 대입하고, RF=100㏀로 가정한 경우, RF11+RF12=220㏀, RF21+RF22=160㏀, RF31+RF32=120㏀이므로, RF31=30㏀, RF32=90㏀, RF21=90㏀, RF22=70㏀, RF11=180㏀, RF12=40㏀을 도출할 수 있다.
도 10a 및 도 10b는 본 개시의 예시적 실시예들에 따른 제어 전류 생성기의 예시들을 나타내는 블록도들이다. 구체적으로, 도 10a 및 도 10b의 블록도들은 제어 전류 생성기에서 제n 스테이지에 대응하는 부분들을 각각 나타낸다. 이하에서, 도 10a 및 도 10b에 대한 설명 중, 도 7a 및 도 7b에 대한 설명과 중복되는 내용 및 상호 중복되는 내용은 생략될 것이다.
도 10a를 참조하면, 제n 제어 전류(ICTRn)는 제n 디밍 전류(IDIMn) 및 제n 댐핑 전류(IDAMn)를 포함할 수 있다. 예를 들면, 도 10a에 도시된 바와 같이, 제어 전류 생성기(100a)는 제n 디밍 전류(IDIMn)를 생성하는 제1 전류원(CS101a) 및 제n 댐핑 전류(IDAMn)를 생성하는 제2 전류원(CS102a)을 포함할 수 있다. 제1 전류원(CS101a)은 디밍 전압(VDIM)에 따라 제n 디밍 전류(IDIMn)의 크기를 조절할 수 있고, 제2 전류원(CS102a)은 외부 전압(VEXT)에 따라 제n 댐핑 전류(IDAMn)를 조절할 수 있다.
댐핑(damping) 전류는 전파 정류된 입력 전압(VIN)이 점진적으로 증가(또는 감소)하는 경우, 제1 내지 제n 부하 전류(ILD1 내지 ILDn) 각각이 점진적으로 감소(또는 증가) 되도록 제어 전류에 포함될 수 있다. 예를 들면, 외부 전압(VEXT)은 제n 스테이지보다 높은 부하 전류에 대응하는, 제n+1 스테이지 및 그 이상의 스테이지의 부하 전류들에 비례하는 크기를 가질 수 있고, 제2 전류원(CS102a)은 외부 전압(VEXT)이 증가할수록 증가하는 제n 댐핑 전류(IDAMn)를 생성할 수 있다. 예를 들면, 제n+1 부하 전류(ILDn+1)가 증가할수록 제n 제어 전류(ICTRn)도 증가할 수 있고, 결과적으로 제n 부하 전류(ILDn)는 점진적으로 감소할 수 있다. 제2 전류원(CS102a)의 예시가 도 11을 참조하여 후술될 것이다.
도 10b를 참조하면, 제n 제어 전류(ICTRn)는 제n 디밍 전류(IDIMn) 및 제n 댐핑 전류(IDAMn)를 포함할 수 있고, 제n 보조 전류(IAUXn)를 더 포함할 수 있다. 예를 들면, 도 10b에 도시된 바와 같이, 제어 전류 생성기(110b)는, 제n 디밍 전류(IDIMn)를 생성하는 제1 전류원(CS101b) 및 제n 댐핑 전류(IDAMn)를 생성하는 제2 전류원(CS102b)을 포함할 수 있고, 일정한 크기의 제n 보조 전류(IAUXn)를 생성하는 제3 전류원(CS103b)을 더 포함할 수 있다.
도 11은 본 개시의 예시적 실시예에 따라 제어 전류 생성기의 예시를 나타내는 회로도이다. 구체적으로, 도 11은 도 10a를 참조하여 전술된 바와 같이, 디밍 전류 및 댐핑 전류를 포함하는 제어 전류를 생성하는 제어 전류 생성기(110)를 나타낸다.
도 11을 참조하면, 제어 전류 생성기(110)는 디밍 전압(VDIM) 및 제2 내지 제4 소스 노드(NS2 내지 NS4)의 전압들(VNS2 내지 VNS4)을 수신할 수 있고, 제5 내지 제8 단자(P5 내지 P8)를 통해서 제1 내지 제4 제어 전류(ICTR1 내지 ICTR4)를 출력할 수 있다. 도 11에 도시된 바와 같이, 제1 제어 전류(ICTR1)는 제1 디밍 전류(IDIM1) 및 제1 댐핑 전류(IDAM1)를 포함할 수 있고(ICTR1=IDIM1+IDAM1), 제2 제어 전류(ICTR2)는 제2 디밍 전류(IDIM2) 및 제2 댐핑 전류(IDAM2)를 포함할 수 있고(ICTR2=IDIM2+IDAM2), 제3 제어 전류(ICTR3)는 제3 디밍 전류(IDIM3) 및 제3 댐핑 전류(IDAM3)를 포함할 수 있고(ICTR3=IDIM3+IDAM3), 제4 제어 전류(ICTR4)는 제4 디밍 전류(IDIM4)를 포함할 수 있다(ICTR4=IDIM4).
도 11에 도시된 바와 같이, 제어 전류 생성기(110)는, 디밍 전압(VDIM)에 따라 'VDIM/R01'의 크기를 가지는 전류를 생성하는 전류원을 구성하는, 연산 증폭기(A01), 트랜지스터(T01) 및 저항(R01)을 포함할 수 있다. 또한, 제어 전류 생성기(110)는 제1 내지 제4 디밍 전류(IDIM1 내지 IDIM4)를 생성하는 전류 미러를 구성하는 트랜지스터들(T02 내지 T06)을 포함할 수 있다. 이에 따라, 제1 내지 제4 디밍 전류(IDIM1 내지 IDIM4)는 디밍 전압(VDIM), 저항(R01) 및 전류 미러의 트랜지스터들(T02 내지 T06)의 크기들에 기초하여 결정될 수 있다.
제어 전류 생성기(110)는, 제4 소스 노드(NS4)의 전압(VNS4)에 따라 'VNS4/R41'의 크기를 가지는 전류를 생성하는 전류원을 구성하는, 연산 증폭기(A41), 트랜지스터(T41) 및 저항(R41)을 포함할 수 있다. 또한, 제어 전류 생성기(110)는 제3 댐핑 전류(IDAM3), 제2 댐핑 전류(IDAM2) 및 제1 댐핑 전류(IDAM1) 중 적어도 하나에 포함되는 전류를 생성하는 전류 미러를 구성하는 트랜지스터들(T42 내지 T45)을 포함할 수 있다.
제어 전류 생성기(110)는, 제3 소스 노드(NS3)의 전압(VNS3)에 따라 'VNS3/R31'의 크기를 가지는 전류를 생성하는 전류원을 구성하는, 연산 증폭기(A31), 트랜지스터(T31) 및 저항(R31)을 포함할 수 있다. 또한, 제어 전류 생성기(110)는 제2 댐핑 전류(IDAM2) 및 제1 댐핑 전류(IDAM1) 중 적어도 하나에 포함되는 전류를 생성하는 전류 미러를 구성하는 트랜지스터들(T32 내지 T34)을 포함할 수 있다.
제어 전류 생성기(110)는, 제2 소스 노드(NS2)의 전압(VNS2)에 따라 'VNS2/R21'의 크기를 가지는 전류를 생성하는 전류원을 구성하는, 연산 증폭기(A21), 트랜지스터(T21) 및 저항(R21)을 포함할 수 있다. 또한, 제어 전류 생성기(110)는 제1 댐핑 전류(IDAM1)에 포함되는 전류를 생성하는 전류 미러를 구성하는 트랜지스터들(T22, T23)을 포함할 수 있다.
일부 실시예들에서, 도 11의 제어 전류 생성기(110)가 도 6a의 부하 전류 구동기(60a)에 포함되는 경우, 도 6a의 제1 내지 제4 전류 제어 전류원(64_1a 내지 64_4a)의 제1 내지 제4 피드백 저항(RF1 내지 RF4), 도 11의 저항들(R01, R21, R31, R41)이 모두 동일한 저항치(RF)를 가지고, 상대적으로 높은 기준 전압(VREF)의 크기에 기인하여 연산 증폭기의 입력 오프셋 전압이 무시된다고 가정한다. 또한, 최대 디밍 상태에서 디밍 전압(VDIM)은 영(zero)이고, 디밍 오프 상태에서 디밍 전압(VDIM)은 기준 전압(VREF)과 일치하는 것으로 가정한다. 이에 따라, 제1 내지 제4 소스 노드(NS1 내지 NS4)의 전압들(VNS1 내지 VNS4)은 아래 [수학식 8]과 같이 나타낼 수 있다.
Figure 112019078819513-pat00021
Figure 112019078819513-pat00022
Figure 112019078819513-pat00023
Figure 112019078819513-pat00024
[수학식 8]에서, 제1 내지 제4 소스 노드(NS1 내지 NS4)의 전압들(VNS1 내지 VNS4)은 최대 'VREF-VDIM'으로 제한될 수 있고, VDIM에 따라 선형적으로 조절될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (16)

  1. 제어 전류에 따라 변동하는 부하 전류를 생성하도록 구성된 전류 제어 전류원; 및
    상기 제어 전류를 생성하도록 구성된 제어 전류 생성기를 포함하고,
    상기 전류 제어 전류원은,
    기준 전압을 수신하도록 구성된 비반전 입력을 가지는 연산 증폭기;
    상기 연산 증폭기의 출력과 연결된 제어 전극을 가지고, 부하 전류가 통과하도록 구성된 트랜지스터;
    상기 트랜지스터와 소스 노드에서 연결되고, 상기 부하 전류가 통과하도록 구성된 소스 저항; 및
    상기 소스 노드 및 상기 연산 증폭기의 반전 입력에 연결된 피드백 저항을 포함하고,
    상기 제어 전류는, 상기 피드백 저항을 통과하여 상기 소스 노드로 흐르고,
    상기 제어 전류는, 디밍(dimming) 전류를 포함하고,
    상기 제어 전류 생성기는, 디밍 제어 전압에 따라 변동하는 상기 디밍 전류를 생성하도록 구성된 디밍 전류원을 포함하는 것을 특징으로 하는 부하 전류 구동기.
  2. 청구항 1에 있어서,
    상기 소스 노드의 전압은, 상기 기준 전압, 상기 연산 증폭기의 입력 오프셋 전압, 상기 제어 전류 및 상기 피드백 저항의 저항치에 따라 결정되는 것을 특징으로 하는 부하 전류 구동기.
  3. 청구항 1에 있어서,
    상기 부하 전류는, 상기 소스 노드의 전압, 상기 소스 저항의 저항치 및 상기 제어 전류에 따라 결정되는 것을 특징으로 하는 부하 전류 구동기.
  4. 청구항 3에 있어서,
    상기 부하 전류는, 상기 제어 전류가 증가할수록 감소하는 것을 특징으로 하는 부하 전류 구동기.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 제어 전류는, 보조 전류를 더 포함하고,
    상기 제어 전류 생성기는, 일정한 상기 보조 전류를 생성하도록 구성된 보조 전류원을 더 포함하는 것을 특징으로 하는 부하 전류 구동기.
  7. 청구항 6에 있어서,
    상기 피드백 저항은, 상기 반전 입력 및 상기 소스 노드 사이에서 직렬 연결된 제1 피드백 저항 및 제2 피드백 저항을 포함하고,
    상기 보조 전류원은, 상기 보조 전류가 상기 제1 피드백 저항 및 상기 제2 피드백 저항을 통과하도록, 상기 연산 증폭기의 반전 입력에 상기 보조 전류를 제공하도록 구성되고,
    상기 디밍 전류원은, 상기 디밍 전류가 상기 제2 피드백 저항을 통과하도록, 상기 제1 피드백 저항 및 상기 제2 피드백 저항이 연결된 노드에 상기 디밍 전류를 제공하도록 구성된 것을 특징으로 하는 부하 전류 구동기.
  8. 청구항 1에 있어서,
    상기 제어 전류는, 댐핑 전류를 포함하고,
    상기 제어 전류 생성기는, 다른 부하 전류 구동기의 부하 전류가 증가할수록 증가하는 외부 소스 전압을 수신하고, 상기 외부 소스 전압에 비례하는 상기 댐핑 전류를 생성하도록 구성된 댐핑 전류원을 더 포함하는 것을 특징으로 하는 부하 전류 구동기.
  9. 전파 정류된 입력 전압을 추종하는 부하 전류를 생성하도록 구성된 LED(Light Emitting Diode) 구동기로서,
    제1 제어 전류에 따라 변동하는 제1 부하 전류를 생성하도록 구성된 제1 전류 제어 전류원; 및
    상기 제1 제어 전류를 생성하도록 구성된 제어 전류 생성기를 포함하고,
    상기 제1 전류 제어 전류원은,
    기준 전압을 수신하도록 구성된 비반전 입력을 가지는 제1 연산 증폭기; 및
    상기 제1 연산 증폭기의 네거티브 피드백 경로에 포함되고, 상기 제1 연산 증폭기의 비반전 입력에 인가된 상기 제1 제어 전류가 통과하도록 구성된, 제1 피드백 저항을 포함하고,
    상기 제1 제어 전류는, 제1 디밍(dimming) 전류를 포함하고,
    상기 제어 전류 생성기는, 디밍 제어 전압에 따라 변동하는 상기 제1 디밍 전류를 생성하도록 구성된 디밍 전류원을 포함하는 것을 특징으로 하는 LED 구동기.
  10. 청구항 9에 있어서,
    제2 제어 전류에 따라 변동하는 제2 부하 전류를 생성하도록 구성된 제2 전류 제어 전류원을 더 포함하고,
    상기 제2 전류 제어 전류원은,
    상기 기준 전압을 수신하도록 구성된 비반전 입력을 가지는 제2 연산 증폭기; 및
    상기 제2 연산 증폭기의 네거티브 피드백 경로에 포함되고, 상기 제2 연산 증폭기의 비반전 입력에 인가된 상기 제2 제어 전류가 통과하도록 구성된, 제2 피드백 저항을 포함하고,
    상기 제어 전류 생성기는, 상기 제2 제어 전류를 생성하도록 구성된 것을 특징으로 하는 LED 구동기.
  11. 청구항 10에 있어서,
    상기 제1 전류 제어 전류원은, 접지 노드에 연결되고, 상기 제1 제어 전류 및 상기 제1 부하 전류가 통과하도록 구성된 제1 소스 저항을 포함하고,
    상기 제2 전류 제어 전류원은, 상기 접지 노드에 연결되고, 상기 제2 제어 전류 및 상기 제2 부하 전류가 통과하도록 구성된 제2 소스 저항을 포함하는 것을 특징으로 하는 LED 구동기.
  12. 청구항 10에 있어서,
    접지 노드에 연결되고, 상기 제1 제어 전류, 상기 제1 부하 전류, 상기 제2 제어 전류 및 상기 제2 부하 전류가 통과하도록 구성된 공통 소스 저항을 더 포함하는 LED 구동기.
  13. 청구항 10에 있어서,
    상기 제2 제어 전류는, 제2 디밍 전류를 포함하고,
    상기 디밍 전류원은, 상기 디밍 제어 전압에 따라 변동하는 상기 제2 디밍 전류를 더 생성하도록 구성된 것을 특징으로 하는 LED 구동기.
  14. 청구항 13에 있어서,
    상기 제1 제어 전류 및 상기 제2 제어 전류는, 제1 보조 전류 및 제2 보조 전류를 각각 포함하고,
    상기 제어 전류 생성기는, 일정한 상기 제1 보조 전류 및 상기 제2 보조 전류를 생성하도록 구성된 보조 전류원을 더 포함하는 것을 특징으로 하는 LED 구동기.
  15. 청구항 14에 있어서,
    상기 제1 피드백 저항은, 직렬 연결된 복수의 저항들을 포함하고,
    상기 제1 보조 전류는, 상기 복수의 저항들을 통과하고,
    상기 제1 디밍 전류는, 상기 복수의 저항들 중 일부를 통과하는 것을 특징으로 하는 LED 구동기.
  16. 청구항 13에 있어서,
    상기 제2 부하 전류는 상기 제1 부하 전류보다 크고,
    상기 제1 제어 전류는, 댐핑(damping) 전류를 더 포함하고,
    상기 제어 전류 생성기는, 상기 제2 부하 전류가 증가할수록 증가하는 소스 전압을 상기 제2 전류 제어 전류원으로부터 수신하고, 상기 소스 전압에 비례하는 상기 댐핑 전류를 생성하도록 구성된 댐핑 전류원을 더 포함하는 것을 특징으로 하는 LED 구동기.
KR1020190093365A 2019-07-31 2019-07-31 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기 KR102206648B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190093365A KR102206648B1 (ko) 2019-07-31 2019-07-31 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기
PCT/KR2020/006350 WO2021020703A1 (ko) 2019-07-31 2020-05-14 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093365A KR102206648B1 (ko) 2019-07-31 2019-07-31 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기

Publications (1)

Publication Number Publication Date
KR102206648B1 true KR102206648B1 (ko) 2021-01-22

Family

ID=74230741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093365A KR102206648B1 (ko) 2019-07-31 2019-07-31 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기

Country Status (2)

Country Link
KR (1) KR102206648B1 (ko)
WO (1) WO2021020703A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080087819A (ko) * 2005-12-20 2008-10-01 티아이알 테크놀로지 엘피 전자 디바이스에 공급되는 전류를 제어하는 방법 및 장치
JP6308994B2 (ja) * 2013-02-18 2018-04-11 シチズン時計株式会社 Ｌｅｄ駆動回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904579B2 (ja) * 2004-12-03 2007-04-11 ローム株式会社 電源装置およびそれを用いた発光装置、電子機器
JP2009016460A (ja) * 2007-07-02 2009-01-22 Sharp Corp 駆動装置及び照明装置
JP5481281B2 (ja) * 2010-01-18 2014-04-23 ローム株式会社 電流駆動回路およびそれを用いた発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080087819A (ko) * 2005-12-20 2008-10-01 티아이알 테크놀로지 엘피 전자 디바이스에 공급되는 전류를 제어하는 방법 및 장치
JP6308994B2 (ja) * 2013-02-18 2018-04-11 シチズン時計株式会社 Ｌｅｄ駆動回路

Also Published As

Publication number Publication date
WO2021020703A1 (ko) 2021-02-04

Similar Documents

Publication Publication Date Title
US8692482B2 (en) Circuitry to control a switching regulator
US9769888B2 (en) Driving circuit and driving method for a plurality of LED strings
TWI236165B (en) Driving device for light emitted diode string
US7235954B2 (en) Load driving device and portable apparatus utilizing such driving device
JP3755770B2 (ja) 負荷駆動装置及び携帯機器
US9155156B2 (en) Electronic circuits and techniques for improving a short duty cycle behavior of a DC-DC converter driving a load
US8981667B2 (en) Current controlling circuit for a light-emitting diode driver and producing method therefor
JP4628176B2 (ja) 電源装置および電子機器
US20110148324A1 (en) Methods and systems for led driver having constant output current
US10548187B2 (en) Low-dropout current regulator for light head
US10548188B2 (en) Constant current linear driver with high power factor
US20130293154A1 (en) Light emitting element driving circuits with dimming function and control methods thereof
US9974140B2 (en) Light-emitting device and luminaire
HU189653B (en) Supply unit, in particular for low voltage incandescent lamp
KR102206648B1 (ko) 전류 제어 전류원 및 이를 포함하는 부하 전류 구동기
KR20100120092A (ko) 저­드롭아웃（ｌｄｏ）전류 조정기
US20180192491A1 (en) Dimming Circuit, Dimming Method and LED Driving Circuit
JP6134312B2 (ja) ダウンコンバータの制御回路および車両用灯具
KR100898819B1 (ko) Ｌｅｄ 구동회로
US11632838B2 (en) Circuit for reducing a noise signal
EP2197244A1 (en) Current source and current source arrangement
TWI659671B (zh) 發光元件驅動電路
US10271394B1 (en) LED controller
JP5003586B2 (ja) 半導体レーザ駆動回路
RU2555324C2 (ru) Стабилизатор

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant