JP6301663B2 - 電源制御装置、電源制御方法および情報処理装置 - Google Patents

Description

本発明は、異なる複数の電源電圧を必要とする負荷に、仕様に応じて電源電圧を投入する技術に関する。

例えば、動作の際に、異なる複数の電源電圧を必要とするＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）がある。このようなＬＳＩには、異なる電源電圧が投入されるタイミングや、最初に立ち上がる電圧から最後に立ち上がる電圧までに要する時間等に関して規定された仕様を有するＬＳＩがある。

情報処理装置では、通常、メインカードに、ＬＳＩを搭載した拡張カードが接続される。拡張カードには、メインカードから供給される複数の電源電圧を、適切な電圧に変換してＬＳＩに供給するＤＣ（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）−ＤＣコンバータが搭載される。

上述したような仕様を有するＬＳＩを拡張カードに搭載する場合、その仕様を満たすために、拡張カードに各電源電圧の投入タイミングを制御するハードウェアを搭載する必要がある。したがって、上述したような仕様を有するＬＳＩを拡張カードに搭載する場合、拡張カードに実装するハードウェアが増大してしまう。

また、全体の立ち上がり時間を短縮するために、各ＤＣ−ＤＣコンバータの立ち上がり時間を早くするように構成した場合、ＬＳＩへの突入電流が増大し、それによりＬＳＩに不具合が生じる虞がある。また、出力電圧の立ち上がり時間を調整できるＤＣ−ＤＣコンバータを使用することも考えられる。しかしながら、このようなＤＣ−ＤＣコンバータにより一旦電圧を調整してしまうと、ＬＳＩへ負荷電流を供給している複数のＤＣ−ＤＣコンバータの出力電圧の立ち上がり状態に合わせて出力電圧を制御することはできない。

特許文献１には、負荷の大きさや環境条件に適合した電源投入順序を１度の試行で決定する電源投入制御システムが開示される。この電源投入制御システムでは、電源投入の結果を監視し、この監視結果により立ち上がり時間差算出回路で算出した電源電圧の立ち上がり時間差を電源投入タイミングにフィードバックする。

特許文献２には、電源オンのままで拡張ユニットに対してコンピュータ本体を着脱するホットドッキング／アンドッキングを実現するコンピュータシステムを開示する。

特開２００６−３５２９９９号公報 特開平０９−０９７１２５号公報

上述のように、ＬＳＩに対する電源電圧の投入タイミングや、電源電圧の立ち上がり等に関する規定を満たすために、拡張カードにハードウェア（電源制御回路）を搭載している。しかしながら、このような構成では、ＬＳＩに供給する電源電圧の種類の増加、電源電圧の投入タイミング、および電源電圧の立ち上がりに関する規定の仕様の複雑化に起因して、搭載すべきハードウェアが増大してしまうため、近年のシステム小型化の要求に相反するという課題がある。

また、上記特許文献１に開示される電源投入制御システムでは、複数のパワースイッチを同時にオンした場合の各電源電圧の立ち上がりの様子に応じて、次回パワースイッチをオンするタイミングを決定するので、初回にパワースイッチをオンしたときは、ＬＳＩの規定を満たさない虞がある。

また、上記特許文献２には、電源電圧の投入タイミング等に関して規定がある仕様を有するＬＳＩに、その規定を満たすように電源電圧を投入する技術は開示されていない。

本願発明は、上記課題を鑑みてなされたものであり、要求される仕様を満たすような電源供給が可能となり、信頼性を向上させた電源制御装置等を提供することを主要な目的とする。

本発明の第１の電源制御装置は、供給された電源電圧を所定の電圧に変換し、変換した電圧を負荷に投入する１以上のコンバータと、前記コンバータに接続され、供給された前記電源電圧が閾値に達したことを検出するのに応じて、前記接続されたコンバータを駆動する閾値検出回路と、前記電源電圧と、前記コンバータから出力される電圧とをモニタした結果、前記コンバータから出力される電圧が、前記負荷が要求する投入タイミングを満たさないと判断した場合、前記閾値検出回路に対する前記電源電圧の供給を制限する演算回路とを備える。

本発明の第１の電源制御方法は、コンバータにより、供給された電源電圧を所定の電圧に変換し、変換した電圧を負荷に投入し、閾値検出回路により、供給された前記電源電圧が閾値に達すると、当該閾値検出回路に接続される前記コンバータを駆動し、演算回路により、前記電源電圧と、前記コンバータから出力される複数の電圧とをモニタした結果、前記コンバータから出力される電圧が、前記負荷が要求する投入タイミングを満たさないと判断した場合、前記閾値検出回路に対する前記電源電圧の供給を制限する。

本発明の第１の情報処理装置は、供給された電源電圧を所定の電圧に変換し、変換した電圧を負荷に投入する１以上のコンバータと、前記コンバータに接続され、供給された前記電源電圧が閾値に達したことを検出するのに応じて、前記接続されたコンバータを駆動する閾値検出回路とを含む第１の基板と、前記第１の基板に接続され、前記電源電圧と、前記コンバータから出力される電圧とをモニタした結果、前記コンバータから出力される電圧が、前記負荷が要求する投入タイミングを満たさないと判断した場合、前記閾値検出回路に対する前記電源電圧の供給を制限する演算回路を含む第２の基板とを備えた電源制御装置を備える。

本願発明によれば、要求される仕様を満たすような電源供給が可能となり、電源制御装置の信頼性を向上させることができるという効果が得られる。

本発明の第１の実施形態に係る電源制御装置の構成の概要を示す図である。 本発明の第１の実施形態に係る電源制御装置において、電源制御演算回路によるモニタリングの結果を例示する図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。

第１の実施形態
図１は、本発明の第１の実施形態に係る電源制御装置１００の構成の概要を示す図である。図１に示すように、電源制御装置１００は、メインカード（第２の基板）１１０と、メインカード１１０に接続される拡張カード（第１の基板）１４０とを備える。メインカード１１０は、ＭＯＳ−ＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）スイッチ部１２０と、電源制御演算回路１３０とを備え、拡張カード１４０に対して電源供給を行う。

拡張カード１４０は、ＬＳＩ１４５を搭載する。拡張カード１４０はまた、ＭＯＳ−ＦＥＴスイッチ部１２０に接続され、メインカード１１０からの電源電圧をそれぞれ所定の電圧に変換すると共に、変換後の電圧を出力電圧としてＬＳＩ１４５に投入するＤＣ−ＤＣコンバータ１６０_１、１６０_２、１６０_３、１６０_４、・・・、１６０_ｎを備える。

ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎの各オン／オフ端子には、オン／オフ閾値検出回路１５０_１、１５０_２、１５０_３、１５０_４、・・・、１５０_ｎがそれぞれ接続される。上記各オン／オフ端子は、図１に示すＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎにおけるオン／オフ閾値検出回路１５０_１乃至１５０_ｎとそれぞれ接続される端子であり、オン端子またはオフ端子に信号が入力されることに応じて、ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎが駆動または停止する。

オン／オフ閾値検出回路１５０_１乃至１５０_ｎは、拡張カード１４０に供給される所定の電圧値に応じて、それぞれＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎを駆動（オン）または停止（オフ）する。

ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎには、それぞれの出力電圧を、メインカード１１０に搭載される電源制御演算回路１３０にフィードバックさせる電圧フィードバック線１３５が接続される。

また、ＭＯＳ−ＦＥＴスイッチ部１２０は、メインカード１１０から拡張カード１４０に対して３．３Ｖの電源電圧を供給するスイッチ部１２０ａと、１２Ｖの電源電圧を供給するスイッチ部１２０ｂとを含む。これらの電源電圧は、本実施形態における例示である。スイッチ部１２０ａ、１２０ｂと、電源制御演算回路１３０との間にそれぞれＭＯＳ−ＦＥＴ制御線１３６ａ、１３６ａが接続されている。

また、スイッチ部１２０ａから給電される３．３Ｖを供給する給電線は、拡張カード１４０におけるＤＣ−ＤＣコンバータ１６０_１、１６０_２に接続される。スイッチ部１２０ｂから給電される１２Ｖを供給する給電線は、ＤＣ−ＤＣコンバータ１６０_３乃至１６０_ｎ、及び各ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎのオン／オフ端子に接続されるオン／オフ閾値検出回路１５０_１乃至１５０_ｎに接続される。

オン／オフ閾値検出回路１５０_１乃至１５０_ｎは、それぞれＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎのオン／オフ端子に接続されており、メインカード１１０から給電される電圧値に応じて、すなわちその電圧値が自回路が保持する閾値に達したことに応じて、それぞれＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎに対してオン動作を指示する。

例えば、オン／オフ閾値検出回路１５０_１、１５０_２は、メインカード１１０から、それぞれ５Ｖ、１０Ｖの電圧値が給電されると、ＤＣ−ＤＣコンバータ１６０_１、１６０_２に対してオン動作を指示する。

ＬＳＩ１４５は、異なる複数の電源電圧が投入されるタイミングや、最初に立ち上がる電圧から最後に立ち上がる電圧までに要する時間等に関して規定のある仕様を有する。メインカード１１０に搭載される電源制御演算回路１３０には、この仕様が予め記憶されている。また、電源制御演算回路１３０は、拡張カード１４０に搭載されるＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎに関する各オン／オフ時の出力電圧値の推移、およびＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎが電圧立ち上がりに要している時間を、電圧フィードバック線１３５により取得すると共にモニタリングする。

上記構成を有する電源制御装置１００の動作について説明する。電源制御装置１００では、電源制御演算回路１３０が、スイッチ部１２０ａ、１２０ｂをオンすることに応じて、３．３Ｖおよび１２Ｖが、拡張カード１４０に給電される。また、オン／オフ閾値検出回路１５０_１乃至１５０_ｎは、メインカード１１０から給電される１２Ｖの電圧を使用し、その電圧値が閾値に達したことに応じてＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎを駆動する。

また、オン／オフ閾値検出回路１５０_１、１５０_２は、それぞれ５Ｖ、１０Ｖを閾値として保持し、メインカード１１０からそれぞれ例えば、５Ｖ、１０Ｖの電圧値が給電されると、ＤＣ−ＤＣコンバータ１６０_１、１６０_２に対してオン動作を指示する。また、ＤＣ−ＤＣコンバータ１６０_１は、メインカード１１０から給電された３．３Ｖの電圧を、１．０Ｖに変換して出力し、ＤＣ−ＤＣコンバータ１６０_２は、メインカード１１０から給電された３．３Ｖの電圧を、例えば１．８Ｖに変換して出力する。

また、ＬＳＩ１４５の仕様として、ＤＣ−ＤＣコンバータ１６０_１による出力電圧の立ち上がりが完了した後に、ＤＣ−ＤＣコンバータ１６０_２が立ち上がりを開始するという規定が、電源制御演算回路１３０に記憶される。

図２は、上記構成を有する電源制御装置１００において、電源制御演算回路１３０によるモニタリングと制御の結果を例示する図である。図２を参照して、電源制御装置１００の動作について説明する。

電源制御演算回路１３０は、ＭＯＳ−ＦＥＴ制御線１３６ａ、１３６ａを介してスイッチ部１２０ａ、１２０ｂをオンする。そして、電源制御演算回路１３０は、各電源電圧の立ち上がり状況（すなわちＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎの出力電圧）と、ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎへの入力電圧のモニタリングを開始する。スイッチ部１２０ａ、１２０ｂがオンされると、例えば３．３Ｖ、１２Ｖの電源電圧が、拡張カード１４０に給電される。オン／オフ閾値検出回路１５０_１乃至１５０_ｎは、メインカード１１０から給電される１２Ｖの電圧を使用することにより、すなわち、給電される１２Ｖの電圧が閾値に達したら、ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎをオンする。ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎは、オンされたことに応じて立ち上げを開始する、すなわち、給電された電圧を所定の電圧に変換すると共に、変換後の電圧を出力する。

例えば、図２に示すように、閾値として５Ｖを保持するオン／オフ閾値検出回路１５０_１は、入力電圧が５Ｖとなった時点（図２において「Ａ」に示す）で、ＤＣ−ＤＣコンバータ１６０_１をオンする。

電源制御演算回路１３０は、上記のようにモニタリングしながら、拡張カード１４０（すなわちＬＳＩ１４５）が要求する電源電圧の投入タイミング、電源電圧の立ち上がり等に関する規定を満たすかどうかを判断する。規定を満たすと判断する場合、スイッチ部１２０ａ、１２０ｂをオンする動作を継続する。

電源制御演算回路１３０は、上記規定を満たすかどうかを、例えば、以下のように判断する。すなわち、ＤＣ−ＤＣコンバータ１６０_１への入力電圧の立ち上がり（図２において「ａ」に示す）の傾きと、ＤＣ−ＤＣコンバータ１６０_１からの出力電圧の立ち上がり（図２において「ｂ」に示す）の傾きを算出する。これらの傾きから、電源制御演算回路１３０は、ＤＣ−ＤＣコンバータ１６０_１の立ち上がりが完了する時間（出力電圧が立ち上がるまでの時間）と、ＤＣ−ＤＣコンバータ１６０_２の立ち上がりが開始する時間を予測する。

予測の結果、電源制御演算回路１３０は、上記規定を満たさない虞がある場合を検出する。例えば、図２に示すように、ＤＣ−ＤＣコンバータ１６０_１は、１．０Ｖを給電した負荷の状況等に起因して想定以上に１．０Ｖの電圧の立ち上げに時間を要し、そのために出力電圧の立ち上がりが完了する（出力電圧が所定の電圧に達する）前に、すなわち図２において「Ｂ」のタイミングで、ＤＣ−ＤＣコンバータ１６０_２が立ち上がりを開始する虞があることが検出されたとする。

電源制御演算回路１３０は、拡張カード１４０に給電している１２Ｖについて、スイッチ部１２０ｂのオン動作を調整する。これにより、メインカード１１０からの入力電圧が、図２において「ｃ」に示す波形から図２において「ｄ」に示す波形のように低減する。

図２において「ｄ」に示す波形のように入力電圧が低減すると、図２において「Ｂ」のタイミングでは、入力電圧は、オン／オフ閾値検出回路１５０_２が保持する閾値である１０Ｖに到達しないので、ＤＣ−ＤＣコンバータ１６０_２は駆動しない。その後、図２において「Ｃ」のタイミングで入力電圧は１０Ｖに到達するので、このタイミングでオン／オフ閾値検出回路１５０_２はＤＣ−ＤＣコンバータ１６０_２をオンする。これにより、ＤＣ−ＤＣコンバータ１６０_２は立ち上がる（図２において「ｅ」に示す）。

上記動作により、１．８Ｖを出力するＤＣ−ＤＣコンバータ１６０_２の立ち上がりを遅らせることが可能となる。したがって、上述したＤＣ−ＤＣコンバータ１６０_１による出力電圧の立ち上がりが完了した後に、ＤＣ−ＤＣコンバータ１６０_２が立ち上がりを開始するという規定を満たすことができる。

以上のように、本実施形態によれば、メインカード１１０からの電源電圧をＬＳＩ１４５に供給するＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎの出力電圧を、メインカード１１０に搭載される電源制御演算回路１３０にフィードバックすると共に、電源制御演算回路１３０はフィードバックの結果に基づいて、ＬＳＩ１４５の仕様を満たすように電源電圧を供給するスイッチ部１２０ａ、１２０ｂを制御する。

上記構成を採用することにより、本実施形態によれば、ＬＳＩ１４５に規定される、電源電圧の投入タイミング、電源電圧の立ち上がり等に関する仕様を常に満たすように電源電圧を投入することが可能となる。したがって、ＬＳＩ１４５が要求する仕様を満たすように、安定した状態で電源を動作させることが可能となり、電源制御装置１００の信頼性を向上させることができるという効果が得られる。

また、電源制御装置１００の稼働中にＬＳＩ１４５に電源電圧を供給している複数のＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎの立ち上がり状態を加味しながら、その都度各ＤＣ−ＤＣコンバータ１６０_１乃至１６０_ｎの出力電圧の立ち上がり状態に合わせて制御することができるという効果が得られる。

本発明は、値の異なる複数の電源電圧を必要とし、各電源電圧の投入タイミングや、電源電圧の立ち上がりに関する規定が規定されるＬＳＩを搭載する電源制御装置等に適用できる。

１００、２００ 電源制御装置
１１０ メインカード
１２０ ＭＯＳ−ＦＥＴスイッチ部
１３０ 電源制御演算回路
１３５ 電圧フィードバック線
１３６ａ、１３６ｂ ＭＯＳ−ＦＥＴ制御線
１４０ 拡張カード
１４５ ＬＳＩ
１５０_１乃至１５０_ｎ オン／オフ閾値検出回路
１６０_１乃至１６０_ｎ ＤＣ−ＤＣコンバータ

Claims (3)

1. 供給された電源電圧を所定の電圧に変換し、変換した電圧を負荷に投入する複数のコンバータと、
   前記コンバータにそれぞれ接続され、供給された前記電源電圧が閾値に達したことを検出するのに応じて、前記接続されたコンバータを駆動する閾値検出回路と、
   前記電源電圧と、前記コンバータからそれぞれ出力される電圧とをモニタして、１の前記コンバータの立ち上がりが完了する時間と、他の前記コンバータの立ち上がりが開始する時間を予測し、前記完了する時間よりも前記開始する時間が遅くなるように、前記他のコンバータに接続された前記閾値検出回路に対する前記電源電圧の供給を制限する演算回路と
   を備えた電源制御装置。
2. 複数のコンバータにより、供給された電源電圧を所定の電圧に変換し、変換した電圧を負荷に投入し、
   閾値検出回路により、供給された前記電源電圧が閾値に達したことを検出するのに応じて、当該閾値検出回路に接続された前記コンバータを駆動し、
   演算回路により、前記電源電圧と、前記コンバータからそれぞれ出力される電圧とをモニタして、１の前記コンバータの立ち上がりが完了する時間と、他の前記コンバータの立ち上がりが開始する時間を予測し、前記完了する時間よりも前記開始する時間が遅くなるように、前記他のコンバータに接続された前記閾値検出回路に対する前記電源電圧の供給を制限する
   電源制御方法。
3. 供給された電源電圧を所定の電圧に変換し、変換した電圧を負荷に投入する複数のコンバータと、前記コンバータにそれぞれ接続され、供給された前記電源電圧が閾値に達したことを検出するのに応じて、前記接続されたコンバータを駆動する閾値検出回路とを含む第１の基板と、
   前記第１の基板に接続され、前記電源電圧と、前記コンバータからそれぞれ出力される電圧とをモニタして、１の前記コンバータの立ち上がりが完了する時間と、他の前記コンバータの立ち上がりが開始する時間を予測し、前記完了する時間よりも前記開始する時間が遅くなるように、前記他のコンバータに接続された前記閾値検出回路に対する前記電源電圧の供給を制限する演算回路を含む第２の基板とを備えた電源制御装置
   を備えた情報処理装置。

Images