KR100608598B1 - 파워 시퀀싱을 수행하는 시스템 및 방법 - Google Patents

파워 시퀀싱을 수행하는 시스템 및 방법 Download PDF

Info

Publication number
KR100608598B1
KR100608598B1 KR1020040046616A KR20040046616A KR100608598B1 KR 100608598 B1 KR100608598 B1 KR 100608598B1 KR 1020040046616 A KR1020040046616 A KR 1020040046616A KR 20040046616 A KR20040046616 A KR 20040046616A KR 100608598 B1 KR100608598 B1 KR 100608598B1
Authority
KR
South Korea
Prior art keywords
voltage
power
device driving
converter
driving voltage
Prior art date
Application number
KR1020040046616A
Other languages
English (en)
Other versions
KR20050121475A (ko
Inventor
김형수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040046616A priority Critical patent/KR100608598B1/ko
Priority to US10/993,447 priority patent/US20050283631A1/en
Priority to EP05253481A priority patent/EP1610206A2/en
Publication of KR20050121475A publication Critical patent/KR20050121475A/ko
Application granted granted Critical
Publication of KR100608598B1 publication Critical patent/KR100608598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 파워 시퀀싱을 수행하는 시스템 및 방법에 관한 발명으로서, 본 발명의 실시예에 따른 파워 시퀀싱을 수행하는 시스템은 외부로부터 전원을 공급받는 주전원부와, 상기 주전원부의 출력 전압을 입력받아, 기설정된 제1 전압을 출력하는 파워 시퀀싱 구동부와, 상기 제1 전압을 입력받아, 크기가 다른 적어도 1이상의 디바이스 구동 전압을 출력하는 전원 조정부와, 상기 제1 전압과 상기 디바이스 구동 전압을 입력받아 동작하는 디바이스를 포함한다.
파워 시퀀스(power sequence), SMPS(Switching Mode Power Supply)

Description

파워 시퀀싱을 수행하는 시스템 및 방법{System and method for performing power sequencing}
도 1은 종래 기술에 따라 디바이스에 전원을 공급하기 위한 블록도를 나타내는 예시도이다.
도 2는 종래 기술에 따라 디바이스에 전원이 인가되는 시간에 관한 그래프이다.
도 3은 본 발명의 실시예에 따라 파워 시퀀싱을 수행하는 시스템의 블록도를 나타내는 예시도이다.
도 4는 상기 도 3의 실시예에 따라 디바이스에 전원이 인가되는 시간을 나타내는 그래프이다.
도 5는 본 발명의 또다른 실시예에 따라 파워 시퀀싱을 수행하는 시스템의 블록도를 나타내는 예시도이다.
도 6은 상기 도 5의 실시예에 따라 디바이스에 전원이 인가되는 시간을 나타내는 그래프이다.
도 7은 본 발명의 또다른 실시예에 따라 파워 시퀀싱을 수행하는 시스템의 블록도를 나타내는 예시도이다.
도 8은 상기 도 7의 실시예에 따라 디바이스에 전원이 인가되는 시간을 나타 내는 그래프이다.
도 9는 본 발명의 실시예에 따라 파워 시퀀싱을 수행하는 방법을 나타내는 플로우 차트이다.
<도면의 주요 부분에 대한 부호의 설명>
310: 주전원부
360: 디바이스 전원 구동부
370: 전원 조정부
380: 파워 시퀀싱 구동부
본 발명은 파워 시퀀싱에 관한 것으로, 보다 상세하게는 파워 시퀀스를 요구하는 디바이스에 대하여 보다 안정적인 전원을 공급하기 위한 시스템 및 방법에 관한 것이다.
우리 주위에서 동작하는 대부분의 시스템들은 공통적으로 일정한 전원의 공급을 받아 동작하도록 구성되어 있다. 이 때, 시스템 외부적으로는 단일의 전원이 공급되지만, 시스템 내부적으로는 공급받은 전원이 다시 여러 종류의 전원으로 분리되어 시스템을 구성하는 각종 디바이스로 전달되는 경우가 있다. 이것은 각종 디바이스마다 필요로 하는 전원의 크기가 다르기 때문이다. 도 1에서는 종래에 이와 같은 방법을 이용하여 시스템(100)을 구성하는 여러 디바이스로 전원이 공급되는 것을 나타내고 있다.
즉, 주전원부(110)와 4개의 디바이스(120, 130, 140, 150)로 구성된 시스템(100)이 존재한다고 가정할 때, 각각의 디바이스(120, 130, 140, 150)는 서로 다른 동작 전원을 주전원부(110)로부터 공급받게 된다. 이와 같이 단일의 외부 전원을 입력으로 하여 크기가 다른 여러 가지 전원을 출력하는 기능은 SMPS(Switching Mode Power Supply)에 의해 구현될 수 있다. 한편, 디바이스_D(150)는 하나의 전원이 아닌 여러 개의 전원을 필요로 할 수도 있는데, 이러한 디바이스의 예로서 CPU(Central Processing Unit)와 같은 집적 회로 칩셋을 들 수 있다. 이러한 경우에 디바이스_D(150)는 주전원부(110)로부터 주전원으로서 전원D를 공급받고 전원 조정부(160)에 의해 디바이스_D(150)에 필요한 다른 전원들을 공급받는다. 이 때, 전원 조정부(160)는 도 1에서 도시한 바와 같이 다수의 레귤레이터 IC(Integrated Circuit)으로 구성될 수 있는데, 도 1에서는 각각 'Reg_1', 'Reg_2', 'Reg_3'으로 나타내고 있다.
한편, 디바이스_D(150)와 같이 크기가 다른 다수의 전원을 필요로 하는 IC들은 칩 내부적으로 ESD(Electrostatic Discharge)를 방지하기 위한 보호 회로를 구비하는 것 외에도 칩이 정상적으로 동작하기 위한 일정한 파워 시퀀스(Power Sequence)를 갖는다. 이 때, 파워 시퀀스란 크기가 다른 적어도 2이상의 전원에 의해 동작하는 디바이스가 오동작을 하지 않고 정상적, 안정적으로 동작하기 위하여 전원이 인가되는 순서 또는 규칙 등을 말한다. 만일 이러한 파워 시퀀스에 맞도록 전원이 공급되지 않는다면 IC가 예측할 수 없는 동작을 수행할 수 있으며, 제품에 대한 신뢰성이 떨어지게 된다.
예를 들어, 도 1에서 도시한 종래의 구성에 따라 전원D가 디바이스_D(150)로 공급되는 경우에 디바이스_D(150)로 공급되는 전원D, 전원D-1, 전원D-2, 전원 D-3의 크기를 각각 3.3[V], 2.5[V], 1.8[V], 1.5[V]로 가정한다. 이 때, 상기 전원들이 디바이스_D(150)로 인가되는 시간을 도 2의 그래프에서 나타내고 있다.
즉, 전원D가 디바이스_D(150)에 인가되는 상승 시간(rising time) 동안에 레귤레이터 IC들이 동작할 수 있기 때문에 동작 전압이 낮은 레귤레이터 IC들부터 동작을 하게 되어 디바이스(150)로 전원이 공급된다. 따라서, 전원이 디바이스_D(150)로 인가되는 시간은 전원D-3가 가장 빠르고, 그 다음으로 전원D-2, 전원D-1, 전원D의 순서로 인가되는 것이다.
만일 이 때 디바이스_D(150)가 정상 동작을 하기 위하여 전원D가 가장 먼저 디바이스_D(150)로 인가되도록 하는 파워 시퀀스를 필요로 할 경우에는 도 2에서와 같은 파워 시퀀스로 인하여 디바이스_D(150)가 정상 동작을 수행하지 않을 수 있으며 예측할 수 없는 결과를 초래할 수도 있게 된다.
따라서, 크기가 다른 다수의 전원에 의해 동작하는 디바이스가 안정적인 동작을 수행하기 위한 일정한 파워 시퀀스를 필요로 하는 경우에, 상기 파워 시퀀스를 만족하도록 안정적인 전원을 공급하는 회로의 설계가 필요하게 되었다.
본 발명은 상기한 문제점을 개선하기 위해 안출된 것으로, 본 발명은 파워 시퀀스 조건을 필요로 하는 디바이스에 대하여 상기 디바이스에 인가되는 전원의 상승 시간(rising time)을 단축시키고, 인가되는 시간을 조절함으로써 원하는 파워 시퀀스에 따라 전원을 공급하도록 하는 방법을 제공하는데 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 파워 시퀀싱을 수행하는 시스템은 외부로부터 전원을 공급받는 주전원부와, 상기 주전원부의 출력 전압을 입력받아, 기설정된 제1 전압을 출력하는 파워 시퀀싱 구동부와, 상기 제1 전압을 입력받아, 크기가 다른 적어도 1이상의 디바이스 구동 전압을 출력하는 전원 조정부와, 상기 제1 전압과 상기 디바이스 구동 전압을 입력받아 동작하는 디바이스를 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 파워 시퀀싱을 수행하는 방법 외부로부터 전원을 공급받는 (a) 단계와, 상기 전원을 시스템을 구성하는 디바이스를 동작시키기 위한 제1 전압으로 변환하는 (b) 단계와, 상기 제1 전압을 상기 디바이스를 동작시키기 위한 적어도 1이상의 디바이스 구동 전압으로 변환하는 (c) 단계 및 상기 제1 전압과 상기 디바이스 구동 전압을 상기 디바이스로 출력하는 (d) 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
이하, 본 발명의 실시예들에 의하여 파워 시퀀싱을 수행하는 시스템 및 방법을 설명하기 위한 블록도 또는 처리 흐름도에 대한 도면들을 참고하여 본 발명에 대해 설명하도록 한다. 이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생 산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑제되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
도 3은 본 발명의 실시예에 따라 파워 시퀀싱을 수행하는 시스템의 블록도를 나타내는 예시도로서, 상기 시스템(300)은 단일의 외부 전원을 입력으로 하여 크기가 다른 여러 가지 전원을 출력하도록 하는 주전원부(310)와 주전원부(310)로부터 전원을 공급받아 동작하는 다수의 디바이스(320, 330, 340, 350)와, 주전원부(310)로부터 입력받은 전원을 이용하여 크기가 다른 다수의 전원을 필요로 하는 디바이스에 대하여 상기 디바이스의 동작을 위한 파워 시퀀스를 제공하는 디바이스 전원 구동부(360)를 포함한다. 이 때, 디바이스 전원 구동부(360)는 상기 디바이스의 주전원을 제외한 다른 전원을 공급하는 전원 조정부(370)와 주전원부(310)로부터 전 원을 인가받아 상기 디바이스의 주전원을 공급하고, 전원 조정부(370)의 입력 전원을 공급하는 파워 시퀀싱 구동부(380)를 포함한다. 한편, 상기 디바이스는 특정한 기능을 수행하는 물리적인 하드웨어 기기 또는 하드웨어 소자, 집적회로(Integrated Circuit, IC)칩 셋 등을 포함한다.
도 3에 도시된 블록도에서 나타난 바와 같이, 크기가 다른 다수의 전원을 필요로 하는 디바이스_D(350)는 주전원부(310)로부터 직접 전원을 공급받는 것이 아니라, 파워 시퀀스를 수행하는 디바이스 전원 구동부(360)에 의해 전원을 공급받게 되는 것이다. 따라서 디바이스_D(350)가 정상적으로 동작하기 위한 파워 시퀀스를 만족시키기 위하여 디바이스 전원 구동부(360)의 회로 구조를 설계할 수 있는 것이다.
시스템(300)의 외부로부터 시스템 동작을 위한 외부 전원이 인가되면 주전원부(310)는 디바이스_A(320), 디바이스_B(330), 디바이스_C(340)에 대하여 각각 전원A, 전원B, 전원C를 직접 공급함으로써 상기 디바이스들(320, 330, 340)을 동작하게 한다. 한편, 크기가 다른 4개의 전원(이 때, 전원의 크기는 전원D > 전원D-1 > 전원D-2 > 전원D-3 의 순서라고 가정한다)에 의해 동작하는 디바이스_D(350)는 크기가 가장 큰 전원D가 다른 전원들(전원D-1, 전원D-2, 전원D-3)보다 디바이스_D(350)에 빨리 인가되거나 적어도 동시에 인가되어야 하는 파워 시퀀스를 갖는다고 가정한다.
따라서, 디바이스 전원 구동부(360)에 있는 파워 시퀀싱 구동부(380)는 주전원부(310)로부터 전원E를 공급받고, 파워 시퀸싱 구동부(380)가 일정한 출력 전압 을 발생시킬 수 있을 때까지 디바이스_D(350)로는 전원이 공급되지 않는다. 만일, 파워 시퀀싱 구동부(380)가 일정한 출력 전압을 발생시킬 수 있는 상태에 도달하면, 파워 시퀀싱 구동부(380)는 주전원으로서 디바이스_D(350)에 전원D를 공급하고 다른 전원들(전원D-1, 전원D-2, 전원D-3)을 공급하기 위해 전원 조정부(370)로 파워 시퀀싱 구동부(380)의 출력 전압을 전달한다. 이 때, 바람직하게는 파워 시퀀싱 구동부(380)는 레귤레이터 IC 또는 스텝-다운 레귤레이터(step-down regulator) IC에 의해 구현될 수 있다. 스텝-다운 레귤레이터는 일정한 범위의 전압을 입력받아 원하는 출력 전압을 얻을 수 있는 IC이다.
전원 조정부(370)는 파워 시퀀싱 구동부(380)로부터 입력받은 전압을 전원D-1, 전원D-2, 전원D-3의 공급을 위한 전압으로 변환시키기 위하여 해당 개수만큼의 컨버터를 포함하는데, 이 때 바람직하게는 상기 컨버터는 레귤레이터 IC에 의해 구현될 수 있다.
따라서, 전원 조정부(370)에서 전압을 변환시키는 시간을 고려하면, 디바이스_D(350)로 인가되는 전원은 전원D가 가장 먼저 인가되고 다른 전원들(전원D-1, 전원D-2, 전원D-3)은 거의 동시에 인가될 수 있다. 결국 전원D가 다른 전원들(전원D-1, 전원D-2, 전원D-3)보다 디바이스_D(350)로 늦게 인가되는 일은 발생하지 않으므로 디바이스_D(350)가 파워 시퀀스 위반에 따른 비정상적인 동작을 수행하는 것을 방지할 수 있는 것이다.
도 4는 상기 도 5의 실시예에 따라 디바이스에 전원이 인가되는 시간을 나타내는 그래프로서, 도 4에서는 전원D가 먼저 디바이스_D(350)에 인가되고 다른 전원 들(전원D-1, 전원D-2, 전원D-3)은 동시에 인가되고 있는 것을 나타내고 있으나, 전원D-1, 전원D-2, 전원D-3 간에는 컨버터의 특성상 디바이스_D(350)에 인가되는 시간이 약간 차이날 수도 있다.
도 5는 본 발명의 또다른 실시예에 따라 파워 시퀀싱을 수행하는 시스템의 블록도를 나타내는 예시도이다.
이 때, 도 5에서 도시한 주전원부(510), 디바이스_A(520), 디바이스_B(530), 디바이스_C(540), 디바이스_D(550)는 도 3에서 도시한 주전원부(310), 디바이스_A(320), 디바이스_B(330), 디바이스_C(340), 디바이스_D(350)에 대응한다. 또한, 도 5에서 도시한 디바이스 전원 구동부(560) 및 파워 시퀀싱 구동부(580)는 도 3에서 도시한 디바이스 전원 구동부(360) 및 파워 시퀀싱 구동부(380) 에 대응한다. 다만, 도 5에서는 도 3에서 도시한 전원 조정부(370)를 구성하는 다수의 컨버터의 구성을 달리하여 전원 조정부(570)를 도시하고 있다.
도 5에서 도시하고 있는 전원 조정부(570)를 구성하는 'Reg_1' 컨버터는 파워 시퀀싱 구동부(580)로부터 전원D를 공급받아 전원D-1을 출력하고, 'Reg_2' 컨버터는 상기 'Reg_1' 컨버터로부터 전원D-1를 공급받아 전원D-2을 출력하고, 'Reg_3' 컨버터는 상기 'Reg_2' 컨버터로부터 전원D-2를 공급받아 전원D-3을 출력하게 된다. 이러한 회로 구성의 경우에 각각의 전원이 디바이스_D(550)로 인가되는 시간은 전원D가 가장 빠르고 그 다음으로는 전원D-1, 전원D-2, 전원D-3의 순서가 된다. 결국, 디바이스_D(550)로 인가되는 전원은 시간 지연(time delay)이 발생하게 된다.
즉, 크기가 다른 다수의 전원에 의해 동작하는 디바이스가 크기가 큰 전원부 터 차례대로 인가되도록 하는 파워 시퀀스를 갖는 경우에 도 5에서 도시한 전원 조정부(570)의 구조를 이용할 수 있다.
도 6에서는 도 5에서 도시한 전원 조정부(570)의 구성에 따라 디바이스에 전원이 인가되는 시간을 그래프로 나타내고 있다.
도 7은 본 발명의 또다른 실시예에 따라 파워 시퀀싱을 수행하는 시스템의 블록도를 나타내는 예시도이다.
이 때, 도 7에서 도시한 주전원부(710), 디바이스_A(720), 디바이스_B(730), 디바이스_C(740), 디바이스_D(750)는 도 3에서 도시한 주전원부(310), 디바이스_A(320), 디바이스_B(330), 디바이스_C(340), 디바이스_D(350)에 대응한다. 또한, 도 7에서 도시한 디바이스 전원 구동부(760) 및 파워 시퀀싱 구동부(780)는 도 3에서 도시한 디바이스 전원 구동부(360) 및 파워 시퀀싱 구동부(380) 에 대응한다. 다만, 도 7에서는 도 3에서 도시한 전원 조정부(370)를 구성하는 다수의 컨버터 각각에 대하여 시간 지연부를 추가하는 구성을 나타내고 있다. 상기 시간 지연부는 각각의 전원이 인가되는 시간 지연을 조절하기 위한 것으로서 시간 지연 기능을 수행하는 회로 소자로서 구현될수 있다. 바람직하게는 상기 시간 지연부는 전원 조정부(570)를 구성하는 각각의 컨버터의 출력단에 위치하게 된다.
이 때, 디바이스_D(750)는 디바이스_D(750)에 인가되는 서로 다른 전원(이 때, 전원의 크기는 전원D > 전원D-1 > 전원D-2 > 전원D-3 의 순서라고 가정한다)이 전원D를 기준으로 하여 일정한 시간 지연을 갖도록 하고, 인가되는 순서는 전원D가 가장 빠르고, 그 다음으로는 전원D-2, 전원D-1, 전원D-3의 순서로 인가되도록 하는 파원 시퀀스를 갖는 것으로 가정한다. 한편, 전원D-1, 전원D-2, 전원D-3은 각각 전원D를 기준으로 하여 T1, T2, T3의 시간 지연을 갖는 것으로 한다.
도 7에서 도시한 바와 같이, 전원 조정부(770)로 입력되는 전원D는 Reg_1 컨버터에 의해 전원D-1가 출력되고, T1만큼의 시간 지연이 발생한 후 디바이스_D(750)로 전원D-1가 공급된다. 전원D-2 및 전원D-3도 이러한 방법에 의해 디바이스_D(750)로 공급될 수 있다. 도 8은 상기 도 7의 실시예에 따라 디바이스에 전원이 인가되는 시간을 나타내는 그래프이다.
한편, 도 7에서 도시한 시간 지연부가 도 5에서 도시하고 있는 전원 조정부(570)에 추가됨으로써 디바이스_D(550)의 파워 시퀀스를 만족하는 결과를 얻을 수도 있다.
도 9는 본 발명의 실시예에 따라 파워 시퀀싱을 수행하는 방법을 나타내는 플로우 차트이다.
우선 시스템을 동작시키기 위하여 시스템 외부로부터 외부 전원을 입력받고, 입력받은 외부 전원을 시스템을 구성하는 디바이스를 동작시키기 위한 제1 전압으로 변환한다(S920). 그리고 나서, 상기 제1 전압을 상기 디바이스를 동작시키기 위한 적어도 1이상의 디바이스 구동 전압으로 변환하고(S940), 상기 디바이스는 상기 제1 전압과 상기 디바이스 구동 전압을 입력으로 하여 구동하기 시작한다(S960).
이 때, 적어도 1이상의 디바이스 구동 전압으로 변환하기 위한 회로 구성의 예로서 도 3에서 도시된 전원 조정부(370), 도 5에서 도시된 전원 조정부(570), 또는 도 7에서 도시된 전원 조정부(770)의 회로 구성을 갖을 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정하는 것은 아니다.
본 발명의 실시에 따라 크기가 다른 다수의 전원에 의해 동작하는 디바이스의 파워 시퀀스를 만족시키는 회로를 구성함으로써, 상기 디바이스가 안정적으로 동작할 수 있도록 하며, 이에 따라 제품에 대한 신뢰성을 향상시키는 효과가 있다.

Claims (20)

  1. 외부로부터 전원을 공급받는 주전원부;
    상기 주전원부의 출력 전압을 입력받아, 기설정된 제1 전압을 출력하는 파워 시퀀싱 구동부;
    상기 제1 전압을 입력받아, 크기가 다른 디바이스 구동 전압을 출력하는 전원 조정부;
    상기 제1 전압과 상기 디바이스 구동 전압을 입력받아 동작하는 디바이스를 포함하는 파워 시퀀싱을 수행하는 시스템.
  2. 제1항에 있어서,
    상기 파워 시퀀싱 구동부는 스텝-다운 레귤레이터 집적 회로(step-down regulator IC)인 파워 시퀀싱을 수행하는 시스템.
  3. 제1항에 있어서,
    상기 전원 조정부는 직류-직류 컨터버를 포함하고, 상기 직류-직류 컨버터는 상기 제1 전압을 입력으로 받아, 상기 디바이스 구동 전압을 출력하는 파워 시퀀싱을 수행하는 시스템.
  4. 제1항에 있어서,
    상기 전원 조정부는 다수의 직류-직류 컨버터를 포함하고, 상기 다수의 직류-직류 컨버터는 상기 제1 전압을 동시에 입력받도록 구성되는 파워 시퀀싱을 수행하는 시스템.
  5. 제4항에 있어서,
    상기 직류-직류 컨버터의 출력단에 출력되는 전압의 전달을 지연시키는 시간 지연부를 더 포함하는 파워 시퀀싱을 수행하는 시스템.
  6. 제1항에 있어서,
    상기 전원 조정부는 상기 제1 전압을 입력받아, 제1 디바이스 구동 전압을 출력하는 제1 직류-직류 컨버터와, 상기 제1 디바이스 구동 전압을 입력받아, 제2 디바이스 구동 전압을 출력하는 제2 직류-직류 컨버터를 포함하는데, 상기 제1 전압, 상기 제1 디바이스 구동 전압 그리고 상기 제2 디바이스 구동 전압이 상기 디바이스로 출력되는 파워 시퀀싱을 수행하는 시스템.
  7. 제6항에 있어서,
    상기 직류-직류 컨버터의 출력단에 출력되는 전압의 전달을 지연시키는 시간 지연부를 더 포함하는 파워 시퀀싱을 수행하는 시스템.
  8. 제3항에 있어서,
    상기 직류-직류 컨버터는 레귤레이터 집적 회로(regulator IC)인 파워 시퀀 싱을 수행하는 시스템.
  9. 제1항에 있어서,
    상기 디바이스는 상기 제1 전압을 상기 디바이스 구동 전압보다 선행하여 입력받아 동작하는 파워 시퀀싱을 수행하는 시스템.
  10. 제1항에 있어서,
    상기 디바이스는 상기 제1 전압과 상기 디바이스 구동 전압을 순차적으로 입력받아 동작하는 파워 시퀀싱을 수행하는 시스템.
  11. 외부로부터 전원을 공급받는 (a) 단계;
    상기 전원을 시스템을 구성하는 디바이스를 동작시키기 위한 제1 전압으로 변환하는 (b) 단계;
    상기 제1 전압을 상기 디바이스를 동작시키기 위한 디바이스 구동 전압으로 변환하는 (c) 단계; 및
    상기 제1 전압과 상기 디바이스 구동 전압을 상기 디바이스로 출력하는 (d) 단계를 포함하는 파워 시퀀싱을 수행하는 방법.
  12. 제11항에 있어서,
    상기 (b) 단계는 스텝-다운 레귤레이터 집적 회로(step-down regulator IC) 를 이용하여 상기 제1 전압으로 변환하는 단계를 포함하는 파워 시퀀싱을 수행하는 방법.
  13. 제11항에 있어서,
    상기 (c) 단계는 직류-직류 컨버터를 이용하여 디바이스 구동 전압으로 변환하는 단계를 포함하는 파워 시퀀싱을 수행하는 방법.
  14. 제11항에 있어서,
    상기 (c) 단계는 다수의 직류-직류 컨버터를 이용하여 디바이스 구동 전압으로 변환하는 단계를 포함하며, 상기 다수의 직류-직류 컨버터는 상기 제1 전압을 동시에 입력받도록 구성되도록 하는 파워 시퀀싱을 수행하는 방법.
  15. 제14항에 있어서,
    상기 직류-직류 컨버터의 출력단에 출력되는 전압의 전달을 지연시키는 시간 지연부가 추가되어 구성되는 파워 시퀀싱을 수행하는 방법.
  16. 제11항에 있어서,
    상기 (c) 단계는 상기 제1 전압을 입력받아, 상기 디바이스를 동작시키기 위한 제1 디바이스 구동 전압으로 변환하는 단계; 및
    상기 제1 디바이스 구동 전압을 입력받아, 상기 디바이스를 동작시키기 위한 제2 디바이스 구동 전압으로 변환하는 단계를 포함하고,
    상기 (d) 단계는 상기 제1전압, 상기 제1 디바이스 구동 전압 그리고 상기 제2 디바이스 구동 전압을 상기 디바이스로 출력하는 단계를 포함하는 파워 시퀀싱을 수행하는 방법.
  17. 제16항에 있어서,
    상기 직류-직류 컨버터의 출력단에 출력되는 전압의 전달을 지연시키는 시간 지연부가 추가되어 구성되는 파워 시퀀싱을 수행하는 방법.
  18. 제13항에 있어서,
    상기 직류-직류 컨버터는 레귤레이터 집적 회로(regulator IC)인 파워 시퀀싱을 수행하는 방법.
  19. 제11항에 있어서,
    상기 디바이스가 상기 제1 전압을 상기 디바이스 구동 전압보다 선행하여 입력받아 동작하는 (e) 단계를 더 포함하는 파워 시퀀싱을 수행하는 방법.
  20. 제11항에 있어서,
    상기 디바이스가 상기 제1 전압과 상기 디바이스 구동 전압을 순차적으로 입력받아 동작하는 (e) 단계를 더 포함하는 파워 시퀀싱을 수행하는 방법.
KR1020040046616A 2004-06-22 2004-06-22 파워 시퀀싱을 수행하는 시스템 및 방법 KR100608598B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040046616A KR100608598B1 (ko) 2004-06-22 2004-06-22 파워 시퀀싱을 수행하는 시스템 및 방법
US10/993,447 US20050283631A1 (en) 2004-06-22 2004-11-22 System and method for performing power sequencing
EP05253481A EP1610206A2 (en) 2004-06-22 2005-06-07 System and method for performing power sequencing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046616A KR100608598B1 (ko) 2004-06-22 2004-06-22 파워 시퀀싱을 수행하는 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20050121475A KR20050121475A (ko) 2005-12-27
KR100608598B1 true KR100608598B1 (ko) 2006-08-03

Family

ID=34981981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046616A KR100608598B1 (ko) 2004-06-22 2004-06-22 파워 시퀀싱을 수행하는 시스템 및 방법

Country Status (3)

Country Link
US (1) US20050283631A1 (ko)
EP (1) EP1610206A2 (ko)
KR (1) KR100608598B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200983156Y (zh) * 2006-12-15 2007-11-28 鸿富锦精密工业（深圳）有限公司 时序控制电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493360B1 (ko) * 1997-12-10 2005-08-11 삼성전자주식회사 케이블박스 콘트롤러의 전원제어방법
US6462438B1 (en) * 2000-09-27 2002-10-08 Intel Corporation Supply voltage sequencing
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
KR20030026997A (ko) * 2001-06-05 2003-04-03 코닌클리케 필립스 일렉트로닉스 엔.브이. 제어된 전원-온 및 전원-오프 시퀀스를 이용한 전원공급기 구조
KR100747684B1 (ko) * 2001-08-14 2007-08-08 엘지.필립스 엘시디 주식회사 전원 시퀀스장치 및 그 구동방법
US7023187B2 (en) * 2001-08-16 2006-04-04 Intersil Americas Inc. Integrated circuit for generating a plurality of direct current (DC) output voltages
US6952122B2 (en) * 2001-09-28 2005-10-04 Intel Corporation Generating pulses for resetting integrated circuits
US6771052B2 (en) * 2003-01-03 2004-08-03 Astec International Limited Programmable multiple output DC-DC isolated power supply
US6850048B2 (en) * 2003-05-02 2005-02-01 Potentia Semiconductor, Inc. Power supply controller
US7105947B1 (en) * 2003-05-21 2006-09-12 Cisco Technology, Inc. Method and system for voltage tracking and sequencing in a power supply
US7458028B2 (en) * 2003-07-18 2008-11-25 Avinash Chidambaram Graphical interface for configuring a power supply controller
US20050094330A1 (en) * 2003-11-05 2005-05-05 Guenther Robert A. Intermediate bus power architecture

Also Published As

Publication number Publication date
KR20050121475A (ko) 2005-12-27
EP1610206A2 (en) 2005-12-28
US20050283631A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
US7486064B2 (en) Under voltage lock out circuit and method
US9292079B2 (en) Accelerating the microprocessor core wakeup by predictively executing a subset of the power-up sequence
US9423810B2 (en) Voltage regulator and control method thereof
CN111510122A (zh) 一种多电源系统的上电复位装置
US9535478B2 (en) Power supply management device, electronic apparatus, and power supply management method
JP4187430B2 (ja) 半導体装置
JP2013115977A (ja) コントローラ
JP2013196704A (ja) 定電圧生成回路及び定電圧生成方法
KR100608598B1 (ko) 파워 시퀀싱을 수행하는 시스템 및 방법
JP2007163301A (ja) バーンインテスト信号発生回路及びバーンインテスト方法
KR100944911B1 (ko) 전원공급 시스템 및 방법
US6798262B2 (en) Switching regulator control circuit for a PFM control
CN111338451B (zh) 控制电路及快速设定电源模式的方法
US20090009137A1 (en) Apparatus and method to integrate the power management IC with the system IC
US20060256491A1 (en) Power supply apparatus
CN212675892U (zh) 驱动电压输入电路及显示装置
JP6466761B2 (ja) 半導体装置、及び電源供給方法
JP5529178B2 (ja) 電源接続装置
CN110134043B (zh) 电源系统、计算系统和自动驾驶车辆
CN108075662B (zh) 半导体装置以及过电流保护的设备
JP2005065438A (ja) 多出力電源装置の起動制御回路
KR100967041B1 (ko) 고전압 발생기
US8154325B2 (en) Semiconductor integrated device and control method thereof
KR20020035765A (ko) 플라즈마디스플레이모듈
US11095225B2 (en) Power supply apparatus and control method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee