JP6301315B2 - クラスD増幅器出力ステージにおけるオーバシュート電圧(overshootvoltage)グリッチ(glitch)を抑制するための分割キャパシタスキーム - Google Patents
クラスD増幅器出力ステージにおけるオーバシュート電圧(overshootvoltage)グリッチ(glitch)を抑制するための分割キャパシタスキーム Download PDFInfo
- Publication number
- JP6301315B2 JP6301315B2 JP2015510291A JP2015510291A JP6301315B2 JP 6301315 B2 JP6301315 B2 JP 6301315B2 JP 2015510291 A JP2015510291 A JP 2015510291A JP 2015510291 A JP2015510291 A JP 2015510291A JP 6301315 B2 JP6301315 B2 JP 6301315B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- coupled
- voltage
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
[0042]さらなる側面において、少なくとも1つのフィルタバンク回路は、第1のクランピングトランジスタのゲートノードに結合された第1のフィルタバンク回路を含む。第2のフィルタバンク回路は、第2のクランピングトランジスタのゲートノードに結合される。第3のフィルタバンク回路は、第3のクランピングトランジスタのゲートノードに結合される。第4のフィルタバンク回路は、第4のクランピングトランジスタのゲートノードに結合される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
クラスD電力増幅器であって、
複数の出力トランジスタを有するクラスD駆動回路と、
前記複数の出力トランジスタのうちの少なくとも1つの出力トランジスタに結合された少なくとも1つのアクティブクランプ回路と、
前記少なくとも1つの出力トランジスタの電圧を制御するための前記少なくとも1つのアクティブクランプ回路に結合された少なくとも1つのフィルタバンク回路、
を備える、クラスD電力増幅器。
[C2]
前記少なくとも1つのフィルタバンク回路は、前記少なくとも1つの出力トランジスタの前記電圧を制御するための前記少なくとも1つのアクティブクランプ回路の電圧を安定させる、C1に記載のクラスD電力増幅器。
[C3]
前記クラスD駆動回路の前記複数の出力トランジスタのうちのそれぞれは、ゲートノード、ドレインノード、およびソースノードを備え、
前記少なくとも1つのアクティブクランプ回路は、少なくとも1つのクランピングトランジスタを備え、前記少なくとも1つのクランピングトランジスタは、クランピングトランジスタゲートノード、クランピングトランジスタドレインノード、およびクランピングトランジスタソースノードを備え、
前記少なくとも1つのフィルタバンク回路は、前記クランピングトランジスタゲートノードに結合され、
ここにおいて、前記少なくとも1つのフィルタバンク回路は、前記少なくとも1つの出力トランジスタの前記ゲートノードにおける電圧を制御するための前記クランピングトランジスタゲートノードにおける電圧を安定させる、
C1に記載のクラスD電力増幅器。
[C4]
前記少なくとも1つの出力トランジスタの前記ゲートノードにおける前記制御された電圧は、
前記少なくとも1つの出力トランジスタの前記ゲートノードとソースノードをわたる電圧、
前記少なくとも1つの出力トランジスタの前記ゲートノードとドレインノードをわたる電圧、または
前記少なくとも1つの出力トランジスタの前記ドレインノードとソースノードをわたる電圧、
のうちの少なくとも1つを低下させる、C3に記載のクラスD電力増幅器。
[C5]
前記少なくとも1つのフィルタバンク回路は、
第1のノードと第2のノードを有する第1のキャパシタと、
第1のノードと第2のノードを有する第2のキャパシタを備え、
前記第1のキャパシタの前記第1のノードは、前記クラスD電力増幅器の供給電圧に結合され、
前記第1のキャパシタの前記第2のノードは、前記第2のキャパシタの前記第1のノードと前記クランピングトランジスタゲートノードに結合され、
前記第2のキャパシタの前記第1のノードは、前記第1のキャパシタの前記第2のノードと前記クランピングトランジスタゲートノードに結合され、
前記第2のキャパシタの前記第2のノードは、グラウンドノードに結合される、C3に記載のクラスD電力増幅器。
[C6]
前記クラスD駆動回路の前記複数の出力トランジスタは、第1の出力トランジスタと第2の出力トランジスタを備え、
前記少なくとも1つのアクティブクランプ回路は、第1のアクティブクランプ回路と第2のアクティブクランプ回路を備え、前記第1のアクティブクランプ回路は、前記第1の出力トランジスタに結合され、および前記第2のアクティブクランプ回路は、前記第2の出力トランジスタに結合される、C5に記載のクラスD電力増幅器。
[C7]
前記第1のアクティブクランプ回路は、第1のクランピングトランジスタと第2のクランピングトランジスタを備え、前記第1のクランピングトランジスタの前記ソースノードと前記第2のクランピングトランジスタの前記ソースノードは、前記第1の出力トランジスタの前記ゲートノードに結合され、
前記第2のアクティブクランプ回路は、第3のクランピングトランジスタと第4のクランピングトランジスタを備え、前記第3のクランピングトランジスタの前記ソースノードと前記第4のクランピングトランジスタの前記ソースノードは、前記第2の出力トランジスタの前記ゲートノードに結合される、C6に記載のクラスD電力増幅器。
[C8]
前記少なくとも1つのフィルタバンク回路は、
前記第1のクランピングトランジスタの前記ゲートノードに結合された第1のフィルタバンク回路と、
前記第2のクランピングトランジスタの前記ゲートノードに結合された第2のフィルタバンク回路と、
前記第3のクランピングトランジスタの前記ゲートノードに結合された第3のフィルタバンク回路と、
前記第4のクランピングトランジスタの前記ゲートノードに結合された第4のフィルタバンク回路、を備える、C7のクラスD電力増幅器。
[C9]
クラスD増幅器内のオーバシュート電圧グリッチを抑制する方法であって、前記クラスD増幅器は、複数の出力トランジスタを有するクラスD駆動回路を含み、
前記複数の出力トランジスタのうちの少なくとも1つの出力トランジスタに結合された少なくとも1つのアクティブクランプ回路に基づいて、前記クラスD駆動回路の電圧を規制することと、
前記少なくとも1つのアクティブクランプ回路に結合された少なくとも1つのフィルタバンク回路に基づいて、前記少なくとも1つの出力トランジスタの電圧を制御すること、を備える方法。
[C10]
前記少なくとも1つの出力トランジスタの前記電圧を前記制御することは、前記少なくとも1つのフィルタバンク回路を有する前記少なくとも1つのアクティブクランプ回路の前記電圧を安定させることを備える、C9に記載の方法。
[C11]
前記クラスD駆動回路の前記複数の出力トランジスタのうちのそれぞれは、ゲートノード、ドレインノード、およびソースノードを備え、
前記少なくとも1つのアクティブクランプ回路は、少なくとも1つのクランピングトランジスタを備え、前記少なくとも1つのクランピングトランジスタは、クランピングトランジスタゲートノード、クランピングトランジスタドレインノード、およびクランピングトランジスタソースノードを備え、
前記少なくとも1つの出力トランジスタの前記電圧を前記制御することは、前記クランピングトランジスタゲートノードに結合された前記少なくとも1つのフィルタバンク回路に基づいて、前記少なくとも1つの出力トランジスタの前記ゲートノードにおける電圧を制御することを備え、ここにおいて、前記少なくとも1つのフィルタバンク回路は、前記クランピングトランジスタゲートノードにおける電圧を安定させる、C9に記載の方法。
[C12]
前記少なくとも1つの出力トランジスタの前記ゲートノードにおける前記制御された電圧は、
前記少なくとも1つの出力トランジスタの前記ゲートノードとソースノードをわたる電圧、
前記少なくとも1つの出力トランジスタの前記ゲートノードとドレインノードをわたる電圧、または
前記少なくとも1つの出力トランジスタの前記ドレインノードとソースノードをわたる電圧、
のうちの少なくとも1つを低下させる、C11に記載の方法。
[C13]
前記少なくとも1つのフィルタバンク回路は、
第1のノードと第2のノードを有する第1のキャパシタと、
第1のノードと第2のノードを有する第2のキャパシタを備え、
前記第1のキャパシタの前記第1のノードは、前記クラスD電力増幅器の供給電圧に結合され、
前記第1のキャパシタの前記第2のノードは、前記第2のキャパシタの前記第1のノードと前記クランピングトランジスタゲートノードに結合され、
前記第2のキャパシタの前記第1のノードは、前記第1のキャパシタの前記第2のノードと前記クランピングトランジスタゲートノードに結合され、
前記第2のキャパシタの前記第2のノードは、グラウンドノードに結合される、C11に記載の方法。
[C14]
前記クラスD駆動回路の前記複数の出力トランジスタは、第1の出力トランジスタと第2の出力トランジスタを備え、
前記少なくとも1つのアクティブクランプ回路は、第1のアクティブクランプ回路と第2のアクティブクランプ回路を備え、前記第1のアクティブクランプ回路は、前記第1の出力トランジスタに結合され、および前記第2のアクティブクランプ回路は、前記第2の出力トランジスタに結合される、C13に記載の方法。
[C15]
前記第1のアクティブクランプ回路は、第1のクランピングトランジスタと第2のクランピングトランジスタを備え、前記第1のクランピングトランジスタの前記ソースノードと前記第2のクランピングトランジスタの前記ソースノードは、前記第1の出力トランジスタの前記ゲートノードに結合され、
前記第2のアクティブクランプ回路は、第3のクランピングトランジスタと第4のクランピングトランジスタを備え、前記第3のクランピングトランジスタの前記ソースノードと前記第4のクランピングトランジスタの前記ソースノードは、前記第2の出力トランジスタの前記ゲートノードに結合される、C14に記載の方法。
[C16]
前記少なくとも1つのフィルタバンク回路は、
前記第1のクランピングトランジスタの前記ゲートノードに結合された第1のフィルタバンク回路と、
前記第2のクランピングトランジスタの前記ゲートノードに結合された第2のフィルタバンク回路と、
前記第3のクランピングトランジスタの前記ゲートノードに結合された第3のフィルタバンク回路と、
前記第4のクランピングトランジスタの前記ゲートノードに結合された第4のフィルタバンク回路、を備える、C15に記載の方法。
[C17]
クラスD増幅器内のオーバシュート電圧グリッチを抑制するための装置であって、前記クラスD増幅器は、複数の出力トランジスタを有するクラスD駆動回路を含み、
前記複数の出力トランジスタのうちの少なくとも1つの出力トランジスタに結合された少なくとも1つのアクティブクランプ回路に基づいて、前記クラスD駆動回路の電圧を規制するための手段と、
前記少なくとも1つのアクティブクランプ回路に結合された少なくとも1つのフィルタバンク回路に基づいて、前記少なくとも1つの出力トランジスタの電圧を制御するための手段、を備える装置。
[C18]
前記少なくとも1つの出力トランジスタの前記電圧を前記制御するための前記手段は、前記少なくとも1つのフィルタバンク回路を有する前記少なくとも1つのアクティブクランプ回路の前記電圧を安定させるように構成される、C17に記載の装置。
[C19]
前記クラスD駆動回路の前記複数の出力トランジスタのうちのそれぞれは、ゲートノード、ドレインノード、およびソースノードを備え、
前記少なくとも1つのアクティブクランプ回路は、少なくとも1つのクランピングトランジスタを備え、前記少なくとも1つのクランピングトランジスタは、クランピングトランジスタゲートノード、クランピングトランジスタドレインノード、およびクランピングトランジスタソースノードを備え、
前記少なくとも1つの出力トランジスタの前記電圧を制御するための前記手段は、前記クランピングトランジスタゲートノードに結合された前記少なくとも1つのフィルタバンク回路に基づいて、前記少なくとも1つの出力トランジスタの前記ゲートノードにおける電圧を制御するように構成され、ここにおいて、前記少なくとも1つのフィルタバンク回路は、前記クランピングトランジスタゲートノードにおける電圧を安定させる、C17に記載の装置。
[C20]
前記少なくとも1つの出力トランジスタの前記ゲートノードにおける前記制御された電圧は、
前記少なくとも1つの出力トランジスタの前記ゲートノードとソースノードをわたる電圧、
前記少なくとも1つの出力トランジスタの前記ゲートノードとドレインノードをわたる電圧、または
前記少なくとも1つの出力トランジスタの前記ドレインノードとソースノードをわたる電圧、
のうちの少なくとも1つを低下させる、C19に記載の装置。
[C21]
前記少なくとも1つのフィルタバンク回路は、
第1のノードと第2のノードを有する第1のキャパシタと、
第1のノードと第2のノードを有する第2のキャパシタを備え、
前記第1のキャパシタの前記第1のノードは、前記クラスD電力増幅器の供給電圧に結合され、
前記第1のキャパシタの前記第2のノードは、前記第2のキャパシタの前記第1のノードと前記クランピングトランジスタゲートノードに結合され、
前記第2のキャパシタの前記第1のノードは、前記第1のキャパシタの前記第2のノードと前記クランピングトランジスタゲートノードに結合され、および
前記第2のキャパシタの前記第2のノードは、グラウンドノードに結合される、C19に記載の装置。
[C22]
前記クラスD駆動回路の前記複数の出力トランジスタは、第1の出力トランジスタと第2の出力トランジスタを備え、
前記少なくとも1つのアクティブクランプ回路は、第1のアクティブクランプ回路と第2のアクティブクランプ回路を備え、前記第1のアクティブクランプ回路は、前記第1の出力トランジスタに結合され、および前記第2のアクティブクランプ回路は、前記第2の出力トランジスタに結合される、C21に記載の装置。
[C23]
前記第1のアクティブクランプ回路は、第1のクランピングトランジスタと第2のクランピングトランジスタを備え、前記第1のクランピングトランジスタの前記ソースノードと前記第2のクランピングトランジスタの前記ソースノードは、前記第1の出力トランジスタの前記ゲートノードに結合され、
前記第2のアクティブクランプ回路は、第3のクランピングトランジスタと第4のクランピングトランジスタを備え、前記第3のクランピングトランジスタの前記ソースノードと前記第4のクランピングトランジスタの前記ソースノードは、前記第2の出力トランジスタの前記ゲートノードに結合される、C22に記載の装置。
[C24]
前記少なくとも1つのフィルタバンク回路は、
前記第1のクランピングトランジスタの前記ゲートノードに結合された第1のフィルタバンク回路と、
前記第2のクランピングトランジスタの前記ゲートノードに結合された第2のフィルタバンク回路と、
前記第3のクランピングトランジスタの前記ゲートノードに結合された第3のフィルタバンク回路と、
前記第4のクランピングトランジスタの前記ゲートノードに結合された第4のフィルタバンク回路、を備える、C23に記載の装置。
Claims (14)
- クラスD電力増幅器であって、
複数の出力トランジスタを有するクラスD駆動回路と、
前記複数の出力トランジスタのうちの少なくとも1つの出力トランジスタに結合された少なくとも1つのアクティブクランプ回路と、
前記少なくとも1つの出力トランジスタの電圧を制御するための前記少なくとも1つのアクティブクランプ回路に結合された少なくとも1つのフィルタバンク回路、
を備え、
ここにおいて、前記少なくとも1つのアクティブクランプ回路は少なくとも1つのクランピングトランジスタを含む、
ここにおいて、前記少なくとも1つのフィルタバンク回路は、第1のノードと第2のノードを有する第1のキャパシタと第1のノードと第2のノードを有する第2のキャパシタを含む、
ここにおいて、前記第1のキャパシタの前記第1のノードは、前記クラスD駆動回路の供給電圧に結合され、前記第1のキャパシタの前記第2のノードと前記第2のキャパシタの前記第1のノードは相互におよび前記少なくとも1つのクランピングトランジスタのゲートノードに結合され、および前記第2のキャパシタの前記第2のノードはグラウンドノードに結合される、
前記クラスD電力増幅器。 - 前記少なくとも1つのフィルタバンク回路は、前記少なくとも1つの出力トランジスタの前記電圧を制御するための前記少なくとも1つのアクティブクランプ回路の電圧を安定させる、請求項1に記載のクラスD電力増幅器。
- 前記クラスD駆動回路の前記複数の出力トランジスタのうちのそれぞれは、ゲートノード、ドレインノード、およびソースノードを備え、
ここにおいて、前記少なくとも1つのクランピングトランジスタは、クランピングトランジスタドレインノードおよびクランピングトランジスタソースノードをさらに備え、
ここにおいて、前記少なくとも1つのフィルタバンク回路は、前記少なくとも1つの出力トランジスタの前記ゲートノードにおける電圧を制御するための前記少なくとも1つのクランピングトランジスタの前記ゲートノードにおける電圧を安定させる、
請求項1に記載のクラスD電力増幅器。 - 前記少なくとも1つの出力トランジスタの前記ゲートノードにおける前記制御された電圧は、
前記少なくとも1つの出力トランジスタの前記ゲートノードとソースノードをわたる電圧、
前記少なくとも1つの出力トランジスタの前記ゲートノードとドレインノードをわたる電圧、または
前記少なくとも1つの出力トランジスタの前記ドレインノードとソースノードをわたる電圧、
のうちの少なくとも1つを低下させる、請求項3に記載のクラスD電力増幅器。 - 前記クラスD駆動回路の前記複数の出力トランジスタは、第1の出力トランジスタと第2の出力トランジスタを備え、
前記少なくとも1つのアクティブクランプ回路は、第1のアクティブクランプ回路と第2のアクティブクランプ回路を備え、前記第1のアクティブクランプ回路は、前記第1の出力トランジスタに結合され、および前記第2のアクティブクランプ回路は、前記第2の出力トランジスタに結合される、請求項1に記載のクラスD電力増幅器。 - 前記第1のアクティブクランプ回路は、第1のクランピングトランジスタと第2のクランピングトランジスタを備え、前記第1のクランピングトランジスタの前記ソースノードと前記第2のクランピングトランジスタの前記ソースノードは、前記第1の出力トランジスタの前記ゲートノードに結合され、
前記第2のアクティブクランプ回路は、第3のクランピングトランジスタと第4のクランピングトランジスタを備え、前記第3のクランピングトランジスタの前記ソースノードと前記第4のクランピングトランジスタの前記ソースノードは、前記第2の出力トランジスタの前記ゲートノードに結合される、請求項5に記載のクラスD電力増幅器。 - 前記少なくとも1つのフィルタバンク回路は、
前記第1のクランピングトランジスタの前記ゲートノードに結合された第1のフィルタバンク回路と、
前記第2のクランピングトランジスタの前記ゲートノードに結合された第2のフィルタバンク回路と、
前記第3のクランピングトランジスタの前記ゲートノードに結合された第3のフィルタバンク回路と、
前記第4のクランピングトランジスタの前記ゲートノードに結合された第4のフィルタバンク回路、を備え、請求項6に記載のクラスD電力増幅器。 - クラスD増幅器内のオーバシュート電圧グリッチを抑制する方法であって、前記クラスD増幅器は、複数の出力トランジスタを有するクラスD駆動回路を含み、
前記複数の出力トランジスタのうちの少なくとも1つの出力トランジスタに結合された少なくとも1つのアクティブクランプ回路に基づいて、前記クラスD駆動回路の電圧を規制することと、
前記少なくとも1つのアクティブクランプ回路に結合された少なくとも1つのフィルタバンク回路に基づいて、前記少なくとも1つの出力トランジスタの電圧を制御すること、を備え、
ここにおいて、前記少なくとも1つのアクティブクランプ回路は少なくとも1つのクランピングトランジスタを含む、
ここにおいて、前記少なくとも1つのフィルタバンク回路は、第1のノードと第2のノードを有する第1のキャパシタと第1のノードと第2のノードを有する第2のキャパシタを含む、
ここにおいて、前記第1のキャパシタの前記第1のノードは、前記クラスD駆動回路の供給電圧に結合され、前記第1のキャパシタの前記第2のノードと前記第2のキャパシタの前記第1のノードは相互におよび前記少なくとも1つのクランピングトランジスタのゲートノードに結合され、および前記第2のキャパシタの前記第2のノードはグラウンドノードに結合される、
方法。 - 前記少なくとも1つの出力トランジスタの前記電圧を前記制御することは、前記少なくとも1つのフィルタバンク回路を有する前記少なくとも1つのアクティブクランプ回路の前記電圧を安定させることを備える、請求項8に記載の方法。
- 前記クラスD駆動回路の前記複数の出力トランジスタのうちのそれぞれは、ゲートノード、ドレインノード、およびソースノードを備え、
ここにおいて、前記少なくとも1つのクランピングトランジスタは、クランピングトランジスタドレインノードおよびクランピングトランジスタソースノードをさらに備え、
前記少なくとも1つの出力トランジスタの前記電圧を前記制御することは、前記少なくとも1つのクランピングトランジスタの前記ゲートノードに結合された前記少なくとも1つのフィルタバンク回路に基づいて、前記少なくとも1つの出力トランジスタの前記ゲートノードにおける電圧を制御することを備え、ここにおいて、前記少なくとも1つのフィルタバンク回路は、前記少なくとも1つのクランピングトランジスタの前記ゲートノードにおける電圧を安定させる、請求項8に記載の方法。 - 前記少なくとも1つの出力トランジスタの前記ゲートノードにおける前記制御された電圧は、
前記少なくとも1つの出力トランジスタの前記ゲートノードとソースノードをわたる電圧、
前記少なくとも1つの出力トランジスタの前記ゲートノードとドレインノードをわたる電圧、または
前記少なくとも1つの出力トランジスタの前記ドレインノードとソースノードをわたる電圧、
のうちの少なくとも1つを低下させる、請求項10に記載の方法。 - 前記クラスD駆動回路の前記複数の出力トランジスタは、第1の出力トランジスタと第2の出力トランジスタを備え、
前記少なくとも1つのアクティブクランプ回路は、第1のアクティブクランプ回路と第2のアクティブクランプ回路を備え、前記第1のアクティブクランプ回路は、前記第1の出力トランジスタに結合され、および前記第2のアクティブクランプ回路は、前記第2の出力トランジスタに結合される、請求項8に記載の方法。 - 前記第1のアクティブクランプ回路は、第1のクランピングトランジスタと第2のクランピングトランジスタを備え、前記第1のクランピングトランジスタの前記ソースノードと前記第2のクランピングトランジスタの前記ソースノードは、前記第1の出力トランジスタの前記ゲートノードに結合され、
前記第2のアクティブクランプ回路は、第3のクランピングトランジスタと第4のクランピングトランジスタを備え、前記第3のクランピングトランジスタの前記ソースノードと前記第4のクランピングトランジスタの前記ソースノードは、前記第2の出力トランジスタの前記ゲートノードに結合される、請求項12に記載の方法。 - 前記少なくとも1つのフィルタバンク回路は、
前記第1のクランピングトランジスタの前記ゲートノードに結合された第1のフィルタバンク回路と、
前記第2のクランピングトランジスタの前記ゲートノードに結合された第2のフィルタバンク回路と、
前記第3のクランピングトランジスタの前記ゲートノードに結合された第3のフィルタバンク回路と、
前記第4のクランピングトランジスタの前記ゲートノードに結合された第4のフィルタバンク回路、を備える、請求項13に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261641791P | 2012-05-02 | 2012-05-02 | |
US61/641,791 | 2012-05-02 | ||
US13/628,011 | 2012-09-26 | ||
US13/628,011 US8947163B2 (en) | 2012-05-02 | 2012-09-26 | Split capacitors scheme for suppressing overshoot voltage glitches in class D amplifier output stage |
PCT/US2013/035680 WO2013165653A1 (en) | 2012-05-02 | 2013-04-08 | Split capacitors scheme for suppressing overshoot voltage glitches in class d amplifier output stage |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015521408A JP2015521408A (ja) | 2015-07-27 |
JP2015521408A5 JP2015521408A5 (ja) | 2016-05-12 |
JP6301315B2 true JP6301315B2 (ja) | 2018-03-28 |
Family
ID=49512094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015510291A Expired - Fee Related JP6301315B2 (ja) | 2012-05-02 | 2013-04-08 | クラスD増幅器出力ステージにおけるオーバシュート電圧(overshootvoltage)グリッチ(glitch)を抑制するための分割キャパシタスキーム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8947163B2 (ja) |
EP (1) | EP2845313B1 (ja) |
JP (1) | JP6301315B2 (ja) |
CN (1) | CN104272588B (ja) |
WO (1) | WO2013165653A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105830342B (zh) * | 2016-02-29 | 2018-10-16 | 香港应用科技研究院有限公司 | 开关模式功率放大器的谐波抑制电路 |
US9641141B1 (en) * | 2016-02-29 | 2017-05-02 | Hong Kong Applied Science and Technology Research Institute Company Limited | Harmonics suppression circuit for a switch-mode power amplifier |
US10263577B2 (en) * | 2016-12-09 | 2019-04-16 | Advanced Energy Industries, Inc. | Gate drive circuit and method of operating the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4818893A (en) * | 1986-10-10 | 1989-04-04 | Prime Computer, Inc. | High speed switching circuit |
US5047913A (en) | 1990-09-17 | 1991-09-10 | General Electric Company | Method for controlling a power converter using an auxiliary resonant commutation circuit |
JP3504190B2 (ja) * | 1999-07-21 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置 |
JP2001102874A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | サージ保護回路および半導体集積回路 |
JP4295928B2 (ja) * | 2001-05-28 | 2009-07-15 | 三菱電機株式会社 | 半導体保護回路 |
CN1689223A (zh) * | 2002-08-23 | 2005-10-26 | 三路技术有限公司 | 提供开关放大器中的直流隔离 |
US6781458B2 (en) * | 2002-08-23 | 2004-08-24 | Tripath Technology, Inc. | Providing DC isolation in switching amplifiers |
JP2007258990A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | 半導体集積回路 |
US20080012632A1 (en) * | 2006-03-22 | 2008-01-17 | Yamaha Corporation | Semiconductor integrated circuit |
CN101485082B (zh) * | 2006-07-07 | 2013-06-19 | Nxp股份有限公司 | D类音频放大器 |
US7898783B2 (en) | 2006-08-10 | 2011-03-01 | Texas Instruments Incorporated | Methods and apparatus to reduce substrate voltage bounces and spike voltages in switching amplifiers |
US7492219B1 (en) | 2006-08-10 | 2009-02-17 | Marvell International Ltd. | Power efficient amplifier |
US7839215B2 (en) | 2008-06-16 | 2010-11-23 | Rgb Systems, Inc. | Method and apparatus for power converter for class D audio power amplifiers |
CN101790122B (zh) * | 2010-02-06 | 2014-05-14 | 青岛海信移动通信技术股份有限公司 | 音频系统的爆破音消除电路及移动通信终端 |
US8237495B2 (en) | 2010-07-07 | 2012-08-07 | Broadcom Corporation | High efficiency amplifier with reduced electromagnetic interference |
-
2012
- 2012-09-26 US US13/628,011 patent/US8947163B2/en active Active
-
2013
- 2013-04-08 JP JP2015510291A patent/JP6301315B2/ja not_active Expired - Fee Related
- 2013-04-08 WO PCT/US2013/035680 patent/WO2013165653A1/en active Application Filing
- 2013-04-08 EP EP13717683.0A patent/EP2845313B1/en active Active
- 2013-04-08 CN CN201380023045.4A patent/CN104272588B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104272588B (zh) | 2017-05-03 |
US8947163B2 (en) | 2015-02-03 |
WO2013165653A9 (en) | 2014-08-07 |
US20130293298A1 (en) | 2013-11-07 |
CN104272588A (zh) | 2015-01-07 |
JP2015521408A (ja) | 2015-07-27 |
WO2013165653A1 (en) | 2013-11-07 |
EP2845313B1 (en) | 2018-05-23 |
EP2845313A1 (en) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9525937B2 (en) | Circuit for suppressing audio output noise and audio output circuit | |
JP6301315B2 (ja) | クラスD増幅器出力ステージにおけるオーバシュート電圧(overshootvoltage)グリッチ(glitch)を抑制するための分割キャパシタスキーム | |
JP6324992B2 (ja) | マルチステージ増幅器 | |
US20080315948A1 (en) | Circuit architecture having differential processing for use in half bridges and full bridges and methods therefore | |
US8184831B2 (en) | Audio playing systems | |
US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
US20040178843A1 (en) | [slew rate enhancement circuit via dynamic output stage] | |
US9467108B2 (en) | Operational amplifier circuit and method for enhancing driving capacity thereof | |
TWI681623B (zh) | 差動反相放大器總成、差動反相放大器及實施差動反相放大器拓撲之方法 | |
JP2007116569A (ja) | オペアンプの開放利得調整回路 | |
JP7498554B2 (ja) | システム、及び、方法 | |
US20120013403A1 (en) | Amplifier circuit | |
US7358814B2 (en) | Differential amplifier and methods for use therewith | |
JP5859644B2 (ja) | 高い電源ノイズ除去を備えた増幅器 | |
CN113825067B (zh) | 音频功放驱动电路、电路控制方法及装置 | |
US9954496B2 (en) | Mitigating amplifier pop noise | |
US20230049670A1 (en) | Methods and apparatus to generate a modulation protocol to output audio | |
CN106788294A (zh) | 一种放大级数可调的运放 | |
JP2008067187A (ja) | ミュート回路、およびそれを備えた半導体集積回路 | |
JP6031240B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
JP6043599B2 (ja) | バイアス回路、および増幅装置 | |
JP2008283555A (ja) | 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路 | |
JP2011066735A (ja) | 電力増幅回路 | |
JP2009021740A (ja) | シングルエンド型増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6301315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |