JP6324992B2 - マルチステージ増幅器 - Google Patents
マルチステージ増幅器 Download PDFInfo
- Publication number
- JP6324992B2 JP6324992B2 JP2015549747A JP2015549747A JP6324992B2 JP 6324992 B2 JP6324992 B2 JP 6324992B2 JP 2015549747 A JP2015549747 A JP 2015549747A JP 2015549747 A JP2015549747 A JP 2015549747A JP 6324992 B2 JP6324992 B2 JP 6324992B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- power supply
- supply voltage
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 4
- 238000013016 damping Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 10
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000010755 BS 2869 Class G Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
出力信号VOUTとnチャネルトランジスタM1のドレインのそれぞれに接続されたソースを有するnチャネルトランジスタM2´をさらに含む。したがって、出力ステージ416は、pチャネルトランジスタM2とnチャネルトランジスタM1を含む出力パスとnチャネルトランジスタM2´とnチャネルトランジスタM1を含む別の出力パスを含み、ここにおいて、nチャネルトランジスタM2´はpチャネルトランジスタM2と並列である。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
第1の電源電圧が閾値電圧より大きい場合に出力信号を搬送するように構成された増幅器出力ステージの第1のパス、および、
前記第1の電源電圧が前記閾値電圧と等しいまたはより小さい場合に前記出力信号を搬送するように構成された前記増幅器出力ステージの第2のパス、
を備える装置。
[C2]
前記第1のパスは、前記第1の電源電圧と出力の間に接続された第1のトランジスタと第2の電源電圧と前記出力の間に接続された第2のトランジスタを含み、前記第2のパスは、前記第2のトランジスタと、前記第1の電源電圧と前記出力の間に接続された第3のトランジスタと、を含む、C1に記載の装置。
[C3]
前記第3のトランジスタへフィードバックバイアス電流制御パスを提供するための少なくとも1つのトランジスタ、および、
前記第3のトランジスタのゲートへ駆動信号を搬送するための少なくとも1つのトランジスタ、
をさらに備える、C2に記載の装置。
[C4]
前記第3のトランジスタは、前記第1のトランジスタの第1の端子に接続された第1の端子と前記第1のトランジスタの第2の端子に接続された第2の端子を有し、かつ、前記第1の電源電圧が前記閾値電圧より小さいまたは等しい場合に導通するように構成された、C2に記載の装置。
[C5]
前記第3のトランジスタと前記第2のトランジスタは、前記第1の電源電圧が実質的にゼロボルトの場合に導通状態になるように構成される、C2に記載の装置。
[C6]
前記第1のトランジスタは、前記第1の電源電圧が前記閾値電圧より小さいまたは等しい場合に非導通状態になるように構成される、C2に記載の装置。
[C7]
前記負の電源電圧と電流ソースの間に接続され、かつ、前記第3のトランジスタへフィードバックバイアス電流制御パスを提供するように構成された第4のトランジスタをさらに備える、C2に記載の装置。
[C8]
前記第3のトランジスタのゲートへ駆動信号を搬送するように構成された複数のトランジスタをさらに備える、C2に記載の装置。
[C9]
前記第3のトランジスタは、前記第1のトランジスタのソースと前記第1の電源電圧に接続されたドレイン、および、前記第1のトランジスタのドレインと前記出力に接続されたソースを有する、C2に記載の装置。
[C10]
前記第3のトランジスタのゲートは、第1の駆動トランジスタのドレインと第2の駆動トランジスタのドレインの間に接続される、C2に記載の装置。
[C11]
前記増幅器は、前記第1のパスと前記第2のパスのうちの1つから前記出力信号を搬送することから他方のパスに前記出力信号を搬送することへの遷移を制御するためのバイアシング回路をさらに備える、C1に記載の装置。
[C12]
前記増幅器は、前記出力ステージに静止電流を設定するためのバイアシング回路をさらに備える、C1に記載の装置。
[C13]
前記バイアシング回路は、前記第1のトランジスタを経由する電流をレプリケートする第1のスケールされた電流と、前記第2のトランジスタを経由する電流をレプリケートする第2のスケールされた電流と、前記第3のトランジスタを経由する電流をレプリケートする第3のスケールされた電流を生成するように構成される、C12に記載の装置。
[C14]
前記バイアシング回路は、前記第1のスケールされた電流に基づく第1のバイアス電圧と、前記第2のスケールされた電流と前記第3のスケールされた電流に基づく第2のバイアス電圧を生成するように構成される、C13に記載の装置。
[C15]
出力ステージの正の電源電圧が閾値電圧より大きい場合に増幅器の前記出力ステージの第1のパスを介して出力を搬送すること、および
前記出力ステージの前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ステージの第2の異なるパスを介して前記出力を搬送すること、
を備える、方法。
[C16]
第2の異なるパスを介して前記出力を搬送することは、前記正の電源電圧が実質的に0.4ボルトまたはそれより小さい場合に前記第2の異なるパスを介して前記出力を搬送することを備える、C15に記載の方法。
[C17]
第1のパスを介して出力を前記搬送することは、前記出力ステージの第1および第2のトランジスタを用いて前記出力を生成することを備え、および第2の異なるパスを介して前記出力を前記搬送することは、前記出力ステージの前記第2のトランジスタと第3のトランジスタを用いて前記出力を生成することを備える、C15に記載の方法。
[C18]
出力ステージの正の電源電圧が閾値電圧より大きい場合に増幅器の前記出力ステージの第1のパスを介して出力を搬送するための手段、および、
前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ステージの第2の異なるパスを介して前記出力を搬送するための手段、
を備える、装置。
[C19]
前記出力ステージへフィードバックバイアス電流制御パスを提供するための手段をさらに備える、C18に記載の装置。
[C20]
前記第2の異なるパスを経由する電流をレプリケートするスケールされた電流を生成するための手段を含む前記出力ステージに静止電流を設定するための手段をさらに備える、C18に記載の装置。
Claims (14)
- 第1の電源電圧が閾値電圧より大きい場合に出力において出力信号を搬送するように構成された増幅器出力ステージの第1のパス、ここにおいて、前記第1のパスの少なくとも一部は、前記第1の電源電圧が前記閾値電圧と等しいまたはより小さい場合に前記出力から絶縁される、および、
前記第1の電源電圧が前記閾値電圧と等しいまたはより小さい場合に前記出力信号を前記出力に搬送するように構成された前記増幅器出力ステージの第2のパス、
を備え、前記第2のパスの少なくとも一部は、前記増幅器出力ステージにおいて受信された前記第1の電源電圧が前記閾値電圧より大きい場合に前記出力から絶縁され、前記増幅器は、前記第1のパスと前記第2のパスのうちの1つから前記出力信号を搬送することから他方のパスに前記出力信号を搬送することへの遷移を制御するためのバイアシング回路をさらに備える、装置。 - 前記第1のパスは、前記第1の電源電圧と前記出力の間に接続された第1のトランジスタと、第2の電源電圧と前記出力の間に接続された第2のトランジスタを含み、前記第2のパスは、前記第2のトランジスタと、前記第1の電源電圧と前記出力の間に接続された第3のトランジスタを含む、請求項1に記載の装置。
- 前記第3のトランジスタへフィードバックバイアス電流制御パスを提供するための少なくとも1つのトランジスタ、および、
前記第3のトランジスタのゲートへ駆動信号を搬送するための少なくとも1つのトランジスタ、
をさらに備える、請求項2に記載の装置。 - 前記第3のトランジスタは、前記第1のトランジスタの第1の端子に接続された第1の端子と前記第1のトランジスタの第2の端子に接続された第2の端子を有し、かつ、前記第1の電源電圧が前記閾値電圧より小さいまたは等しい場合に導通するように構成された、請求項2に記載の装置。
- 前記第3のトランジスタと前記第2のトランジスタは、前記第1の電源電圧が実質的にゼロボルトの場合に導通状態で動作するように構成される、請求項2に記載の装置。
- 前記第1のトランジスタは、前記第1の電源電圧が前記閾値電圧より小さいまたは等しい場合に非導通状態になるように構成される、請求項2に記載の装置。
- 前記負の電源電圧と電流ソースの間に接続され、かつ、前記第3のトランジスタへフィードバックバイアス電流制御パスを提供するように構成された第4のトランジスタをさらに備える、請求項2に記載の装置。
- 前記第3のトランジスタのゲートへ駆動信号を搬送するように構成された複数のトランジスタをさらに備える、請求項2に記載の装置。
- 前記第3のトランジスタは、前記第1のトランジスタのソースと前記第1の電源電圧に接続されたドレイン、および、前記第1のトランジスタのドレインと前記出力に接続されたソースを有する、請求項2に記載の装置。
- 前記第3のトランジスタのゲートは、第1の駆動トランジスタのドレインと第2の駆動トランジスタのドレインの間に接続される、請求項2に記載の装置。
- 前記バイアシング回路は、前記増幅器出力ステージに静止電流を設定するように構成される、請求項1に記載の装置。
- 前記バイアシング回路は、第1のトランジスタを経由する電流をレプリケートする第1のスケールされた電流と、第2のトランジスタを経由する電流をレプリケートする第2のスケールされた電流と、第3のトランジスタを経由する電流をレプリケートする第3のスケールされた電流を生成するように構成される、請求項11に記載の装置。
- 前記バイアシング回路は、前記第1のスケールされた電流に基づく第1のバイアス電圧と、前記第2のスケールされた電流と前記第3のスケールされた電流に基づく第2のバイアス電圧を生成するように構成される、請求項12に記載の装置。
- 出力ステージの正の電源電圧が閾値電圧より大きい場合に増幅器の前記出力ステージの第1のパスを介して出力ノードにおいて出力信号を搬送すること、
前記出力ステージの前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ノードから前記第1のパスの少なくとも一部を絶縁すること、
前記出力ステージの前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ステージの第2の異なるパスを介して前記出力を前記出力に搬送すること、および、
前記出力ステージにおいて受信された前記正の電源電圧が前記閾値電圧より大きい場合に前記出力ノードから前記第2の異なるパスの少なくとも一部を絶縁すること、
前記第1のパスと前記第2のパスのうちの1つから前記出力信号を搬送することから他方のパスに前記出力信号を搬送することへの遷移を制御すること、
を備える、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/720,884 | 2012-12-19 | ||
US13/720,884 US9035699B2 (en) | 2012-12-19 | 2012-12-19 | Multi-stage amplifier |
PCT/US2013/076748 WO2014100512A1 (en) | 2012-12-19 | 2013-12-19 | Multi-stage amplifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016501502A JP2016501502A (ja) | 2016-01-18 |
JP2016501502A5 JP2016501502A5 (ja) | 2017-01-12 |
JP6324992B2 true JP6324992B2 (ja) | 2018-05-16 |
Family
ID=49920687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015549747A Active JP6324992B2 (ja) | 2012-12-19 | 2013-12-19 | マルチステージ増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9035699B2 (ja) |
EP (1) | EP2936676A1 (ja) |
JP (1) | JP6324992B2 (ja) |
KR (1) | KR20150096736A (ja) |
CN (1) | CN104871427B (ja) |
WO (1) | WO2014100512A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9438189B2 (en) * | 2012-07-26 | 2016-09-06 | Qualcomm Incorporated | Low voltage multi-stage amplifier |
US9467098B2 (en) * | 2014-06-25 | 2016-10-11 | Qualcomm Incorporated | Slew rate control boost circuits and methods |
US9602056B2 (en) * | 2014-09-19 | 2017-03-21 | Skyworks Solutions, Inc. | Amplifier with base current reuse |
US9473120B1 (en) | 2015-05-18 | 2016-10-18 | Qualcomm Incorporated | High-speed AC-coupled inverter-based buffer with replica biasing |
EP3133581B1 (en) * | 2015-08-18 | 2019-01-23 | Ricoh Company, Ltd. | Drive system, video device, image projection device, and drive control method |
JP6805568B2 (ja) * | 2015-08-18 | 2020-12-23 | 株式会社リコー | 駆動システム、画像投影装置および駆動制御方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7557658B2 (en) | 2004-07-07 | 2009-07-07 | Texas Instruments Incorporated | Low voltage amplifier having a class-AB control circuit |
US7295074B2 (en) * | 2005-03-31 | 2007-11-13 | Beceem Communications Inc. | Doherty power amplifier with phase compensation |
FR2904739A1 (fr) * | 2006-08-04 | 2008-02-08 | St Microelectronics Nv | Compensation d'un amplificateur comportant au moins deux etages de gain |
CN101507105A (zh) * | 2006-08-21 | 2009-08-12 | 美国思睿逻辑有限公司 | 控制可选电压音频功率放大器输出级的方法和装置 |
US7733178B1 (en) | 2007-10-24 | 2010-06-08 | Fairchild Semiconductor Corporation | High efficiency audio amplifier |
JP5522818B2 (ja) * | 2007-12-18 | 2014-06-18 | フリースケール セミコンダクター インコーポレイテッド | 増幅回路 |
US7683715B2 (en) | 2008-06-27 | 2010-03-23 | Texas Instruments Incorporated | Feedback biasing technique for a stage of an amplifier that uses a feedback control loop having low gain |
EP2154783B1 (en) | 2008-08-14 | 2012-10-03 | STMicroelectronics (Grenoble) SAS | Amplifying circuit |
US7872531B1 (en) | 2009-10-16 | 2011-01-18 | Qualcomm, Incorporated | Amplifier bias techniques |
GB2484475A (en) | 2010-10-11 | 2012-04-18 | Toshiba Res Europ Ltd | A power supply modulator for an RF amplifier, using a current-output class G amplifier |
FR2966304B1 (fr) | 2010-10-18 | 2013-06-28 | St Microelectronics Grenoble 2 | Etage de sortie classe ab |
US8373505B2 (en) * | 2011-02-16 | 2013-02-12 | Fairchild Semiconductor Corporation | Dynamic current boost in class AB amplifier for low distortion |
US8649744B2 (en) * | 2011-09-08 | 2014-02-11 | Alcatel Lucent | Radio-frequency transmitter, such as for broadcasting and cellular base stations |
US9438189B2 (en) * | 2012-07-26 | 2016-09-06 | Qualcomm Incorporated | Low voltage multi-stage amplifier |
-
2012
- 2012-12-19 US US13/720,884 patent/US9035699B2/en active Active
-
2013
- 2013-12-19 CN CN201380066206.8A patent/CN104871427B/zh active Active
- 2013-12-19 JP JP2015549747A patent/JP6324992B2/ja active Active
- 2013-12-19 KR KR1020157019092A patent/KR20150096736A/ko not_active Application Discontinuation
- 2013-12-19 EP EP13818635.8A patent/EP2936676A1/en not_active Withdrawn
- 2013-12-19 WO PCT/US2013/076748 patent/WO2014100512A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN104871427B (zh) | 2018-04-27 |
WO2014100512A1 (en) | 2014-06-26 |
JP2016501502A (ja) | 2016-01-18 |
US20140167860A1 (en) | 2014-06-19 |
EP2936676A1 (en) | 2015-10-28 |
KR20150096736A (ko) | 2015-08-25 |
US9035699B2 (en) | 2015-05-19 |
CN104871427A (zh) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6324992B2 (ja) | マルチステージ増幅器 | |
US7068103B2 (en) | Operational transconductance amplifier input driver for class D audio amplifiers | |
US9184730B2 (en) | Dynamic feed-forward OPAMP-based circuit | |
KR101670477B1 (ko) | 클래스 ab 오디오 증폭기 출력단 전압 보호 방법 및 장치 | |
CN103686509B (zh) | 低静态电流头戴式耳机驱动器及驱动方法 | |
US8841970B2 (en) | Low GM transconductor | |
CN102246411A (zh) | 用于改进放大器线性的技术 | |
TW201804735A (zh) | 低雜訊電路 | |
Lin et al. | A 0.8-V 0.25-mW Current-Mirror OTA With 160-MHz GBW in 0.18-$\mu {\hbox {m}} $ CMOS | |
EP2489122B1 (en) | Amplifier bias techniques | |
US8816763B2 (en) | Integrator input error correction circuit and circuit method | |
Toledo et al. | A 300mv-supply, 2nw-power, 80pf-load cmos digital-based ota for iot interfaces | |
US9438189B2 (en) | Low voltage multi-stage amplifier | |
CN109922410B (zh) | 音频系统 | |
US20050212599A1 (en) | Adaptive amplifier output common mode voltage adjustment | |
US9917553B2 (en) | Low distortion output stage for audio amplifiers | |
US9225294B2 (en) | Amplifier with improved noise reduction | |
CN110651430B (zh) | 数字pwm调制器 | |
JP5859644B2 (ja) | 高い電源ノイズ除去を備えた増幅器 | |
Li et al. | Improved Error Correction Methods for Filterless Digital Class D Audio Power Amplifier Based on FCLNF | |
JP2004056162A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6324992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |