JP6293516B2 - 2重積分型a/d変換器 - Google Patents
2重積分型a/d変換器 Download PDFInfo
- Publication number
- JP6293516B2 JP6293516B2 JP2014038062A JP2014038062A JP6293516B2 JP 6293516 B2 JP6293516 B2 JP 6293516B2 JP 2014038062 A JP2014038062 A JP 2014038062A JP 2014038062 A JP2014038062 A JP 2014038062A JP 6293516 B2 JP6293516 B2 JP 6293516B2
- Authority
- JP
- Japan
- Prior art keywords
- integration
- switch
- integration period
- period
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 claims description 329
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
- H03M1/0629—Anti-aliasing
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Description
11 オペアンプ
20 入力切替部
30 コンパレータ
40 制御回路
41 クロック信号生成回路
42 カウンタ
43 A/D制御回路
43a 開始タイミング測定回路
44 スイッチ制御回路
100 2重積分型A/D変換器
C コンデンサ
R1、R2 抵抗
SW1 第1スイッチ
SW2 第2スイッチ
SW3 第3スイッチ
T1、T31 第1積分期間(第1ステップ)
T2、T32 第2積分期間(第2ステップ)
T3、T33 第3積分期間(第3ステップ)
T4、T34 第4積分期間(第4ステップ)
T5、T35 第5積分期間(第5ステップ)
Vin 入力電圧
Vref1 参照電圧
Vref2 基準電圧
Claims (8)
- 入力電圧および参照電圧を積分しA/D変換を行う2重積分型A/D変換器において、
前記入力電圧及び前記参照電圧の積分を行う積分器と、
前記積分器の入力端子に前記入力電圧の印加を中継する第1スイッチと、
前記入力端子に前記参照電圧の印加を中継する第2スイッチと、
前記第1スイッチおよび前記第2スイッチのオン・オフを制御する制御回路と、
を有し、
前記制御回路は、前記第1スイッチおよび前記第2スイッチを各別にオン・オフさせるスイッチング信号および、前記第1スイッチおよび前記第2スイッチを同時にオン・オフさせるスイッチング信号を生成し、前記第1スイッチおよび前記第2スイッチが同時にオンされたときに前記入力電圧に前記参照電圧が重畳された電圧を積分するものであり、前記第1スイッチをオンとし前記第2スイッチをオフさせる第1ステップと、前記第1スイッチをオフとし前記第2スイッチをオンとする第2ステップと、前記第1スイッチをオンとし前記第2スイッチをオフさせる第3ステップと、前記第1スイッチおよび前記第2スイッチを同時にオンさせる第4ステップと、前記第1スイッチをオフとし前記第2スイッチをオンとする第5ステップを有し、前記第1〜第5の各ステップに合った前記スイッチング信号を生成し、該スイッチング信号により、前記積分器で前記入力電圧および前記参照電圧の少なくともいずれか一方を積分することを特徴とする2重積分型A/D変換器。 - 前記第1ステップでの第1積分期間をT1とし、第2ステップでの第2積分期間をT2としたとき、前記第2積分期間T2は、T2≧αT1(但し、0.05≦α≦0.5)であることを特徴とする請求項1に記載の2重積分型A/D変換器。
- 前記第3ステップでの積分期間T3は、T3=M{(1+α)T1−T2}(但し、T2≧αT1、0.05≦α≦0.5、1≦M≦16)に設定されていることを特徴とする請求項2に記載の2重積分型A/D変換器。
- 前記第4ステップでの積分期間T4は、T4=M(T2−αT1)(但し、T2≧αT1、0.05≦α≦0.5、1≦M≦16)で示されることを特徴とする請求項3に記載の2重積分型A/D変換器。
- 前記第5ステップでの積分期間T5は、T5=αMT1(但し、T2≧αT1、0.05≦α≦0.5、1≦M≦16)で示されることを特徴とする請求項4に記載の2重積分型A/D変換器。
- 前記第3ステップから前記第5ステップまでのトータルの積分期間T20は、T20=(1+α)MT1(但し、T2≧αT1、0.05≦α≦0.5、1≦M≦16)で示されることを特徴とする請求項5に記載の2重積分型A/D変換器。
- 前記入力電圧の大きさに関わらず、前記積分期間T20は常にT20=(1+α)MT1(但し、T2≧αT1、0.05≦α≦0.5、1≦M≦16)で示されることを特徴とする請求項6に記載の2重積分型A/D変換器。
- 前記制御回路は、前記積分器からの出力信号を基準電位と比較するコンパレータと、所定の周波数とパルス幅を有するクロック信号を生成するクロック信号生成部と、前記クロック信号に基づき前記積分に要した積分期間をカウントするカウンタと、前記カウンタからの出力に応動し前記スイッチング信号を所定のタイミングで出力し前記スイッチング信号を出力するA/D制御回路とを備えていることを特徴とする請求項1に記載の2重積分型A/D変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038062A JP6293516B2 (ja) | 2014-02-28 | 2014-02-28 | 2重積分型a/d変換器 |
US14/630,834 US9236876B2 (en) | 2014-02-28 | 2015-02-25 | Double-integration type A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038062A JP6293516B2 (ja) | 2014-02-28 | 2014-02-28 | 2重積分型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015162840A JP2015162840A (ja) | 2015-09-07 |
JP6293516B2 true JP6293516B2 (ja) | 2018-03-14 |
Family
ID=54007232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014038062A Active JP6293516B2 (ja) | 2014-02-28 | 2014-02-28 | 2重積分型a/d変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9236876B2 (ja) |
JP (1) | JP6293516B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016046671A (ja) * | 2014-08-22 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置、アナログデジタル変換方法、車載システム及び計測方法 |
CN106656066B (zh) * | 2016-12-28 | 2020-02-07 | 上海贝岭股份有限公司 | 开关电源的反馈信号的放大电路 |
US10374510B2 (en) | 2017-04-07 | 2019-08-06 | Texas Instruments Incorporated | Compensated active electro-magnetic interference filters |
US10778089B2 (en) * | 2017-04-07 | 2020-09-15 | Texas Instruments Incorporated | Cascaded active electro-magnetic interference filter |
US11601045B2 (en) | 2019-04-01 | 2023-03-07 | Texas Instruments Incorporated | Active electromagnetic interference filter with damping network |
US12007418B2 (en) * | 2021-07-01 | 2024-06-11 | Azoteq Holdings Limited | Advanced charge transfer measurement techniques |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2059862C3 (de) * | 1969-12-08 | 1973-12-13 | Iwasaki Tsushinki K.K., Tokio | Analog Digitalwandler und Verwendung eines Integrators |
JPS5442969A (en) * | 1977-09-09 | 1979-04-05 | Nec Corp | Analog-digital converter |
JPS5880927A (ja) * | 1981-11-09 | 1983-05-16 | Advantest Corp | 多重スロ−プ積分形ad変換器 |
FR2533382B1 (fr) * | 1982-09-21 | 1988-01-22 | Senn Patrice | Codeur de type delta-sigma, a double integration et applications de ce codeur a une voie de transmission de type mic et a la mesure de tensions continues |
AU554437B2 (en) * | 1983-02-16 | 1986-08-21 | Ishida Koki Seisakusho K.K. | Double integrating type a/d converter |
GB8703100D0 (en) * | 1987-02-11 | 1987-03-18 | Secretary Trade Ind Brit | Analogue to digital converters |
JP3046327B2 (ja) * | 1990-06-28 | 2000-05-29 | 安藤電気株式会社 | 二重積分形a/d変換器の制御方法 |
JPH04200017A (ja) | 1990-11-29 | 1992-07-21 | Yokogawa Electric Corp | 2重積分型ad変換器 |
JPH09269259A (ja) | 1996-04-02 | 1997-10-14 | Nippon Cement Co Ltd | 重量検査装置用a/d変換器 |
JP3549845B2 (ja) | 2001-03-22 | 2004-08-04 | 株式会社東京測器研究所 | A/d変換装置 |
JP3437960B2 (ja) * | 2001-03-22 | 2003-08-18 | 株式会社東京測器研究所 | A/d変換装置 |
-
2014
- 2014-02-28 JP JP2014038062A patent/JP6293516B2/ja active Active
-
2015
- 2015-02-25 US US14/630,834 patent/US9236876B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150249457A1 (en) | 2015-09-03 |
JP2015162840A (ja) | 2015-09-07 |
US9236876B2 (en) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6293516B2 (ja) | 2重積分型a/d変換器 | |
JP5011541B2 (ja) | 位置指示器 | |
KR20160005657A (ko) | 물리적 파라미터를 측정하는 방법 및 그것을 구현하기 위한 전자 회로 | |
TW200919983A (en) | Method and systems for calibrating RC apparatus | |
KR101919635B1 (ko) | 적분형 아날로그-디지털 변환기 | |
JP2015146496A (ja) | 信号処理回路 | |
US11156645B2 (en) | Semiconductor device | |
JP6212256B2 (ja) | Ad変換処理装置 | |
US20150263750A1 (en) | Suppressing Offset, Offset Drift, and 1/f Noise During Analog/Digital Conversion | |
JP5508233B2 (ja) | 二重積分型a/d変換器 | |
US6930495B1 (en) | Digitizing ohmmeter system | |
JP4775214B2 (ja) | Σδad変換回路 | |
JP2006339013A (ja) | 静電容量式近接センサ | |
JP6393669B2 (ja) | センサ装置及びセンシング方法 | |
US20200162087A1 (en) | Filtering Method and Filter | |
US8988113B2 (en) | Comparator circuit having a calibration circuit | |
WO2009019632A1 (en) | Signal processor comprising an integrating analog-to-digital converter | |
JP6132095B2 (ja) | 信号変換装置 | |
JP2017118179A (ja) | A/d変換装置 | |
JP6486244B2 (ja) | 電磁流量計 | |
JP5447979B2 (ja) | 温度測定器 | |
TWI428609B (zh) | 電流感測電路 | |
JP6712071B2 (ja) | 波形復元装置及び波形復元方法 | |
JP6405149B2 (ja) | D/a変換回路 | |
JP5426992B2 (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20171201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6293516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |