JP5011541B2 - 位置指示器 - Google Patents

Description

本発明は、タブレット上における指示位置を検出する位置指示器に関するものである。

この種の装置としては特許文献１で示された方法がある。これによれば、連続量で表される操作に対応した情報を、時定数回路を用いて時間の長さに変換し、この変換された時間中、タブレットから送信される交流信号の波の数を計測することによって、この連続量を符号化してタブレットへ返信している。この技術によれば、タブレットと位置指示器間の距離や位置関係が検出される連続量に影響することが無く、低消費電力で連続量を正確に検出することができる。

しかしながら、検出する連続量の精度や分解能を上げようとすると、タブレットから送信する信号の周波数を上げるか、もしくは、検出時間を長くしなければならない。周波数を上げると装置全体が高価になり、消費電流も増えるという問題がある。また、検出時間を長くすると単位時間あたりの検出回数（サンプリング速度）が低下するという問題がある。

これらの問題点を改良したものとして、特許文献２のような方法がある。この特許文献２では、連続量によって特性が変化する素子を用いた時定数回路において、時定数を２段階に切り替えて計測することによって、短時間で高分解能の検出を行うことを実現している。
特開平７−１７５５７２号公報 特開２００５−１６５７６８号公報

特許文献２に記載された発明では、時定数を切り替えるタイミングを予め知るため、実際の検出に先立ち、短い方の時定数でおよその計測を行った後、再び充電または放電を開始するようにしている。このとき、最初に計測した時間よりも少しだけ短い時刻が経過した時点で、時定数を長い方に切り替えて詳細な計測を行うという手順を取っている。この方法によれば、連続量を高い分解能でリアルタイムに検出することができる。

しかしながら、特許文献２に記載された発明では、２回の充電または放電を行っているので時間的に無駄があり、さらに高い分解能での検出を行おうとするとサンプリング速度の低下を招くという問題がある。

この発明はこのような問題点に鑑みて成されたものであって、本発明は、連続量に対応した操作情報を高分解能、高速、かつリアルタイムに検出してタブレットに返信することのできる位置指示器を提供することを目的とする。

上記の課題を解決し、本発明の目的を達成するため、本発明の位置指示器は、第１の時定数と、第１の時定数より大きな時定数が設定された第２の時定数を有するとともに、第１の時定数と第２の時定数のそれぞれの時定数のためにペン先に加えられた圧力に対応して特性が連続的に変化する素子が設けられた時定数回路と、第１の時定数及び第２の時定数を設定する時定数設定手段と、時定数回路に所定の電圧が供給されて第１の時定数によって変化する電圧に応じた計測を行うとともに、時定数設定手段によって第１の時定数から設定変更された第２の時定数によって変化する電圧に応じた計測を行う計測手段と、を備える。
また、この計測手段による第１の時定数に応じた計測結果と第２の時定数に応じた計測結果に応じた符号を生成する符号化手段と、第１の時定数によって変化する電圧と第１の基準電圧との比較結果に応じて時定数設定手段を制御することで第１の時定数から第２の時定数に設定変更し、第２の時定数によって変化する電圧と第１の基準電圧とは電圧値の異なる第２の基準電圧との比較結果に応じて計測手段を制御することで、計測手段から符号を生成するための計測結果を得る制御手段、を備えている。そして、ペン先に加えられた圧力に応じて生成された符号をタブレット側に送信するようにしている。

また、本発明の好ましい形態における計測手段は、第１の時定数及び第２の時定数によるそれぞれの電圧の変化を時間計測によって行うものであり、この計測手段によって行われる時間計測は、計測時間に応じた信号の数をカウントすることによって行う。

また、本発明の好ましい形態では、時定数回路に所定の電圧が供給されて第１の時定数によって変化する電圧は電圧が低下するように変化するとともに、第１の基準電圧の電圧値に対して第２の基準電圧の電圧値が低く設定されている。
また、本発明の他の好ましい形態では、時定数回路に所定の電圧が供給されて第１の時定数によって変化する電圧は電圧が上昇するように変化するとともに、第１の基準電圧の電圧値に対して前記第２の基準電圧の電圧値が高く設定されている。

また、本発明の他の好ましい形態では、第１の時定数は、ペン先に加えられた圧力に対応して特性が連続的に変化する可変容量コンデンサ素子と第１の抵抗とによって設定され、第２の時定数は、可変容量コンデンサ素子と第１の抵抗よりも抵抗値が高い第２の抵抗とによって設定される。そして、時定数設定手段によって第１の抵抗から第２の抵抗に切り替えることで、第１の時定数から第２の時定数に設定変更されることを特徴としている。

本発明によれば、連続量で表される操作に対応して特性が連続的に変化する素子を含む時定数回路の変化範囲を切り替えると同時に、放電または充電時の検出電圧も切り替えるようにしたため、第１回目の計測値（Ｔ１）を予測するための動作を行う必要が無く、連続量を高分解能で、かつ短時間でリアルタイムに計測することが可能となる。

本発明では前記目的を達成するため、特許文献２に記載された装置を改良し、時定数回路が出力する電圧が所定電圧値以上かどうかを検出する検出電圧を２通りの値に切り替えて設定するようにしている。

以下、本発明の基本的原理を図１，図２に基づいて説明する。
図１は、本発明における連続量検出のための基本的構成を示す図である。図１に示すように、コンパレータの非反転入力端子には、可変容量コンデンサと抵抗とからなる時定数回路が接続されており、抵抗値をＲ１とＲ２とに切り替えることによって時定数の変化範囲を２通りに設定できるようになっている。

この部分は特許文献２と同様な構成であるが、本発明では、さらにコンパレータの反転入力端子に加える基準電圧を、時定数の切り替えと同期して切り替える構成となっている。コンパレータの出力端は時間計測回路に接続されている。時間計測回路からは切り替え信号（ｃ）が出力され、時定数を切り替えるスイッチと基準電圧を切り替えるスイッチとに供給されている。

図２は、図１に示した回路の基本的動作を説明するための波形図である。まず、初期状態では切替信号（ｃ）は"０" となっており、時定数回路の抵抗はＲ１、コンパレータの基準電圧はＶ１となっている。この状態でスタートパルスが加えられると時定数回路はＶ_ＣＣまで充電される。スタートパルス終了直後より可変容量コンデンサに充電された電荷は抵抗Ｒ１を経由して放電される。

このスタートパルスが終了すると、時間計測回路は第１回目の時間計測を開始する。そして、可変容量コンデンサの電圧（ａ）がコンパレータの基準電圧として設定されているＶ１まで達すると、コンパレータの出力信号（ｂ）が立ち上がる。時間計測回路は、コンパレータの出力信号（ｂ）の立ち上がりによって、第１回目の時間計測を終了して、計測された時間を "Ｔ１" として保存する。

第１回目の時間計測を終了すると、時間計測回路は、直ちに、切り替え信号（ｃ）をＨｉレベル "１" にして、同時に、第２回目の時間計測を開始する。切り替え信号（ｃ）が "１" となるとコンパレータの基準電圧はＶ１よりも少しだけ低いＶ２に設定されるのでコンパレータの出力信号（ｂ）はＬｏレベル "０" となる。このとき、時定数回路の抵抗はＲ１よりも大きいＲ２となるため、可変容量コンデンサの放電速度は緩やかになる。

可変容量コンデンサの電圧（ａ）がコンパレータの基準電圧Ｖ２まで達すると、コンパレータの出力信号（ｂ）は再度立ち上がる。時間計測回路は、コンパレータの出力信号（ｂ）の立ち上がりによって、第２回目の時間計測を終了して、計測された時間を "Ｔ２" として保存する。

本発明の回路が求めたいものは、可変容量コンデンサに充電された電圧が全ての期間に渡って抵抗Ｒ２によって放電され、基準電圧Ｖ２に達するまでの時間であるから、この時間をＴとすると、Ｔは次式によって計算される。
Ｔ＝Ｔ２＋（Ｔ１×Ｒ２／Ｒ１）

ここで、Ｒ１とＲ２との比率をある程度大きく設定しておけば、連続量を放電時間として求める際の分解能を高くすることができる。また、Ｔ１に相当する時間を予測するための充放電を行う必要も無い。

なお、本発明での時定数回路の構成としては、図１の他に図３Ａ、Ｂのような構成も考えられる。すなわち、図３Ａの構成では、一端がＶ_ＣＣに固定された可変容量コンデンサがスタートパルスによって充電され、以後、抵抗Ｒ１とＲ２を通じて放電される。図３Ｂの構成では、一端が０Ｖ（ＧＮＤ）に固定された可変容量コンデンサがスタートパルスによって放電され、以後、抵抗Ｒ１とＲ２を通じて充電される。これらの図３Ａと図３Ｂは、どちらもスタートパルスが終了すると、コンパレータの非反転入力端子の電圧はしだいに上がってゆくため、基準電圧Ｖ１とＶ２は、Ｖ１＜Ｖ２の設定となる。

図４は、本発明による位置指示器の実施形態例の構成を示した図である。図示の構成は、タブレット上で操作するペン形状の位置指示器であり、筆圧を検出して１２ビットの２進符号としてタブレットに返す例を示している。

図４において、コイル１０ａと、コンデンサ１０ｂは共振回路１０を構成している。また、電源抽出回路１１は共振回路１０に発生する信号より電源を抽出し、後述する各回路へ電源を供給する。さらに検波回路１２はタブレットからの送信および送信停止の周期に対応したクロックを生成する。

この検波回路１２からのクロックを積分回路１３に供給し、その積分値をコンパレータ１４に供給して、所定のしきい値電圧によって波形整形してデジタル信号に変換する。なお、本実施形態例では、タブレットからの送信がおよそ３００μＳ以上継続すると、Ｈｉレベルを出力するように積分回路１３の時定数及びコンパレータ１４のしきい値が設定されている。また、パルス発生回路１５では、検波回路１２の出力信号の立ち上がりタイミングから所定時間幅、ここではおよそ７０μＳのパルスを生成する。

コンパレータ１６には、筆圧に応じて容量が変化する可変容量コンデンサ１７が接続されている。この可変容量コンデンサ１７と並列に抵抗Ｒ１またはＲ２が接続されて時定数回路が構成される。この時定数回路の時定数は、スイッチ１８によって抵抗Ｒ１とＲ２を切り替えることにより、切り替えられる。

ここで、時定数回路を構成する抵抗Ｒ１とＲ２の関係は、Ｒ２がちょうどＲ１の８倍であるものとする。さらにスイッチ１９は、可変容量コンデンサ１７を電源電圧Ｖ_ＣＣまで充電する。基準電圧発生回路２０は、電源電圧Ｖ_ＣＣに対して２種類の所定の割合の電圧Ｖ１およびＶ２を出力する。

また、スイッチ２１は、基準電圧発生回路２０からのＶ１及びＶ２の基準電圧のうちの一方を選択してコンパレータ１６に供給する。ここでは、Ｖ１が電源電圧の５０％、Ｖ２が電源電圧の４５％として設定されているものとして、以下、説明する。制御回路２２は、コンパレータ１４及びコンパレータ１６からの信号より各種タイミングの信号を生成する。

そして、それぞれ８ビットのカウンタ２３及び２４が設けられ、クロック端子より入力されるクロックをカウントして出力する。また、共振回路１０に発生した交流信号は、コンデンサ２５及びスイッチ２６、スイッチ２７を介してカウンタ２３、カウンタ２４の各クロック端子に供給される。さらに加算回路２８では、カウンタ２３から供給される８ビットの入力データ（Ａ０〜Ａ７）と、カウンタ２４から供給される５ビットの入力データ（Ｂ０〜Ｂ４）とを加算して、９ビットのデータ（Ｄ０〜Ｄ８）として出力する。

また、パラレルシリアル変換回路２９は、１２ビットのシフトレジスタを含み、ＬＯＡＤ端子に入力される信号（ｄ）の立下りエッジでＤ０〜Ｄ１１に入力される１２ビットのデータを保存し、それに続くＣＬＫ端子からのクロックに同期して１ビットずつ順次ＯＵＴ端子より出力する。そして、パラレルシリアル変換回路２９からの出力信号によって、スイッチ３０で共振回路１０を制御する。

図５は、図４に示した位置指示器の構造を示したものである。なお図５において、図４と同一部分には同一記号を附して繰り返しの説明を省略する。

図５において、円筒形状のフェライト材に巻かれたコイル１０ａと、筆圧によって容量が変化する可変容量コンデンサ１７が設けられ、ペン先３１に加えられる圧力は、コイル１０ａの中空部を経由して可変容量コンデンサ１７に伝達されるようになっている。さらに回路基板３２には、図４の各回路部品が実装される。

ここで、本実施形態例の動作を説明するに当たって、タブレットの構成について簡単に説明しておく。タブレットとしては、特許文献１または特許文献２で説明されているようなものと同様な構成で良い。図６はその一例である。図６において、位置検出部４１には、Ｘ軸方向に４０本のループコイルＸ1〜Ｘ40とＹ軸方向に４０本のループコイルＹ1〜Ｙ40とが図示の如く配置されている。

このループコイルは各々のループコイルを選択する選択回路４２に接続されている。この選択回路４２は送受切り替え回路４３に接続され、この送受切り替え回路４３の受信側にはアンプ４４が接続されている。アンプ４４は検波回路４５に接続されている。この検波回路４５はローパスフィルター４６に接続され、このローパスフィルター４６はサンプルホールド回路４７に接続されている。そして、サンプルホールド回路４７がＡＤ変換回路４８に接続され、このＡＤ変換回路４８はＣＰＵ（中央処理装置）４９に接続されている。

このＣＰＵ４９から制御信号が、前述した選択回路４２、サンプルホールド回路４７、ＡＤ変換回路４８および送受切り替え回路４３にそれぞれ接続されている。また、図中、符号５０は共振回路１０の共振周波数と同一周波数の交流信号を発生する発振器を示し、符号５１はこの交流信号を電流に変換する電流ドライバを示している。

以上の点を踏まえて、図４〜６を用いて本実施形態例の動作を以下に説明する。本実施形態例では、特許文献１や特許文献２と同様に、タブレットからは所定時間の送信を行った後に位置指示器の共振回路１０に残留する信号を受信することにより、指示位置の座標値を求めている。この座標検出の動作については従来装置と同様であるためここでは説明を省略する。

図７は、図４に示した本実施形態例の位置指示器が、図６のタブレット上で筆圧を検出して、１２ビットのデジタル値としてタブレットに返信する期間の動作の様子を示す図である。図７において、波形ａ〜ｎは、図４及び図６に同一記号で示した部分の動作波形である。

タブレットのＣＰＵ４９は、位置指示器側で筆圧検出動作を行わせるため、１〜２ｍＳ程度の期間の連続送信を行う。この連続送信を開始してからおよそ３００μＳが経過するとコンパレータ１４の出力（ｄ）が立ち上がる。この信号（ｄ）の立ち上がりによって制御回路２２は動作を開始する。まず、スイッチ１９をオンする制御信号が制御回路２２のＳＴＡＲＴ端から出力される。

この制御信号によって可変容量コンデンサ１７は電源電圧Ｖ_ＣＣまで充電される。この制御信号が終了すると同時に、スイッチ２６をオンする制御信号が制御回路２２のＥ１端子から出力される。これによってカウンタ２３はカウント動作を開始する。この時、制御回路２２のＦＩＮＥ端子出力は "０" となっているので、可変容量コンデンサ１７に充電された電圧は抵抗Ｒ１を通して放電される。

コンパレータ１６の（−）側入力端子には基準電圧Ｖ１が加えられており、このＶ１は前述したとおり電源電圧（Ｖ_ＣＣ）の５０％に設定されているので、図７の信号（ｆ）が示すように、可変容量コンデンサ１７の両端電圧がこのＶ１に相当する電圧まで達すると、コンパレータ１６の出力信号（ｇ）が立ち上がる。

この信号（ｇ）が立ち上がると、制御回路２２はカウンタ２３の動作を終了させるため、Ｅ１端子の信号（ｊ）を "０" にする。カウンタ２３からは信号（ｊ）が "１" となっていた期間に相当する時間を "Ｔ１" として出力端子Ｄ０〜７に出力する。

制御回路２２は、Ｅ１端子の信号（ｊ）を "０" にすると、それと同時に、カウンタ２４の動作を開始するためにＥ２端子の出力（ｋ）を "１" とし、また、スイッチ１８およびスイッチ２１の切り替え信号（ｈ）を "１" とする。これらの動作は出来る限り同時に行うことが好ましい。

切り替え信号（ｈ）が "１" となることによって、可変容量コンデンサ１７に接続される抵抗はＲ２に切り替わる。Ｒ２はＲ１の８倍の値であるため、可変容量コンデンサ１７の電圧（ｆ）が低下する速度は１／８に緩やかになる。また、コンパレータ１６の（−）側入力端子の電圧は電源電圧（ＶＣＣ）の４５％に相当するＶ２に変更されるため、コンパレータ１６の出力（ｇ）は直ちに "０" に戻る。

可変容量コンデンサ１７の両端電圧がＶ２に相当する電圧まで達すると、コンパレータ１６の出力信号（ｇ）が再び立ち上がる。この信号（ｇ）の立ち上がりによって、制御回路２２はカウンタ２４の動作を終了させるため、Ｅ２端子の信号（ｋ）を "０" にする。カウンタ２４からは信号（ｋ）が "１" となっていた期間に相当する時間を "Ｔ２" として出力端子Ｄ０〜７に出力する。

本実施形態例において計測したいのは、可変容量コンデンサ１７に充電された電圧が全ての期間に渡って抵抗Ｒ２によって放電され、基準電圧Ｖ２に達するまでの時間であるから、この時間をＴとすると、Ｔは次式によって計算される。
Ｔ＝Ｔ２＋８×Ｔ１

加算回路２８はこの式に相当する計算を行うための回路であり、計算された結果はパラレルシリアル変換回路２９の入力Ｄ０〜１１に加えられ、これらの値はＬＯＡＤ端子に入力される信号（ｄ）の立下りエッジによって内部のシフトレジスタに保存される。

前述した筆圧検出動作はタブレットからの連続送信期間に行われるが、この連続送信期間が終了すると、ＣＰＵ４９は受信動作を行う。ＣＰＵ４９は、この時検出される信号レベルの２分の１の値を、後述するデータ検出の際の基準レベルとして保存しておく。

続いてＣＰＵ４９は、５０μＳの送信と１００μＳの受信を交互に１２回行う。この１２回の送受信によって、ＣＰＵ４９はパラレルシリアル変換回路２９のＯＵＴ端子からスイッチ３０を制御する信号（ｍ）を出力する。

この時、パラレルシリアル変換回路２９はＣＬＫ端子に入力される信号の立ち上がりエッジに同期して、Ｄ０〜１１端子より入力されて保存した値を順番に出力するが、最下位ビットから送出しても良いし、最上位ビットから送出するようにしても良い。

本実施形態例では、Ｄ０〜１１端子から入力された値が "０" の場合にはＯＵＴ端子からは "０" を出力し、入力された値が "１" の場合にはＯＵＴ端子からは "１" を出力するようにしている。ＯＵＴ端子から "１" を出力すると、スイッチ３０がオンするので共振回路１０の信号（ｂ）は急速に消滅する。

それによって検波回路１２の出力は直ちに "０" となるが、パラレルシリアル変換回路２９のＣＬＫ端子にはパルス発生回路１５によって常に７０μＳ程度の一定の幅のパルスが加えられる。また、パラレルシリアル変換回路２９のＯＵＴ端子が "１" を出力する際のパルス幅は、ちょうどＣＬＫ端子に入力されるパルス幅と同一となるようにパラレルシリアル変換回路２９は構成されている。

本実施形態例によって計測される最終値が、たとえば２０００であったとして、タブレットから送信される信号の周期が２μＳであったとする。もし、特許文献１のような構成の装置で検出しようとすると、約４ｍＳの時間を要することになる。本実施形態例で、例えばＴ１＝２３０、Ｔ２＝１６０として計測されたとすると、所要時間は合計で、７８０μＳで済む。

また、これを特許文献２のような装置で行う場合、Ｔ１に相当する部分を２回計測する必要があるため、少なくとも１．２４ｍＳを要することになる。

本実施形態例では、制御回路、カウンタ、加算回路、パラレルシリアル変換回路、などの各機能を専用回路によって行っているが、これらの機能をまとめて、マイクロプロセッサによって行うようにしても良い。

本実施形態例では可変容量コンデンサの放電時間を計測しているが、充電時間を計測するようにしても良い。また、可変容量コンデンサ１７の最低容量によって発生する値を予め求めておいて、その値を減算する回路を設けて、出力値がゼロから変化するようにしても良い。また、出力値が所定の値を超えないようにする回路を設けても良い。

本実施形態例では、２個のカウンタを用いて測定しているが、初回の測定結果をバッファに保存するようにして、１個のカウンタを共通に用いるようにしても良い。

本実施形態例では、説明をわかりやすくするため、扱う情報は筆圧のみとしたが、スイッチや固有ＩＤ情報などを併せて返信するようにしても良い。また、２種類の時定数の比率を８倍としたが、これに限定されるものではないし、２つの検出電圧であるＶ１とＶ２の値も本実施形態例に限定されるものでは無い。

本実施形態例では、共振回路の短絡によってテータを返信しているが、共振周波数を僅かに変えることによってデータを返信しても良いし、共振回路の他の特性を制御することによってデータを返信しても良い。

この他、本発明は、上述の説明した実施形態例に限定されるものではなく、特許請求の範囲の記載を逸脱しない範囲において、種々の変形が可能とされるものである。

本発明における連続量検出のための基本的構成図である。 本発明における連続量検出のための基本的動作を示す図である。 時定数回路の他の構成例を示す図である。 本発明による位置指示器の実施形態例の構成図である。 位置指示器の構造図である。 タブレットの構成例を示す図である。 実施形態例の動作波形図である。

符号の説明

１０ａ…コイル、１０ｂ，２５…コンデンサ、１０…共振回路、１１…電源抽出回路、１２…検波回路、１３…積分回路、１４，１６…コンパレータ、１５…パルス発生回路、１７…可変容量コンデンサ、１８，１９，２１，２６，２７，３０…スイッチ、２０…基準電圧発生回路、２２…制御回路、２３、２４…カウンタ、２８…加算回路、２９…パラレルシリアル変換回路、３１…ペン先、３２…回路基板、４１…位置検出部、４２…選択回路、４３…送受切り替え回路、４４…アンプ、４５…検波回路、４６…ローパスフィルター、４７…サンプルホールド回路、４８…ＡＤ変換回路、４９…ＣＰＵ、５０…発振器、５１…電流ドライバ

Claims (6)

1. 第１の時定数と、前記第１の時定数より大きな時定数が設定された第２の時定数を有するとともに、前記第１の時定数と前記第２の時定数のそれぞれの時定数のためにペン先に加えられた圧力に対応して特性が連続的に変化する素子が設けられた時定数回路と、
   前記第１の時定数及び前記第２の時定数を設定する時定数設定手段と、
   前記時定数回路に所定の電圧が供給されて前記第１の時定数によって変化する電圧に応じた計測を行うとともに、前記時定数設定手段によって前記第１の時定数から設定変更された前記第２の時定数によって変化する電圧に応じた計測を行う計測手段と、
   前記計測手段による前記第１の時定数に応じた計測結果と前記第２の時定数に応じた計測結果に応じた符号を生成する符号化手段と、
   前記第１の時定数によって変化する電圧と第１の基準電圧との比較結果に応じて前記時定数設定手段を制御することで前記第１の時定数から前記第２の時定数に設定変更し、前記第２の時定数によって変化する電圧と前記第１の基準電圧とは電圧値の異なる第２の基準電圧との比較結果に応じて前記計測手段を制御することで前記計測手段から前記符号を生成するための計測結果を得る制御手段、を備え、
   前記ペン先に加えられた圧力に応じて生成された符号をタブレット側に送信するように成した位置指示器。
2. 前記計測手段は、前記第１の時定数及び前記第２の時定数によるそれぞれの電圧の変化を時間計測によって行うようにしたことを特徴とする請求項１に記載の位置指示器。
3. 前記計測手段によって行われる時間計測は、計測時間に応じた信号の数をカウントすることによって行うようにしたことを特徴とする請求項２に記載の位置指示器。
4. 前記時定数回路に所定の電圧が供給されて前記第１の時定数によって変化する電圧は電圧が低下するように変化するとともに、前記第１の基準電圧の電圧値に対して前記第２の基準電圧の電圧値が低く設定されていることを特徴とする請求項１に記載の位置指示器。
5. 前記時定数回路に所定の電圧が供給されて前記第１の時定数によって変化する電圧は電圧が上昇するように変化するとともに、前記第１の基準電圧の電圧値に対して前記第２の基準電圧の電圧値が高く設定されていることを特徴とする請求項１に記載の位置指示器。
6. 前記第１の時定数は、ペン先に加えられた圧力に対応して特性が連続的に変化する可変容量コンデンサ素子と第１の抵抗とによって設定され、前記第２の時定数は、前記可変容量コンデンサ素子と前記第１の抵抗よりも抵抗値が高い第２の抵抗とによって設定され、前記時定数設定手段によって前記第１の抵抗から前記第２の抵抗に切り替えることで、前記第１の時定数から前記第２の時定数に設定変更されることを特徴とする請求項１に記載の位置指示器。

Images