JP3549845B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置 Download PDFInfo
- Publication number
- JP3549845B2 JP3549845B2 JP2001082515A JP2001082515A JP3549845B2 JP 3549845 B2 JP3549845 B2 JP 3549845B2 JP 2001082515 A JP2001082515 A JP 2001082515A JP 2001082515 A JP2001082515 A JP 2001082515A JP 3549845 B2 JP3549845 B2 JP 3549845B2
- Authority
- JP
- Japan
- Prior art keywords
- integration process
- integrator
- voltage
- reference voltage
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Force In General (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ひずみ測定用のブリッジ回路（ホイートストンブリッジ回路）等の検出回路の出力電圧をデジタルデータに変換する積分型のＡ／Ｄ変換装置に関する。
【０００２】
【従来の技術】
ひずみ測定用のブリッジ回路（ホイートストンブリッジ回路）等の検出回路がそれに電源電力を供給した状態で生成する出力電圧（アナログ信号）には、一般に、該検出回路により検出する物理量に応じた成分だけでなく、該検出回路の熱起電力に起因した成分や該検出回路の電源としての商用電源に起因したノイズ成分、該検出回路のゼロ点移動に伴う成分等の不要成分が含まれている。このため、この種の検出回路の出力電圧を、マイコン等によるデータ処理のために通常的なＡ／Ｄ変換装置によりＡ／Ｄ変換しても、得られるデジタルデータには上記不要成分も含まれてしまい、該デジタルデータは、検出しようとする物理量に精度よく対応するものとはならない。
【０００３】
このような不都合を解消することができるＡ／Ｄ変換装置としては、従来、例えば特公平１−２６５６６号公報に本願出願人が提案した積分型のＡ／Ｄ変換装置が知られている。
【０００４】
このＡ／Ｄ変換装置を図４を参照して説明する。このＡ／Ｄ変換装置では、まず、検出回路（図示省略）に電源電力を供給した状態での該検出回路の出力電圧（Ｅｉ＋Ｅ０）（Ｅｉ：検出する物理量に応じた成分、Ｅ０：前記不要成分）があらかじめ定めた所定時間Ｔａの期間、積分器（図示省略）に入力されて積分される。尚、上記出力電圧（Ｅｉ＋Ｅ０）はより詳しくは、検出回路の出力信号を増幅器で増幅してなる電圧である。
【０００５】
続いて、検出回路への電源電力を遮断した状態での該検出回路の出力電圧（これは前記不要成分Ｅ０に相当する）の極性を反転させたもの（−Ｅ０）と、あらかじめ定めた所定レベルの基準電圧Ｅｒの負極性（より正確には検出回路の出力電圧（Ｅｉ＋Ｅ０）と逆極性）の電圧（−Ｅｒ）とが前記積分器に入力され、それらの電圧を合わせた電圧（−Ｅ０−Ｅｒ）が積分される（図４の時間Ｔｂの期間）。この積分は、積分器の出力電圧（積分値）が「０」になるまで行われる。また、この時間Ｔｂの期間において、所定周期のクロック信号をカウントするカウンタ（図示省略）のアップカウント動作が行われ、これにより、時間Ｔｂの計数値を表すデジタルデータが得られる。
【０００６】
次いで、上記時間Ｔｂを前記所定時間Ｔａから差し引いた時間Ｔｃ＝Ｔａ−Ｔｂの期間において、前記反転電圧（−Ｅ０）が引き続き前記積分器に入力されて積分される。さらに、正極性（より正確には検出回路の出力電圧（Ｅｉ＋Ｅ０）と同極性）の前記基準電圧Ｅｒが前記積分器に入力され、該積分器の出力電圧が「０」になるまで積分される（図４の時間Ｔｄの期間）と共に、この時間Ｔｄの期間において、前記カウンタのダウンカウント動作が行われる。これにより、該カウンタのカウント値は、最終的に、時間（Ｔｂ−Ｔｄ）の計数値を表すデジタルデータとなる。
【０００７】
このとき、前記特公平１−２６５６６号公報にて説明されているように、上記時間（Ｔｂ−Ｔｄ）と、検出回路の出力電圧（Ｅｉ＋Ｅ０）の物理量に応じた成分Ｅｉとの間には、Ｅｉ＝｛（Ｔｂ−Ｔｄ）／Ｔａ｝・Ｅｒという関係が成立し、該成分Ｅｉは、前記不要成分Ｅ０によらずに、時間（Ｔｂ−Ｔｄ）に比例する。従って、この時間（Ｔｂ−Ｔｄ）のカウント値としてカウンタにより最終的に得られるデジタルデータは、検出回路の出力電圧（Ｅｉ＋Ｅ０）から前記不要成分Ｅ０を除去した成分Ｅｉ、すなわち、物理量に応じた成分Ｅｉを表すデジタルデータとなる。
【０００８】
このようなＡ／Ｄ変換装置によれば、検出回路の出力電圧（Ｅｉ＋Ｅ０）中の不要成分Ｅ０を除去した成分Ｅｉに相当するデジタルデータを得ることができるため、そのデジタルデータは、検出しようとする物理量に精度よく対応するものとなる。
【０００９】
ところで、特に、検出回路の元電源として商用電源等の交流電源を使用する場合には、検出回路の出力電圧には、その交流電源に起因した不要成分（所謂ハム。以下、ここではハム成分という）が含まれ易い。そして、このハム成分は、基本的には交流電源と同じ周期で該交流電源に同期して変化する。
【００１０】
このため、前述のような従来のＡ／Ｄ変換装置では、検出回路に電源電力を供給した状態での出力電圧（Ｅｉ＋Ｅ０）を積分器に入力して積分する時間（図４の時間Ｔａ）と、前記反転電圧（−Ｅ０）を積分器に入力して積分する時間（図４の時間Ｔｂ）とをいずれも交流電源の１周期の時間とし、これにより各時間Ｔａ，Ｔｂにおいて前記ハム成分の影響を排除することが行われていた。
【００１１】
しかるにこのような従来のＡ／Ｄ変換装置では、検出回路の出力電圧（Ｅｉ＋Ｅ０）の積分と、不要成分Ｅ０の積分とを合わせて交流電源の２周期分の時間を要することとなり、これがＡ／Ｄ変換装置の処理のさらなる高速化を図る上で妨げとなっていた。
【００１２】
【発明が解決しようとする課題】
本発明はかかる背景に鑑みてなされたものであり、交流電源に起因したハム成分を含む不要成分を適正に排除しつつＡ／Ｄ変換処理の高速化を図ることができるＡ／Ｄ変換装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
かかる目的を達成するための本発明のＡ／Ｄ変換装置は、交流電源を元電源として使用して物理量に応じた信号成分を含む出力電圧を発生する検出回路から該出力電圧が入力され、その出力電圧から前記物理量に応じた信号成分に応じたデジタルデータを生成するＡ／Ｄ変換装置であって、前記検出回路の出力電圧からその極性を反転させてなる反転電圧を生成する極性反転器と、正負の極性の所定レベルの基準電圧（Er，−Er）を生成する基準電圧生成器と、複数の電圧信号を入力可能であり、入力された電圧信号を重畳して積分する積分器と、所定周期のクロック信号をカウントすることにより時間を計数し、その時間の計数値を表すデジタルデータを生成するカウンタとを具備する。そして、本発明のＡ／Ｄ変換装置は、前記検出回路に電源電力を供給した状態での該検出回路の出力電圧（Ex）を、前記交流電源の半周期に等しい基本積分実行時間（T1）の期間、前記積分器に入力して積分する基本積分処理と、該基本積分処理の実行期間から前記交流電源の１周期分遅く、且つ前記基本積分実行時間（T1）と等しい時間の期間、前記検出回路への電源電力を遮断した状態での該検出回路の出力電圧を前記極性反転器により反転してなる反転電圧（−E0）を前記積分器に入力して積分する補助積分処理と、前記基本積分処理の終了時から前記補助積分処理の終了時までの期間内において、前記基準電圧生成器の負極性の基準電圧（−Er）を、前記積分器の出力電圧のレベルが前記基本積分処理の終了時のレベルから零レベルに低下するまで該積分器に入力して積分する第１基準電圧積分処理と、前記補助積分処理の終了後、前記基準電圧生成器の正極性の基準電圧（Er）を、前記積分器の出力電圧のレベルが前記補助積分処理の終了時のレベルから零レベルに低下するまで該積分器に入力して積分する第２基準電圧積分処理とを実行すると共に、前記第１基準電圧積分処理の実行時間（Δt1）から前記第２基準電圧積分処理の実行時間（Δt3）を差し引いた時間の計数値を表すデジタルデータを、前記検出回路の出力電圧（Ex）中の前記物理量に応じた信号成分に対応するデジタルデータとして前記カウンタにより生成することを特徴とするものである。
【００１４】
尚、本明細書においては、電圧の極性に関し、電源電力を供給した状態での検出回路の出力電圧（Ｅｘ）と同極性を正側の極性とし、また、該出力電圧（Ｅｘ）と逆極性を負側の極性とする。
【００１５】
かかる本発明のＡ／Ｄ変換装置によれば、前記基本積分処理の実行時間である基本積分実行時間（Ｔ１）と、前記補助積分処理の実行時間とは等しく、しかも、補助積分処理は、基本積分処理に対して前記交流電源の１周期分、遅れて実行される。このため、該基本積分処理及び補助積分処理の各処理の実行期間において、前記交流電源に起因して前記検出回路の出力電圧（Ｅｘ）に含まれる不要成分（ハム成分）が互いに等しいものとなる。また、検出回路の出力電圧（Ｅｘ）に含まれるハム成分以外の不要成分は、一般にＡ／Ｄ変換処理の期間中、ほぼ一定になる。この結果、補助積分処理において前記検出回路への電源電力を遮断した状態での該検出回路の出力電圧（これは基本積分処理の実行中において検出回路の出力電圧（Ｅｘ）に含まれる不要成分に相当する）を前記極性反転器により反転してなる反転電圧（−Ｅ０）を前記積分器に入力して積分することにより、前記ハム成分を含めた不要成分の影響を排除することが可能となる。そして、本発明のＡ／Ｄ変換装置では、前記第１及び第２基準電圧積分処理を実行し、前者の実行時間から後者の実行時間を差し引いた時間の計数値を表すデジタルデータを前記カウンタにより生成することにより、詳細は後述するが、該デジタルデータは、検出回路の出力電圧（Ｅｘ）中の物理量に応じた成分に対応するものとなる。
【００１６】
また、前記不要成分は、一般に、検出回路に電源電力を供給した状態での該検出回路の出力電圧（Ｅｘ）中の物理量に応じた成分に比して小さいため、前記第２基準電圧積分処理の実行時間は、通常、前記第１基準電圧積分処理の実行時間に比して十分に短い。従って、前記カウンタにより生成される前記デジタルデータが表す時間の主要部は、前記第１基準電圧積分処理の実行時間が占める。そして、この第１基準電圧積分処理は、前記基本積分処理の終了時から補助積分処理の終了時までの期間内において実行される。このため、前記基本積分処理、補助積分処理、並びに、第１及び第２基準電圧積分処理を全て完了するのに要する時間、すなわち、Ａ／Ｄ変換処理に要する時間は、概ね、前記交流電源の３／２周期程度の時間となる。従って、前述した従来のＡ／Ｄ変換装置に比して、Ａ／Ｄ変換処理に要する時間が短くなる。
【００１７】
以上のようにして、本発明のＡ／Ｄ変換装置によれば、交流電源に起因したハム成分を含む不要成分を適正に排除しつつＡ／Ｄ変換処理の高速化を図ることができる。
【００１８】
かかる本発明のＡ／Ｄ変換装置では、前記負極性の基準電圧（−Ｅｒ）の前記積分器への入力は、前記基本積分処理の終了時から開始されると共に、前記基準電圧（Ｅｒ，−Ｅｒ）のレベルは、前記検出回路の出力電圧（Ｅｘ）があらかじめ定められた許容最大レベルであるときに、前記補助積分処理の終了時と略同時に前記積分器の出力電圧が零になるように設定されていることが好ましい。
【００１９】
これによれば、前記検出回路の出力電圧（Ｅｘ）（検出回路に電源電力を供給した状態での出力電圧）のレベルが、前記許容最大レベルであるときに、前記カウンタにより生成されるデジタルデータに対応する時間は、概ね、前記交流電源の１周期の時間に対応するものとなり、該デジタルデータの分解能を十分に確保する（デジタルデータの単位ビット当たりの電圧を十分に小さくする）ことが可能となる。
【００２０】
【発明の実施の形態】
本発明の一実施形態を図１〜図３を参照して説明する。図１は本実施形態のＡ／Ｄ変換装置の回路構成を示すブロック図、図２及び図３は該Ａ／Ｄ変換装置の作動を説明するためのタイミングチャートである。
【００２１】
図１を参照して、１はひずみゲージ（図示省略）を含むひずみ測定用の検出回路としてのブリッジ回路（ホイートストンブリッジ回路）である。このブリッジ回路１は、その電源電力を供給するブリッジ電源２にスイッチ３を介して継断自在に接続されると共に、該ブリッジ回路１の出力電圧（アナログ信号）を増幅する増幅器４に接続されている。
【００２２】
本実施形態のＡ／Ｄ変換装置では、増幅器４の出力側に接続された極性反転器５及び切換スイッチ回路６と、入力された電圧を積分する積分器７とを具備し、増幅器４により増幅してなるブリッジ回路１の出力電圧と、該出力電圧の極性を前記極性反転器５により反転してなる反転電圧とをそれぞれ増幅器４、極性反転器５から前記切換スイッチ回路６に入力するようにしている。尚、本発明でいうところの検出回路の出力電圧（Ａ／Ｄ変換の対象とする電圧）は、増幅器４により増幅してなるブリッジ回路１の出力電圧（＝増幅器４の出力）であり、以下の説明では、この増幅したブリッジ回路１の出力電圧をブリッジ出力電圧と称する。
【００２３】
前記切換スイッチ回路６は、前記ブリッジ出力電圧が入力される接点６ａと、極性反転器５によるブリッジ出力電圧の反転電圧が入力される接点６ｂと、これらの接点６ａ，６ｂに選択的に導通可能な出力点６ｃとを有し、該出力点６ｃが前記積分器７の入力側に接続されている。
【００２４】
また、本実施形態のＡ／Ｄ変換装置は、正負の二極性の所定レベルの基準電圧Ｅｒ，−Ｅｒを生成する基準電圧生成器８と、その基準電圧Ｅｒ，−Ｅｒを入力する切換スイッチ回路９とを具備している。
【００２５】
切換スイッチ回路９は、基準電圧Ｅｒ，−Ｅｒがそれぞれ基準電圧生成器８から入力される接点９ａ，９ｂと、これらの接点９ａ，９ｂに選択的に導通可能な出力点９ｃとを有し、該出力点９ｃは前記積分器７の入力側に接続されている。この場合、切換スイッチ回路６，９のそれぞれの出力点６ｃ，９ｃに発生する電圧は重畳（加算）されて積分器７に入力されるようになっている。そして、積分器７の出力側には、該積分器７への入力電圧の積分値としての該積分器７の出力電圧が「０」レベルであるか否かを監視するゼロ用コンパレータ１０が接続されている。
【００２６】
尚、前記基準電圧生成器８の基準電圧Er，−Erのレベル｜Er｜は、本実施形態のＡ／Ｄ変換装置により適正にＡ／Ｄ変換し得るブリッジ出力電圧の許容最大レベルとしてあらかじめ定められたフルスケール値（例えば増幅器４の増幅度が一定に保たれるようなブリッジ回路１の出力電圧の上限値に該増幅器４の増幅度を乗算したレベル）よりも小さなレベルに設定され、例えば該フルスケール値の約１／２のレベルに設定されている。このレベル｜Er｜は、本実施形態では、上記フルスケール値の１／２程度のレベルであることが好適であるが、それよりも多少大きなレベルであってもよい。
【００２７】
また、本実施形態のＡ／Ｄ変換装置は、所定周期のクロック信号（パルス信号）を生成するクロック発振器１１と、このクロック発振器１１のクロック信号をカウントするカウンタ１２と、該カウンタ１２や前記切換スイッチ回路６，９、スイッチ３の動作制御等を担うＣＰＵ１３とを具備している。この場合、本実施形態のＡ／Ｄ変換装置では、ブリッジ電源２を含む回路全体の元電源として交流電源である商用電源を使用するようにしており、前記クロック発振器１１は、該商用電源に同期したクロック信号（但し、その周期は、商用電源の周期よりも十分に小さい）を生成する。そして、このクロック信号は、ＣＰＵ１３の制御処理のために該ＣＰＵ１３にも入力される。さらに前記カウンタ１２には、その動作制御のために、前記ゼロ用コンパレータ１０の出力が入力されるようになっている。
【００２８】
次に本実施形態の装置の作動を説明する。
【００２９】
図１及び図２を参照して、本実施形態のＡ／Ｄ変換装置では、ＣＰＵ１３の制御処理によって、以下のようにＡ／Ｄ変換処理が行われる。
【００３０】
まず、ＣＰＵ１３は、前記クロック信号に同期したタイミングで前記スイッチ３を閉成せしめると共に、切換スイッチ回路６の出力点６ｃを接点６ａに導通させる。尚、切換スイッチ回路９の出力点９ｃは、接点９ａ，９ｂのいずれにも非導通となる状態に制御される。
【００３１】
これにより基本積分処理（図２参照）が開始される。このとき、ブリッジ電源２からブリッジ回路１にスイッチ３を介して電源電力が供給され、該ブリッジ回路１はひずみ量（物理量）の検出信号としての出力電圧を生成して出力する。そして、それを増幅器４により増幅してなるブリッジ出力電圧Ｅｘ（図２の上段のタイミングチャートを参照）が切換スイッチ回路６を介して積分器７に入力され、該積分器７により積分されていく。このため、積分器７の出力電圧は、例えば図２の中段のタイミングチャートに実線で示すような形態で上昇していく。尚、ＣＰＵ１３は、基本積分処理の開始時から前記クロック信号をカウントすることにより、該基本積分処理の開始時からの経過時間を逐次把握する。
【００３２】
ここで、この基本積分処理において積分器７に入力されるブリッジ出力電圧Ｅｘは、図２の上段のタイミングチャートに示すように、ひずみ量に応じた成分Ｅｉと、ブリッジ回路１の熱起電力等の種々様々の要因に起因した不要成分Ｅ０とを合わせてなる電圧（Ｅｉ＋Ｅ０）である。但し、該不要成分Ｅ０のレベルは一般にひずみ量に応じた成分Ｅｉのレベルに比して十分に小さい（図２では、説明の便宜上、不要成分Ｅ０を比較的大きなレベルで記載している）。
【００３３】
この不要成分Ｅ０についてさらに説明すると、該不要成分Ｅ０は、一般に、図３の上段に示すように、ブリッジ回路１の熱起電力、ゼロ点移動、増幅器４のオフセット電圧等に起因した直流状の成分Ｅ００と、商用電源に起因した交流状のハム成分Ｅ０１とから成る。この場合、直流状成分Ｅ００は、本実施形態のＡ／Ｄ変換装置によるＡ／Ｄ変換処理を行う時間内ではほぼ一定と考えてよいが、ハム成分Ｅ０１は基本的には商用電源に同期して正弦波状に周期的に変化するものとなる。従って、これらの成分Ｅ００，Ｅ０１を合わせた不要成分Ｅ０は、図３に示すようにハム成分Ｅ０１の影響によりそのレベルが多少、経時的に変動するものとなる。図２では便宜上、不要成分Ｅ０レベルが一定であるようにして記載している。
【００３４】
ブリッジ出力電圧Ｅｘを積分器７により積分する前記基本積分処理は、本実施形態における基本積分実行時間としての商用電源の半周期の時間Ｔ１の期間、実行され、基本積分処理の開始時から該基本積分実行時間Ｔ１が経過した時、ＣＰＵ１３は、基本積分処理を終了せしめると共に、前記基準電圧−Ｅｒを積分器７に入力する第１基準電圧積分処理を開始せしめる。
【００３５】
すなわち、基本積分処理の開始時から基本積分実行時間Ｔ１（商用電源の半周期の時間）が経過すると、ＣＰＵ１３は、前記スイッチ３を開成すると共に切換スイッチ６の出力点６ｃを接点６ａ，６ｂの両者から切り離した状態に制御し、また、切換スイッチ９の出力点９ｃを接点９ｂに導通させる。
【００３６】
このとき、ブリッジ回路１への電源電力の供給と切換スイッチ回路６側から積分器７への電圧の入力とが遮断されると共に、負極性（ブリッジ出力電圧Ｅｘと逆極性）の基準電圧−Ｅｒが基準電圧生成器８から切換スイッチ回路９を介して積分器７に入力される。これにより、基準電圧−Ｅｒを積分器７に入力して積分する第１基準電圧積分処理が開始され、積分器７の出力電圧は、前記基本積分処理の終了時における出力電圧（ブリッジ出力電圧Ｅｘの積分値）から低下していく（図２の中段のタイミングチャートを参照）。
【００３７】
また、ＣＰＵ１３は、上述のようにして第１基準電圧積分処理を開始せしめると同時に、カウンタ１２のアップカウント動作を開始せしめる（図２の下段のタイミングチャートを参照）。従って、第１基準電圧積分処理では、基準電圧−Ｅｒの積分と並行して、カウンタ１２のアップカウント動作が行われる。
【００３８】
尚、ブリッジ回路１への電源電力の供給の遮断は、必ずしも基本積分処理の終了時に行う必要はなく、後述する補助積分処理の開始時、あるいは、その開始時までの期間内の任意の時点で行うようにしてもよい。
【００３９】
前記第１基準電圧積分処理は、積分器７の出力電圧が「０」になるまで実行される。すなわち、ＣＰＵ１３は、第１基準電圧積分処理の開始後、前記ゼロ用コンパレータ１０の出力を逐次監視しており、積分器７の出力電圧が「０」まで低下したことを示す信号が該ゼロ用コンパレータ１０から出力されると（図２の実線示の例では、第１基準電圧積分処理の開始時から時間Δｔ１が経過した時点）、切換スイッチ回路９の出力点９ｃを接点９ａ，９ｂの両者から切り離す。これにより、基準電圧−Ｅｒの積分器７への入力が遮断されて、第１基準電圧積分処理が終了される。また、カウンタ１２は、ゼロ用コンパレータ１０の上記の出力に応じてアップカウント動作を停止する（図２の下段のタイミングチャートを参照）。
【００４０】
一方、ＣＰＵ１３は、前記第１基準電圧積分処理を開始してから、前記基本積分実行時間Ｔ１に等しい時間Ｔ２（＝商用電源の半周期）が経過すると、換言すれば、基本積分処理の開始時から商用電源の１周期の時間が経過すると、前記不要成分Ｅ０の極性を反転させてなる反転電圧−Ｅ０を積分器７に入力して積分する補助積分処理を開始せしめる。
【００４１】
すなわち、第１基準電圧積分処理を開始してから基本積分実行時間Ｔ１が経過すると、ＣＰＵ１３は、切換スイッチ回路６の出力点６ｃを接点６ｂに導通させる。これにより、ブリッジ回路１への電源電力を遮断した状態でのブリッジ出力電圧、すなわち、前記不要成分Ｅ０の極性を前記極性反転器５により反転してなる反転電圧−Ｅ０が切換スイッチ回路６を介して積分器７に入力され、これにより補助積分処理が開始される。
【００４２】
ここで、図２のタイミングチャートでは、ブリッジ出力電圧Ｅ ｘが比較的大きい場合（詳しくはブリッジ出力電圧Ｅｘのレベルが基準電圧Ｅｒ，−Ｅｒのレベル｜Ｅｒ｜よりも大きい場合）に関する作動を実線で例示しており、この場合には、補助積分処理の開始時に、積分器７の出力電圧が図示のように、未だ「０」まで低下していない。従って、この場合には、前記基準電圧−Ｅｒを積分器７に入力する前記第１基準電圧積分処理が補助積分処理の開始時において継続している。そして、この場合には、補助積分処理の開始後、積分器７の出力電圧が「０」に低下するまでの時間Δｔ２（≦Ｔ１）の間は、第１基準電圧積分処理と補助積分処理とが並行して行われ、基準電圧−Ｅｒと前記反転電圧−Ｅ０とを重畳してなる電圧（−Ｅｒ−Ｅ０）が積分器７に入力されて積分されていく。
【００４３】
尚、ブリッジ出力電圧Exのレベルが基準電圧Er，−Erのレベル｜Er｜よりも小さい場合には、図２の中段のタイミングチャートに一点鎖線で示すように、第１基準電圧積分処理の開始後、基本積分実行時間T2＝T1が経過する前に、積分器７の出力電圧が「０」まで低下し、その時点で第１基準電圧積分処理が終了して、積分器７への基準電圧−Erの入力が遮断される。このため、この場合には、積分器７の出力電圧が「０」まで低下した時点から、前記補助積分処理が開始されるまでの期間は積分器７には電圧が入力されず、積分器７の出力電圧が「０」に維持される。そして、第１基準電圧積分処理の開始後、商用電源の半周期の時間T2（＝T1）が経過した時点から前記反転電圧− E0のみが積分器７に入力されて該反転電圧− E0が積分されていく。また、この場合（Ex＜Erの場合）において、第１基準電圧積分処理の開始後、積分器７の出力電圧が「０」まで低下した時点でカウンタ１２のカウントアップ動作が停止することは前述の場合（Ex＞Erの場合）と同様である（図２の下段のタイミングチャートの一点鎖線を参照）。
【００４４】
前記補助積分処理は、それを開始してから基本積分実行時間Ｔ１（商用電源の半周期）と等しい時間Ｔ３が経過するまで実行される。すなわち、補助積分処理を開始してから時間Ｔ３が経過すると、換言すれば、基本積分処理を開始してから商用電源の３／２周期の時間が経過すると、ＣＰＵ１３は、切換スイッチ回路６の出力点６ｃを接点６ａ，６ｂの両者から切り離した状態に制御する。これにより、前記反転電圧−Ｅ０の積分器７への入力が遮断され、補助積分処理が終了する。
【００４５】
また、同時に、ＣＰＵ１３は、切換スイッチ回路９の出力点９ｃを接点９ａに導通させる。これにより、正極性の基準電圧Ｅｒが基準電圧生成器８から切換スイッチ９を介して積分器７に入力され、該基準電圧Ｅｒを積分する第２基準電圧積分処理が開始される。さらに、ＣＰＵ１３は、第２基準電圧積分処理の開始と同時に、カウンタ１２のダウンカウント動作を開始せしめる。
【００４６】
この第２基準電圧積分処理は、積分器７の出力電圧が「０」になるまで実行される。すなわち、ＣＰＵ１３は、第２基準電圧積分処理の開始後、前記ゼロ用コンパレータ１０の出力を逐次監視し、積分器７の出力電圧が「０」になったことを示す信号が該ゼロ用コンパレータ１０から出力されると、切換スイッチ回路９の出力点９ｃを接点９ａ，９ｂの両者から切り離す。これにより、基準電圧Ｅｒの積分器７への入力が遮断されて第２基準電圧積分処理が終了する。また、このとき、ゼロ用コンパレータ１０の上記の出力に応じて、カウンタ１２は、ダウンカウント動作を終了する。これにより、本実施形態の装置のＡ／Ｄ変換処理が完了する。
【００４７】
以上のようにしてＡ／Ｄ変換処理が実行されると、第２基準電圧積分処理の終了時におけるカウンタ１２のカウント値は、第１基準電圧積分処理の実行時間Δt1（基準電圧−Erを積分器７に入力した時間）から、第２基準電圧積分処理の実行時間Δ t3 （基準電圧Erを積分器７に入力した時間）を差し引いた時間（Δt1−Δ t3）に比例したものとなる。そして、この時間（Δt1−Δ t3）は、以下に示すように、ブリッジ出力電圧Exから不要成分E0を除いた成分Ei、すなわち、ひずみ量に応じた成分Eiに比例するものとなる。
【００４８】
すなわち、まず、図３を参照して、前記不要成分Ｅ０が積分器７に入力される基本積分処理の実行時間Ｔ１の期間と、該不要成分Ｅ０の反転電圧−Ｅ０が積分器７に入力される補助積分処理の実行時間Ｔ３の期間とに着目すると、これらの期間における不要成分Ｅ０は、一般に、前述のように商用電源に起因したハム成分Ｅ０１の影響で経時的変動を生じる。そして、この場合、両者の実行時間Ｔ１，Ｔ３は同一で、しかも、補助積分処理は基本積分処理の開始時から商用電源の１周期（これは基本的にはハム成分Ｅ０１の１周期でもある）遅れて開始されるので、両処理の実行期間におけるハム成分Ｅ０１の経時的変動は基本的には同一となる。また、不要成分Ｅ０中のハム成分Ｅ０１以外の直流状成分Ｅ００は、Ａ／Ｄ変換処理の実行期間内において基本的には一定である。従って、補助積分処理で積分器７に入力される反転電圧−Ｅ０は、基本積分処理で積分器７に入力される不要成分Ｅ０の極性を反転させたものと等しい。
【００４９】
また、ブリッジ回路１が検出するひずみ量は一般に短時間で変化することはないので、それに応じた成分Ｅｉが積分器７に入力される基本積分処理の実行期間内では、該成分Ｅｉは基本的には一定に保持される。
【００５０】
このため、基本積分処理の開始時から第２基準電圧積分処理の終了時までの全期間における積分器７の積分は、それを式で表すと、次式（１）により表される。
【００５１】
【数１】
【００５２】
ここで、式（１）において「Ｋ」は積分器７の積分定数である。そして、この式（１）から、次式（２）が得られる。
【００５３】
【数２】
【００５４】
ここで、基本積分処理の実行時間である基本積分実行時間Ｔ１（＝商用電源の半周期））と、補助積分処理の実行時間Ｔ３とは等しいので、不要成分Ｅ０の影響が排除され、上式（２）は、次式（３）となる。
【００５５】
【数３】
【００５６】
従って、時間（Δt1−Δ t3）は、不要成分E0によらずに、ブリッジ出力電圧Exの、ひずみ量に応じた成分Eiに比例するものとなる。このため、カウンタ１２の最終的なカウント値は、ひずみ量に応じた成分Eiを表すデジタルデータとなり、これにより、ハム成分E01を含む不要成分E0を排除したＡ／Ｄ変換がなされることとなる。
【００５７】
かかる本実施形態のＡ／Ｄ変換装置では、ハム成分Ｅ０１を含む不要成分Ｅ０を排除したＡ／Ｄ変換処理を、概ね、交流電源である商用電源の３／２周期程度のの時間で行うことができる。従って、前述のようにＡ／Ｄ変換処理に交流電源の２周期程度の時間を要していた従来のものよりも、Ａ／Ｄ変換処理を高速で行うことができる。
【００５８】
さらに、本実施形態のＡ／Ｄ変換装置では、基準電圧Ｅｒ，−Ｅｒのレベルは、適正にＡ／Ｄ変換し得るブリッジ出力電圧の許容最大レベルとしてあらかじめ定められたフルスケール値の１／２程度のレベルに定められていると共に、カウンタ１２のアップカウント動作を並行して行う第１基準電圧積分処理は、基本積分処理の終了時から実行される。
【００５９】
このため、ブリッジ出力電圧Ｅｘが上記フルスケール値である場合における第１基準電圧積分処理の実行時間は、概ね商用電源の１周期分の時間となる。従って、カウンタ１２により最終的に得られるデジタルデータの分解能（単位ビット当たりの電圧）を前述した従来のＡ／Ｄ変換装置と同等に確保することができる。
【００６０】
このように本実施形態のＡ／Ｄ変換装置は、デジタルデータの分解能を損なうことなく、Ａ／Ｄ変換処理を従来のものよりも高速に行うことができる。
【００６１】
尚、本実施形態では、カウンタ１２により得られるデジタルデータの分解能を確保するために、第１基準電圧積分処理の開始タイミングや基準電圧Er，−Erのレベルを前述のように設定したが、Ａ／Ｄ変換処理の高速化を図る上では、第１基準電圧積分処理を、例えば図２の時間T2もしくはT3の期間内でのみ行うようにしてもよい。この場合、基準電圧Er，−Erのレベルは、例えばブリッジ出力電圧Exのフルスケール値にほぼ等しいレベルに設定すればよい。
【００６２】
また、基本積分処理の終了時から多少の時間を置いて第１基準電圧積分処理を開始するようにしてもよい。この場合、基準電圧Ｅｒ，−Ｅｒのレベルは、例えば、ブリッジ出力電圧Ｅｘのレベルが前記フルスケール値にほぼ等しい場合に、積分器７の出力電圧が、基本積分処理の終了時の電圧レベルから、補助積分処理の終了時とほぼ同時に「０」まで低下するように設定されることが好適である。
【００６３】
また、第１基準電圧積分処理（積分器７への基準電圧−Ｅｒの入力）を、基本積分処理の実行中に開始するようにすることも可能である。但し、この場合には、基本積分処理の実行中に積分器７の出力電圧が負極性になってしまうことがないようにするために、例えば基本積分処理の実行期間の初期段階あるいは該処理の開始直前に高速処理が可能はＡ／Ｄ変換器等によりブリッジ出力電圧Ｅｘのレベルを概略的に把握する。そして、その把握したレベルが基準電圧Ｅｒ，−Ｅｒのレベルよりも大きい場合に、基準電圧−Ｅｒを基本積分処理の途中、あるいはその開始時から積分器７に入力してブリッジ出力電圧Ｅｘと合わせた電圧（Ｅｘ−Ｅｒ）を積分器７により積分し、基本積分処理の終了後は、前述の実施形態と同様に積分処理を実行する。また、把握したブリッジ出力電圧Ｅｘのレベルが基準電圧Ｅｒ，−Ｅｒのレベルよりも小さい場合には、基本積分処理の実行中は、基準電圧−Ｅｒを積分器７に入力せず、Ａ／Ｄ変換処理を前述の実施形態と全く同様に行う。
【００６４】
このようにする場合、カウンタ１２により得られるデジタルデータの分解能を高める上では、基準電圧Ｅｒ，−Ｅｒのレベルを、例えばブリッジ出力電圧Ｅｘの前記フルスケール値の１／３程度のレベルに設定しておくことが好適である。
【００６５】
また、前記実施形態は、検出回路としてひずみ量を検出するブリッジ回路１を使用したものを示したが、温度等の他の物理量を検出する検出回路に対しても本発明のＡ／Ｄ変換装置を適用することができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態のＡ／Ｄ変換装置の回路構成を示すブロック図。
【図２】図１のＡ／Ｄ変換装置の作動を説明するためのタイミングチャート。
【図３】図１のＡ／Ｄ変換装置の作動を説明するためのタイミングチャート。
【図４】従来のＡ／Ｄ変換装置の作動を説明するためのタイミングチャート。
【符号の説明】
１…ブリッジ回路（検出回路）、５…極性反転器、７…積分器、８…基準電圧生成器、１２…カウンタ。
【発明の属する技術分野】
本発明は、ひずみ測定用のブリッジ回路（ホイートストンブリッジ回路）等の検出回路の出力電圧をデジタルデータに変換する積分型のＡ／Ｄ変換装置に関する。
【０００２】
【従来の技術】
ひずみ測定用のブリッジ回路（ホイートストンブリッジ回路）等の検出回路がそれに電源電力を供給した状態で生成する出力電圧（アナログ信号）には、一般に、該検出回路により検出する物理量に応じた成分だけでなく、該検出回路の熱起電力に起因した成分や該検出回路の電源としての商用電源に起因したノイズ成分、該検出回路のゼロ点移動に伴う成分等の不要成分が含まれている。このため、この種の検出回路の出力電圧を、マイコン等によるデータ処理のために通常的なＡ／Ｄ変換装置によりＡ／Ｄ変換しても、得られるデジタルデータには上記不要成分も含まれてしまい、該デジタルデータは、検出しようとする物理量に精度よく対応するものとはならない。
【０００３】
このような不都合を解消することができるＡ／Ｄ変換装置としては、従来、例えば特公平１−２６５６６号公報に本願出願人が提案した積分型のＡ／Ｄ変換装置が知られている。
【０００４】
このＡ／Ｄ変換装置を図４を参照して説明する。このＡ／Ｄ変換装置では、まず、検出回路（図示省略）に電源電力を供給した状態での該検出回路の出力電圧（Ｅｉ＋Ｅ０）（Ｅｉ：検出する物理量に応じた成分、Ｅ０：前記不要成分）があらかじめ定めた所定時間Ｔａの期間、積分器（図示省略）に入力されて積分される。尚、上記出力電圧（Ｅｉ＋Ｅ０）はより詳しくは、検出回路の出力信号を増幅器で増幅してなる電圧である。
【０００５】
続いて、検出回路への電源電力を遮断した状態での該検出回路の出力電圧（これは前記不要成分Ｅ０に相当する）の極性を反転させたもの（−Ｅ０）と、あらかじめ定めた所定レベルの基準電圧Ｅｒの負極性（より正確には検出回路の出力電圧（Ｅｉ＋Ｅ０）と逆極性）の電圧（−Ｅｒ）とが前記積分器に入力され、それらの電圧を合わせた電圧（−Ｅ０−Ｅｒ）が積分される（図４の時間Ｔｂの期間）。この積分は、積分器の出力電圧（積分値）が「０」になるまで行われる。また、この時間Ｔｂの期間において、所定周期のクロック信号をカウントするカウンタ（図示省略）のアップカウント動作が行われ、これにより、時間Ｔｂの計数値を表すデジタルデータが得られる。
【０００６】
次いで、上記時間Ｔｂを前記所定時間Ｔａから差し引いた時間Ｔｃ＝Ｔａ−Ｔｂの期間において、前記反転電圧（−Ｅ０）が引き続き前記積分器に入力されて積分される。さらに、正極性（より正確には検出回路の出力電圧（Ｅｉ＋Ｅ０）と同極性）の前記基準電圧Ｅｒが前記積分器に入力され、該積分器の出力電圧が「０」になるまで積分される（図４の時間Ｔｄの期間）と共に、この時間Ｔｄの期間において、前記カウンタのダウンカウント動作が行われる。これにより、該カウンタのカウント値は、最終的に、時間（Ｔｂ−Ｔｄ）の計数値を表すデジタルデータとなる。
【０００７】
このとき、前記特公平１−２６５６６号公報にて説明されているように、上記時間（Ｔｂ−Ｔｄ）と、検出回路の出力電圧（Ｅｉ＋Ｅ０）の物理量に応じた成分Ｅｉとの間には、Ｅｉ＝｛（Ｔｂ−Ｔｄ）／Ｔａ｝・Ｅｒという関係が成立し、該成分Ｅｉは、前記不要成分Ｅ０によらずに、時間（Ｔｂ−Ｔｄ）に比例する。従って、この時間（Ｔｂ−Ｔｄ）のカウント値としてカウンタにより最終的に得られるデジタルデータは、検出回路の出力電圧（Ｅｉ＋Ｅ０）から前記不要成分Ｅ０を除去した成分Ｅｉ、すなわち、物理量に応じた成分Ｅｉを表すデジタルデータとなる。
【０００８】
このようなＡ／Ｄ変換装置によれば、検出回路の出力電圧（Ｅｉ＋Ｅ０）中の不要成分Ｅ０を除去した成分Ｅｉに相当するデジタルデータを得ることができるため、そのデジタルデータは、検出しようとする物理量に精度よく対応するものとなる。
【０００９】
ところで、特に、検出回路の元電源として商用電源等の交流電源を使用する場合には、検出回路の出力電圧には、その交流電源に起因した不要成分（所謂ハム。以下、ここではハム成分という）が含まれ易い。そして、このハム成分は、基本的には交流電源と同じ周期で該交流電源に同期して変化する。
【００１０】
このため、前述のような従来のＡ／Ｄ変換装置では、検出回路に電源電力を供給した状態での出力電圧（Ｅｉ＋Ｅ０）を積分器に入力して積分する時間（図４の時間Ｔａ）と、前記反転電圧（−Ｅ０）を積分器に入力して積分する時間（図４の時間Ｔｂ）とをいずれも交流電源の１周期の時間とし、これにより各時間Ｔａ，Ｔｂにおいて前記ハム成分の影響を排除することが行われていた。
【００１１】
しかるにこのような従来のＡ／Ｄ変換装置では、検出回路の出力電圧（Ｅｉ＋Ｅ０）の積分と、不要成分Ｅ０の積分とを合わせて交流電源の２周期分の時間を要することとなり、これがＡ／Ｄ変換装置の処理のさらなる高速化を図る上で妨げとなっていた。
【００１２】
【発明が解決しようとする課題】
本発明はかかる背景に鑑みてなされたものであり、交流電源に起因したハム成分を含む不要成分を適正に排除しつつＡ／Ｄ変換処理の高速化を図ることができるＡ／Ｄ変換装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
かかる目的を達成するための本発明のＡ／Ｄ変換装置は、交流電源を元電源として使用して物理量に応じた信号成分を含む出力電圧を発生する検出回路から該出力電圧が入力され、その出力電圧から前記物理量に応じた信号成分に応じたデジタルデータを生成するＡ／Ｄ変換装置であって、前記検出回路の出力電圧からその極性を反転させてなる反転電圧を生成する極性反転器と、正負の極性の所定レベルの基準電圧（Er，−Er）を生成する基準電圧生成器と、複数の電圧信号を入力可能であり、入力された電圧信号を重畳して積分する積分器と、所定周期のクロック信号をカウントすることにより時間を計数し、その時間の計数値を表すデジタルデータを生成するカウンタとを具備する。そして、本発明のＡ／Ｄ変換装置は、前記検出回路に電源電力を供給した状態での該検出回路の出力電圧（Ex）を、前記交流電源の半周期に等しい基本積分実行時間（T1）の期間、前記積分器に入力して積分する基本積分処理と、該基本積分処理の実行期間から前記交流電源の１周期分遅く、且つ前記基本積分実行時間（T1）と等しい時間の期間、前記検出回路への電源電力を遮断した状態での該検出回路の出力電圧を前記極性反転器により反転してなる反転電圧（−E0）を前記積分器に入力して積分する補助積分処理と、前記基本積分処理の終了時から前記補助積分処理の終了時までの期間内において、前記基準電圧生成器の負極性の基準電圧（−Er）を、前記積分器の出力電圧のレベルが前記基本積分処理の終了時のレベルから零レベルに低下するまで該積分器に入力して積分する第１基準電圧積分処理と、前記補助積分処理の終了後、前記基準電圧生成器の正極性の基準電圧（Er）を、前記積分器の出力電圧のレベルが前記補助積分処理の終了時のレベルから零レベルに低下するまで該積分器に入力して積分する第２基準電圧積分処理とを実行すると共に、前記第１基準電圧積分処理の実行時間（Δt1）から前記第２基準電圧積分処理の実行時間（Δt3）を差し引いた時間の計数値を表すデジタルデータを、前記検出回路の出力電圧（Ex）中の前記物理量に応じた信号成分に対応するデジタルデータとして前記カウンタにより生成することを特徴とするものである。
【００１４】
尚、本明細書においては、電圧の極性に関し、電源電力を供給した状態での検出回路の出力電圧（Ｅｘ）と同極性を正側の極性とし、また、該出力電圧（Ｅｘ）と逆極性を負側の極性とする。
【００１５】
かかる本発明のＡ／Ｄ変換装置によれば、前記基本積分処理の実行時間である基本積分実行時間（Ｔ１）と、前記補助積分処理の実行時間とは等しく、しかも、補助積分処理は、基本積分処理に対して前記交流電源の１周期分、遅れて実行される。このため、該基本積分処理及び補助積分処理の各処理の実行期間において、前記交流電源に起因して前記検出回路の出力電圧（Ｅｘ）に含まれる不要成分（ハム成分）が互いに等しいものとなる。また、検出回路の出力電圧（Ｅｘ）に含まれるハム成分以外の不要成分は、一般にＡ／Ｄ変換処理の期間中、ほぼ一定になる。この結果、補助積分処理において前記検出回路への電源電力を遮断した状態での該検出回路の出力電圧（これは基本積分処理の実行中において検出回路の出力電圧（Ｅｘ）に含まれる不要成分に相当する）を前記極性反転器により反転してなる反転電圧（−Ｅ０）を前記積分器に入力して積分することにより、前記ハム成分を含めた不要成分の影響を排除することが可能となる。そして、本発明のＡ／Ｄ変換装置では、前記第１及び第２基準電圧積分処理を実行し、前者の実行時間から後者の実行時間を差し引いた時間の計数値を表すデジタルデータを前記カウンタにより生成することにより、詳細は後述するが、該デジタルデータは、検出回路の出力電圧（Ｅｘ）中の物理量に応じた成分に対応するものとなる。
【００１６】
また、前記不要成分は、一般に、検出回路に電源電力を供給した状態での該検出回路の出力電圧（Ｅｘ）中の物理量に応じた成分に比して小さいため、前記第２基準電圧積分処理の実行時間は、通常、前記第１基準電圧積分処理の実行時間に比して十分に短い。従って、前記カウンタにより生成される前記デジタルデータが表す時間の主要部は、前記第１基準電圧積分処理の実行時間が占める。そして、この第１基準電圧積分処理は、前記基本積分処理の終了時から補助積分処理の終了時までの期間内において実行される。このため、前記基本積分処理、補助積分処理、並びに、第１及び第２基準電圧積分処理を全て完了するのに要する時間、すなわち、Ａ／Ｄ変換処理に要する時間は、概ね、前記交流電源の３／２周期程度の時間となる。従って、前述した従来のＡ／Ｄ変換装置に比して、Ａ／Ｄ変換処理に要する時間が短くなる。
【００１７】
以上のようにして、本発明のＡ／Ｄ変換装置によれば、交流電源に起因したハム成分を含む不要成分を適正に排除しつつＡ／Ｄ変換処理の高速化を図ることができる。
【００１８】
かかる本発明のＡ／Ｄ変換装置では、前記負極性の基準電圧（−Ｅｒ）の前記積分器への入力は、前記基本積分処理の終了時から開始されると共に、前記基準電圧（Ｅｒ，−Ｅｒ）のレベルは、前記検出回路の出力電圧（Ｅｘ）があらかじめ定められた許容最大レベルであるときに、前記補助積分処理の終了時と略同時に前記積分器の出力電圧が零になるように設定されていることが好ましい。
【００１９】
これによれば、前記検出回路の出力電圧（Ｅｘ）（検出回路に電源電力を供給した状態での出力電圧）のレベルが、前記許容最大レベルであるときに、前記カウンタにより生成されるデジタルデータに対応する時間は、概ね、前記交流電源の１周期の時間に対応するものとなり、該デジタルデータの分解能を十分に確保する（デジタルデータの単位ビット当たりの電圧を十分に小さくする）ことが可能となる。
【００２０】
【発明の実施の形態】
本発明の一実施形態を図１〜図３を参照して説明する。図１は本実施形態のＡ／Ｄ変換装置の回路構成を示すブロック図、図２及び図３は該Ａ／Ｄ変換装置の作動を説明するためのタイミングチャートである。
【００２１】
図１を参照して、１はひずみゲージ（図示省略）を含むひずみ測定用の検出回路としてのブリッジ回路（ホイートストンブリッジ回路）である。このブリッジ回路１は、その電源電力を供給するブリッジ電源２にスイッチ３を介して継断自在に接続されると共に、該ブリッジ回路１の出力電圧（アナログ信号）を増幅する増幅器４に接続されている。
【００２２】
本実施形態のＡ／Ｄ変換装置では、増幅器４の出力側に接続された極性反転器５及び切換スイッチ回路６と、入力された電圧を積分する積分器７とを具備し、増幅器４により増幅してなるブリッジ回路１の出力電圧と、該出力電圧の極性を前記極性反転器５により反転してなる反転電圧とをそれぞれ増幅器４、極性反転器５から前記切換スイッチ回路６に入力するようにしている。尚、本発明でいうところの検出回路の出力電圧（Ａ／Ｄ変換の対象とする電圧）は、増幅器４により増幅してなるブリッジ回路１の出力電圧（＝増幅器４の出力）であり、以下の説明では、この増幅したブリッジ回路１の出力電圧をブリッジ出力電圧と称する。
【００２３】
前記切換スイッチ回路６は、前記ブリッジ出力電圧が入力される接点６ａと、極性反転器５によるブリッジ出力電圧の反転電圧が入力される接点６ｂと、これらの接点６ａ，６ｂに選択的に導通可能な出力点６ｃとを有し、該出力点６ｃが前記積分器７の入力側に接続されている。
【００２４】
また、本実施形態のＡ／Ｄ変換装置は、正負の二極性の所定レベルの基準電圧Ｅｒ，−Ｅｒを生成する基準電圧生成器８と、その基準電圧Ｅｒ，−Ｅｒを入力する切換スイッチ回路９とを具備している。
【００２５】
切換スイッチ回路９は、基準電圧Ｅｒ，−Ｅｒがそれぞれ基準電圧生成器８から入力される接点９ａ，９ｂと、これらの接点９ａ，９ｂに選択的に導通可能な出力点９ｃとを有し、該出力点９ｃは前記積分器７の入力側に接続されている。この場合、切換スイッチ回路６，９のそれぞれの出力点６ｃ，９ｃに発生する電圧は重畳（加算）されて積分器７に入力されるようになっている。そして、積分器７の出力側には、該積分器７への入力電圧の積分値としての該積分器７の出力電圧が「０」レベルであるか否かを監視するゼロ用コンパレータ１０が接続されている。
【００２６】
尚、前記基準電圧生成器８の基準電圧Er，−Erのレベル｜Er｜は、本実施形態のＡ／Ｄ変換装置により適正にＡ／Ｄ変換し得るブリッジ出力電圧の許容最大レベルとしてあらかじめ定められたフルスケール値（例えば増幅器４の増幅度が一定に保たれるようなブリッジ回路１の出力電圧の上限値に該増幅器４の増幅度を乗算したレベル）よりも小さなレベルに設定され、例えば該フルスケール値の約１／２のレベルに設定されている。このレベル｜Er｜は、本実施形態では、上記フルスケール値の１／２程度のレベルであることが好適であるが、それよりも多少大きなレベルであってもよい。
【００２７】
また、本実施形態のＡ／Ｄ変換装置は、所定周期のクロック信号（パルス信号）を生成するクロック発振器１１と、このクロック発振器１１のクロック信号をカウントするカウンタ１２と、該カウンタ１２や前記切換スイッチ回路６，９、スイッチ３の動作制御等を担うＣＰＵ１３とを具備している。この場合、本実施形態のＡ／Ｄ変換装置では、ブリッジ電源２を含む回路全体の元電源として交流電源である商用電源を使用するようにしており、前記クロック発振器１１は、該商用電源に同期したクロック信号（但し、その周期は、商用電源の周期よりも十分に小さい）を生成する。そして、このクロック信号は、ＣＰＵ１３の制御処理のために該ＣＰＵ１３にも入力される。さらに前記カウンタ１２には、その動作制御のために、前記ゼロ用コンパレータ１０の出力が入力されるようになっている。
【００２８】
次に本実施形態の装置の作動を説明する。
【００２９】
図１及び図２を参照して、本実施形態のＡ／Ｄ変換装置では、ＣＰＵ１３の制御処理によって、以下のようにＡ／Ｄ変換処理が行われる。
【００３０】
まず、ＣＰＵ１３は、前記クロック信号に同期したタイミングで前記スイッチ３を閉成せしめると共に、切換スイッチ回路６の出力点６ｃを接点６ａに導通させる。尚、切換スイッチ回路９の出力点９ｃは、接点９ａ，９ｂのいずれにも非導通となる状態に制御される。
【００３１】
これにより基本積分処理（図２参照）が開始される。このとき、ブリッジ電源２からブリッジ回路１にスイッチ３を介して電源電力が供給され、該ブリッジ回路１はひずみ量（物理量）の検出信号としての出力電圧を生成して出力する。そして、それを増幅器４により増幅してなるブリッジ出力電圧Ｅｘ（図２の上段のタイミングチャートを参照）が切換スイッチ回路６を介して積分器７に入力され、該積分器７により積分されていく。このため、積分器７の出力電圧は、例えば図２の中段のタイミングチャートに実線で示すような形態で上昇していく。尚、ＣＰＵ１３は、基本積分処理の開始時から前記クロック信号をカウントすることにより、該基本積分処理の開始時からの経過時間を逐次把握する。
【００３２】
ここで、この基本積分処理において積分器７に入力されるブリッジ出力電圧Ｅｘは、図２の上段のタイミングチャートに示すように、ひずみ量に応じた成分Ｅｉと、ブリッジ回路１の熱起電力等の種々様々の要因に起因した不要成分Ｅ０とを合わせてなる電圧（Ｅｉ＋Ｅ０）である。但し、該不要成分Ｅ０のレベルは一般にひずみ量に応じた成分Ｅｉのレベルに比して十分に小さい（図２では、説明の便宜上、不要成分Ｅ０を比較的大きなレベルで記載している）。
【００３３】
この不要成分Ｅ０についてさらに説明すると、該不要成分Ｅ０は、一般に、図３の上段に示すように、ブリッジ回路１の熱起電力、ゼロ点移動、増幅器４のオフセット電圧等に起因した直流状の成分Ｅ００と、商用電源に起因した交流状のハム成分Ｅ０１とから成る。この場合、直流状成分Ｅ００は、本実施形態のＡ／Ｄ変換装置によるＡ／Ｄ変換処理を行う時間内ではほぼ一定と考えてよいが、ハム成分Ｅ０１は基本的には商用電源に同期して正弦波状に周期的に変化するものとなる。従って、これらの成分Ｅ００，Ｅ０１を合わせた不要成分Ｅ０は、図３に示すようにハム成分Ｅ０１の影響によりそのレベルが多少、経時的に変動するものとなる。図２では便宜上、不要成分Ｅ０レベルが一定であるようにして記載している。
【００３４】
ブリッジ出力電圧Ｅｘを積分器７により積分する前記基本積分処理は、本実施形態における基本積分実行時間としての商用電源の半周期の時間Ｔ１の期間、実行され、基本積分処理の開始時から該基本積分実行時間Ｔ１が経過した時、ＣＰＵ１３は、基本積分処理を終了せしめると共に、前記基準電圧−Ｅｒを積分器７に入力する第１基準電圧積分処理を開始せしめる。
【００３５】
すなわち、基本積分処理の開始時から基本積分実行時間Ｔ１（商用電源の半周期の時間）が経過すると、ＣＰＵ１３は、前記スイッチ３を開成すると共に切換スイッチ６の出力点６ｃを接点６ａ，６ｂの両者から切り離した状態に制御し、また、切換スイッチ９の出力点９ｃを接点９ｂに導通させる。
【００３６】
このとき、ブリッジ回路１への電源電力の供給と切換スイッチ回路６側から積分器７への電圧の入力とが遮断されると共に、負極性（ブリッジ出力電圧Ｅｘと逆極性）の基準電圧−Ｅｒが基準電圧生成器８から切換スイッチ回路９を介して積分器７に入力される。これにより、基準電圧−Ｅｒを積分器７に入力して積分する第１基準電圧積分処理が開始され、積分器７の出力電圧は、前記基本積分処理の終了時における出力電圧（ブリッジ出力電圧Ｅｘの積分値）から低下していく（図２の中段のタイミングチャートを参照）。
【００３７】
また、ＣＰＵ１３は、上述のようにして第１基準電圧積分処理を開始せしめると同時に、カウンタ１２のアップカウント動作を開始せしめる（図２の下段のタイミングチャートを参照）。従って、第１基準電圧積分処理では、基準電圧−Ｅｒの積分と並行して、カウンタ１２のアップカウント動作が行われる。
【００３８】
尚、ブリッジ回路１への電源電力の供給の遮断は、必ずしも基本積分処理の終了時に行う必要はなく、後述する補助積分処理の開始時、あるいは、その開始時までの期間内の任意の時点で行うようにしてもよい。
【００３９】
前記第１基準電圧積分処理は、積分器７の出力電圧が「０」になるまで実行される。すなわち、ＣＰＵ１３は、第１基準電圧積分処理の開始後、前記ゼロ用コンパレータ１０の出力を逐次監視しており、積分器７の出力電圧が「０」まで低下したことを示す信号が該ゼロ用コンパレータ１０から出力されると（図２の実線示の例では、第１基準電圧積分処理の開始時から時間Δｔ１が経過した時点）、切換スイッチ回路９の出力点９ｃを接点９ａ，９ｂの両者から切り離す。これにより、基準電圧−Ｅｒの積分器７への入力が遮断されて、第１基準電圧積分処理が終了される。また、カウンタ１２は、ゼロ用コンパレータ１０の上記の出力に応じてアップカウント動作を停止する（図２の下段のタイミングチャートを参照）。
【００４０】
一方、ＣＰＵ１３は、前記第１基準電圧積分処理を開始してから、前記基本積分実行時間Ｔ１に等しい時間Ｔ２（＝商用電源の半周期）が経過すると、換言すれば、基本積分処理の開始時から商用電源の１周期の時間が経過すると、前記不要成分Ｅ０の極性を反転させてなる反転電圧−Ｅ０を積分器７に入力して積分する補助積分処理を開始せしめる。
【００４１】
すなわち、第１基準電圧積分処理を開始してから基本積分実行時間Ｔ１が経過すると、ＣＰＵ１３は、切換スイッチ回路６の出力点６ｃを接点６ｂに導通させる。これにより、ブリッジ回路１への電源電力を遮断した状態でのブリッジ出力電圧、すなわち、前記不要成分Ｅ０の極性を前記極性反転器５により反転してなる反転電圧−Ｅ０が切換スイッチ回路６を介して積分器７に入力され、これにより補助積分処理が開始される。
【００４２】
ここで、図２のタイミングチャートでは、ブリッジ出力電圧Ｅ ｘが比較的大きい場合（詳しくはブリッジ出力電圧Ｅｘのレベルが基準電圧Ｅｒ，−Ｅｒのレベル｜Ｅｒ｜よりも大きい場合）に関する作動を実線で例示しており、この場合には、補助積分処理の開始時に、積分器７の出力電圧が図示のように、未だ「０」まで低下していない。従って、この場合には、前記基準電圧−Ｅｒを積分器７に入力する前記第１基準電圧積分処理が補助積分処理の開始時において継続している。そして、この場合には、補助積分処理の開始後、積分器７の出力電圧が「０」に低下するまでの時間Δｔ２（≦Ｔ１）の間は、第１基準電圧積分処理と補助積分処理とが並行して行われ、基準電圧−Ｅｒと前記反転電圧−Ｅ０とを重畳してなる電圧（−Ｅｒ−Ｅ０）が積分器７に入力されて積分されていく。
【００４３】
尚、ブリッジ出力電圧Exのレベルが基準電圧Er，−Erのレベル｜Er｜よりも小さい場合には、図２の中段のタイミングチャートに一点鎖線で示すように、第１基準電圧積分処理の開始後、基本積分実行時間T2＝T1が経過する前に、積分器７の出力電圧が「０」まで低下し、その時点で第１基準電圧積分処理が終了して、積分器７への基準電圧−Erの入力が遮断される。このため、この場合には、積分器７の出力電圧が「０」まで低下した時点から、前記補助積分処理が開始されるまでの期間は積分器７には電圧が入力されず、積分器７の出力電圧が「０」に維持される。そして、第１基準電圧積分処理の開始後、商用電源の半周期の時間T2（＝T1）が経過した時点から前記反転電圧− E0のみが積分器７に入力されて該反転電圧− E0が積分されていく。また、この場合（Ex＜Erの場合）において、第１基準電圧積分処理の開始後、積分器７の出力電圧が「０」まで低下した時点でカウンタ１２のカウントアップ動作が停止することは前述の場合（Ex＞Erの場合）と同様である（図２の下段のタイミングチャートの一点鎖線を参照）。
【００４４】
前記補助積分処理は、それを開始してから基本積分実行時間Ｔ１（商用電源の半周期）と等しい時間Ｔ３が経過するまで実行される。すなわち、補助積分処理を開始してから時間Ｔ３が経過すると、換言すれば、基本積分処理を開始してから商用電源の３／２周期の時間が経過すると、ＣＰＵ１３は、切換スイッチ回路６の出力点６ｃを接点６ａ，６ｂの両者から切り離した状態に制御する。これにより、前記反転電圧−Ｅ０の積分器７への入力が遮断され、補助積分処理が終了する。
【００４５】
また、同時に、ＣＰＵ１３は、切換スイッチ回路９の出力点９ｃを接点９ａに導通させる。これにより、正極性の基準電圧Ｅｒが基準電圧生成器８から切換スイッチ９を介して積分器７に入力され、該基準電圧Ｅｒを積分する第２基準電圧積分処理が開始される。さらに、ＣＰＵ１３は、第２基準電圧積分処理の開始と同時に、カウンタ１２のダウンカウント動作を開始せしめる。
【００４６】
この第２基準電圧積分処理は、積分器７の出力電圧が「０」になるまで実行される。すなわち、ＣＰＵ１３は、第２基準電圧積分処理の開始後、前記ゼロ用コンパレータ１０の出力を逐次監視し、積分器７の出力電圧が「０」になったことを示す信号が該ゼロ用コンパレータ１０から出力されると、切換スイッチ回路９の出力点９ｃを接点９ａ，９ｂの両者から切り離す。これにより、基準電圧Ｅｒの積分器７への入力が遮断されて第２基準電圧積分処理が終了する。また、このとき、ゼロ用コンパレータ１０の上記の出力に応じて、カウンタ１２は、ダウンカウント動作を終了する。これにより、本実施形態の装置のＡ／Ｄ変換処理が完了する。
【００４７】
以上のようにしてＡ／Ｄ変換処理が実行されると、第２基準電圧積分処理の終了時におけるカウンタ１２のカウント値は、第１基準電圧積分処理の実行時間Δt1（基準電圧−Erを積分器７に入力した時間）から、第２基準電圧積分処理の実行時間Δ t3 （基準電圧Erを積分器７に入力した時間）を差し引いた時間（Δt1−Δ t3）に比例したものとなる。そして、この時間（Δt1−Δ t3）は、以下に示すように、ブリッジ出力電圧Exから不要成分E0を除いた成分Ei、すなわち、ひずみ量に応じた成分Eiに比例するものとなる。
【００４８】
すなわち、まず、図３を参照して、前記不要成分Ｅ０が積分器７に入力される基本積分処理の実行時間Ｔ１の期間と、該不要成分Ｅ０の反転電圧−Ｅ０が積分器７に入力される補助積分処理の実行時間Ｔ３の期間とに着目すると、これらの期間における不要成分Ｅ０は、一般に、前述のように商用電源に起因したハム成分Ｅ０１の影響で経時的変動を生じる。そして、この場合、両者の実行時間Ｔ１，Ｔ３は同一で、しかも、補助積分処理は基本積分処理の開始時から商用電源の１周期（これは基本的にはハム成分Ｅ０１の１周期でもある）遅れて開始されるので、両処理の実行期間におけるハム成分Ｅ０１の経時的変動は基本的には同一となる。また、不要成分Ｅ０中のハム成分Ｅ０１以外の直流状成分Ｅ００は、Ａ／Ｄ変換処理の実行期間内において基本的には一定である。従って、補助積分処理で積分器７に入力される反転電圧−Ｅ０は、基本積分処理で積分器７に入力される不要成分Ｅ０の極性を反転させたものと等しい。
【００４９】
また、ブリッジ回路１が検出するひずみ量は一般に短時間で変化することはないので、それに応じた成分Ｅｉが積分器７に入力される基本積分処理の実行期間内では、該成分Ｅｉは基本的には一定に保持される。
【００５０】
このため、基本積分処理の開始時から第２基準電圧積分処理の終了時までの全期間における積分器７の積分は、それを式で表すと、次式（１）により表される。
【００５１】
【数１】
ここで、式（１）において「Ｋ」は積分器７の積分定数である。そして、この式（１）から、次式（２）が得られる。
【００５３】
【数２】
ここで、基本積分処理の実行時間である基本積分実行時間Ｔ１（＝商用電源の半周期））と、補助積分処理の実行時間Ｔ３とは等しいので、不要成分Ｅ０の影響が排除され、上式（２）は、次式（３）となる。
【００５５】
【数３】
従って、時間（Δt1−Δ t3）は、不要成分E0によらずに、ブリッジ出力電圧Exの、ひずみ量に応じた成分Eiに比例するものとなる。このため、カウンタ１２の最終的なカウント値は、ひずみ量に応じた成分Eiを表すデジタルデータとなり、これにより、ハム成分E01を含む不要成分E0を排除したＡ／Ｄ変換がなされることとなる。
【００５７】
かかる本実施形態のＡ／Ｄ変換装置では、ハム成分Ｅ０１を含む不要成分Ｅ０を排除したＡ／Ｄ変換処理を、概ね、交流電源である商用電源の３／２周期程度のの時間で行うことができる。従って、前述のようにＡ／Ｄ変換処理に交流電源の２周期程度の時間を要していた従来のものよりも、Ａ／Ｄ変換処理を高速で行うことができる。
【００５８】
さらに、本実施形態のＡ／Ｄ変換装置では、基準電圧Ｅｒ，−Ｅｒのレベルは、適正にＡ／Ｄ変換し得るブリッジ出力電圧の許容最大レベルとしてあらかじめ定められたフルスケール値の１／２程度のレベルに定められていると共に、カウンタ１２のアップカウント動作を並行して行う第１基準電圧積分処理は、基本積分処理の終了時から実行される。
【００５９】
このため、ブリッジ出力電圧Ｅｘが上記フルスケール値である場合における第１基準電圧積分処理の実行時間は、概ね商用電源の１周期分の時間となる。従って、カウンタ１２により最終的に得られるデジタルデータの分解能（単位ビット当たりの電圧）を前述した従来のＡ／Ｄ変換装置と同等に確保することができる。
【００６０】
このように本実施形態のＡ／Ｄ変換装置は、デジタルデータの分解能を損なうことなく、Ａ／Ｄ変換処理を従来のものよりも高速に行うことができる。
【００６１】
尚、本実施形態では、カウンタ１２により得られるデジタルデータの分解能を確保するために、第１基準電圧積分処理の開始タイミングや基準電圧Er，−Erのレベルを前述のように設定したが、Ａ／Ｄ変換処理の高速化を図る上では、第１基準電圧積分処理を、例えば図２の時間T2もしくはT3の期間内でのみ行うようにしてもよい。この場合、基準電圧Er，−Erのレベルは、例えばブリッジ出力電圧Exのフルスケール値にほぼ等しいレベルに設定すればよい。
【００６２】
また、基本積分処理の終了時から多少の時間を置いて第１基準電圧積分処理を開始するようにしてもよい。この場合、基準電圧Ｅｒ，−Ｅｒのレベルは、例えば、ブリッジ出力電圧Ｅｘのレベルが前記フルスケール値にほぼ等しい場合に、積分器７の出力電圧が、基本積分処理の終了時の電圧レベルから、補助積分処理の終了時とほぼ同時に「０」まで低下するように設定されることが好適である。
【００６３】
また、第１基準電圧積分処理（積分器７への基準電圧−Ｅｒの入力）を、基本積分処理の実行中に開始するようにすることも可能である。但し、この場合には、基本積分処理の実行中に積分器７の出力電圧が負極性になってしまうことがないようにするために、例えば基本積分処理の実行期間の初期段階あるいは該処理の開始直前に高速処理が可能はＡ／Ｄ変換器等によりブリッジ出力電圧Ｅｘのレベルを概略的に把握する。そして、その把握したレベルが基準電圧Ｅｒ，−Ｅｒのレベルよりも大きい場合に、基準電圧−Ｅｒを基本積分処理の途中、あるいはその開始時から積分器７に入力してブリッジ出力電圧Ｅｘと合わせた電圧（Ｅｘ−Ｅｒ）を積分器７により積分し、基本積分処理の終了後は、前述の実施形態と同様に積分処理を実行する。また、把握したブリッジ出力電圧Ｅｘのレベルが基準電圧Ｅｒ，−Ｅｒのレベルよりも小さい場合には、基本積分処理の実行中は、基準電圧−Ｅｒを積分器７に入力せず、Ａ／Ｄ変換処理を前述の実施形態と全く同様に行う。
【００６４】
このようにする場合、カウンタ１２により得られるデジタルデータの分解能を高める上では、基準電圧Ｅｒ，−Ｅｒのレベルを、例えばブリッジ出力電圧Ｅｘの前記フルスケール値の１／３程度のレベルに設定しておくことが好適である。
【００６５】
また、前記実施形態は、検出回路としてひずみ量を検出するブリッジ回路１を使用したものを示したが、温度等の他の物理量を検出する検出回路に対しても本発明のＡ／Ｄ変換装置を適用することができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態のＡ／Ｄ変換装置の回路構成を示すブロック図。
【図２】図１のＡ／Ｄ変換装置の作動を説明するためのタイミングチャート。
【図３】図１のＡ／Ｄ変換装置の作動を説明するためのタイミングチャート。
【図４】従来のＡ／Ｄ変換装置の作動を説明するためのタイミングチャート。
【符号の説明】
１…ブリッジ回路（検出回路）、５…極性反転器、７…積分器、８…基準電圧生成器、１２…カウンタ。
Claims (2)
- 交流電源を元電源として使用して物理量に応じた信号成分を含む出力電圧を発生する検出回路から該出力電圧が入力され、その出力電圧から前記物理量に応じた信号成分に応じたデジタルデータを生成するＡ／Ｄ変換装置であって、
前記検出回路の出力電圧からその極性を反転させてなる反転電圧を生成する極性反転器と、正負の極性の所定レベルの基準電圧（Er，−Er）を生成する基準電圧生成器と、複数の電圧信号を入力可能であり、入力された電圧信号を重畳して積分する積分器と、所定周期のクロック信号をカウントすることにより時間を計数し、その時間の計数値を表すデジタルデータを生成するカウンタとを具備し、
前記検出回路に電源電力を供給した状態での該検出回路の出力電圧（Ex）を、前記交流電源の半周期に等しい基本積分実行時間（T1）の期間、前記積分器に入力して積分する基本積分処理と、該基本積分処理の実行期間から前記交流電源の１周期分遅く、且つ前記基本積分実行時間（T1）と等しい時間の期間、前記検出回路への電源電力を遮断した状態での該検出回路の出力電圧を前記極性反転器により反転してなる反転電圧（−E0）を前記積分器に入力して積分する補助積分処理と、前記基本積分処理の終了時から前記補助積分処理の終了時までの期間内において、前記基準電圧生成器の負極性の基準電圧（−Er）を、前記積分器の出力電圧のレベルが前記基本積分処理の終了時のレベルから零レベルに低下するまで該積分器に入力して積分する第１基準電圧積分処理と、前記補助積分処理の終了後、前記基準電圧生成器の正極性の基準電圧（Er）を、前記積分器の出力電圧のレベルが前記補助積分処理の終了時のレベルから零レベルに低下するまで該積分器に入力して積分する第２基準電圧積分処理とを実行すると共に、
前記第１基準電圧積分処理の実行時間（Δt1）から前記第２基準電圧積分処理の実行時間（Δt3）を差し引いた時間の計数値を表すデジタルデータを、前記検出回路の出力電圧（Ex）中の前記物理量に応じた信号成分に対応するデジタルデータとして前記カウンタにより生成することを特徴とするＡ／Ｄ変換装置。 - 前記負極性の基準電圧（−Ｅｒ）の前記積分器への入力は、前記基本積分処理の終了時から開始されると共に、前記基準電圧（Ｅｒ，−Ｅｒ）のレベルは、前記検出回路の出力電圧（Ｅｘ）があらかじめ定められた許容最大レベルであるときに、前記補助積分処理の終了時と略同時に前記積分器の出力電圧が零になるように設定されていることを特徴とする請求項１記載のＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001082515A JP3549845B2 (ja) | 2001-03-22 | 2001-03-22 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001082515A JP3549845B2 (ja) | 2001-03-22 | 2001-03-22 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002286562A JP2002286562A (ja) | 2002-10-03 |
| JP3549845B2 true JP3549845B2 (ja) | 2004-08-04 |
Family
ID=18938455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001082515A Expired - Fee Related JP3549845B2 (ja) | 2001-03-22 | 2001-03-22 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549845B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9236876B2 (en) | 2014-02-28 | 2016-01-12 | Rohm Co., Ltd. | Double-integration type A/D converter |
-
2001
- 2001-03-22 JP JP2001082515A patent/JP3549845B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9236876B2 (en) | 2014-02-28 | 2016-01-12 | Rohm Co., Ltd. | Double-integration type A/D converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002286562A (ja) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4865037B2 (ja) | 測定増幅装置および方法 | |
| JP4274252B2 (ja) | Ｐｗｍ出力型センサ回路 | |
| JP2001281307A (ja) | 電池の容量検出方法 | |
| JP3549845B2 (ja) | Ａ／ｄ変換装置 | |
| JP2008256436A (ja) | 近似式算出装置及びその方法、並びに、バッテリ状態監視装置 | |
| JP4977741B2 (ja) | 電流検出装置 | |
| JP2013101076A (ja) | 内部抵抗測定装置および内部抵抗測定方法 | |
| JP3437960B2 (ja) | Ａ／ｄ変換装置 | |
| JP4647124B2 (ja) | Ａ／ｄ変換装置 | |
| TWI522789B (zh) | 電子裝置以及電量偵測方法 | |
| JP3705019B2 (ja) | 計測装置 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JP2007088845A (ja) | オフセット除去回路 | |
| US20080275669A1 (en) | Pedometer | |
| JP2004150821A (ja) | 電池残量表示装置 | |
| JP3992999B2 (ja) | 充電電流検出回路 | |
| JP5525294B2 (ja) | 電子秤 | |
| JPH0798340A (ja) | オフセット電圧自動補正回路 | |
| JPH04297131A (ja) | Ｐｗｍ方式ａ／ｄ変換器 | |
| JP2004320094A (ja) | 積分時間一定化ａ／ｄ変換器 | |
| JPH05288567A (ja) | アナログ入力装置 | |
| JP2004191241A (ja) | 電流検出装置及び残量検出システム | |
| SU947777A1 (ru) | Устройство дл измерени отношени двух чередующихс интервалов времени | |
| SU1659747A1 (ru) | Устройство дл регистрации времени работы датчика | |
| JP2012112665A (ja) | センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |