TWI428609B - 電流感測電路 - Google Patents

Description

電流感測電路

本發明是有關於一種感測電路，且特別是有關於一種電流感測電路。

電流感測技術廣泛地應用於電源管理或感測器之讀取。以感測器讀取為例，光感測器廣泛地運用在行動電話、手持式裝置以及影像顯示器中。絕大部分的光感測器是採用感光二極體(photodiode)架構。光感測器會依據不同的感測光強度，產生不同的電流。

一般而言，為了後端處理，感測器所讀取的電流值常需要被轉換成數位訊號。在習知技術中，最常見的電路處理方式係先將電流轉換成電壓，再利用電壓式的類比數位轉換器(analog-to-digital converter，ADC)將其轉換為數位訊號，以供後端的系統處理。然而，以上述方式轉換數位訊號，除了無法降低電路的複雜度以外，更會在數位訊號中產生偏移量(offset)或非線性效應(nonlinearity)，以及在電流變化速度緩慢的應用上，無法達到高位元的解析度。

本發明提供一種電流感測電路，可改善因電流電壓轉換所產生的偏移量及非線性效應，以及在電流變化速度緩慢的應用上，可達到高位元的解析度。

本發明提供一種電流感測電路，包括一電流感測單元、一回授控制單元以及一數位輸出單元。電流感測單元感測一電流，並依據至少一參考訊號以及至少一回授訊號，產生一脈衝訊號。回授控制單元耦接電流感測單元，並依據一時脈訊號以及脈衝訊號，產生至少一回授訊號。數位輸出單元耦接電流感測單元，並依據脈衝訊號輸出一數位訊號。數位輸出單元在一預定時間區間內，計數脈衝訊號之脈衝數量，以輸出數位訊號，其中脈衝數量與電流的大小成正相關。

在本發明一實施例中，上述之電流感測單元包括一感測單元以及一比較單元。感測單元感測電流，依據一第一參考訊號以及至少一回授訊號，產生一感測電壓。比較單元耦接感測單元，並比較感測電壓與一第二參考訊號之準位，輸出脈衝訊號。

在本發明一實施例中，上述之感測單元包括一運算放大器、一第一電容以及一第二電容。運算放大器包括一第一端、一第二端以及一輸出端。第一端依據一第一回授訊號接收電流，第二端耦接第一參考訊號，輸出端輸出感測電壓。第一電容之一端耦接運算放大器之輸出端，第一電容之另一端耦接運算放大器之第一端。第二電容之一端依據一第二回授訊號以及一第三回授訊號耦接至運算放大器之第一端或一第一電壓。第二電容之另一端依據第二回授訊號以及第三回授訊號耦接至第一參考訊號或一第二電壓。

在本發明一實施例中，上述之比較單元包括一比較器。比較器包括一第一端、一第二端以及一輸出端。第一端耦接運算放大器之輸出端，以接收感測電壓。第二端耦接一第二參考訊號。比較器比較感測電壓及第二參考訊號，以於輸出端輸出脈衝訊號。

在本發明一實施例中，上述之感測單元包括一運算放大器、一第一電容以及一第二電容。運算放大器包括一第一端、一第二端以及一輸出端。電流依據一第一回授訊號流出第一端，第二端耦接第一參考訊號，輸出端輸出感測電壓。第一電容之一端耦接運算放大器之輸出端，第一電容之另一端耦接運算放大器之第一端。第二電容之一端依據一第二回授訊號以及一第三回授訊號耦接至第一參考訊號或一第一電壓。第二電容之另一端依據第二回授訊號以及第三回授訊號耦接至運算放大器之第一端或一第二電壓。

在本發明一實施例中，上述之比較單元包括一比較器。比較器包括一第一端、一第二端以及一輸出端。第一端耦接一第二參考訊號，第二端耦接運算放大器之輸出端，以接收感測電壓。比較器比較感測電壓及第二參考訊號，以於輸出端輸出脈衝訊號。

在本發明一實施例中，上述之回授控制單元包括一第一反相器、一及閘以及一第二反相器。第一反相器耦接電流感測單元，反相脈衝訊號，以產生一第一回授訊號。及閘包括一第一端、一第二端以及一輸出端。第一端耦接電流感測單元，以接收脈衝訊號。第二端接收時脈訊號。及閘依據脈衝訊號以及時脈訊號，於輸出端輸出一第二回授訊號。第二反相器耦接及閘，反相第二回授訊號，以產生一第三回授訊號。

在本發明一實施例中，上述之數位輸出單元包括一N位元計數器(N-bit counter)。N位元計數器耦接電流感測單元。N位元計數器在預定時間區間內計數脈衝訊號之脈衝數量，以輸出數位訊號。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本發明之範例實施例中，電流感測電路可直接把電流轉換成數位訊號，毋需使用習知電壓式的類比數位轉換器。少了電流電壓轉換步驟，除了可降低電路的複雜度以外，亦可改善在數位訊號中因電流電壓轉換所產生的偏移量或非線性效應。另外，在本發明之範例實施例中，電流感測電路除了可消除電流電壓轉換所產生非線性效應外，在電流變化速度緩慢的應用上，也可達到高位元的解析度。

第一實施例

圖1為本發明第一實施例之電流感測電路的示意圖。請參考圖1，在本實施例中，電流感測電路100包括一電流感測單元110、一回授控制單元120以及一數位輸出單元130。

電流感測單元110感測一流入電流I，並依據參考訊號Vref、Vr1以及回授訊號Sp_B、Sw1、Sw2，產生一脈衝訊號Sp。回授控制單元120耦接電流感測單元110，並依據一時脈訊號CLK以及脈衝訊號Sp，產生回授訊號Sp_B、Sw1、Sw2。數位輸出單元130耦接電流感測單元110，並依據脈衝訊號Sp輸出一數位訊號Sd。在此，數位輸出單元130在一預定時間區間內，計數脈衝訊號Sp之脈衝數量，以輸出數位訊號Sd，其中脈衝訊號Sp之脈衝數量與所欲感測的電流I之大小成正相關。換句話說，在本實施例中，電流感測電路100可直接把電流I轉換成數位訊號Sd，毋需使用習知電壓式的類比數位轉換器。

具體而言，電流感測單元110包括一感測單元112以及一比較單元114。感測單元112感測電流I，依據第一參考訊號Vref以及回授訊號Sp_B、Sw1、Sw2，產生一感測電壓Vx。比較單元114耦接感測單元112，並比較感測電壓Vx與第二參考訊號Vr1之準位，以輸出脈衝訊號Sp。

在本實施例中，感測單元112包括一運算放大器OP、一第一電容Ci以及一第二電容Cc。運算放大器OP之反向端(即第一端)依據第一回授訊號Sp_B接收電流I。運算放大器OP之非反向端(即第二端)耦接第一參考訊號Vref。運算放大器OP之輸出端輸出感測電壓Vx。在此，於運算放大器OP接收電流I的路徑上配置一開關T1，而開關T1之導通狀態受控於第一回授訊號Sp_B，以使運算放大器OP之反向端可依據第一回授訊號Sp_B，決定是否接收電流I。

第一電容Ci之一端耦接運算放大器OP之輸出端，另一端耦接運算放大器OP之反向端(即節點A)。第二電容Cc之一端依據第二回授訊號Sw1以及第三回授訊號Sw2耦接至運算放大器OP之反向端或第一電壓VSSA。第二電容Cc之另一端依據第二回授訊號Sw1以及第三回授訊號Sw2耦接至第一參考訊號Vref或第二電壓Vx1。在此，第二電容Cc、開關T2a、T2b、T3a、T3b及其對應的回授訊號Sw1、Sw2之電路組態為一標準型切換電容，其形成一等效正電阻。因此，感測單元112之作用猶如一積分器。

在本實施例中，比較單元114包括一比較器comp。比較器comp之反向端(即第一端)耦接運算放大器OP之輸出端，以接收感測電壓Vx。比較器comp之非反向端(即第二端)耦接第二參考訊號Vr1。比較器comp比較感測電壓Vx及第二參考訊號Vr1，以於其輸出端輸出脈衝訊號Sp。

在本實施例中，回授控制單元120包括一第一反相器122、一及閘124以及一第二反相器126。第一反相器122耦接電流感測單元110，以反相脈衝訊號Sp，進而產生一第一回授訊號Sp_B。及閘124之一輸入端(即第一端)耦接電流感測單元110，以接收脈衝訊號Sp。及閘124之另一輸入端(即第二端)接收時脈訊號CLK。及閘124依據脈衝訊號Sp以及時脈訊號CLK，於其輸出端輸出第二回授訊號Sw1。因此，當脈衝訊號Sp以及時脈訊號CLK均為高準位時，及閘124即輸出高準位的第二回授訊號Sw1，只要脈衝訊號Sp以及時脈訊號CLK其中之一為低準位，則及閘124輸出低準位的第二回授訊號Sw1。第二反相器126耦接及閘124，以反相第二回授訊號Sw1，進而產生第三回授訊號Sw3。

在本實施例中，數位輸出單元130包括一N位元計數器132。N位元計數器132耦接電流感測單元110。N位元計數器在一預定時間區間內計數脈衝訊號Sp之脈衝數量，以輸出數位訊號Sd。在此，脈衝訊號Sp之脈衝數量與電流I的大小成正相關。換句話說，N位元計數器在預定時間區間內計數脈衝訊號Sp之脈衝數量愈多，即代表電流感測單元110所感測的電流值I愈大。

詳細而言，圖2分別繪示感測電壓及脈衝訊號的訊號波形圖。請參考圖1及圖2，利用運算放大器之虛短路原理，節點A的電壓等於第一參考訊號Vref。在本實施例中，第一參考訊號Vref之電壓大小為可調整，以讓待測電流I流至節點A後，直接流入第一電容Ci。由於節點A的電壓固定，因此感測電壓Vx之大小會受到電流I流入第一電容Ci的影響而下降，其下降的斜率(即dV/dt)等於I/Ci。是以，當待測電流I愈大，則斜率之絕對值也愈大(即愈陡)。

在本實施例中，運算放大器OP之輸出端耦接比較器comp，用以比較感測電壓Vx及第二參考訊號Vr1。當感測電壓Vx小於第二參考訊號Vr1時，比較器comp輸出高準位的脈衝訊號Sp。此時，高準位的脈衝訊號Sp除了關閉開關T1之外，還會啟動第二電容Cc的充放電機制，將儲存於第二電容Cc的電荷儲存至第一電容Ci，以使感測電壓Vx提高Vdif。其中，Vdif為感測電壓Vx上升前後的電壓差值，其大小為Vdif=Vx1×Cc/Ci。之後，比較器comp輸出之脈衝訊號Sp降為低準位，以開啟開關T1，使運算放大器OP接收電流I，直到下一次感測電壓Vx小於第二參考訊號Vr1，使比較器comp輸出高準位的脈衝訊號Sp為止。因此，在一預定時間區間內，N位元計數器計數脈衝訊號Sp之脈衝數量(即高準位的脈衝訊號Sp之次數)，脈衝數量的大小即代表電流感測單元110所感測的電流值I的大小，此為最後的電流值的數位輸出。

圖3分別繪示感測電壓及脈衝訊號在電路操作之不同階段的訊號波形圖。請參考圖1及圖3，在圖3(a)中，一開始比較器comp輸出之脈衝訊號Sp為低準位Lo，開關T1、T3a、T3b為導通狀態(turn on)，而開關T2a、T2b為關閉狀態(turn off)。此時，電流I流入第一電容Ci造成感測電壓Vx下降，而N位元計數器132沒有動作。

在圖3(b)中，感測電壓Vx下降一段時間後，感測電壓Vx小於第二參考訊號Vr1。此時，比較器comp輸出高準位Hi的脈衝訊號Sp，因此N位元計數器132之計數值加1，且第一回授訊號Sp_B關閉開關T1。另一方面，由時脈訊號CLK所驅動的第二電容Cc的充放電機制亦被啟動，進入充電狀態。亦即，當時脈訊號CLK為高準位時，回授訊號Sw1、Sw2分別高準位、低準位，進而使開關T2a、T2b為導通狀態，開關T3a、T3b為關閉狀態，因此第二電容Cc被充電，其充電電壓為第二電壓Vx1。

在圖3(c)中，由時脈訊號CLK所驅動的第二電容Cc的充放電機制進入放電狀態。依據電荷守衡原則，感測電壓Vx上升一電壓差值Vdif，其大小為Vdif=Vx1×Cc/Ci。是以，由於感測電壓Vx上升，大於第二參考訊號Vr1，因此比較器comp輸出低準位的脈衝訊號Sp。換句話說，電路操作再次回到圖3(a)的階段，惟N位元計數器132之計數值加1。

之後，電流感測電路100重複操作於上述三個不同的階段，直到讀取至所需的解析度為止。在本實施例中，所謂的「解析度」，以所需的解析度為8位元為例，在時脈訊號CLK之頻率為1MHz的狀況下，所需轉換的時間例如為1us×256=256us(微秒)。在待測電流I大時，上述三個不同的階段會執行較多次，N位元計數器132之計數值也會較大。相反地，在待測電流I小時，N位元計數器132之計數值也會相對較小。因此，本實施例之電流感測電路100藉由上述電流轉換成數位訊號的方法，其所需的解析度與轉換的時間成正比，需要的解析度愈高，所需的轉換的時間也需要愈久，所以在電流變化速度緩慢的應用上，電流感測電路100也可達到高位元的解析度。

在本實施例中，待測電流I係屬於流入電流感測電路的型態。在第二實施例中，待測電流I則屬於流出電流感測電路的型態，因此兩者的電流讀取方式與電路組態略有不同。

第二實施例

圖4為本發明第二實施例之電流感測電路的示意圖。請參考圖1及圖4，本實施例之電流感測電路100’類似於第一實施例之電流感測電路100，惟兩者之間主要的差異例如在於待測電流I的流動方向，以及電流感測單元110’之電路組態。兩者相同或相似之處在此便不再贅述。

在本實施例中，第二電容Cc之一端依據第二回授訊號Sw1以及第三回授訊號Sw2耦接至第一參考訊號Vref或第一電壓VSSA。第二電容Cc之另一端依據第二回授訊號Sw1以及第三回授訊號Sw2耦接至運算放大器OP之反向端或第二電壓Vx1。比較單元114’包括一比較器comp。比較器comp之反向端(即第一端)耦接第二參考訊號Vr1，以接收感測電壓Vx。比較器comp之非反向端(即第二端)耦接運算放大器OP之輸出端。比較器comp比較感測電壓Vx及第二參考訊號Vr1，以於其輸出端輸出脈衝訊號Sp。

詳細而言，圖5分別繪示感測電壓及脈衝訊號的訊號波形圖。請參考圖4及圖5，在本實施例中，待測電流I由節點A流出。由於節點A的電壓固定，因此感測電壓Vx之大小會到受電流I流出節點A的影響而上升，其上升的斜率(即dV/dt)等於I/Ci。是以，當待測電流I愈大，則斜率之絕對值也愈大(即愈陡)。由於比較器comp之耦接方式不同，當感測電壓Vx大於第二參考訊號Vr1時，比較器comp輸出高準位的脈衝訊號Sp。此時，高準位的脈衝訊號Sp除了關閉開關T1之外，還會啟動第二電容Cc的充放電機制，使感測電壓Vx降低Vdif。

之後，比較器comp輸出之脈衝訊號Sp降為低準位，以開啟開關T1，待測電流I由節點A流出，直到下一次感測電壓Vx大於第二參考訊號Vr1，使比較器comp輸出高準位的脈衝訊號Sp為止。因此，在一預定時間區間內，N位元計數器計數脈衝訊號Sp之脈衝數量(即高準位的脈衝訊號Sp之次數)，脈衝數量的大小即代表電流感測單元110’所感測的電流值I的大小，此為最後的電流值的數位輸出。

圖6分別繪示感測電壓及脈衝訊號在電路操作之不同階段的訊號波形圖。請參考圖4及圖6，在圖6(a)中，一開始比較器comp輸出之脈衝訊號Sp為低準位Lo，開關T1、T3a、T3b為導通狀態，而開關T2a、T2b為關閉狀態。此時，電流I流出節點A造成感測電壓Vx上升，而N位元計數器132沒有動作。

在圖6(b)中，感測電壓Vx上升一段時間後，感測電壓Vx大於第二參考訊號Vr1。此時，比較器comp輸出高準位Hi的脈衝訊號Sp，因此N位元計數器132之計數值加1，且第一回授訊號Sp_B關閉開關T1。另一方面，由時脈訊號CLK所驅動的第二電容Cc的充放電機制亦被啟動，進入充電狀態。

在圖6(c)中，由時脈訊號CLK所驅動的第二電容Cc的充放電機制進入放電狀態。感測電壓Vx降低一電壓差值Vdif。是以，由於感測電壓Vx降低，小於第二參考訊號Vr1，因此比較器comp輸出低準位的脈衝訊號Sp。換句話說，電路操作再次回到圖6(a)的階段，惟N位元計數器132之計數值加1。之後，電流感測電路100’重複操作於上述三個不同的階段，直到讀取至所需的解析度為止。

綜上所述，在本發明之範例實施例中，電流感測電路除了可降低電路的複雜度以外，亦可改善在數位訊號中因電流電壓轉換所產生的偏移量或非線性效應。另外，在電流變化速度緩慢的應用上，電流感測電路也可達到高位元的解析度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100’．．．電流感測電路

110、110’．．．電流感測單元

112、112’．．．感測單元

114、114’．．．比較單元

120．．．回授控制單元

122．．．第一反相器

124．．．及閘

126．．．第二反相器

130．．．數位輸出單元

132．．．N位元計數器

Ci．．．第一電容

Cc．．．第二電容

A．．．節點

CLK．．．時脈訊號

Vref．．．第一參考訊號

Vr1．．．第二參考訊號

Sp_B．．．第一回授訊號

Sw1．．．第二回授訊號

Sw2．．．第三回授訊號

Vx．．．感測電壓

Sp．．．脈衝訊號

Sd．．．數位訊號

T1、T2a、T2b、T3a、T3b．．．開關

I．．．電流

OP．．．運算放大器

comp．．．比較器

VSSA．．．第一電壓

Vx1．．．第二電壓

Vdif．．．電壓差值

Lo．．．低準位

Hi．．．高準位

圖1為本發明第一實施例之電流感測電路的示意圖。

圖2分別繪示本發明第一實施例之感測電壓及脈衝訊號的訊號波形圖。

圖3分別繪示本發明第一實施例之感測電壓及脈衝訊號在電路操作之不同階段的訊號波形圖。

圖4為本發明第二實施例之電流感測電路的示意圖。

圖5分別繪示本發明第二實施例之感測電壓及脈衝訊號的訊號波形圖。

圖6分別繪示本發明第二實施例之感測電壓及脈衝訊號在電路操作之不同階段的訊號波形圖。

100．．．電流感測電路

110．．．電流感測單元

112．．．感測單元

114．．．比較單元

120．．．回授控制單元

122．．．第一反相器

124．．．及閘

126．．．第二反相器

130．．．數位輸出單元

132．．．N位元計數器

Ci．．．第一電容

Cc．．．第二電容

A．．．節點

CLK．．．時脈訊號

Vref．．．第一參考訊號

Vr1．．．第二參考訊號

Sp_B．．．第一回授訊號

Sw1．．．第二回授訊號

Sw2．．．第三回授訊號

Vx．．．感測電壓

Sp．．．脈衝訊號

Sd．．．數位訊號

T1、T2a、T2b、T3a、T3b．．．開關

I．．．電流

OP．．．運算放大器

comp．．．比較器

VSSA．．．第一電壓

Vx1．．．第二電壓

Claims (8)

1. 一種電流感測電路，包括：一電流感測單元，感測一電流，依據至少一參考訊號以及至少一回授訊號，產生一脈衝訊號；一回授控制單元，耦接該電流感測單元，依據一時脈訊號以及該脈衝訊號，產生該至少一回授訊號；以及一數位輸出單元，耦接該電流感測單元，依據該脈衝訊號，輸出一數位訊號，其中該數位輸出單元在一預定時間區間內，計數該脈衝訊號之脈衝數量，以輸出該數位訊號，其中該脈衝數量與該電流的大小成正相關。
2. 如申請專利範圍第1項所述之電流感測電路，其中該電流感測單元包括：一感測單元，感測該電流，依據一第一參考訊號以及該至少一回授訊號，產生一感測電壓；以及一比較單元，耦接該感測單元，比較該感測電壓與一第二參考訊號之準位，輸出該脈衝訊號。
3. 如申請專利範圍第2項所述之電流感測電路，其中該感測單元包括：一運算放大器，包括一第一端、一第二端以及一輸出端，該第一端依據一第一回授訊號接收該電流，該第二端耦接該第一參考訊號，該輸出端輸出該感測電壓；一第一電容，該第一電容之一端耦接該運算放大器之該輸出端，該第一電容之另一端耦接該運算放大器之該第一端；以及一第二電容，該第二電容之一端依據一第二回授訊號以及一第三回授訊號耦接至該運算放大器之該第一端或一第一電壓，該第二電容之另一端依據該第二回授訊號以及該第三回授訊號耦接至該第一參考訊號或一第二電壓。
4. 如申請專利範圍第3項所述之電流感測電路，其中該比較單元包括：一比較器，包括一第一端、一第二端以及一輸出端，該第一端耦接該運算放大器之該輸出端，以接收該感測電壓，該第二端耦接一第二參考訊號，該比較器比較該感測電壓及該第二參考訊號，以於該輸出端輸出該脈衝訊號。
5. 如申請專利範圍第2項所述之電流感測電路，其中該感測單元包括：一運算放大器，包括一第一端、一第二端以及一輸出端，該電流依據一第一回授訊號流出該第一端，該第二端耦接該第一參考訊號，該輸出端輸出該感測電壓；一第一電容，該第一電容之一端耦接該運算放大器之該輸出端，該第一電容之另一端耦接至該運算放大器之該第一端；以及一第二電容，該第二電容之一端依據一第二回授訊號以及一第三回授訊號耦接至該第一參考訊號或一第一電壓，該第二電容之另一端依據該第二回授訊號以及該第三回授訊號耦接該運算放大器之該第一端或一第二電壓。
6. 如申請專利範圍第5項所述之電流感測電路，其中該比較單元包括：一比較器，包括一第一端、一第二端以及一輸出端，該第一端耦接一第二參考訊號，該第二端耦接該運算放大器之該輸出端，以接收該感測電壓，該比較器比較該感測電壓及該第二參考訊號，以於該輸出端輸出該脈衝訊號。
7. 如申請專利範圍第1項所述之電流感測電路，其中該回授控制單元包括：一第一反相器，耦接該電流感測單元，反相該脈衝訊號，以產生一第一回授訊號；一及閘，包括一第一端、一第二端以及一輸出端，該第一端耦接該電流感測單元，以接收該脈衝訊號，該第二端接收該時脈訊號，該及閘依據該脈衝訊號以及該時脈訊號，於該輸出端輸出一第二回授訊號；以及一第二反相器，耦接該及閘，反相該第二回授訊號，以產生一第三回授訊號。
8. 如申請專利範圍第1項所述之電流感測電路，其中該數位輸出單元包括：一N位元計數器，耦接該電流感測單元，在該預定時間區間內計數該脈衝訊號之脈衝數量，以輸出該數位訊號。