JP6286776B2 - 活性層の初期歪み状態を最終歪み状態へと修正するプロセス - Google Patents

活性層の初期歪み状態を最終歪み状態へと修正するプロセス Download PDF

Info

Publication number
JP6286776B2
JP6286776B2 JP2015538581A JP2015538581A JP6286776B2 JP 6286776 B2 JP6286776 B2 JP 6286776B2 JP 2015538581 A JP2015538581 A JP 2015538581A JP 2015538581 A JP2015538581 A JP 2015538581A JP 6286776 B2 JP6286776 B2 JP 6286776B2
Authority
JP
Japan
Prior art keywords
substrate
active layer
thickness
process according
strain state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015538581A
Other languages
English (en)
Other versions
JP2016500922A (ja
Inventor
ヴァイヨン， イヴ‐マシュー ル
ヴァイヨン， イヴ‐マシュー ル
エティエンヌ ナヴァロ，
エティエンヌ ナヴァロ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2016500922A publication Critical patent/JP2016500922A/ja
Application granted granted Critical
Publication of JP6286776B2 publication Critical patent/JP6286776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H10N30/2048—Membrane type having non-planar shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)
  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、活性層と呼ばれるものの初期歪み状態を最終歪み状態へと修正するプロセス、及び活性層の初期歪み状態を最終歪み状態へと修正する構造に関する。
「活性層」という表現は、特に、マイクロ電子工学、光学、オプトエレクトロニクス、圧電気、又は更にはスピントロニクスの分野における応用を意図した構成部品が層上又は層中に製作される層（若しくは複数の副層）を意味するものと理解される。
「歪み状態」という表現は、場合によっては引張り応力又は圧縮応力である、有用な層の変形部分間の内部応力によってもたらされる、歪みを意味するものと理解される。内部応力がゼロ又はほぼゼロのとき、対応する歪み状態を指すのには「弛緩状態」と言われる。
半導体で作られた活性層は、特にその電子バンド構造を修正するために、（引張り又は圧縮）歪みを与えられる。これは、層の電子輸送特性又は電磁特性を修正するという結果を有する。電子の観点から見ると、キャリア移動度が改善されることがある。電磁気の観点から見ると、歪み状態の修正は、半導体と絶縁体の原子価と伝導帯、及び場合によっては（直接若しくは間接）バンドギャップの修正に結び付く。
構成部品の性能を改善するために、歪みレベルが高い活性層が必要とされており、即ち、活性層はかなりの歪み（又は換言すれば、かなりの相対的延長）を受けることができなければならない。したがって、より正確には、欠陥を作り出すことなく、０．７５％超、又は更には１％超歪ませることができる、活性層を得ることが求められている。
以下にＤ１で示される文献「Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ Ｓｕｂｓｔｒａｔｅｓ Ｕｓｉｎｇ Ｍｅｃｈａｎｉｃａｌ Ｄｅｆｏｒｍａｔｉｏｎ ｄｕｒｉｎｇ Ｗａｔｅｒ Ｂｏｎｄｉｎｇ」、Ｋ．Ｔ．Ｔｕｒｎｅｒ，ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ，１６（８）３２１−３２８（２００８）は、活性層の初期歪み状態を最終歪み状態へと修正するプロセス（特に図２を参照）を開示しており、プロセスは、ａ）Ｅ１で示されるヤング率を有する第１の材料で作られ、且つｈ１で示される厚さを有する初期歪み状態の活性層を備える第１の基板を準備するステップと、ｂ）Ｅ２で示されるヤング率を有する第２の材料で作られ、ｈ２で示される厚さを有し、且つ静止時の初期形状を有する第２の基板を準備するステップと、ｃ）Ｒで示されるほぼ同一の曲率半径の湾曲形状をそれぞれ有するように、第１の基板及び第２の基板を曲げるステップと、ｄ）第２の基板が第１の基板の形状に緊密に従うように、第２の基板を活性層に接合するステップと、ｅ）活性層が最終歪み状態を有するように、第２の基板の初期静止時形状（ｉｎｉｔｉａｌ ａｔ−ｒｅｓｔ ｓｈａｐｅ）を再確立するステップとを含む。
Ｄ１は、図４（ａ）及び４（ｂ）を比較し、第３２７ページの第１パラグラフを見ると、所与の厚さ比ｈ２／ｈ１（ｈ２／ｈ１＝１／ξ＝１０３）に対してＥ２＝Ｅ１（即ち、Ｄ１の表記法に従って、Ｅ２／Ｅ１＝１／Σ＝１）の関係を守る第２の材料を用いた第２の基板を使用するのが好ましいことを開示している。Ｄ１は、かかる第２の基板によって、接合ステップｄ）の後では第１の基板の厚さが減少することと併せて、活性層を実質的に変形させることができ、したがって層の内部に高い歪みを得ることができることを教示している。一方で、Ｄ１は、第１の基板に対する第２の基板の可撓性（Σ＝１００）によって、接合ステップｄ）の後では第１の基板の厚さが減少することと併せて、同じ所与の厚さ比ｈ２／ｈ１（ｈ２／ｈ１＝１／ξ＝１０３）に対して、Σ＝１に対して得られる歪み値の７０％にしかならないことを教示している。
第１の基板がかなりの剛性を有するとき、Ｄ１に記載されたプロセスは完全に満足がいくものではなく、例えば、第１の基板がシリコンなどの第１の半導体で作られている場合、第２の基板もΣ＝１を守るようなかなりの剛性を有する。その結果、かかる第２の基板は、活性層を０．７５％超変形させることが望ましい場合に、欠陥を作り出すことなくステップｃ）で曲げるのが困難なことがあり、これは特に、第２の基板がかなりのサイズ（例えば、ｈ２／ｈ１＝１／ξ＝１０３）のものである場合に当てはまる。
本発明は、上述の欠点を改善することを目的とし、活性層と呼ばれるものの初期歪み状態をεで示される最終歪み状態へと修正するプロセスに関し、プロセスは、ａ）Ｅ１で示されるヤング率を有する第１の材料で作られ、且つｈ１で示される厚さを有する初期歪み状態の活性層を備える第１の基板を準備するステップと、ｂ）Ｅ２で示されるヤング率を有する第２の材料で作られ、ｈ２で示される厚さを有し、且つ静止時の初期形状を有する第２の基板を準備するステップと、ｃ）Ｒで示されるほぼ同一の曲率半径の湾曲形状をそれぞれ有するように、第１の基板及び第２の基板を曲げるステップと、ｄ）第２の基板が第１の基板の形状に緊密に従うように、第２の基板を活性層に接合するステップと、ｅ）活性層が最終歪み状態を有するように、第２の基板の初期静止時形状を再確立するステップとを含み、プロセスは、第２の基板の第２の材料がＥ２／Ｅ１＜１０−２の関係を守る可撓性材料である点、第２の基板の厚さがｈ２／ｈ１≧１０４の関係を守る点、並びに曲率半径が、Ｒ＝ｈ２／２εの関係を守る点で注目すべきものである。
したがって、本出願人は、ステップｃ）でねじりモーメントを増加させることに関して、驚くことに、第２の基板の剛性よりも厚さの方が重要な役割を果たすことを観察している。この理由のため、第２の基板の厚さはｈ２／ｈ１≧１０４の関係を守るように選択される。その結果、第２の基板は、かかる厚さに対してプリセットされた曲率が得られるようにしなければならない。この理由のため、第２の材料は、Ｅ２／Ｅ１＜１０−２の関係を守る可撓性材料であるように選択される。曲率は、Ｒ＝ｈ２／２εの関係に従ってプリセットされ、最終歪み状態εは所望の歪みレベル（及びしたがって所望の変形）によって特徴付けられる。
更に、ステップｃ）及びｄ）の順序は逆にされてもよいことが注目されるであろう。ステップｄ）がステップｃ）の前に実施されるとき、ステップｃ）は、Ｒで示されるほぼ同一の曲率半径の湾曲形状をそれぞれ有するように、第１の基板及び第２の基板を同時に曲げることを含む。ステップｄ）がステップｃ）の後に実施されるとき、ステップｃ）は、Ｒで示されるほぼ同一の曲率半径の湾曲形状をそれぞれ有するように、第１の基板及び第２の基板を別個に曲げることを含む。ステップｄ）は、その結果、第２の基板が第１の基板の湾曲形状に緊密に従うように、第２の基板を活性層に接合することを含む。
初期歪み状態が引張り歪み状態であるとき、ステップｃ）が、曲率半径が負であるように、即ち活性層の自由表面が凹面であるように実施されると、ステップｃ）で、弛緩した最終歪み状態（即ち、ε＝０）が得られる。
初期歪み状態が圧縮歪み状態であるとき、ステップｃ）が、曲率半径が正であるように、即ち活性層の自由表面が凸面であるように実施されると、ステップｃ）で、弛緩した最終歪み状態が得られる。
初期歪み状態が弛緩状態であるとき、ステップｃ）が、曲率半径が正であるように、即ち活性層の自由表面が凸面であるように実施されると、ステップｃ）で、伸張した最終歪み状態が得られる。
初期歪み状態が弛緩状態であるとき、ステップｃ）が、曲率半径が負であるように、即ち活性層の自由表面が凹面であるように実施されると、ステップｃ）において、圧縮した最終歪み状態が得られる。しかしながら、歪みレベルが高すぎる場合、この過程には活性層の座屈が伴うことがある。
１つの実現方法によれば、第１の基板は、活性層を形成する第１の部分と、第２の部分とを備え、プロセスは、第１の基板の第２の部分における厚さを減少させることを含むステップｄ１）を含む。
一実施形態によれば、ステップｄ１）は、第１の基板が自己支持性のままであるように実施され、ステップｄ１）はステップｃ）の前に実施される。
したがって、かかる自己支持性の第１の基板により、かなりの曲率がステップｃ）で得られるようにすること、及び活性層を第２の基板へと移転させるのをより簡単にすることの両方が可能になる。
一変形例の実施形態によれば、ステップｄ１）は、第１の基板の第２の部分のほぼ全体を除去するように実施され、ステップｄ１）は、ステップｄ）の後であってステップｅ）の前に実施される。
したがって、歪みレベルと関連するエネルギーが活性層に集中する。
第２の基板が２つの側端部分を備え、プロセスが、好ましくはそれぞれ針形状である少なくとも１つの補強部材を、各側端部分に配置することを含むことが有利である。
縁効果が、即ち、活性層の側端部分の歪みレベルに関する有効性の損失が、観察されている（図２ａに図示）。したがって、かかるステップｃ１）により、第２の基板の側端部分を局所的に補強することによって、この課題を解決することができる。更に、針形状は、第２の基板の第２の材料が高可撓性のままであることを担保しながら、機械的補強を得るのに特に適している。
プロセスが、補剛材を形成する層を第２の基板に接合することを含むステップｃ２）を含み、ステップｃ２）がステップｃ）の前に実施されることが有利である。
したがって、第２の基板が、補剛材を形成する層と併せて複合基板を画成することにより、活性層が厚い厚さｈ１を有するときであっても、欠陥を作り出すことなく高い歪みレベルを得ることができる。補剛材を形成する層は、有用な層の変形を補償することを可能にするカウンタープレートとして作用する。
一実施形態によれば、各補強部材は補剛材を形成する層から延在する。
したがって、補剛材を形成する層を使用して第２の基板に補強部材を入れるのは簡単である。
第２の基板の第２の材料がＥ２／Ｅ１≦１０−３の関係を守り、第２の基板の厚さがｈ２／ｈ１≧１０５の関係を守ることが好ましい。
更に、第２の基板の第２の材料がＥ２／Ｅ１≦１０−４の関係を守り、第２の基板の厚さがｈ２／ｈ１≧１０６の関係を守ることが好ましい。
したがって、これらの数学的関係が守られることを担保することで、第１の基板に対する第２の基板の厚さの増加が第１の基板に対する第２の基板の可撓性の増加と結合されるので、欠陥を作り出すことなく活性層の高い歪みレベルを得ることが可能になる。
一実施形態によれば、活性層の厚さは、５ｎｍ〜５０ｎｍの間、好ましくは５ｎｍ〜３５ｎｍの間に含まれ、第２の基板の厚さは、１ｃｍ〜１０ｃｍの間に含まれる。
一実施形態によれば、曲率半径は絶対値で０．５ｍ〜２ｍの間に含まれる。
一実施形態によれば、第２の基板の第２の材料はエラストマーであり、ポリジメチルシロキサン、ポリメチルメタクリレート、ＰＡ ６−３−Ｔなどのポリアミド、及びポリテトラフルオロエチレンを含む群から好ましくは選択される。
このように、エラストマーを選択することによって、第１の基板の第１の材料に対して第２の基板の第２の材料の可撓性が大幅に高く（エラストマーのヤング率が低く）、例えばＥ２／Ｅ１≦１０−４であるおかげで、例えばｈ２／ｈ１≧１０６であるように、活性層に対する第２の基板の厚さを大幅に増加させることができるので、かかる選択によって、欠陥を作り出すことなく、活性層を０．７５％超、又は更には１％超変形させることがより簡単になる。したがって、上述したように、第２の基板の厚さは、ステップｃ）でねじりモーメントを増加させるための重大なパラメータである。
１つの特徴によれば、活性層の第１の材料は半導体であり、Ｓｉ、Ｇｅ、ＩＶ−ＩＶ材料（Ｓｉ−Ｇｅなど）、ＩＩＩ−Ｖ材料（ＧａＮ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなど）、及びＩＩ−ＶＩ材料を含む群から好ましくは選択される。
活性層の第１の材料が圧電材料であり、ジルコン酸チタン酸鉛、ＺｎＯ、ＧａＮ、ＡｌＮ、石英、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＢａＴｉＯ３、及びトルマリンを含む群から好ましくは選択されるのが有利である。
このように、かかる第１の材料によって、初期歪み状態が弛緩状態であるとき、及び圧縮性の最終歪み状態を得ることが望ましいときに、活性層の座屈の問題を克服することが可能になる。具体的には、第１の材料が前もって静的に圧縮歪みを受けていた場合、第１の材料は壊れることなく、振幅が増加した機械的振動を受け入れる。圧電変換の有効性も改善される。更に、活性層の座屈を伴う圧縮歪みは、やはり、機械的振動の振幅及び圧電変換の有効性を増加させることを可能にする。
一実施形態によれば、活性層の第１の材料は、高分子、好ましくは高分子半導体、更に好ましくは有機高分子半導体である。
したがって、かかる第１の材料は、ヤング率がより低いため、剛性材料よりも簡単に歪む。更に、剛性材料に比べて、かかる第１の材料の明らかに厚い厚さが歪んでもよい。
別の実施形態によれば、活性層の第１の材料は強磁性材料である。
したがって、かかる第１の材料はスピントロニクス用途に特に適している。活性層の歪み状態を修正することによって、ヒステリシスサイクルの修正が可能になる。
別の実施形態によれば、活性層の第１の材料は非線形光学材料である。
したがって、かかる第１の材料は、第二高調波を発生させるのに特に適していることがある。
別の実施形態によれば、活性層の第１の材料は焦電材料である。
１つの実現方法によれば、プロセスは、活性層を最終基板へと移転させることを含むステップｆ）を含み、次に、第２の基板を除去することを含むステップｇ）を含む。
したがって、第２の基板は、歪み状態を修正するためにのみ用いられる一時基板を形成する。最終基板は、活性層に関して想起される用途に応じて選択される。
本発明はまた、活性層と呼ばれるものの初期歪み状態をεで示される最終歪み状態へと修正するための構造に関し、構造は、
基板と、
基板の上にある活性層とを備え、
活性層はＥ１で示されるヤング率を有する第１の材料で作られ、活性層はｈ１で示される厚さを有し、基板はＥ２で示されるヤング率を有する第２の材料で作られ、基板はｈ２で示される厚さを有し、基板及び活性層はＲで示される曲率半径の湾曲形状を有し、構造は、基板の第２の材料がＥ２／Ｅ１≦１０−２の関係を守る可撓性材料である点、及び基板の厚さがｈ２／ｈ１≧１０４の関係を守るという点、並びに曲率半径が、Ｒ＝ｈ２／２εの関係を守るという点で注目すべきである。
したがって、上述したように、本出願人は、ねじりモーメントを増加させることに関して、また所望の湾曲形状を有する活性層を得ることに関して、驚くことに基板の厚さの方が剛性よりも重要な役割を果たすことを観察している。この理由のため、基板の厚さはｈ２／ｈ１≧１０４の関係を守るように選択される。その結果、基板は、かかる厚さに対してプリセットされた曲率が得られるようにしなければならない。この理由のため、第２の材料は、Ｅ２／Ｅ１＜１０−２の関係を守る可撓性材料であるように選択される。曲率は、Ｒ＝ｈ２／２εの関係に従ってプリセットされ、最終歪み状態εは所望の歪みレベル（及びしたがって所望の変形）によって特徴付けられる。
一実施形態では、基板は２つの側端部分を備え、構造は、それぞれ針形状であることが好ましい、各側端部分に配置された少なくとも１つの補強部材を備える。
このように、縁効果が、即ち、活性層の側端部分の歪みレベルに関する有効性の損失が、観察されている（図２ａに図示）。したがって、かかる構造により、基板の側端部分を局所的に補強することによって、この問題を克服することができる。更に、針形状は、基板の第２の材料が高可撓性のままであることを担保しながら、機械的補強を得るのに特に適している。
構造が、基板に接合された補剛材を形成する層を備えることが有利である。
このように、基板が、補剛材を形成する層と併せて複合基板を画成することにより、活性層が厚い厚さｈ１を有するときであっても、欠陥を作り出すことなく高い歪みレベルを得ることができる。補剛材を形成する層は、有用な層の変形を補償することを可能にするカウンタープレートとして作用する。
一実施形態によれば、各補強部材は補剛材を形成する層から延在する。
したがって、補剛材を形成する層を使用して第２の基板に補強部材を入れるのは簡単である。
一実施形態によれば、基板の第２の材料はエラストマーであり、ポリジメチルシロキサン、ポリメチルメタクリレート、ＰＡ ６−３−Ｔなどのポリアミド、及びポリテトラフルオロエチレンを含む群から好ましくは選択される。
このように、エラストマーを選択することによって、活性層の第１の材料に対して基板の第２の材料の可撓性が大幅に高く（エラストマーのヤング率が低く）、例えばＥ２／Ｅ１≦１０−４であるおかげで、例えばｈ２／ｈ１≧１０６であるように、活性層に対する基板の厚さを大幅に増加させることができるので、かかる選択によって、欠陥を作り出すことなく、活性層を０．７５％超、又は更には１％超変形させることがより簡単になる。したがって、上述したように、基板の厚さは、活性層が所望の湾曲形状を有するように、ねじりモーメントを増加させるための重大なパラメータである。
一実施形態によれば、活性層の第１の材料は半導体であり、Ｓｉ、Ｇｅ、ＩＶ−ＩＶ材料（Ｓｉ−Ｇｅなど）、ＩＩＩ−Ｖ材料（ＧａＮ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなど）、及びＩＩ−ＶＩ材料を含む群から好ましくは選択される。
活性層の第１の材料が圧電材料であり、ジルコン酸チタン酸鉛、ＺｎＯ、ＧａＮ、ＡｌＮ、石英、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＢａＴｉＯ３、及びトルマリンを含む群から好ましくは選択されるのが有利である。
このように、かかる第１の材料によって、初期歪み状態が弛緩状態であるとき、及び圧縮性の最終歪み状態を得ることが望ましいときに、活性層の座屈の問題を克服することが可能になる。具体的には、第１の材料が前もって静的に圧縮歪みを受けていた場合、第１の材料は壊れることなく、振幅が増加した機械的振動を受け入れる。圧電変換の有効性も改善される。更に、活性層の座屈を伴う圧縮歪みは、やはり、機械的振動の振幅及び圧電変換の有効性を増加させることを可能にする。
一実施形態によれば、活性層の第１の材料は、高分子、好ましくは高分子半導体、更に好ましくは有機高分子半導体である。
したがって、かかる第１の材料は、ヤング率がより低いため、剛性材料よりも簡単に歪む。更に、剛性材料に比べて、かかる第１の材料の明らかに厚い厚さが歪んでもよい。
別の実施形態によれば、活性層の第１の材料は強磁性材料である。
したがって、かかる第１の材料はスピントロニクス用途に特に適している。活性層の歪み状態を修正することによって、ヒステリシスサイクルの修正が可能になる。
別の実施形態によれば、活性層の第１の材料は非線形光学材料である。
したがって、かかる第１の材料は、第二高調波を発生させるのに特に適していることがある。
別の実施形態によれば、活性層の第１の材料は焦電材料である。
他の特徴及び利点は、本発明によるプロセスを実現する方法の以下の説明からより明白になるが、これらの方法は、非限定例として与えられるものであり、添付図面を参照する。
本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスを実現する第１の方法の様々なステップを示す横断面図である。 本発明によるプロセスの実現例の変形を示す横断面図である。 本発明によるプロセスの実現例の変形を示す横断面図である。 本発明によるプロセスを実現するための動作範囲を示す、ｈ１／ｈ２がｘ軸上に、Ｅ１／Ｅ２がｙ軸上に表されたグラフである。
様々な実現方法において、説明を単純にするため、同一の要素又は同じ機能を有する要素に対して同じ符号が使用される。
図１ａ〜１ｇに示されるプロセスは、活性層１０の初期歪み状態をεで示される最終歪み状態へと修正するプロセスである。非限定例として、活性層１０の初期歪み状態は弛緩状態である。
プロセスは、初期歪み状態にあり、Ｅ１で示されるヤング率を有する第１の材料で作られ、且つｈ１で示される厚さを有する活性層１０を備える、第１の基板１（図１ａに示される）を準備することを含むステップａ）を含む。活性層１０の第１の材料は半導体であってもよく、Ｓｉ、Ｇｅ、ＩＶ−ＩＶ材料（Ｓｉ−Ｇｅなど）、ＩＩＩ−Ｖ材料（ＧａＮ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなど）、及びＩＩ−ＶＩ材料を含む群から好ましくは選択される。非限定例として、活性層の厚さは、５ｎｍ〜５０ｎｍの間、好ましくは５ｎｍ〜３５ｎｍの間に含まれる。更に、シリコンのヤング率は約１６０ＧＰａである。
第１の基板１は、活性層１０を形成する第１の部分と、第２の部分１１とを備える。プロセスは、第１の基板１の第２の部分１１の厚さを減少させることを含むステップｄ１）を含む。より正確には、図１ｂに示されるように、ステップｄ１）は、第１の基板１が自己支持性のままであるように実施される。ステップｄ１）は、機械的に、特に研削によって、又は更には化学エッチングによって実施されてもよい。
プロセスは、Ｅ２で示されるヤング率を有する第２の材料で作られ、ｈ２で示される厚さを有し、且つ静止時の初期形状を有する第２の基板２を準備することを含むステップｂ）を含む。第２の基板２の第２の材料は、Ｅ２／Ｅ１＜１０−２の関係を守る可撓性材料である。第２の基板２の厚さはｈ２／ｈ１≧１０４の関係を守る。曲率半径は、Ｒ＝ｈ２／２εの関係を守る。より正確には、第２の基板２の第２の材料はエラストマーであってもよく、ポリジメチルシロキサン（ＰＤＭＳ）、ポリメチルメタクリレート、ＰＡ ６−３−Ｔなどのポリアミド、及びポリテトラフルオロエチレンを含む群から好ましくは選択される。更に、ＰＤＭＳのヤング率は約７．１ＭＰａである。非限定例として、第２の基板２の厚さは１ｃｍ〜１０ｃｍの間に含まれる。
プロセスは、ほぼ同一の曲率半径の湾曲形状をそれぞれ有するように、第１の基板１（図１ｃに図示）及び第２の基板２を曲げることを含むステップｃ）を含む。曲率半径は０．５ｍ〜２ｍの間に含まれてもよい。ステップｃ）は、湾曲した円筒状の型を使用して実施されてもよい。その結果、活性層１０は中間歪み状態を、即ち僅かな引張り歪みの状態を有する。
プロセスは、第２の基板２が第１の基板１の湾曲形状に緊密に従うように、第２の基板２を活性層１０に接合すること（図１ｄに図示）を含むステップｄ）を含む。ステップｄ）は、当業者には知られている適切な洗浄剤を使用して、第２の基板２と活性層１０との間に直接結合を得るように実施されてもよい。
ステップｄ）の後、例えばエッチングによって、第１の基板１の第２の部分１１が除去される（図１ｅに図示）。このように、本発明による構造が図１ｅに示される。したがって、構造は、
第２の基板２と、
第２の基板２の上にある活性層１０とを備える。
プロセスは、活性層１０が最終歪み状態を、即ち高い引張り歪みの状態を有するように、第２の基板２の初期静止時形状（図１ｆに図示）を再確立することを含むステップｅ）を含む。
図１ｇに示されるように、プロセスは、活性層１０を最終基板３へと移転させることを含むステップｆ）を含み、次に、第２の基板２を除去することを含むステップｇ）を含む。最終基板３が作られる材料は、当然ながら、ステップｅ）で得られる歪みレベルが維持されるように、適切なヤング率を有さなければならない。ステップｇ）は層間剥離のステップであってもよい。
図２ａに示される実現方法では、プロセスは、補剛材４を形成する層を第２の基板２に接合することを含むステップｃ２）を含み、ステップｃ２）はステップｃ）の前に実施されるという点で、図１ａ〜１ｇに示されるプロセスと異なる。
図２ｂに示される実現方法では、プロセスは、それぞれ針形状である少なくとも１つの補強部材５を、第２の基板２の各側端部分２０に配置することを含むステップｃ１）を含むという点で、図２ａに示されるプロセスと異なる。更に、各補強部材５は補剛材４を形成する層から延在する。このように、本発明による構造が図２ｂに示される。したがって、構造は、
２つの側端部分２０を備える第２の基板２と、
第２の基板２の上にある活性層１０と、
基板２に接合された補剛材４を形成する層と、
補剛材４を形成する層からそれぞれ延在する、各側端部分２０に配置された針形状の補強部材５とを備える。
図３に示されるグラフに関して、仮説Ｅ２＜＜Ｅ１及びｈ２＞＞ｈ１を有する文献Ｄ１において開発されたモデルは、次式に結び付く。
Figure 0006286776
Ｆは、歪みを誘発する動作の有効性を表す品質係数として定義されてもよい。図３に示されるグラフは、０．９、０．９５、及び０．９９という、Ｆの３つの値にそれぞれ対応する３つの直線Ｄ１、Ｄ２、及びＤ３を示す。Ｆが約１のとき（例えば、Ｆ＝０．９９に対応する直線Ｄ３に関して）、
Figure 0006286776
である。したがって、Ｆ＝０．９９に対応する直線Ｄ３の下に限定される部分は、プロセスの動作範囲を定義する。
非限定例として、第２の基板２の第２の材料はＥ２／Ｅ１≦１０−３の関係を守ってもよく、第２の基板２の厚さはｈ２／ｈ１≧１０５の関係を守ってもよい。同様に、第２の基板２の第２の材料はＥ２／Ｅ１≦１０−４の関係を守ってもよく、第２の基板２の厚さはｈ２／ｈ１≧１０６の関係を守ってもよい。
上述した本発明を実現する方法は、当然ながら実際には限定的ではない。いかなる形でも本発明の範囲から逸脱することなく、他の実施形態の変形において詳細及び改善が追加されてもよい。

Claims (21)

  1. ａ）Ｅ１で示されるヤング率を有する第１の材料で作られ、且つｈ１で示される厚さを有する初期歪み状態の活性層（１０）を備える第１の基板（１）を準備するステップと、ｂ）Ｅ２で示されるヤング率を有する第２の材料で作られ、ｈ２で示される厚さを有し、且つ静止時の初期形状を有する第２の基板（２）を準備するステップと、ｃ）Ｒで示される同一の曲率半径の湾曲形状をそれぞれ有するように、前記第１の基板（１）及び前記第２の基板（２）を曲げるステップと、ｄ）前記第２の基板（２）が前記第１の基板の形状に緊密に従うように、前記第２の基板（２）を前記活性層（１０）に接合するステップと、ｅ）前記活性層（１０）が最終歪み状態を有するように、前記第２の基板（２）の初期静止時形状を再確立するステップとを含む、活性層（１０）と呼ばれるものの前記初期歪み状態をεで示される前記最終歪み状態へと修正するプロセスにおいて、前記第２の基板（２）の前記第２の材料がＥ２／Ｅ１ ≦１０ −３ の関係を守る可撓性材料であり、前記第２の基板（２）の厚さがｈ２／ｈ１≧１０ ５ の関係を守り、前記曲率半径が、Ｒ＝ｈ２／２εの関係を守ることを特徴とする、プロセス。
  2. 前記第１の基板（１）が、前記活性層（１０）を形成する第１の部分と第２の部分（１１）とを備え、前記プロセスが、前記第１の基板（１）の前記第２の部分（１１）の厚さを減少させることを含むステップｄ１）を含むことを特徴とする、請求項１に記載のプロセス。
  3. 前記第１の基板（１）が自己支持性のままであるように、ステップｃ）の前にステップｄ１）が実施されることを特徴とする、請求項２に記載のプロセス。
  4. ステップｄ１）が、前記第１の基板（１）の前記第２の部分（１１）の全体を除去するように実施され、ステップｄ）の後であってステップｅ）の前に実施されることを特徴とする、請求項２に記載のプロセス。
  5. 前記第２の基板（２）が２つの側端部分（２０）を備え、前記プロセスが、それぞれ針形状である少なくとも１つの補強部材（５）を、各側端部分（２０）に配置することを含むステップｃ１）を含むことを特徴とする、請求項１〜４のいずれか一項に記載のプロセス。
  6. 補剛材（４）を形成する層を前記第２の基板（２）に接合することを含むステップｃ２）であって、ステップｃ）の前に実施されるステップｃ２）を含むことを特徴とする、請求項１〜５のいずれか一項に記載のプロセス。
  7. 各補強部材（５）が補剛材（４）を形成する前記層から延在することを特徴とする、請求項５と組み合わせた請求項６に記載のプロセス。
  8. 前記第２の基板（２）の前記第２の材料がＥ２／Ｅ１≦１０−４の関係を守り、前記第２の基板（２）の厚さがｈ２／ｈ１≧１０６の関係を守ることを特徴とする、請求項１〜７のいずれか一項に記載のプロセス。
  9. 前記活性層（１０）の厚さが、５ｎｍ〜５０ｎｍの間に含まれ、前記第２の基板（２）の厚さが、１ｃｍ〜１０ｃｍの間に含まれることを特徴とする、請求項１〜８のいずれか一項に記載のプロセス。
  10. 前記曲率半径が絶対値で０．５ｍ〜２ｍの間に含まれることを特徴とする、請求項１〜９のいずれか一項に記載のプロセス。
  11. 前記第２の基板（２）の前記第２の材料がエラストマーであり、ポリジメチルシロキサン、ポリメチルメタクリレート、ＰＡ ６−３−Ｔなどのポリアミド、及びポリテトラフルオロエチレンを含む群から選択されることを特徴とする、請求項１〜１０のいずれか一項に記載のプロセス。
  12. 前記活性層（１０）の前記第１の材料が半導体であり、Ｓｉ、Ｇｅ、Ｓｉ−ＧｅなどのＩＶ−ＩＶ材料、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなどのＩＩＩ−Ｖ材料、及びＩＩ−ＶＩ材料を含む群から選択されることを特徴とする、請求項１〜１１のいずれか一項に記載のプロセス。
  13. 前記活性層（１０）の前記第１の材料が圧電材料であり、ジルコン酸チタン酸鉛、ＺｎＯ、ＧａＮ、ＡｌＮ、石英、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＢａＴｉＯ３、及びトルマリンを含む群から選択されることを特徴とする、請求項１〜１１のいずれか一項に記載のプロセス。
  14. 前記活性層（１０）を最終基板へと移転させることを含むステップｆ）を含み、次に、前記第２の基板（２）を除去することを含むステップｇ）を含むことを特徴とする、請求項１〜１３のいずれか一項に記載のプロセス。
  15. 基板（２）と、
    前記基板（２）の上にある活性層（１０）とを備え、
    前記活性層（１０）がＥ１で示されるヤング率を有する第１の材料で作られ、前記活性層（１０）がｈ１で示される厚さを有し、前記基板（２）がＥ２で示されるヤング率を有する第２の材料で作られ、前記基板（２）がｈ２で示される厚さを有し、前記基板（２）及び前記活性層（１０）がＲで示される曲率半径の湾曲形状を有する、活性層（１０）と呼ばれるものの初期歪み状態をεで示される最終歪み状態へと修正するための構造において、前記基板（２）の前記第２の材料がＥ２／Ｅ１≦１０ −３ の関係を守る可撓性材料であり、前記基板（２）の厚さがｈ２／ｈ１≧１０ ５ の関係を守り、曲率半径が、Ｒ＝ｈ２／２εの関係を守ることを特徴とする、構造。
  16. 前記基板（２）が２つの側端部分（２０）を備え、前記構造が、各側端部分（２０）に配置された、それぞれ針形状である少なくとも１つの補強部材（５）を備えることを特徴とする、請求項１５に記載の構造。
  17. 前記基板（２）に接合される補剛材（４）を形成する層を備えることを特徴とする、請求項１５又は１６に記載の構造。
  18. 各補強部材（５）が補剛材（４）を形成する前記層から延在することを特徴とする、請求項１６と組み合わせた請求項１７に記載の構造。
  19. 前記基板（２）の前記第２の材料がエラストマーであり、ポリジメチルシロキサン、ポリメチルメタクリレート、ＰＡ ６−３−Ｔなどのポリアミド、及びポリテトラフルオロエチレンを含む群から選択されることを特徴とする、請求項１５〜１８のいずれか一項に記載の構造。
  20. 前記活性層（１０）の前記第１の材料が半導体であり、Ｓｉ、Ｇｅ、Ｓｉ−ＧｅなどのＩＶ−ＩＶ材料、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなどのＩＩＩ−Ｖ材料、及びＩＩ−ＶＩ材料を含む群から選択されることを特徴とする、請求項１５〜１９のいずれか一項に記載の構造。
  21. 前記活性層（１０）の前記第１の材料が圧電材料であり、ジルコン酸チタン酸鉛、ＺｎＯ、ＧａＮ、ＡｌＮ、石英、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＢａＴｉＯ３、及びトルマリンを含む群から選択されることを特徴とする、請求項１５〜１９のいずれか一項に記載の構造。
JP2015538581A 2012-10-31 2013-10-11 活性層の初期歪み状態を最終歪み状態へと修正するプロセス Active JP6286776B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1202939A FR2997554B1 (fr) 2012-10-31 2012-10-31 Procede de modification d'un etat de contrainte initial d'une couche active vers un etat de contrainte final
FR1202939 2012-10-31
PCT/IB2013/002292 WO2014068377A1 (fr) 2012-10-31 2013-10-11 Procede de modification d'un etat de contrainte initial d'une couche active vers un etat de contrainte final

Publications (2)

Publication Number Publication Date
JP2016500922A JP2016500922A (ja) 2016-01-14
JP6286776B2 true JP6286776B2 (ja) 2018-03-07

Family

ID=48128345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015538581A Active JP6286776B2 (ja) 2012-10-31 2013-10-11 活性層の初期歪み状態を最終歪み状態へと修正するプロセス

Country Status (8)

Country Link
US (1) US9240343B2 (ja)
EP (1) EP2915184B1 (ja)
JP (1) JP6286776B2 (ja)
KR (1) KR102078697B1 (ja)
CN (1) CN104781911B (ja)
CA (1) CA2889160C (ja)
FR (1) FR2997554B1 (ja)
WO (1) WO2014068377A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015210384A1 (de) * 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
US10580893B2 (en) * 2018-04-06 2020-03-03 Globalfoundries Inc. Sealed cavity structures with non-planar surface features to induce stress

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8900388A (nl) * 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5385490A (en) * 1993-08-24 1995-01-31 The Whitaker Corporation Modular connector for use with multi-conductor cable
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
MY152238A (en) * 2005-06-02 2014-09-15 Univ Illinois Printable semiconductor structures and related methods of making and assembling
JP2007012897A (ja) * 2005-06-30 2007-01-18 Nec Electronics Corp 半導体装置およびその製造方法
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
JP5233534B2 (ja) * 2008-09-11 2013-07-10 凸版印刷株式会社 針状体
CN102169960B (zh) * 2011-03-16 2013-03-20 华中科技大学 一种柔性电子器件薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US20150249033A1 (en) 2015-09-03
US9240343B2 (en) 2016-01-19
EP2915184B1 (fr) 2016-09-14
WO2014068377A1 (fr) 2014-05-08
FR2997554A1 (fr) 2014-05-02
CN104781911B (zh) 2017-06-09
CA2889160A1 (en) 2014-05-08
CA2889160C (en) 2018-01-02
FR2997554B1 (fr) 2016-04-08
EP2915184A1 (fr) 2015-09-09
KR20150080544A (ko) 2015-07-09
CN104781911A (zh) 2015-07-15
KR102078697B1 (ko) 2020-02-19
JP2016500922A (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
US20180053679A1 (en) Composite Substrate, Elastic Wave Device, and Method for Producing Elastic Wave Device
JP6286776B2 (ja) 活性層の初期歪み状態を最終歪み状態へと修正するプロセス
KR20110015031A (ko) 에피텍셜 리프트 오프 적층 및 방법
JP6923518B2 (ja) 複合構造
JP2010272781A (ja) 半導体積層構造体の製造方法
JP2012513684A5 (ja)
JP5556968B2 (ja) 圧電アクチュエータ
US8749121B2 (en) Piezoelectric power generating device and manufacturing method thereof
WO2013035477A1 (ja) 圧電アクチュエータ
JP2004262191A (ja) 複合材及びその製造方法
JP5582617B2 (ja) 歪み層の緩和
JP2010259011A (ja) 弾性表面波素子用基板及び弾性表面波素子の製造方法
JP6985260B2 (ja) ハイブリッド構造を製造するための方法
JP5854742B2 (ja) 弾性表面波素子
JP6326080B2 (ja) ナノ構造を有する基板およびその製造方法
JP4555595B2 (ja) 複合材の製造方法
JP2012084913A (ja) 半導体積層構造体及びその製造方法
TWI809653B (zh) 應變補償稀土iii族氮化物異質結構
KR101599779B1 (ko) 단결정 압전물질층을 포함하는 플라스틱 나노제너레이터의 제조방법 및 이에 의해 제조된 나노제너레이터
JP2020070842A (ja) 曲げ駆動装置
JP2007204320A (ja) 複合圧電基板及びその製造方法
KR20150079271A (ko) 스트레인 보상층을 포함한 기판 재활용 구조, 구조 생성 방법 및 소자 제작 방법
JP2011129666A (ja) 転写体および電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R150 Certificate of patent or registration of utility model

Ref document number: 6286776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250