JP6279086B2 - 薄膜トランジスタスイッチ及びその製造方法 - Google Patents

薄膜トランジスタスイッチ及びその製造方法 Download PDF

Info

Publication number
JP6279086B2
JP6279086B2 JP2016539383A JP2016539383A JP6279086B2 JP 6279086 B2 JP6279086 B2 JP 6279086B2 JP 2016539383 A JP2016539383 A JP 2016539383A JP 2016539383 A JP2016539383 A JP 2016539383A JP 6279086 B2 JP6279086 B2 JP 6279086B2
Authority
JP
Japan
Prior art keywords
gate
electrode
film transistor
thin film
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016539383A
Other languages
English (en)
Other versions
JP2016534570A (ja
Inventor
杜鵬
陳政鴻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2016534570A publication Critical patent/JP2016534570A/ja
Application granted granted Critical
Publication of JP6279086B2 publication Critical patent/JP6279086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、液晶表示技術に関し、特に、薄膜トランジスタスイッチ及びその製造方法に関する。
液晶表示パネルの検査において、検査回路によく用いられる技術手法は二種類ある。一つは、検査回路とパネル内の表示エリアの走査線或いはデータ線を直接接続させる方法であり、この種の方法は構造上、検査完了後にレーザーカット（Ｌａｓｅｒ ｃｕｔ）を行って検査回路と表示エリア内の回路を切断しなければならない。二つ目の方法では、検査回路と表示エリアの信号線を一個のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜電界効果トランジスタ）のスイッチを通して接続するとともに、検査時にＴＦＴのゲート側に高電圧を加え、この時にスイッチが導通状態となり、信号が表示エリアに伝送される。また、パネルが正常に動作している時、ＴＦＴのゲート側に低電圧を加え、この時にスイッチがオフになり、検査回路と走査線或はデータ線の接続が切断される。これによりｌａｓｅｒ ｃｕｔ工程が省かれる。
従来、検査回路に用いられるスイッチＴＦＴの電極は、Ｇ（ゲート）、Ｄ（ドレイン）、Ｓ（ソース）の３個だけである。ＴＦＴは、パネルの正常動作時にゲート電極が負バイアス状態に長く置かれるため、ＴＦＴにおける半導体層の電気特性の変化を引き起こして、漏れ電流が増大してしまう可能性がある。図１を参照する。図１は、スイッチＴＦＴの漏れ電流の回路図である。短絡棒（ｓｈｏｒｔｉｎｇ ｂａｒ）を用いた構造の場合、２個のＴＦＴのドレイン１１・１４の間にｓｈｏｒｔｉｎｇ ｂａｒが接続されるとともに、２個のＴＦＴのソース１２・１５は異なる走査線（ＧＬ）或いはデータ線（ＤＬ）と接続される。２個のゲート１３・１６は低電圧を受け取ることで２個のＴＦＴをオフにする。もしこの時、漏れ電流が発生すると、漏れ電流は２個のＴＦＴ及び短絡棒を通して、異なる走査線或はデータ線の間の短絡を招く。即ち、異なる信号の間の短絡が起こって、表示に悪影響を及ぼす。
よって、本発明は、スイッチがオフ状態の時にチャネル中の漏れ電流を減少させて、スイッチの特性を改善することが可能な、薄膜トランジスタスイッチ及びその製造方法を提供することを目的とする。
上述の目的を達成するために、本発明の薄膜トランジスタスイッチは、ゲートと、ドレインと、ソースと、半導体層と、第四電極とからなる。ドレインは、第一信号と接続される。ゲートは、制御信号と接続されることで、スイッチの導通或はオフを制御する。スイッチ導通時、ソースは第一信号を出力する。第四電極とゲートは、それぞれソースとドレインの両側に設けられる。更に、第四電極は、導電素材からなるとともに、需要に応じて異なる電位と接続される。
このうち、スイッチ導通時、ゲートと第四電極は、高電位を受け取る。
このうち、第四電極の電位は、ゲートの電位と等しい。
このうち、第四電極の電位は、ゲートの電位と異なる。
このうち、スイッチには、更にゲート絶縁層及び不動態化層が設けられる。ゲート絶縁層は、ゲート上に設けられる。半導体層は、ゲート絶縁層上に設けられる。ドレインとソースは、半導体層上に設けられるとともに、上面には不動態化層が設けられる。第四電極は、不動態化層上に設けられる。スイッチオフ時、ゲートは、低電位を受け取り、第四電極は、高電位と接続されることで、半導体層中に蓄積され且つゲートから離れた側の電子を誘導した後に、第四電極は低電位を受け取る。
このうち、第四電極が低電位を受け取った時、その電位はゲートの電位と等しい。
このうち、第四電極が低電位を受け取った時、その電位はゲートの電位と異なる。
このうち、更にスイッチには、ゲート絶縁層及び不動態化層が設けられる。ゲート絶縁層は、ゲート上に設けられる。ドレインとソースは、前記ゲート絶縁層上に設けられるとともに、上面には半導体層が設けられる。第四電極は、半導体層上に設けられる。不動態化層は、第四電極の周囲に設けられる。スイッチオフ時、ゲートは低電位を受け取り、第四電極は接地することで、半導体層中に蓄積され且つゲートから離れた側の電子を誘導する。
このうち、第一信号は、検査信号である。ソースは、検査待機中の走査線或はデータ線と接続される。
また、上述の問題を解決するために、本発明が提供する薄膜トランジスタスイッチの製造方法は、以下の工程を含む。まず、順に基底上にゲートとゲート絶縁層を設ける工程であり、ゲートは、制御信号と接続されることでスイッチの導通或はオフを制御するために用いられる。次に、ゲート絶縁層上に半導体層を設ける工程である。また次に、半導体層上にそれぞれドレインとソースを設けるとともに不動態化層を被覆させる工程であり、ドレインは、第一信号と接続されるために用いられる。更に、不動態化層上に第四電極を設ける工程であり、第四電極は、需要に応じて異なる電位と接続されるために用いられる。
また、上述の問題を解決するために、本発明が提供するもう一つの薄膜トランジスタスイッチの製造方法は、以下の工程を含む。まず、順に基底上にゲートとゲート絶縁層を設ける工程であり、ゲートは、制御信号と接続されることでスイッチの導通或はオフを制御するために用いられる。次に、ゲート絶縁層上にそれぞれドレインとソースを設ける工程であり、ドレインは、第一信号と接続されるために用いられる。また次に、半導体層をドレインとソース上に設けるとともにゲート絶縁層と接触させる工程である。更に、第四電極を半導体層上に設けるとともに、第四電極の周囲に不動態化層を被覆させる工程であり、第四電極は、需要に応じて異なる電位と接続されるために用いられる。
以上により、本発明は以下の有益な効果を備える。即ち、本発明の薄膜トランジスタスイッチは、従来のゲート・ドレイン・ソースという基礎の上に第四電極を加えるとともに、ドレインが第一信号と接続され、ゲートが制御信号と接続されることでスイッチの導通或はオフを制御し、スイッチ導通時にソースが第一信号を出力し、第四電極とゲートがそれぞれ半導体層の両側に設けられ、更に第四電極が導電素材からなり且つ需要に応じて異なる電位と接続される。以上により、スイッチがオフ状態の時にチャネル中の漏れ電流を減少させて、スイッチの特性を改善することが出来る。
従来技術における薄膜トランジスタスイッチの漏れ電流の回路図である。 本発明の実施例１における薄膜トランジスタスイッチの記号概略図である。 本発明の実施例１における薄膜トランジスタスイッチの構造概略図である。 本発明の実施例２における薄膜トランジスタスイッチの構造概略図である。 本発明の実施例１における薄膜トランジスタスイッチの製造方法を示したフロー図である。 本発明の実施例２における薄膜トランジスタスイッチの製造方法を示したフロー図である。
（実施例１）
図２を参照する。図２は、本発明の実施例１における薄膜トランジスタスイッチの記号概略図である。本発明の実施例において、薄膜トランジスタスイッチ２０は、ゲートＧと、ドレインＤと、ソースＳと、ゲートＧ・ドレインＤ・ソースＳの間に設けられた半導体層２３と、第四電極Ｂとからなる。ドレインＤは、第一信号と接続される。ゲートＧは、制御信号と接続されることでスイッチ２０の導通或はオフを制御する。スイッチ２０導通時、ソースＳは第一信号を出力する。第四電極ＢとゲートＧは、それぞれ半導体層２３の両側に設けられるとともに、第四電極Ｂは需要に応じて異なる電位と接続される。このうち、ゲートＧ・ドレインＤ・ソースＳ・第四電極Ｂは、導電素材からなる。
本実施例において、薄膜トランジスタスイッチ２０は、異なる回路の中に応用されることが可能である。例えば、画素電極領域、或は検査回路、或はアクティブマトリクス方式の液晶ディスプレイにおけるＴＦＴの周辺回路の中などであり、検査回路に応用されることが望ましい。この時、ドレインＤと接続された第一信号は、検査信号である。ソースＳは、検査待機回路と接続される。このうち、検査回路は、データ線ＤＬ或は３０であることが可能である。以下では、検査回路に応用された薄膜トランジスタスイッチを例として説明する。
本実施例において、スイッチ２０導通時、ゲートＧと第四電極Ｂは高電位を受け取る。この時、第四電極Ｂの電位とゲートＧの電位は、等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。スイッチ２０がオフになった時、ゲートＧは、低電位を受け取り、第四電極Ｂは、検査需要に応じて異なる電位と接続されることで、半導体層２３中のゲートＧから離れた側の漏れ電流を誘導し、この後に、第四電極Ｂも低電位を受け取る。第四電極Ｂの電位とゲートＧの電位は、等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
図３は、本発明の実施例１における薄膜トランジスタスイッチの構造概略図である。スイッチ２０は、基板２１上にゲートＧが設けられ、ゲート絶縁層２２がゲートＧ上に設けられ、半導体層２３がゲート絶縁層２２上に設けられ、ドレインＤとソースＳがいずれも半導体層２３上に設けられるとともに、中間を隔てるようにＰＡＶ層（Ｐａｓｓｉｖａｔｉｎｇ Ｌａｙｅｒ、不動態化層）２４が設けられ、更に同時にＰＡＶ層２４が平面全体を被覆するように設けられ、第四電極ＢがＰＡＶ層上に設けられ、具体的には、ドレインＤとソースＳが隔てられた部分の真上の位置、且つ両端がドレインＤとソースＳの上方まで延伸して設けられる。ドレインＤとソースＳは、半導体層２２との間に、それぞれ電子濃度が比較的高いｎ＋層２５が設けられる。ｎ＋層２５は、それぞれドレインＤ或はソースＳの一部分に属するとともに、ｎ＋層２５は、スイッチ２０導通時のチャネル抵抗を大幅に低減させることが出来る。
本実施例において、ゲートＧと、ドレインＤ及びソースＳは、それぞれ半導体層２３の両側に位置する。スイッチ２０がオフの時、ゲートＧは低電位を受け取り、第四電極Ｂは高電位と接続されることで、半導体層２３中に蓄積され且つゲートＧから離れた側の電子を誘導し、これにより漏れ電流が減少する。この後、第四電極Ｂは低電位を受け取る。第四電極Ｂが受け取る低電位は、ゲートＧの電位と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。第四電極Ｂの高電位から低電位への変化は、スイッチ２０オフ時におけるゲートＧ電圧の高電位から低電位への変化と類似している。よって、半導體２３中のゲートＧから離れた側に集まった電子は、半導体層２３中のゲートＧに近い側の電子と同様に排出される。
（実施例２）
図４は、本発明の実施例２における薄膜トランジスタスイッチの構造概略図である。スイッチ３０は、基板３１上にゲートＧが設けられ、ゲート絶縁層３２がゲートＧ上に設けられ、ドレインＤとソースＳがいずれもゲート絶縁層３２上に設けられ、ドレインＤとソースＳの中間を隔てるように半導体層３３が設けられ、更に同時に半導体層３３がドレインＤとソースＳ全体を被覆するように設けられる。第四電極Ｂは、半導体層３３上に設けられ、具体的には、ドレインＤとソースＳが隔てられた部分の真上の位置、且つ両端がドレインＤとソースＳの上方まで延伸して設けられる。ただし、ドレインＤとソースＳ全体を全て覆ってしまうわけではなく、平面のその他部分には、いずれもＰＡＶ層３４が被覆される。即ち、ＰＡＶ層３４は第四電極Ｂの周囲に設けられ、ＰＡＶ層３４と第四電極Ｂは一定の間隔を保つ。ドレインＤとソースＳは、半導体層３２との間に、それぞれ電子濃度が比較的高いｎ＋層３５が設けられる。ｎ＋層３５は、それぞれドレインＤ或はソースＳの一部分に属するとともに、ｎ＋層３５は、スイッチ３０導通時のチャネル抵抗を大幅に低減させることが出来る。このうち、ゲートＧ・ドレインＤ・ソースＳ・第四電極Ｂは、導電素材からなる。
本実施例において、ゲートＧと、ドレインＤ及びソースＳは、それぞれ半導体層３３の同一側に位置する。第四電極ＢとゲートＧは、それぞれ半導体層３３の両側に設けられる。スイッチ３０がオフの時、ゲートＧは、低電位を受け取り、第四電極Ｂは接続されることで、半導體３３層中に蓄積し且つゲートＧから離れた側の電子を誘導し、これにより漏れ電流が減少する。第四電極Ｂが低電位を受け取った時、第四電極Ｂと半導体層３３が直接接触していることにより、半導体層３３中のゲートＧから離れた側の電子、即ち第四電極Ｂに近い電子が直接第四電極Ｂを通して誘導される。スイッチ３０オフ後、第四電極Ｂが受け取る電位は、ゲートＧの電位と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
（実施例１）
図５を参照する。図５は、本発明の実施例１の薄膜トランジスタスイッチの製造方法を示したフロー図である。薄膜トランジスタスイッチの製造方法は、以下の工程を含む。
工程Ｓ１０１：順に基底上にゲートとゲート絶縁層を設ける。ゲートは、制御信号と接続されてスイッチの導通或はオフを制御するために用いられる。
工程Ｓ１０２：ゲート絶縁層上に半導体層を設ける。
工程Ｓ１０３：半導体層上にそれぞれドレインとソースを設けるとともに不動態化層を被覆させる。ドレインは、第一信号と接続されるために用いられる。このうち、薄膜トランジスタスイッチが検査回路に用いられた時、第一信号は検査信号であり、ソースは検査待機回路と接続されるために用いられる。検査回路は、データ線或は走査線であることが可能である。
工程Ｓ１０４：不動態化層上に第四電極を設ける。第四電極は、需要に応じて異なる電位と接続されるために用いられる。
本実施例において、ゲートとドレイン、及びソースは、半導体層の両側に位置する。スイッチ導通時、第四電極とゲートは、いずれも高電圧を受け取るとともに、両者の電圧は等しいか、或は異なる。スイッチオフ時、ゲートは、低電圧を受け取り、第四電極は、まず高電圧を受け取ることで半導体層中のゲートから離れた側の電子を誘導し、これにより漏れ電流が減少する。この後、第四電極も低電圧を受け取り、この電圧は、ゲートが受け取る電圧と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
（実施例２）
図６を参照する。図６は、本発明の実施例２における薄膜トランジスタスイッチの製造方法を示したフロー図である。薄膜トランジスタスイッチの製造方法は、以下の工程を含む。
工程Ｓ２０１：順に基底上にゲートとゲート絶縁層を設ける。ゲートは、制御信号と接続されてスイッチの導通或はオフを制御するために用いられる。
工程Ｓ２０２：ゲート絶縁層上にそれぞれドレインとソースを設ける。ドレインは、第一信号と接続されるために用いられる。このうち、薄膜トランジスタスイッチが検査回路に用いられる時、第一信号は検査信号であり、ソースは検査待機回路と接続されるために用いられる。検査回路は、データ線或は走査線であることが可能である。
工程Ｓ２０３：半導体層をドレインとソース上に設けるとともにゲート絶縁層と接触させる。
工程Ｓ２０４：第四電極を半導体層上に設けるとともに、第四電極の周囲に不動態化層を被覆させる。第四電極は、需要に応じて異なる電位と接続されるために用いられる。
本実施例において、ゲートとドレイン、及びソースは、半導体層の同一側に位置する。スイッチ導通時、第四電極とゲートは、いずれも高電圧を受け取るとともに、両者の電圧は等しいか、或は異なる。スイッチオフ時、ゲートは、低電圧を受け取り、第四電極は接地することで、半導体層中のゲートから離れた側の電子を誘導し、これにより漏れ電流が減少する。スイッチオフ後、第四電極が受け取る電位は、ゲートの電位と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
総じて言えば、本発明の薄膜トランジスタスイッチは、ゲート・ドレイン・ソース・第四電極からなるとともに、ドレインが第一信号と接続され、ゲートが制御信号と接続されてスイッチの導通或はオフを制御し、スイッチ導通時にソースが第一信号を出力し、第四電極とゲートがそれぞれソースとドレインの両側に設けられ、更に第四電極が導電素材からなり且つ需要に応じて異なる電位と接続される。以上により、スイッチがオフ状態の時にチャネル中の漏れ電流を減少させて、スイッチの特性を改善することが出来る。
以上は、本発明の実施例について述べたに過ぎず、これにより本発明の請求範囲を限定するものではない。本発明の明細書及び図の内容を利用してなされた同等の効果を持つ構造やフローについての変更、或は、他の関連技術における直接的・間接的な運用は、いずれも本発明の特許保護の範囲内に含まれる。
（従来技術）
１１ ドレイン
１２ ソース
１３ ゲート
１４ ドレイン
１５ ソース
１６ ゲート
ＧＬ 走査線
ＤＬ データ線
（本発明）
２０ スイッチ
２１ 基板
２２ ゲート絶縁層
２３ 半導体層
２４ ＰＡＶ層（不動態化層）
２５ ｎ＋層
３０ スイッチ
３１ 基板
３２ ゲート絶縁層
３３ 半導体層
３４ ＰＡＶ層
３５ ｎ＋層
Ｂ 第四電極
Ｄ ドレイン
Ｇ ゲート
Ｓ ソース
ＧＬ 走査線
ＤＬ データ線

Claims (5)

  1. 薄膜トランジスタスイッチの制御方法であって、
    前記薄膜トランジスタスイッチは、
    ゲートと、ドレインと、ソースと、半導体層と、第四電極とからなり、
    前記ドレインは、第一信号と接続され、
    前記ゲートは、制御信号と接続されることで当該薄膜トランジスタスイッチの導通或はオフを制御し、
    前記スイッチ導通時、前記ソースは、前記第一信号を出力し、
    前記第四電極と前記ゲートは、それぞれ前記半導体層の両側に設けられ、
    前記第四電極は、導電素材からなり、
    当該薄膜トランジスタスイッチの制御方法は、
    当該薄膜トランジスタスイッチの導通時、前記ゲートと前記第四電極とは、高電位を受け取り、
    また更に、
    当該薄膜トランジスタスイッチのスイッチオフ時、
    前記ゲートは、低電位を受け取り、
    前記第四電極は、高電位と接続されることで、前記半導体層中に蓄積され且つ前記ゲートから離れた側の電子を誘導した後、
    前記第四電極は、低電位を受け取る
    ことを特徴とする薄膜トランジスタスイッチの制御方法。
  2. 請求項１に記載の薄膜トランジスタスイッチの制御方法において、
    更に、前記薄膜トランジスタスイッチには、ゲート絶縁層及び不動態化層が設けられ、
    前記ゲート絶縁層は、前記ゲート上に設けられ、
    前記半導体層は、前記ゲート絶縁層上に設けられ、
    前記ドレインと前記ソースは、前記半導体層上に設けられるとともに、上面には前記不動態化層が設けられ、
    前記第四電極は、前記不動態化層上に設けられている
    ことを特徴とする薄膜トランジスタスイッチの制御方法。
  3. 請求項１または請求項２に記載の薄膜トランジスタスイッチの制御方法において、
    更に、前記第四電極が低電位を受け取った時、前記第四電極の電位は、前記ゲートの電位と等しい
    ことを特徴とする薄膜トランジスタスイッチの制御方法。
  4. 請求項１または請求項２に記載の薄膜トランジスタスイッチの制御方法において、
    更に、前記第四電極が低電位を受け取った時、前記第四電極の電位は、前記ゲートの電位と異なる
    ことを特徴とする薄膜トランジスタスイッチの制御方法。
  5. 請求項１に記載の薄膜トランジスタスイッチの制御方法において、
    更に、前記第一信号は、検査信号であり、
    前記ソースは、検査待機中の走査線或はデータ線と接続される
    ことを特徴とする薄膜トランジスタスイッチの制御方法。
JP2016539383A 2013-09-10 2013-09-13 薄膜トランジスタスイッチ及びその製造方法 Active JP6279086B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310411135.2 2013-09-10
CN201310411135.2A CN103474473B (zh) 2013-09-10 2013-09-10 一种薄膜晶体管开关及其制造方法
PCT/CN2013/083484 WO2015035615A1 (zh) 2013-09-10 2013-09-13 一种薄膜晶体管开关及其制造方法

Publications (2)

Publication Number Publication Date
JP2016534570A JP2016534570A (ja) 2016-11-04
JP6279086B2 true JP6279086B2 (ja) 2018-02-14

Family

ID=49799260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539383A Active JP6279086B2 (ja) 2013-09-10 2013-09-13 薄膜トランジスタスイッチ及びその製造方法

Country Status (7)

Country Link
US (4) US9680025B2 (ja)
JP (1) JP6279086B2 (ja)
KR (1) KR101894163B1 (ja)
CN (1) CN103474473B (ja)
GB (1) GB2533717B (ja)
RU (1) RU2634088C2 (ja)
WO (1) WO2015035615A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106297617B (zh) * 2016-10-28 2019-04-26 京东方科技集团股份有限公司 测试电路开关控制单元、方法、测试电路和显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JPH11214698A (ja) * 1998-01-27 1999-08-06 Matsushita Electric Ind Co Ltd 液晶表示装置における薄膜トランジスタ
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP2006253490A (ja) * 2005-03-11 2006-09-21 Sharp Corp 薄膜トランジスタおよびこれを用いた表示装置
KR20070009321A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101076446B1 (ko) * 2007-04-13 2011-10-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102359831B1 (ko) * 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5501667B2 (ja) * 2009-06-17 2014-05-28 パナソニック株式会社 交流・直流両用スイッチ
KR101929726B1 (ko) * 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20120091239A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653531B2 (en) * 2009-11-12 2014-02-18 Sharp Kabushiki Kaisha Thin film transistor and display device
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
DE112011102837B4 (de) * 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
JP5745838B2 (ja) * 2010-12-28 2015-07-08 三菱電機株式会社 薄膜トランジスタ及びその製造方法
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
KR20120083163A (ko) * 2011-01-17 2012-07-25 삼성전자주식회사 액정 표시 장치
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
RU2634088C2 (ru) 2017-10-23
JP2016534570A (ja) 2016-11-04
US9680025B2 (en) 2017-06-13
GB2533717B (en) 2017-02-15
US20170194508A1 (en) 2017-07-06
US20170222060A1 (en) 2017-08-03
US20150069398A1 (en) 2015-03-12
US9761729B2 (en) 2017-09-12
WO2015035615A1 (zh) 2015-03-19
CN103474473B (zh) 2016-02-03
KR20160052713A (ko) 2016-05-12
GB201603048D0 (en) 2016-04-06
KR101894163B1 (ko) 2018-08-31
CN103474473A (zh) 2013-12-25
RU2016113118A (ru) 2017-10-11
US9735073B1 (en) 2017-08-15
GB2533717A (en) 2016-06-29
US20170221784A1 (en) 2017-08-03
US9887141B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
CN105372891B (zh) 一种阵列基板以及显示装置
US10490109B2 (en) Array substrate and testing method and manufacturing method thereof
US20160291790A1 (en) Touch display panel and touch display device
US10644120B2 (en) Thin film transistor, GOA circuit, display substrate and display device
WO2018000810A1 (zh) 薄膜晶体管及显示装置
US20150022211A1 (en) Detection circuit for display panel
JP2009289928A (ja) 駆動回路、アクティブマトリクス基板及び液晶表示装置
JPWO2011086782A1 (ja) アレイ基板、及び、液晶表示パネル
JP2009016756A (ja) アクティブマトリクス駆動表示装置
JP2013140366A (ja) Ｔｆｔアレイ基板
JP6279086B2 (ja) 薄膜トランジスタスイッチ及びその製造方法
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
JP2016529723A (ja) 薄膜トランジスタ、配列基板及び表示パネル
CN106940507B (zh) 阵列基板及其制备方法、显示面板
JP2002189428A (ja) アレイ基板及びそれを用いた液晶表示装置
US20190058026A1 (en) Array substrate and method of fabricating the same
US20070046848A1 (en) Thin film transistor array substrate and repairing method thereof
US20220208799A1 (en) Array substrate, fabricating method thereof, and display device
US9947251B2 (en) Active device array substrate
JP2008112925A (ja) 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路
CN110544698B (zh) 显示面板及制造方法
US11276739B2 (en) Display substrate, adjustment method thereof, and display apparatus
JP2002131783A (ja) アクティブマトリクス型表示装置
CN103871354B (zh) 一种用于显示器的切换装置、显示器
KR20020056698A (ko) 에프에프에스 모드 액정표시소자의 픽셀구조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6279086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250