JPH11214698A - 液晶表示装置における薄膜トランジスタ - Google Patents
液晶表示装置における薄膜トランジスタInfo
- Publication number
- JPH11214698A JPH11214698A JP1310698A JP1310698A JPH11214698A JP H11214698 A JPH11214698 A JP H11214698A JP 1310698 A JP1310698 A JP 1310698A JP 1310698 A JP1310698 A JP 1310698A JP H11214698 A JPH11214698 A JP H11214698A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- electrode
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 電圧を印加した状態で高温環境下に保存して
もトランジスタ特性の低下が発生しない薄膜トランジス
タを提供することを目的とする。 【解決手段】 ゲート電極、ソース電極、ドレイン電極
に加えて電荷除去電極をつける。電荷除去電極はソース
拡散層とは逆極性の拡散層で形成する。動作中は電荷除
去電極をゲート電圧とは逆極性の電位に固定する。これ
によって、Ｎ型薄膜トランジスタでは発生したプラスの
電荷は基板端子で吸出され、Ｐ型薄膜トランジスタでは
発生したマイナスの電荷は基板端子で吸出される。
もトランジスタ特性の低下が発生しない薄膜トランジス
タを提供することを目的とする。 【解決手段】 ゲート電極、ソース電極、ドレイン電極
に加えて電荷除去電極をつける。電荷除去電極はソース
拡散層とは逆極性の拡散層で形成する。動作中は電荷除
去電極をゲート電圧とは逆極性の電位に固定する。これ
によって、Ｎ型薄膜トランジスタでは発生したプラスの
電荷は基板端子で吸出され、Ｐ型薄膜トランジスタでは
発生したマイナスの電荷は基板端子で吸出される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴマトリクス
カラー液晶パネルに使用されている薄膜トランジスタに
関するものである。
カラー液晶パネルに使用されている薄膜トランジスタに
関するものである。
【０００２】
【従来の技術】画素領域の各画素位置にはスイッチング
素子として薄膜トランジスタが設けられており、この画
素領域の各薄膜トランジスタは画素領域の外に形成され
た駆動回路を介して駆動されている。前記駆動回路は能
動素子として薄膜トランジスタが使用されている。
素子として薄膜トランジスタが設けられており、この画
素領域の各薄膜トランジスタは画素領域の外に形成され
た駆動回路を介して駆動されている。前記駆動回路は能
動素子として薄膜トランジスタが使用されている。
【０００３】駆動回路に使用されている薄膜トランジス
タの使用条件は、ゲート電圧が高くドレイン電圧が低い
バイアス条件である。
タの使用条件は、ゲート電圧が高くドレイン電圧が低い
バイアス条件である。
【０００４】
【発明が解決しようとする課題】このようなＴＦＴマト
リクスカラー液晶パネルが組み込まれた機器を高温環境
下で使用すると、次のような問題が発生する。
リクスカラー液晶パネルが組み込まれた機器を高温環境
下で使用すると、次のような問題が発生する。
【０００５】具体的には、４０℃以上の環境下で、ゲー
ト電圧１５ボルト、ドレイン電圧５ボルト、ソース電圧
０ボルトに固定した状態で長期間保存した場合には、薄
膜トランジスタの閾値電圧が時間経過に伴って変動する
現象が見られる。
ト電圧１５ボルト、ドレイン電圧５ボルト、ソース電圧
０ボルトに固定した状態で長期間保存した場合には、薄
膜トランジスタの閾値電圧が時間経過に伴って変動する
現象が見られる。
【０００６】このように駆動回路の薄膜トランジスタの
閾値電圧が時間経過に伴って変動する現象が発生した場
合には、ＴＦＴマトリクスカラー液晶パネルの信頼性が
低下し、最悪の場合には画素のドライブ不良によって表
示が消える状態が発生する。
閾値電圧が時間経過に伴って変動する現象が発生した場
合には、ＴＦＴマトリクスカラー液晶パネルの信頼性が
低下し、最悪の場合には画素のドライブ不良によって表
示が消える状態が発生する。
【０００７】本発明は、電圧を印加した状態で高温の環
境下に長期間保存しても信頼性の低下を低減できる液晶
表示装置における薄膜トランジスタを提供することを目
的とする。
境下に長期間保存しても信頼性の低下を低減できる液晶
表示装置における薄膜トランジスタを提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明の液晶表示装置に
おける薄膜トランジスタは、電圧を印加した状態で高温
の環境下に長期間保存した場合には、ソース電極とドレ
イン電極の間に形成された半導体領域に、キャリアとは
極性の反対の電荷の蓄積が発生してことが原因であるこ
とに着目し、半導体領域の電位を固定し、発生したキャ
リアを吸い出せる構造にしたことを特徴とする。
おける薄膜トランジスタは、電圧を印加した状態で高温
の環境下に長期間保存した場合には、ソース電極とドレ
イン電極の間に形成された半導体領域に、キャリアとは
極性の反対の電荷の蓄積が発生してことが原因であるこ
とに着目し、半導体領域の電位を固定し、発生したキャ
リアを吸い出せる構造にしたことを特徴とする。
【０００９】
【発明の実施の形態】請求項１記載の液晶表示装置にお
ける薄膜トランジスタは、ソース電極とドレイン電極の
間に形成された半導体領域でのキャリア量をゲート電極
の電位に応じてコントロールする薄膜トランジスタにお
いて、前記半導体領域を形成する拡散層に前記半導体領
域を基準電位に接続する電荷除去電極を設けたことを特
徴とする。
ける薄膜トランジスタは、ソース電極とドレイン電極の
間に形成された半導体領域でのキャリア量をゲート電極
の電位に応じてコントロールする薄膜トランジスタにお
いて、前記半導体領域を形成する拡散層に前記半導体領
域を基準電位に接続する電荷除去電極を設けたことを特
徴とする。
【００１０】請求項２記載の液晶表示装置における薄膜
トランジスタは、請求項１において、半導体薄膜の上に
形成されたゲート電極をマスクとしてイオンドープして
Ｎ＋拡散層のソース電極とドレイン電極を形成したＮ型
薄膜トランジスタの場合には、電荷除去電極をＰ＋拡散
層で形成したことを特徴とする。
トランジスタは、請求項１において、半導体薄膜の上に
形成されたゲート電極をマスクとしてイオンドープして
Ｎ＋拡散層のソース電極とドレイン電極を形成したＮ型
薄膜トランジスタの場合には、電荷除去電極をＰ＋拡散
層で形成したことを特徴とする。
【００１１】請求項３記載の液晶表示装置における薄膜
トランジスタは、請求項１において、半導体薄膜の上に
形成されたゲート電極をマスクとしてイオンドープして
Ｐ＋拡散層のソース電極とドレイン電極を形成したＰ型
薄膜トランジスタの場合には、電荷除去電極をＮ＋拡散
層で形成したことを特徴とする。
トランジスタは、請求項１において、半導体薄膜の上に
形成されたゲート電極をマスクとしてイオンドープして
Ｐ＋拡散層のソース電極とドレイン電極を形成したＰ型
薄膜トランジスタの場合には、電荷除去電極をＮ＋拡散
層で形成したことを特徴とする。
【００１２】請求項４記載の液晶表示装置における薄膜
トランジスタは、請求項１〜請求項３において、画素領
域に駆動されたトランジスタを駆動する駆動回路の薄膜
トランジスタに電荷除去電極を設けたことを特徴とす
る。
トランジスタは、請求項１〜請求項３において、画素領
域に駆動されたトランジスタを駆動する駆動回路の薄膜
トランジスタに電荷除去電極を設けたことを特徴とす
る。
【００１３】請求項５記載の液晶表示装置における薄膜
トランジスタは、請求項１〜請求項４において、電荷除
去電極をゲート電極とは逆極性に接続したことを特徴と
する。
トランジスタは、請求項１〜請求項４において、電荷除
去電極をゲート電極とは逆極性に接続したことを特徴と
する。
【００１４】以下、この発明の実施の形態を図１〜図３
に基づいて説明する。図１の（ａ）〜（ｅ）は本発明の
薄膜トランジスタの製造工程を示す。ここでは薄膜トラ
ンジスタがＮ型の場合について説明する。
に基づいて説明する。図１の（ａ）〜（ｅ）は本発明の
薄膜トランジスタの製造工程を示す。ここでは薄膜トラ
ンジスタがＮ型の場合について説明する。
【００１５】まず、図１の（ａ）に示すように、ガラス
基板１０（具体的には、米国コーニング社製・品番７０
５９）のコーティング膜として、ＣＶＤ法を用いて絶縁
膜２０を２０００オングストローム堆積する。その上に
非晶質のシリコン薄膜３０をプラズマＣＶＤ法を用いて
８５０オングストローム堆積する。
基板１０（具体的には、米国コーニング社製・品番７０
５９）のコーティング膜として、ＣＶＤ法を用いて絶縁
膜２０を２０００オングストローム堆積する。その上に
非晶質のシリコン薄膜３０をプラズマＣＶＤ法を用いて
８５０オングストローム堆積する。
【００１６】次に、図１の（ｂ）に示すように、パター
ニングした後、エキシマレーザ４０によって結晶化し、
ポリシリコン薄膜５０を形成する。次に、図１の（ｃ）
に示すように、この上にゲート絶縁膜として酸化膜６０
を常圧ＣＶＤ法にて１０００オングストローム程度堆積
する。さらにゲート電極７０としてアルミニウムをスパ
ッタ法で３０００オングストローム程度堆積しパターニ
ングする。
ニングした後、エキシマレーザ４０によって結晶化し、
ポリシリコン薄膜５０を形成する。次に、図１の（ｃ）
に示すように、この上にゲート絶縁膜として酸化膜６０
を常圧ＣＶＤ法にて１０００オングストローム程度堆積
する。さらにゲート電極７０としてアルミニウムをスパ
ッタ法で３０００オングストローム程度堆積しパターニ
ングする。
【００１７】次に、図１の（ｄ）に示すように、ゲート
電極７０をマスクとしてリンのイオンドープ７５を行
い、Ｎプラス拡散層１００を形成する。この拡散層１０
０は上からみた場合、図２のソース電極１２０とドレイ
ン電極１３０を形成することになる。
電極７０をマスクとしてリンのイオンドープ７５を行
い、Ｎプラス拡散層１００を形成する。この拡散層１０
０は上からみた場合、図２のソース電極１２０とドレイ
ン電極１３０を形成することになる。
【００１８】次に、図２と図３に示すソース電極１２０
とドレイン電極１３０の間に形成された半導体領域１５
０に接続された電荷除去電極１４０の領域のみに、図１
の（ｅ）に示すようにイオンドープ７７を行いボロンを
注入してＰプラスの拡散層を形成している。
とドレイン電極１３０の間に形成された半導体領域１５
０に接続された電荷除去電極１４０の領域のみに、図１
の（ｅ）に示すようにイオンドープ７７を行いボロンを
注入してＰプラスの拡散層を形成している。
【００１９】このように形成された電荷除去電極１４０
を有する薄膜トランジスタは、ゲート電極１１０、ドレ
イン電極１３０に所定の電圧を印加し、電荷除去電極１
４０にはマイナス電位である−０．１ボルト程度の電位
に接続する。
を有する薄膜トランジスタは、ゲート電極１１０、ドレ
イン電極１３０に所定の電圧を印加し、電荷除去電極１
４０にはマイナス電位である−０．１ボルト程度の電位
に接続する。
【００２０】このように構成された薄膜トランジスタ
は、図３に示すようにソース電極１２０からドレイン電
極１３０に向かって電子１６０を流すが、発生した余分
なホール１７０は電荷除去電極１４０から吸い出されて
ホール１７０が蓄積されることがなくなり、電圧を印加
した状態で高温（４０℃）の環境下に保存した場合であ
っても、長期間にわたって閾値特性の変動がなく、信頼
性が向上したことが確認された。
は、図３に示すようにソース電極１２０からドレイン電
極１３０に向かって電子１６０を流すが、発生した余分
なホール１７０は電荷除去電極１４０から吸い出されて
ホール１７０が蓄積されることがなくなり、電圧を印加
した状態で高温（４０℃）の環境下に保存した場合であ
っても、長期間にわたって閾値特性の変動がなく、信頼
性が向上したことが確認された。
【００２１】当然、Ｎ型におけるマイナスのキャリアは
ドレイン吸収されるので、問題ない。なお、上記の実施
の形態では、薄膜トランジスタがＮ型ＴＦＴの場合につ
いて述べたが、Ｐ型ＴＦＴの場合はボロンのドーピング
を先に実施し、基板電極はＮ型拡散で形成する。動作
も、反対の極性で電荷除去電極はプラス電位たとえば＋
０．１ボルト程度の電位に接続する。
ドレイン吸収されるので、問題ない。なお、上記の実施
の形態では、薄膜トランジスタがＮ型ＴＦＴの場合につ
いて述べたが、Ｐ型ＴＦＴの場合はボロンのドーピング
を先に実施し、基板電極はＮ型拡散で形成する。動作
も、反対の極性で電荷除去電極はプラス電位たとえば＋
０．１ボルト程度の電位に接続する。
【００２２】
【発明の効果】以上のように本発明によると、ソース電
極とドレイン電極の間に形成された半導体領域でのキャ
リア量をゲート電極の電位に応じてコントロールする薄
膜トランジスタにおいて、前記半導体領域を形成する拡
散層に前記半導体領域を基準電位に接続する電荷除去電
極を設けたため、実動作中に発生する余分なキャリアを
電荷除去電極から除去することができ、トランジスタの
特性変動を抑制することができ、信頼性の向上を実現で
きる。
極とドレイン電極の間に形成された半導体領域でのキャ
リア量をゲート電極の電位に応じてコントロールする薄
膜トランジスタにおいて、前記半導体領域を形成する拡
散層に前記半導体領域を基準電位に接続する電荷除去電
極を設けたため、実動作中に発生する余分なキャリアを
電荷除去電極から除去することができ、トランジスタの
特性変動を抑制することができ、信頼性の向上を実現で
きる。
【図１】本発明の薄膜トランジスタの製造工程図
【図２】同実施の形態の薄膜トランジスタの平面図
【図３】同実施の形態のゲート電極を除去した状態の平
面図
面図
１０ ガラス基板 ２０ 絶縁膜 ３０ 非晶質のシリコン薄膜 ５０ ポリシリコン薄膜 ６０ 酸化膜 ７０ ゲート電極 １００ Ｎプラス拡散層 １２０ ソース電極 １３０ ドレイン電極 １５０ 半導体領域 １４０ 電荷除去電極 １１０ ゲート電極
Claims (5)
- 【請求項１】 ソース電極とドレイン電極の間に形成さ
れた半導体領域でのキャリア量をゲート電極の電位に応
じてコントロールする薄膜トランジスタにおいて、 前記半導体領域を形成する拡散層に前記半導体領域を基
準電位に接続する電荷除去電極を設けた液晶表示装置に
おける薄膜トランジスタ。 - 【請求項２】 半導体薄膜の上に形成されたゲート電極
をマスクとしてイオンドープしてＮ＋拡散層のソース電
極とドレイン電極を形成したＮ型薄膜トランジスタの場
合には、電荷除去電極をＰ＋拡散層で形成した請求項１
記載の液晶表示装置における薄膜トランジスタ。 - 【請求項３】 半導体薄膜の上に形成されたゲート電極
をマスクとしてイオンドープしてＰ＋拡散層のソース電
極とドレイン電極を形成したＰ型薄膜トランジスタの場
合には、電荷除去電極をＮ＋拡散層で形成した請求項１
記載の液晶表示装置における薄膜トランジスタ。 - 【請求項４】 画素領域に駆動されたトランジスタを駆
動する駆動回路の薄膜トランジスタに電荷除去電極を設
けた請求項１〜請求項３の何れかに記載の液晶表示装置
における薄膜トランジスタ。 - 【請求項５】 電荷除去電極をゲート電極とは逆極性に
接続した請求項１〜請求項４の何れかに記載の液晶表示
装置における薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310698A JPH11214698A (ja) | 1998-01-27 | 1998-01-27 | 液晶表示装置における薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310698A JPH11214698A (ja) | 1998-01-27 | 1998-01-27 | 液晶表示装置における薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214698A true JPH11214698A (ja) | 1999-08-06 |
Family
ID=11823911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310698A Pending JPH11214698A (ja) | 1998-01-27 | 1998-01-27 | 液晶表示装置における薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214698A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004183A (ja) * | 2003-05-20 | 2005-01-06 | Advanced Lcd Technologies Development Center Co Ltd | 発光型表示装置 |
| CN103941440A (zh) * | 2013-12-30 | 2014-07-23 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
| JP2016534570A (ja) * | 2013-09-10 | 2016-11-04 | 深▲セン▼市華星光電技術有限公司 | 薄膜トランジスタスイッチ及びその製造方法 |
-
1998
- 1998-01-27 JP JP1310698A patent/JPH11214698A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004183A (ja) * | 2003-05-20 | 2005-01-06 | Advanced Lcd Technologies Development Center Co Ltd | 発光型表示装置 |
| JP2016534570A (ja) * | 2013-09-10 | 2016-11-04 | 深▲セン▼市華星光電技術有限公司 | 薄膜トランジスタスイッチ及びその製造方法 |
| CN103941440A (zh) * | 2013-12-30 | 2014-07-23 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
| CN103941440B (zh) * | 2013-12-30 | 2017-02-15 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929464A (en) | Active matrix electro-optical device | |
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| JP3471928B2 (ja) | アクティブマトリクス表示装置の駆動方法 | |
| JP3254007B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| US20070045740A1 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| JPH11274504A (ja) | Ｔｆｔおよびその製法 | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2846736B2 (ja) | 薄膜半導体装置 | |
| US20060071352A1 (en) | Thin film transistors and methods of manufacture thereof | |
| JPH11214698A (ja) | 液晶表示装置における薄膜トランジスタ | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| JPH03201538A (ja) | 薄膜トランジスタの製造方法 | |
| JP2647100B2 (ja) | 薄膜トランジスタ | |
| JP3603968B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US8759166B2 (en) | Method for manufacturing thin film transistor device | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| JP3987303B2 (ja) | 表示装置 | |
| JP3986767B2 (ja) | スタティックｒａｍ及び半導体集積回路 | |
| JP3977032B2 (ja) | 薄膜トランジスタ及び半導体集積回路 | |
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| JP3323838B2 (ja) | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 | |
| KR100488063B1 (ko) | 박막 트랜지스터 및 그 제조방법 |