JP6258348B2 - 表示制御装置 - Google Patents

Description

本発明は、電子機器の表示制御を行う表示制御装置に関する。

パーソナルコンピュータ、スマートフォン等、表示装置を備えた電子機器は、当該表示装置の画面上に画像を適切に出力するために、各種表示制御を行う表示制御装置を備えていることが一般的である。上記表示制御装置は、ホストから受信した画像データをフレームバッファへ格納しておき、表示装置の表示のタイミングに合わせて、画像データを出力する。このような表示制御装置に係る技術として、例えば特許文献１には、同じデータが連続していると判断すると、当該データを圧縮しフレームバッファの別領域に格納しておき、出力の際には上記圧縮したデータを伸長し出力することにより、フレームバッファへのアクセス数（データの読み出し回数）を低減し、表示制御装置の消費電力を低減する技術が開示されている。

日本国公開特許公報「特開２０００−９８９９３号公報（公開日：２０００年４月７日）」

ところで、特許文献１に記載の表示コントローラでは、フレームバッファとして通常ＤＲＡＭ（dynamic random access memory）が使用されている。ＤＲＡＭは、格納しているデータ（ここでは、表示画面の画像データ）を保持するために、リフレッシュ動作（記憶保持動作）が必要なメモリである。そのため、上記表示コントローラは、ＤＲＡＭに格納されている画像データを保持するために、定期的にリフレッシュ動作を行う必要がある。当該リフレッシュ動作に係る消費電力は大きく、表示コントローラの消費電力の低減を阻む要因となっている。本発明は、上記問題点を鑑みてなされたものであり、その目的は、消費電力を抑えた表示制御装置を実現することにある。

上記の課題を解決するために、本発明の一態様に係る表示制御装置は、ホストから受信した画像データを第１のメモリへ格納し、上記画像データを所定のタイミングで表示部へと出力する表示制御装置であって、上記第１のメモリよりも消費電力が小さい第２のメモリと、上記ホストからの上記画像データの更新の有無を判定する更新判定部と、圧縮部と、伸長部と、を備え、上記更新判定部が、上記ホストからの上記画像データの更新が無いと判定した場合、上記圧縮部は、上記第１のメモリから読み出した上記画像データを圧縮して上記第２のメモリに格納し、上記第１のメモリは、記憶保持動作を停止し、上記伸長部は、上記第２のメモリから読み出した圧縮された上記画像データを伸長し、伸長された上記画像データを上記表示部へと出力することを特徴としている。

本発明の一態様によれば、表示制御装置の消費電力を抑えるという効果を奏する。

本発明の実施形態１に係る表示制御装置の処理の流れを示すフローチャートである。 上記表示制御装置の要部構成を示すブロック図である。 上記表示制御装置における画像データの入出力の流れ、ならびにＤＲＡＭおよびＳＲＡＭへのデータの書込みを示している。 上記表示制御装置にて行われる処理を示したタイミングチャートである。 本発明の実施形態２に係る表示制御装置の処理の流れを示すフローチャートである。 本発明の実施形態２に係る表示制御装置における画像データの入出力の流れ、ならびにＤＲＡＭおよびＳＲＡＭへのデータの書込みを示している。

〔実施形態１〕
本発明の第１の実施形態について説明すれば、以下の通りである。まず、本実施形態に係る表示制御装置１の構成を、図２に基づいて説明する。

≪要部構成≫
図２は、表示制御装置１の要部構成を示すブロック図である。また、同図では、ホスト２およびＬＣＤ３を併せて図示している。なお、以下では表示制御装置１、ホスト２、およびＬＣＤ３を別個の装置として説明するが、本発明は、表示制御装置１、ホスト２、およびＬＣＤ３（表示部）を含む１つの電子機器として構成されてもよい。例えば、本発明は、表示制御装置１、ホスト２、およびＬＣＤ３を備えたスマートフォン、タブレットＰＣ等であってもよい。

ホスト２は、ＬＣＤ３に表示させる画像データを生成し、当該画像データを順次、表示制御装置１に提供するものである。ここで、「画像データ」とは、ＬＣＤ３に表示する１フレーム分の画像を示す。ホスト２は表示制御装置１からのＴＥ（Tearing Effect）信号に同期して、表示制御装置１へ画像データを送信する。なお、次フレームでＬＣＤ３に表示させる画像データが、前回表示制御装置１に送信した画像データと同じである場合（ＬＣＤ３にて、表示画面の変化が無い場合）は、ホスト２は、表示制御装置１に対し画像データを送信しない、または、前回送信した画像データと同じ画像を送信すればよい。

ＬＣＤ３は、表示制御装置１から受信した画像データを表示する液晶ディスプレイ（（Liquid Crystal Display）、ＬＣＤ）である。なお、ＬＣＤ３は上記画像データを表示できさえすればよく、その構成は特に限定しない。したがって、ＬＣＤ３は、液晶ディスプレイ以外の表示装置であってもよい。例えば、ブラウン管を用いたディスプレイ（ＣＲＴ）、プラズマディスプレイ、有機ＥＬ（electroluminescence）ディスプレイ、電解放出ディスプレイなどの表示装置であってもよい。

表示制御装置１は、ホスト２から画像データを受信し格納しておき、当該画像データをＬＣＤ３に応じた所定のタイミングでＬＣＤ３へと出力する装置である。表示制御装置１は、ホスト２から表示制御装置１への画像データの入力（送信）タイミングを通知するＴＥ信号を送信し、当該信号に同期したホスト２から画像データを受信し格納する。以降、ホスト２から表示制御装置１への画像データの入力（送信）タイミングを「入力開始タイミング」と称する。また、表示制御装置１は、ＬＣＤ３のリフレッシュのタイミングに合わせて、ＬＣＤ３に上記受信した画像データの出力を開始する。以降、表示制御装置１からＬＣＤ３への画像データの出力（送信）タイミングを「出力開始タイミング」と称する。出力開始タイミングは、ホスト２から表示制御装置１への画像データの入力速度と、表示制御装置１からＬＣＤ３への画像データの出力速度とを勘案することにより、ＬＣＤ３でティアリングが生じないようなタイミングに決定されることが望ましい。また、ある出力開始タイミングから、次の出力開始タイミングまでの期間は、ＬＣＤ３の１垂直期間に対応する。

なお、本実施形態においては、入力開始タイミング（ＴＥ信号の送信）は一定間隔であることとし、出力開始タイミングは、入力開始タイミングから所定の時間間隔を空けたタイミングであることとする。しかしながら、入力開始タイミングおよび出力開始タイミングは一定間隔でなくても構わない。

表示制御装置１は、さらに詳しくは、入力部１０と、１次圧縮部２０（圧縮情報生成部、格納部）と、フレームバッファ３０と、伸長部４０と、出力部５０と、タイミングコントローラ６０と、２次圧縮部７０（圧縮部）とを備えている。

入力部１０は、ホスト２と表示制御装置１とを接続するインターフェースである。入力部１０は、後述のタイミングコントローラ６０が出力するＴＥ信号をホスト２へと送信する。また、入力部１０は、ホスト２から画像データを受信すると、受信した画像データを順次１次圧縮部２０へと送信する。出力部５０は、表示制御装置１とＬＣＤ３とを接続するインターフェースである。出力部５０は、後述の伸長部４０が出力する画像データをＬＣＤ３へと送信する。

１次圧縮部２０は、入力部１０から受信した画像データを圧縮し、フレームバッファ３０のＤＲＡＭ３１へと書き込むものである。１次圧縮部２０は、入力部１０から画像データを受信すると、当該画像データに対し所定のデータ圧縮処理を施す。以降、１次圧縮部２０が行う所定のデータ圧縮処理を「１次圧縮」と称し、１次圧縮された画像データを「１次圧縮データ」と称する。

１次圧縮部２０はさらに、上記１次圧縮において、１フレーム分の画像データの圧縮が完了した際に、画像データの特徴を示す圧縮情報を生成する。生成された１次圧縮データはＤＲＡＭ３１に書き込まれ、圧縮情報は２次圧縮部７０へ送信される。１次圧縮および圧縮情報については、後で詳述する。

２次圧縮部７０は、画像データを、１次圧縮より低圧縮率で圧縮し、ＳＲＡＭ３２へと書き込むものである。なお、ここで「圧縮率」とは、圧縮前の画像データのデータサイズに対する圧縮後のデータのデータサイズの割合（％）を示す。つまり、圧縮率（％）＝（圧縮後の画像データのサイズ/圧縮前の画像データのサイズ×１００）である。したがって、圧縮率が小さいほど、画像情報が高密度に圧縮されている（圧縮後のデータサイズが小さくなる）といえる。２次圧縮部７０は、１次圧縮部２０から圧縮情報を受信し、後述の伸長部４０から画像データを受信すると、上記圧縮情報に基づいて、画像データに対し、１次圧縮より低圧縮率である所定のデータ圧縮処理を施す。以降、２次圧縮部７０が行う所定のデータ圧縮処理を「２次圧縮」と称し、２次圧縮された画像データを「２次圧縮データ」と称する。生成された２次圧縮データは、ＳＲＡＭ３２へと書き込まれる。

≪１次圧縮および２次圧縮≫
ここで、１次圧縮および２次圧縮、ならびに圧縮情報について詳細に説明する。１次圧縮は、ホスト２から受信した画像データをＤＲＡＭ３１に書き込み可能な容量にするため行われる圧縮である。１次圧縮部２０は１次圧縮として、例えば画像データを予め定められた方法およびパラメータで圧縮すればよい。１次圧縮の具体的方法については特に限定しないが、例えば画像データをランレングス化による圧縮、隣接する画素のパラメータの差分をとることによる圧縮（ＡＤＰＣＭ（適応的差分パルス符号変調）符号化など）、および画像データの量子化レベルを変更することによる圧縮などが使用可能である。なお、１次圧縮は可逆圧縮であっても非可逆圧縮であってもよい。

そして、圧縮情報とは、１次圧縮に係る各種処理の過程で得られた、画像データの特徴を示す情報である。圧縮情報の具体的構成は特に限定しないが、例えば、画像データのデータ値の統計情報（画素値の頻度を示すヒストグラムなど）、あるいは、所定のパラメータ（量子化レベルや、乱数の初期値など）および所定の圧縮方法で圧縮を行う場合の圧縮率の予測値（量子化レベルを変えた場合の、それぞれの圧縮率の予測値など）、または画像の劣化度合い（乱数系列を変更した場合の画像の劣化度合いなど）などであってもよい。なお、上記圧縮率の予測値および画像の劣化度合いは、例えば１次圧縮部２０にて画像データの一部を部分的に、あるいは画像データ全部を圧縮しながらモニタリングされる。

一方、２次圧縮は、１次圧縮部２０にて生成された圧縮情報に応じ、圧縮方法およびパラメータを変えて行う圧縮である。なお、２次圧縮も、可逆圧縮であっても非可逆圧縮であっても構わない。また、１次圧縮と２次圧縮は同じ圧縮方法を用いても構わないが、２次圧縮では、圧縮情報を用いることにより、より低圧縮率または高品質（劣化の度合いが少ない）の２次圧縮データを生成することが望ましい。

例えば、２次圧縮部７０が圧縮情報として画素値の頻度を示すヒストグラムを受信した場合は、当該ヒストグラムから各画素値の出現確率が分かるので、２次圧縮として可変長符号化（ハフマン符号化や算術符号化）を効率よく（低圧縮率で）行うことができる。また例えば、２次圧縮部７０が圧縮情報として各種圧縮の演算に用いる係数の値（パラメータ）を受信した場合は、ＡＤＰＣＭ符号化など各種圧縮をより適切なパラメータを用いて行うことができる。また例えば、２次圧縮部７０が圧縮情報として圧縮率の予測値を受信した場合は、最適な量子化レベル（圧縮の度合い）で量子化による圧縮を行うことができる。また例えば、２次圧縮部７０が圧縮情報として、乱数系列を変更した場合の劣化度合いや乱数の初期値を受信した場合は、２次圧縮として、劣化度合いを考慮し、または最適な乱数の初期値を用いてデータを並び替え、符号化することができる。

このように、２次圧縮では、１次圧縮のときに生成した圧縮情報から最適な圧縮を行うことができる。つまり、ホスト２から入力されてきた画像データの特徴（圧縮情報）によって、より低圧縮率の圧縮を行うこと、またはより高品質な２次圧縮データを生成することができる。なお、２次圧縮部７０は、２次圧縮の方法として複数の圧縮方法（圧縮アルゴリズム）または圧縮パラメータ（係数や乱数の初期値）を記憶しておき、当該画像データに対応する圧縮情報に応じて、最適な圧縮方法またはパラメータを選択してもよい。また、上記圧縮方法およびパラメータにそれぞれ優先度をあらかじめ設けていてもよい。

伸長部４０は、１次圧縮データまたは２次圧縮データを伸長するものである。伸長部４０は、後述のタイミングコントローラ６０からの指示により、ＤＲＡＭ３１から１次圧縮データを読み出し、伸長する。伸長された１次圧縮データ（画像データ）は、タイミングコントローラ６０からの指示により、出力部５０または２次圧縮部７０へと送信される。伸長部４０はまた、タイミングコントローラ６０からの指示により、ＳＲＡＭ３２から２次圧縮データを読み出し、伸長する。伸長された２次圧縮データ（画像データ）は、出力部５０へと送信される。

フレームバッファ３０は、画像データを格納するメモリである。フレームバッファ３０は、ＤＲＡＭ３１（第１のメモリ）およびＳＲＡＭ３２（第２のメモリ）を含む。ＤＲＡＭ３１は、１次圧縮データを記憶するメモリであり、自己の記憶内容を保持するためにリフレッシュ動作（記憶保持動作）が必要なメモリである。なお、以降の説明において、「ＤＲＡＭ３１を起動させる」とは、ＤＲＡＭ３１のリフレッシュ動作の駆動を開始させることを示し、「ＤＲＡＭ３１を停止させる」とは、ＤＲＡＭ３１のリフレッシュ動作を継続的に停止させることを示す。しかしながら、本発明では、ＤＲＡＭ３１の動作に必要な電源回路を起動させることを「ＤＲＡＭ３１を起動させる」としてもよいし、ＤＲＡＭ３１の動作に必要な電源回路を停止させることを「ＤＲＡＭ３１を停止させる」としてもよい。また以降、特別の記載がない限りは、「ＤＲＡＭ３１を起動（停止）させる」とは、ＤＲＡＭ３１の記憶領域（１次圧縮データが書き込みおよび読み出しされる領域）の全てを起動（停止）させることを意味する。

一方、ＳＲＡＭ３２は、２次圧縮データを記憶するメモリである。また、ＳＲＡＭ３２は記憶保持のためのリフレッシュ動作が不要なメモリであり、ＤＲＡＭ３１より消費電力の小さいメモリである。なお、ＳＲＡＭ３２はＤＲＡＭ３１より小容量のメモリであってもよい。また、本実施形態では、フレームバッファ３０はＤＲＡＭおよびＳＲＡＭを含むこととしたが、フレームバッファ３０のメモリはＤＲＡＭとＳＲＡＭとに限定されない。つまり、本発明におけるフレームバッファ３０のメモリは、１次圧縮データを格納可能な第１のメモリと、２次圧縮データを格納可能で、かつ第１のメモリより消費電力が小さい第２のメモリとで構成されていればよく、当該第１および第２のメモリの種類は問わない。

タイミングコントローラ６０は、表示制御装置１の入出力に係るタイミング制御を行うものである。タイミングコントローラ６０の働きについては後で詳述する。タイミングコントローラ６０はさらに詳しくは、更新判定部６１を含む。

更新判定部６１は、ホスト２からの画像データの更新の有無を判定するものである。更新判定部６１は、ＬＣＤ３への出力を開始する画像データをホスト２から受信したか（または受信中か）否かを判定する。ＬＣＤ３へ出力する画像データを受信している場合、更新判定部６１は、ホスト２からの画像データの更新有りと判定する。一方、上記画像データをホスト２から受信していない場合、更新判定部６１は、ホスト２からの画像データの更新無しと判定する。なお、本実施形態では出力開始タイミングにおいて上記判定を行うこととしたが、上記判定は入力開始タイミングから出力開始タイミングの間に行うのであれば特に限定されない。

なお、更新判定部６１は、ホスト２から画像データを受信している場合でも、当該画像データが前回受信した画像データと同じものである場合（すなわち、ＬＣＤ３に表示する画像データに変化がない場合）、ホスト２からの画像データの更新無しと判定してもよい。また、更新判定部６１は、上述の判定により画像データの更新無しと判定した後、入力部１０が、ホスト２から次以降のフレームの分の画像データを受信すると、当該受信を検知しホスト２からの画像データの更新が再開されたと判定する。

≪画像データの流れ≫
次に、表示制御装置１における画像データの入出力の流れについて、図３を用いて説明する。図３の（ａ）は、ホスト２からの画像データの更新が有る場合の、画像データの入出力の流れを示している。また、図３の（ｂ）は、同図の（ａ）の場合における、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域を示している。これに対し、図３の（ｃ）は、ホスト２からの画像データの更新が無くなった時（画像データの更新有りから、無しに変化した時点）の、画像データの入出力の流れを示している。そして、図３の（ｄ）は、同図の（ｃ）の場合における、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域を示している。なお、図３の（ｂ）および（ｄ）において、ＤＲＡＭ３１およびＳＲＡＭ３２の各ブロックはそれぞれ、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域全体を示し、斜線部分は、当該斜線部分に相当する記憶領域にデータが書き込まれていることを示し、太線の矢印は、データの書き込み処理を示す。

図３の（ａ）に示すように、ホスト２からの画像データの更新が有る場合、表示制御装置１は、ＬＣＤ３に表示すべき画像データを、ホスト２から受信する。この場合、ホスト２より受信した画像データは、入力開始タイミングにおいて、１次圧縮部２０により１次圧縮され、ＤＲＡＭ３１へと書き込まれる。また、上記１次圧縮データは、出力開始タイミングにおいて伸長部４０により読み出され、伸長され出力部５０に出力される。このように、画像データの更新が有る場合は、図３の（ｂ）に示すように、１次圧縮データはＤＲＡＭ３１に書き込まれ、ＤＲＡＭ３１から読み出しされる。

一方、図３の（ｃ）に示すように、今まであったホスト２からの画像データの更新が無くなった場合、出力開始タイミングになっても、次フレームでＬＣＤ３に表示すべき画像データがホスト２から表示制御装置１へ入力されない。この場合、ＤＲＡＭ３１に書き込まれた１次圧縮データは伸長部４０により読み出され、伸長される。そして、伸長された１次圧縮データは２次圧縮部７０にて２次圧縮される。このように、画像データの更新が無くなると、図３の（ｄ）に示すように、１次圧縮データはＤＲＡＭ３１から読み出され、伸長および２次圧縮されＳＲＡＭ３２へと書き込まれる。なお、１次圧縮データが読み出されると、または、２次圧縮データのＳＲＡＭ３２への書き込みが完了すると、ＤＲＡＭ３１は停止する。以降、画像データの更新が再開するまでの間、表示制御装置１は、ＤＲＡＭ３１を停止させた状態とし、ＬＣＤ３のリフレッシュのタイミングに合わせてＳＲＡＭ３２から２次圧縮データを読み出し、伸長し、出力する。

以上のように、表示制御装置１はホスト２からの画像データの更新の有無により、ＤＲＡＭ３１とＳＲＡＭ３２、どちらに画像データを書き込むか、および、どちらから画像データを読み出すかを変える。このようなホスト２からの画像データの更新の有無および、画像データの書き込みおよび読み出し先を決める制御は、タイミングコントローラ６０により行われる。次に、タイミングコントローラ６０の働きについて詳細に説明する。

≪タイミングコントローラの処理制御≫
以下、タイミングコントローラ６０が行う入出力のタイミング制御について、図４を用いて詳述する。図４は、ホスト２から画像データＡ〜Ｄが順に入力された場合の、表示制御装置１にて行われる処理を示したタイミングチャートである。なお、同図では、画像データＡと画像データＢとは連続して送信され、その後、画面の更新が一時途絶えた後に、画像データＣおよびＤが送信されている。

図中の「ＴＥ出力」行は、タイミングコントローラ６０からホスト２へのＴＥ信号の出力タイミング、すなわち入力開始タイミングを、上向き矢印で示している。また、「出力開始タイミング」行は、出力開始タイミングを上向き矢印で示している。なお、出力開始タイミングの間隔は、ＬＣＤ３の１垂直期間に対応している。

「ホスト入力」行は、ホスト２から表示制御装置１への画像データの入力処理を示している。また、「ＬＣＤ出力」行は、表示制御装置１からＬＣＤ３への画像データの出力処理を示している。また、「ＤＲＡＭ ＷＲ」行、および「ＤＲＡＭ ＲＤ」行はそれぞれ、ＤＲＡＭに対する画像データ（１次圧縮データ）の書込み（ＷＲ）および読み出し（ＲＤ）処理を示している。さらに、「ＳＲＡＭ ＷＲ」行、および「ＳＲＡＭ ＲＤ」行はそれぞれ、ＳＲＡＭに対する画像データ（２次圧縮データ）の書込み（ＷＲ）および読出し（ＲＤ）処理を示している。なお、「ホスト入力」行から「ＳＲＡＭ ＲＤ」行までに示された実線矢印Ａ〜Ｄはそれぞれ、画像データＡ〜Ｄについて当該行に対応する処理を開始してから完了するまでの期間を示す。例えば、「ＤＲＡＭ ＷＲ」行の実線矢印Ａは、画像データＡをＤＲＡＭ３１に書き込み始めてから、当該書き込みが完了するまでの期間を示す。

さらに、「ＤＲＡＭ Ｒｅｆｒｅｓｈ」行は、ＤＲＡＭ３１の電源（リフレッシュ動作の駆動）の起動（ＯＮ）または停止（ＯＦＦ）を折れ線で示している。図４では、ＤＲＡＭ３１は複数のバンクに分割されており、バンク毎にリフレッシュ動作のＯＮおよびＯＦＦが制御可能である。このようなＤＲＡＭ３１において、リフレッシュ動作がＯＦＦの状態でＤＲＡＭ３１への書き込みが必要になった場合は、書き込みが必要なバンクのリフレッシュ動作が順次ＯＮされる。図４に示す折れ線の山の頂点は、全てのバンクのリフレッシュ動作がＯＮになった時点を示している。また、折れ線が右肩上がり、または右肩下がりになっている期間は、ＤＲＡＭ３１の一部のバンクのリフレッシュ動作がＯＮになっている期間を示している。一方、２次圧縮が開始され、かつホスト入力が無い場合、ＤＲＡＭ３１において不要になったバンクのリフレッシュ動作が順次ＯＦＦにされていく。折れ線の谷を示す（図中の「ＯＦＦ」）期間は、全てのバンクのリフレッシュ動作がＯＦＦになる期間を示す。

入力開始タイミングになると、タイミングコントローラ６０はホスト２に対しＴＥ信号を送信する（「ＴＥ出力」行の矢印Ａ）。ホスト２は当該ＴＥ信号に同期し、入力部１０を介し１次圧縮部２０への画像データ（画像データＡ）の送信を開始する（「ホスト入力」行の矢印Ａ）。また、１次圧縮部２０は、画像データＡを、受信した部分から順次１次圧縮し、ＤＲＡＭ３１へと書き込んでいく（「ＤＲＡＭ ＷＲ」行の矢印Ａ）。

一方、上記入力開始タイミングから所定の時間が経過し、出力開始タイミング（「出力開始タイミング」行の矢印Ａ）になると、タイミングコントローラ６０は、伸長部４０に対し、１次圧縮データの出力を指示する。そして、伸長部４０は当該指示を受け、ＤＲＡＭ３１からの１次圧縮データ（画像データＡ）の読み出しを開始する（「ＤＲＡＭ ＲＤ」行の矢印Ａ）。読み出された１次圧縮データは伸長され、ＬＣＤ３へと出力される。なお、図示の通り、１次圧縮部２０によるＤＲＡＭ３１への書き込みと、伸長部４０によるＤＲＡＭ３１からの読み込みとは、同時に行われていてもよい（「ＤＲＡＭ ＷＲ」行および「ＤＲＡＭ ＲＤ」行の矢印Ａ）。次の入力開始タイミング（「ＴＥ出力」行の矢印Ｂ）および出力開始タイミング（「出力開始タイミング」行の矢印Ｂ）においても、タイミングコントローラ６０は同様のタイミング制御を行い、よって画像データＢについて画像データＡと同様の処理が行われる。

一方、次の入力開始タイミングでは（「ＴＥ出力」行の矢印Ｂ’）、タイミングコントローラ６０からホスト２に対するＴＥ信号の発信は行われるが、ホスト２は、画像データを送信しない。したがって、画像データの１次圧縮およびＤＲＡＭ３１への書き込みも行われない。この場合、次の出力開始タイミング（「出力開始タイミング」行の矢印Ｂ’）において、タイミングコントローラ６０の更新判定部６１は、画像データの更新無しと判定する。さらに、タイミングコントローラ６０は、ＤＲＡＭ３１が起動しているか否かを判定する。

図示の通り、当該出力開始タイミング（Ｂ’）ではＤＲＡＭ３１は起動（ＯＮ）していて、かつホスト入力中でないので、タイミングコントローラ６０は、伸長部４０に対し２次圧縮部７０に画像データを送信するよう指示する。伸長部４０は当該指示を受け、ＤＲＡＭ３１から１次圧縮データ（画像データＢ）を読み込み（「ＤＲＡＭ ＲＤ」行の矢印Ｂ’）、伸長し、２次圧縮部７０へ送信する。２次圧縮部７０は伸長された１次圧縮データ（画像データＢ）を受信すると、当該データと、画像データＢの１次圧縮時に１次圧縮部２０にて生成された圧縮情報と、を用いて２次圧縮を行う。２次圧縮データは、ＳＲＡＭ３２へと書き込まれる（「ＳＲＡＭ ＷＲ」行の矢印Ｂ）。換言すると、「ＤＲＡＭ ＷＲ」行の矢印Ｂの期間にＤＲＡＭ３１に書き込まれた画像データＢを２次圧縮し、「ＳＲＡＭ ＷＲ」行の矢印Ｂ’の期間にＳＲＡＭ３２にバックアップ保存する。

以降、ホスト２による画像データの更新が無い間も、タイミングコントローラ６０は図示のように、入力開始タイミングにおいてＴＥ信号を送信し、出力開始タイミングにて画像データ更新の有無について判定する。また、ホスト２による画像データの更新が無い場合でも、タイミングコントローラ６０は、所定の期間毎にＬＣＤ３へと画像データを出力するよう伸長部４０を制御する（「ＬＣＤ出力」行の矢印Ｂ’）。なお、このときは、画像データの更新が無く、かつＤＲＡＭ３１も停止（ＯＦＦ）している。よってタイミングコントローラ６０は、伸長部４０に対し、ＳＲＡＭ３２に格納された２次圧縮データの出力を指示し、伸長部４０は２次圧縮データを伸長し（「ＳＲＡＭ ＲＤ」行の矢印Ｂ）、出力する。図４の場合では、画像データの更新が無い場合でも３垂直期間毎に、表示制御装置１がＬＣＤのリフレッシュに対応し２次圧縮データを送信する。

さらに、入力開始タイミング（「ＴＥ出力」行の矢印Ｃ）において、ホスト２から表示制御装置１への画像データ（画像データＣ）の送信が再開した場合（「ホスト入力」行の矢印Ｃ）、タイミングコントローラ６０の更新判定部６１は上記送信の再開を検知し、ＤＲＡＭ３１の記憶領域を順次起動させる。そして、１次圧縮部２０は、起動した記憶領域に、１次圧縮データを書き込んでいく（「ＤＲＡＭ ＷＲ」行の矢印Ｃ）。以上のように、表示制御装置１のタイミングコントローラ６０は入出力に係るタイミング制御および表示制御装置１における各種処理判定を統括的に行うものである。

≪出力開始タイミングでの処理の流れ≫
続いて、出力開始タイミングにおける表示制御装置１の処理の流れについて、図１を用いて説明する。図１は、出力開始タイミングにおいて表示制御装置１が行う処理の流れを示すフローチャートである。出力開始タイミングになると、タイミングコントローラ６０の更新判定部６１は、ホスト２からの画像データの更新有無を判定する（Ｓ１０）。更新判定部６１が画像データの更新有りと判定した場合（Ｓ１０でＹＥＳ）、タイミングコントローラ６０は伸長部４０に対し、１次圧縮データの出力を指示する。伸長部４０はＤＲＡＭ３１に格納された１次圧縮データを読み出し（Ｓ２６）、当該１次圧縮データを伸長し、ＬＣＤ３へと出力する（Ｓ２８）。一方、更新判定部６１が、画像データの更新無しと判定した場合（Ｓ１０でＮＯ）、タイミングコントローラ６０は、更新判定部６１の上記判定に加え、ＤＲＡＭ３１が起動しているか否かを判定する（Ｓ１２）。

ＤＲＡＭが起動している場合（Ｓ１２でＹＥＳ）、タイミングコントローラ６０は伸長部４０に対し、２次圧縮部７０に画像データを送信するよう指示し、伸長部４０は、ＤＲＡＭ３１に格納された１次圧縮データを読み出す（Ｓ１４）。このとき、タイミングコントローラ６０は、ＤＲＡＭ３１を、上記１次圧縮データの読み出しが終了した部分から、順次停止させていく（Ｓ１６）。伸長部４０はさらに、読み出した１次圧縮データを伸長し（Ｓ１８）、２次圧縮部７０へと送信する。２次圧縮部７０は、伸長した１次圧縮データ（画像データ）と、入力開始タイミングにおいて１次圧縮部２０から受信した、当該画像データに対応する圧縮情報とを用いて２次圧縮を行う（Ｓ２０）。そして、２次圧縮部７０は、２次圧縮データをＳＲＡＭ３２へと格納する（Ｓ２２）。以降、タイミングコントローラ６０は、画像データの更新が再開されるまで、予め定めた周期で、伸長部４０に２次圧縮データの出力を指示する。伸長部４０は、ＳＲＡＭ３２に書き込まれた２次圧縮データを読み出し（Ｓ２４）、当該２次圧縮データを伸長および出力する（Ｓ２８）。

一方、タイミングコントローラ６０が、ＤＲＡＭが起動していないと判定した場合（Ｓ１２でＮＯ）は、Ｓ１４〜Ｓ２２の処理は行わず、伸長部４０がＳＲＡＭ３２に格納された２次圧縮データを読出し（Ｓ２４）、当該２次圧縮データを伸長および出力する（Ｓ２８）。

なお、上記処理の流れにおいて、ＤＲＡＭ３１を停止させる処理は、ＤＲＡＭ３１からデータを読み出した後、次の入力開始タイミングまでの間に行えばよく、他の処理との順序は特に限定されない。すなわち、図１のＳ１６の処理は、Ｓ１４からＳ２４までの処理の間に行えばよい。また、上記処理の流れにおいて、２次圧縮データのＬＣＤ３への出力は、ＳＲＡＭ３２へ２次圧縮データの書き込みを行った後、予め定めた周期が来ると行うこととしたが、表示制御装置１は、２次圧縮データをＳＲＡＭ３２へと書き込んだ後、続けて当該２次圧縮データの伸長およびＬＣＤ３への出力を行ってもよい。すなわち、図１のＳ２２までの処理を行った後、続けてＳ２４およびＳ２８の処理を行ってもよい。また、図１のＳ１８の処理を行った後、伸長した１次圧縮データをＬＣＤ３に出力するとともに、２次圧縮部７０へと送信し、２次圧縮を行うこととしてもよい。

〔実施形態２〕
本発明の第２の実施形態について説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。以降の実施形態でも同様である。本発明の一態様に係る表示制御装置１は、入力開始タイミングにおいてホスト２からの画像データの送信が再開した場合、ＤＲＡＭ３１が使用可能になるまでに受信した画像データをＳＲＡＭ３２に一時的に書きこんでもよい。この場合、１次圧縮部２０は、ＤＲＡＭ３１が使用可能か否かにより、１次圧縮データの書き込み先を変更する。

なお、ここで、「ＤＲＡＭ３１が使用可能になる」とは、ＤＲＡＭ３１が１次圧縮データを部分的にでも記憶可能になったことを示す。例えば、１次圧縮データがＤＲＡＭ３１に書き込まれる際の一度に書き込まれるデータの容量よりも、ＤＲＡＭ３１において起動している記憶領域の容量の方が多くなった場合に、「ＤＲＡＭ３１が使用可能になった」と判断すればよい。なお、当該判断はタイミングコントローラ６０または１次圧縮部２０が行えばよい。以下、本実施形態に係る表示制御装置１における、画像データの入出力の流れについて、図５を用いて説明する。なお、図５の（ａ）〜（ｄ）における矢印やブロック等は、図３と同様の意味を示す。

≪画像データの流れ≫
図５の（ａ）および（ｃ）は、一旦ホスト２からの画像データの送信が途絶えた後、ホスト２からの画像データの受信が再開した場合における、当該再開１フレーム目の画像データの入出力の流れを示している。また、図５の（ｂ）および（ｄ）はそれぞれ、同図の（ａ）および（ｃ）の場合における、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域を示している。ホスト２からの画像データの送信が再開すると、タイミングコントローラ６０は、当該送信の再開を検知し、ＤＲＡＭ３１の記憶領域を順次起動させていく。また、図５の（ａ）に示すように、画像データは入力部１０を介し１次圧縮部２０へと送信される。当該画像データは順次１次圧縮され、ＤＲＡＭ３１が使用可能になるまでＳＲＡＭ３２へと書き込まれていく（図５の（ｂ））。そして、ＤＲＡＭ３１が使用可能になると、図５の（ｃ）に示すように、１次圧縮データの残りが１次圧縮部２０からＤＲＡＭ３１へと書き込まれるとともに、ＳＲＡＭ３２に書き込んだ１次圧縮データも、ＤＲＡＭ３１へと書き込まれる。

なお、１次圧縮部２０からＤＲＡＭ３１へ１次圧縮データを書き込む際は、図５の（ｄ）の矢印＊に示すように、ＳＲＡＭ３２に書き込んだ分の１次圧縮データの容量の分だけＤＲＡＭ３１の記憶領域を空け、ＤＲＡＭ３１の残りの部分から書きこみを開始することが望ましい。これにより、１次圧縮部２０およびＳＲＡＭ３２からのＤＲＡＭ３１へのデータの書き込みを同時に行うことができ、１次圧縮データの書き込みにかかる時間を短縮することができる。

≪入力開始タイミングでの処理の流れ≫
次に、入力開始タイミングにおける表示制御装置１の処理の流れについて図６を用い説明する。図６は、入力開始タイミングにおいて表示制御装置１が行う処理の流れを示すフローチャートである。入力開始タイミングになると、ホスト２は表示制御装置１からのＴＥ信号に同期して表示制御装置１に画像データを送信する。表示制御装置１の入力部１０は上記画像データを受信し（Ｓ５０）、入力部１０を介し１次圧縮部２０へと送信する。１次圧縮部２０は、受信した画像データから圧縮情報を生成するとともに（Ｓ５２）当該画像データを１次圧縮する（Ｓ５４）。ここで、ＤＲＡＭ３１が起動している場合（Ｓ５６でＹＥＳ）、１次圧縮部２０は１次圧縮データをＤＲＡＭ３１へ書き込む（Ｓ６６）。

一方、ＤＲＡＭ３１が起動していない場合（Ｓ５６でＮＯ）、タイミングコントローラ６０はＤＲＡＭ３１の各記憶領域を順次起動させていく（Ｓ５８）。これに伴い１次圧縮部２０は、１次圧縮データの一部（例えば、１ライン分ずつのデータ）を、ＳＲＡＭ３２へと書き込んでいく（Ｓ６０）。ＳＲＡＭ３２への１次圧縮データの書き込みは、ＤＲＡＭ３１のいずれかの記憶領域が起動するまでの間行われる（Ｓ６２）。そして、ＤＲＡＭ３１のいずれかの領域が起動する（使用可能になる）と（Ｓ６２でＹＥＳ）、１次圧縮部２０はＳＲＡＭ３２への１次圧縮データの書き込みを停止し、ＤＲＡＭ３１の起動した記憶領域に、１次圧縮データの残りを順次書き込んでいく。また、これと同時に、Ｓ６０にてＳＲＡＭ３２に書き込まれた分の１次圧縮データを、ＳＲＡＭ３２からＤＲＡＭ３１へと書き込む（コピーする）（Ｓ６４）。

〔実施形態３〕
また、本発明の一態様に係るＬＣＤ３は、特に、ＴＦＴ（Thin-Film Transistor）の半導体層に酸化物半導体を用いたディスプレイであることが望ましい。酸化物半導体の具体例としては、例えばインジウム・ガリウム・亜鉛を含む酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）が挙げられる。一般的なディスプレイは、表示画面に表示する画像データそのものに変化が無くても（同じ画像データを表示し続ける場合でも）、所定の周期で表示画面を更新（リフレッシュ）する。したがって、表示制御装置も当該リフレッシュの間隔に合わせて画像データをディスプレイへと出力する。

一方、上記酸化物半導体のＴＦＴは、リーク電力が少ないので、ＯＦＦ状態であっても一定期間は電位を維持できるという特性を持つ。したがって、ＬＣＤ３が半導体層に酸化物半導体を用いたディスプレイであるとすると、ＬＣＤ３での表示画像が変化しない間において、ＬＣＤ３のリフレッシュ（画素への書き込み）の頻度を、従来のディスプレイに比べ抑えることができる。具体的には、上記Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いた場合は、ＬＣＤ３に同じ画像データを表示し続ける場合、ＬＣＤ３のリフレッシュ間隔を１秒間に１回〜数回程度にすることができる。このため、表示制御装置１においても、画像データの送信間隔をより長くすることができ、ＤＲＡＭ３１の記憶保持動作をより長い期間停止させておくことができる。したがって、ＬＣＤ３のみならず、表示制御装置１の消費電力も抑えることができる。

〔変形例〕
上記各実施形態においては、フレームバッファ３０のメモリはＤＲＡＭとＳＲＡＭとに限定されないこととした。しかしながら、本発明の一態様に係る表示制御装置１では、フレームバッファ３０をＤＲＡＭと、ＤＲＡＭより小容量のＳＲＡＭとで構成することがより好ましい。一般的に、ＤＲＡＭは高集積度（低コスト）だが自己の記憶内容を保持するためにリフレッシュ動作（記憶保持動作）が必要なメモリである。これに対し、ＳＲＡＭは、低集積度（高コスト）だがリフレッシュ動作が不要であるため、同容量のＤＲＡＭと比べて消費電力（特に、記憶保持に係る消費電力）が小さいメモリである。

したがって、本発明の一態様に係る表示制御装置１は、フレームバッファ３０を大容量のＤＲＡＭと小容量のＳＲＡＭとで構成することにより、消費電力を抑えつつ、かつフレームバッファ３０が表示制御装置１に占める面積を小さく（集積度を高く）することができる。したがって、低コストかつ低消費電力の表示制御装置１を実現することができる。例えば、ＳＲＡＭ３２に対するＤＲＡＭ３１の記憶容量当たりのコストが１／５である場合、ＤＲＡＭ３１に対するＳＲＡＭ３２の記憶容量の割合が、当該１／５以下になるように設計されることが望ましい。

また、本発明の一態様に係る表示制御装置１は、入力部１０が受信した画像データの容量よりもＤＲＡＭ３１の記憶容量の方が大きい場合、１次圧縮部２０で上記画像データの１次圧縮を行わなくともよい。すなわち、１次圧縮部２０は上記画像データに対応する圧縮情報は生成するが、１次圧縮は行わず、画像データそのものをＤＲＡＭ３１に書き込んでもよい。このように、１次圧縮が不要になるので、表示制御装置１は受信した画像データを遅滞なく格納することができる。

また、本発明の一態様に係る表示制御装置１において、２次圧縮部７０は、ホスト２から受信した画像データと圧縮情報とから、画像データを圧縮した場合のデータサイズを予測し、当該データサイズがＳＲＡＭ３２の容量以下である場合に、２次圧縮と２次圧縮データのＳＲＡＭ３２への格納とを行うこととしてもよい。なお、この場合、上記予測したデータサイズがＳＲＡＭ３２の容量より大きかった場合は、圧縮情報に基づいて、更に圧縮率（％）の低い（より小さいデータサイズに圧縮できる）２次圧縮の方法を選択し直してもよいし、２次圧縮および２次圧縮データのＳＲＡＭ３２への格納を中止してもよい。

なお、２次圧縮および２次圧縮データのＳＲＡＭ３２への格納を中止した場合、タイミングコントローラ６０はＤＲＡＭ３１を起動させたままとし、ＬＣＤ３に画像データを出力する際は、ＤＲＡＭ３１から１次圧縮データを読み出し、伸長し、出力することとすればよい。

〔ソフトウェアによる実現例〕
表示制御装置１の制御ブロック（特に１次圧縮部２０、伸長部４０、更新判定部６１、および２次圧縮部７０）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ＣＰＵ（Central Processing Unit）を用いてソフトウェアによって実現してもよい。

後者の場合、表示制御装置１は、各機能を実現するソフトウェアであるプログラムの命令を実行するＣＰＵ、上記プログラムおよび各種データがコンピュータ（またはＣＰＵ）で読み取り可能に記録されたＲＯＭ（Read Only Memory）または記憶装置（これらを「記録媒体」と称する）、上記プログラムを展開するＲＡＭ（Random Access Memory）などを備えている。そして、コンピュータ（またはＣＰＵ）が上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記記録媒体としては、「一時的でない有形の媒体」、例えば、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。

〔まとめ〕
本発明の態様１に係る表示制御装置（表示制御装置１）は、ホスト（ホスト２）から受信した画像データを第１のメモリ（ＤＲＡＭ３１）へ格納し、上記画像データを所定のタイミングで表示部（ＬＣＤ３）へと出力する表示制御装置であって、上記第１のメモリよりも消費電力が小さい第２のメモリ（ＳＲＡＭ３２）と、上記ホストからの上記画像データの更新の有無を判定する更新判定部（更新判定部６１）と、圧縮部（２次圧縮部７０）と、伸長部（伸長部４０）と、を備え、上記更新判定部が、上記ホストからの上記画像データの更新が無いと判定した場合、上記圧縮部は、上記第１のメモリから読み出した上記画像データを圧縮（２次圧縮）して上記第２のメモリに格納し、上記第１のメモリは、記憶保持動作を停止し、上記伸長部は、上記第２のメモリから読み出した圧縮された上記画像データ（２次圧縮データ）を伸長し、伸長された上記画像データを上記表示部へと出力する。

上記の構成によれば、表示制御装置は、ホストからの画像データの更新が無い場合、第１のメモリが保持している画像データを圧縮し第２のメモリに格納できるデータサイズに変換した上で第２のメモリに格納する。そして、表示制御装置は、第１のメモリの記憶保持動作（リフレッシュ）を停止させる。また、表示部の画面表示のタイミングに合わせ、第２のメモリから画像データを読み出して伸長および出力する。

このように、表示制御装置は、画像データの更新が無い場合、消費電力が小さい第２のメモリで画像データを保持することができる。そのため、２つのメモリのうち消費電力の大きい第１のメモリの記憶保持動作を停止させた状態で、画像データを出力することができる。したがって、表示制御装置は、消費電力を抑えることができる。

本発明の態様２に係る表示制御装置は、上記態様１において、上記ホストから受信した上記画像データから、上記画像データに関する、データ値の統計情報、圧縮率の予測値、および圧縮による劣化度合いの予測値のうち少なくとも１つを含む圧縮情報を生成する圧縮情報生成部（１次圧縮部２０）を備え、上記圧縮部は、上記圧縮情報に応じて上記画像データの圧縮に用いる、圧縮アルゴリズムまたは圧縮パラメータを選択してもよい。上記の構成によれば、表示制御装置は、圧縮情報に応じて画像データの圧縮に最適なアルゴリズムまたはパラメータを選択することができる。

本発明の態様３に係る表示制御装置は、上記態様２において、上記圧縮情報は、上記統計情報として、データ値のヒストグラムを含む情報であってもよい。上記の構成によれば、表示制御装置は、データ値のヒストグラムを用いて画像データの圧縮を行うことができる。したがって、より適切なアルゴリズムまたはパラメータを用いて画像データの圧縮を行うことができる。

本発明の態様４に係る表示制御装置は、上記態様２または３において、上記圧縮情報生成部は、上記圧縮情報を生成すると共に、上記ホストから受信した上記画像データを圧縮（１次圧縮）して、上記第１のメモリに格納し、上記伸長部は、上記第１のメモリから読み出した圧縮された上記画像データ（１次圧縮データ）を伸長し、伸長された上記画像データを上記表示部へと出力し、上記圧縮部による圧縮率（％）は、上記圧縮情報生成部による圧縮率（％）より低いことが望ましい。

上記の構成により、表示制御装置は、第１のメモリに画像データを格納するときより、第２のメモリに画像データを格納するときの方が画像データのデータサイズを小さくすることができる。

本発明の態様５に係る表示制御装置は、上記態様２から４のいずれか１態様において、上記圧縮部は、上記ホストから受信した上記画像データと、上記圧縮情報とから、上記画像データを圧縮した場合のデータサイズを予測し、当該データサイズが上記第２のメモリの容量以下である場合に、上記画像データの圧縮と、圧縮された上記画像データの上記第２のメモリへの格納とを行い、上記第１のメモリの記憶保持動作を停止させてもよい。

上記の構成により、表示制御装置は、圧縮後の画像データのデータサイズが第２のメモリの記憶容量より大きい場合に、第２のメモリに圧縮後の画像データが収まらないにもかかわらず、画像データの圧縮に係る無駄な処理を行ってしまうことや、第１のメモリの記憶保持動作を停止させ、第１のメモリに記憶されていた画像データを消失してしまうことを防ぐことができる。

本発明の態様６に係る表示制御装置は、上記態様１から５のいずれか１態様において、上記更新判定部は、上記ホストから前回受信した上記画像データと異なる画像データを受信した場合に、上記画像データの更新有りと判定してもよい。換言すると、表示制御装置は、ホストから前回受信した画像データと同じ画像データを受信した場合は、画像データの更新無しと判定してもよい。このように判定を行うことで、表示制御装置は、ホストから同じ画像データを受信し続ける、すなわち、表示部に同じ画像を出力し続ける場合でも、上記態様１と同様に消費電力を抑えることができる。

本発明の態様７に係る表示制御装置は、上記態様１から６のいずれか１態様において、上記画像データを上記第１のメモリまたは上記第２のメモリへと格納する格納部（１次圧縮部２０）を備え、上記第１のメモリの記憶保持動作が停止された状態で、上記更新判定部が上記ホストからの上記画像データの更新が有ったと判定した場合、上記格納部は上記画像データの一部を上記第２のメモリへと格納し、上記第１のメモリは記憶保持動作を再開し、上記格納部は、上記第１のメモリが使用可能になると、上記画像データの残りの部分と、上記第２のメモリに格納した上記画像データの上記一部とを上記第１のメモリへと格納してもよい。

上記の構成により、表示制御装置は、ホストからの画像データの更新が再開されるまでは、第１のメモリの記憶保持動作を停止させておくことができるので、第１のメモリにおいてリフレッシュ動作の不要な起動を防ぐことができる。したがって、表示制御装置全体の消費電力を抑えることができる。

本発明の態様８に係る表示制御装置は、上記態様１から７のいずれか１態様において、上記第１のメモリはＤＲＡＭ（dynamic random access memory）であり、上記第２のメモリはＳＲＡＭ（static random access memory）であることが望ましい。上記の構成によると、表示制御装置の消費電力を抑えることに加え、第１のメモリおよび第２のメモリが表示制御装置に占める面積を小さくする（集積度を高くする）ことができる。したがって、低コストかつ低消費電力の表示制御装置を実現することができる。

本発明の態様９に係る電子機器は、上記態様１から８のいずれか１態様に記載の表示制御装置と、上記ホストと、上記表示部とを備えた電子機器であって、上記表示部は、ＴＦＴ（Thin-Film Transistor）の半導体層に酸化物半導体を用いたディスプレイであることが望ましい。上記の構成により、電子機器は、表示部での表示画像が変化しない間において、表示部のリフレッシュ間隔をより長くすることができる。これにより、表示制御装置からの画像データの送信間隔もより長くすることができるので、第１のメモリの記憶保持動作をより長い期間停止させておくことができる。したがって、表示制御装置、ひいては電子機器全体としての消費電力を抑えることができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

本発明は、受信した画像データを表示装置の表示タイミングに合わせて当該表示装置へと出力する表示制御装置に、好適に利用することができる。

１ 表示制御装置、２ ホスト、３ ＬＣＤ（表示部）、２０ １次圧縮部（圧縮情報生成部）、３１ ＤＲＡＭ（第１のメモリ）、３２ ＳＲＡＭ（第２のメモリ）、４０ 伸長部、６１ 更新判定部、７０ ２次圧縮部（圧縮部）

Claims (5)

1. ホストから受信した画像データを第１のメモリへ格納し、上記画像データを所定のタイミングで表示部へと出力する表示制御装置であって、
   上記第１のメモリよりも消費電力が小さい第２のメモリと、
   上記画像データを上記第１のメモリまたは上記第２のメモリへと格納する格納部と、
   上記ホストからの上記画像データの更新の有無を判定する更新判定部と、
   圧縮部と、
   伸長部と、を備え、
   上記更新判定部が、上記ホストからの上記画像データの更新が無いと判定した場合、
   上記圧縮部は、上記第１のメモリから読み出した上記画像データを圧縮して上記第２のメモリに格納し、
   上記第１のメモリは、記憶保持動作を停止し、
   上記伸長部は、上記第２のメモリから読み出した圧縮された上記画像データを伸長し、伸長された上記画像データを上記表示部へと出力し、
   上記第１のメモリの記憶保持動作が停止された状態で、上記更新判定部が上記ホストからの上記画像データの更新が有ったと判定した場合、上記格納部は上記画像データの一部を上記第２のメモリへと格納し、上記第１のメモリは記憶保持動作を再開し、
   上記格納部は、上記第１のメモリが使用可能になると、上記画像データの残りの部分と、上記第２のメモリに格納した上記画像データの上記一部とを上記第１のメモリへと格納することを特徴とする、表示制御装置。
2. 上記ホストから受信した上記画像データから、上記画像データに関する、データ値の統計情報、圧縮率の予測値、および圧縮による劣化度合いの予測値のうち少なくとも１つを含む圧縮情報を生成する圧縮情報生成部を備え、
   上記圧縮部は、上記圧縮情報に応じて上記画像データの圧縮に用いる、圧縮アルゴリズムまたは圧縮パラメータを選択することを特徴とする、請求項１に記載の表示制御装置。
3. 上記圧縮情報生成部は、上記圧縮情報を生成すると共に、上記ホストから受信した上記画像データを圧縮して、上記第１のメモリに格納し、
   上記伸長部は、上記第１のメモリから読み出した圧縮された上記画像データを伸長し、伸長された上記画像データを上記表示部へと出力し、
   上記圧縮部による圧縮率（％）は、上記圧縮情報生成部による圧縮率（％）より低いことを特徴とする請求項２に記載の表示制御装置。
4. 上記更新判定部は、上記ホストから前回受信した上記画像データと異なる画像データを受信した場合に、上記画像データの更新有りと判定することを特徴とする請求項１から３のいずれか１項に記載の表示制御装置。
5. 上記第１のメモリはＤＲＡＭ（dynamic random access memory）であり、上記第２のメモリはＳＲＡＭ（static random access memory）であることを特徴とする、請求項１から４のいずれか１項に記載の表示制御装置。

Images