WO2015068570A1 - 表示制御装置 - Google Patents

表示制御装置 Download PDF

Info

Publication number
WO2015068570A1
WO2015068570A1 PCT/JP2014/078026 JP2014078026W WO2015068570A1 WO 2015068570 A1 WO2015068570 A1 WO 2015068570A1 JP 2014078026 W JP2014078026 W JP 2014078026W WO 2015068570 A1 WO2015068570 A1 WO 2015068570A1
Authority
WO
WIPO (PCT)
Prior art keywords
image data
compression
memory
unit
display control
Prior art date
Application number
PCT/JP2014/078026
Other languages
English (en)
French (fr)
Inventor
淳毅 朝井
浩二 光田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201480059552.8A priority Critical patent/CN105706159B/zh
Priority to JP2015546593A priority patent/JP6258348B2/ja
Priority to US15/032,062 priority patent/US10013953B2/en
Publication of WO2015068570A1 publication Critical patent/WO2015068570A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]

Definitions

  • the present invention relates to a display control device that performs display control of an electronic device.
  • Electronic devices including a display device such as a personal computer and a smartphone generally include a display control device that performs various display controls in order to appropriately output an image on the screen of the display device.
  • the display control device stores the image data received from the host in the frame buffer, and outputs the image data in accordance with the display timing of the display device.
  • a technique related to such a display control device for example, in Patent Document 1, if it is determined that the same data is continuous, the data is compressed and stored in another area of the frame buffer.
  • a technique for reducing the number of accesses to the frame buffer (the number of times data is read) and reducing the power consumption of the display control device by decompressing and outputting the compressed data is disclosed.
  • a DRAM dynamic random access memory
  • the DRAM is a memory that requires a refresh operation (memory holding operation) in order to hold stored data (here, image data of a display screen). Therefore, the display controller needs to perform a refresh operation periodically in order to hold the image data stored in the DRAM. Power consumption related to the refresh operation is large, which is a factor that hinders reduction in power consumption of the display controller.
  • the present invention has been made in view of the above problems, and an object of the present invention is to realize a display control apparatus with reduced power consumption.
  • a display control apparatus stores image data received from a host in a first memory, and outputs the image data to a display unit at a predetermined timing.
  • a display control device a second memory that consumes less power than the first memory, an update determination unit that determines whether the image data is updated from the host, a compression unit, and an expansion unit
  • the compression unit compresses the image data read from the first memory and compresses the second image data.
  • the first memory stops storing and holding, and the decompression unit decompresses the compressed image data read from the second memory, and decompresses the decompressed image data.
  • Display section It is characterized in that output.
  • FIG. 10 shows the input / output flow of image data and the writing of data to DRAM and SRAM in the display control apparatus according to the second embodiment of the present invention.
  • Embodiment 1 The first embodiment of the present invention will be described as follows. First, the configuration of the display control apparatus 1 according to the present embodiment will be described with reference to FIG.
  • FIG. 2 is a block diagram showing a main configuration of the display control device 1.
  • the host 2 and the LCD 3 are shown together.
  • the display control device 1, the host 2, and the LCD 3 will be described as separate devices.
  • the present invention is configured as one electronic device including the display control device 1, the host 2, and the LCD 3 (display unit). May be.
  • the present invention may be a smartphone, a tablet PC, or the like provided with the display control device 1, the host 2, and the LCD 3.
  • the host 2 generates image data to be displayed on the LCD 3, and sequentially provides the image data to the display control device 1.
  • image data indicates an image for one frame displayed on the LCD 3.
  • the host 2 transmits image data to the display control device 1 in synchronization with a TE (TearingearEffect) signal from the display control device 1.
  • TE TearingearEffect
  • the LCD 3 is a liquid crystal display (LCD) that displays image data received from the display control device 1.
  • the LCD 3 only needs to be able to display the image data, and its configuration is not particularly limited. Therefore, the LCD 3 may be a display device other than the liquid crystal display.
  • the display device may be a display using a cathode ray tube (CRT), a plasma display, an organic EL (electroluminescence) display, an electrolytic emission display, or the like.
  • the display control device 1 is a device that receives and stores image data from the host 2 and outputs the image data to the LCD 3 at a predetermined timing corresponding to the LCD 3.
  • the display control device 1 transmits a TE signal for notifying the input (transmission) timing of image data from the host 2 to the display control device 1, and receives and stores the image data from the host 2 synchronized with the signal.
  • the input (transmission) timing of image data from the host 2 to the display control apparatus 1 is referred to as “input start timing”. Further, the display control device 1 starts outputting the received image data to the LCD 3 in accordance with the refresh timing of the LCD 3.
  • the output start timing is a timing at which tearing does not occur in the LCD 3 by taking into consideration the input speed of image data from the host 2 to the display control device 1 and the output speed of image data from the display control device 1 to the LCD 3. It is desirable to be determined. A period from one output start timing to the next output start timing corresponds to one vertical period of the LCD 3.
  • the input start timing (TE signal transmission) is set at a constant interval
  • the output start timing is set at a predetermined time interval from the input start timing.
  • the input start timing and the output start timing may not be constant.
  • the display control apparatus 1 includes an input unit 10, a primary compression unit 20 (compression information generation unit, storage unit), a frame buffer 30, an expansion unit 40, an output unit 50, and a timing controller 60.
  • a secondary compression unit 70 compression unit).
  • the input unit 10 is an interface for connecting the host 2 and the display control device 1.
  • the input unit 10 transmits a TE signal output from a timing controller 60 described later to the host 2. Further, when receiving the image data from the host 2, the input unit 10 sequentially transmits the received image data to the primary compression unit 20.
  • the output unit 50 is an interface that connects the display control device 1 and the LCD 3. The output unit 50 transmits image data output from the later-described decompression unit 40 to the LCD 3.
  • the primary compression unit 20 compresses the image data received from the input unit 10 and writes it to the DRAM 31 of the frame buffer 30.
  • the primary compression unit 20 performs a predetermined data compression process on the image data.
  • the predetermined data compression processing performed by the primary compression unit 20 is referred to as “primary compression”
  • the primary compressed image data is referred to as “primary compressed data”.
  • the primary compression unit 20 further generates compression information indicating the characteristics of the image data when the compression of the image data for one frame is completed in the primary compression.
  • the generated primary compressed data is written in the DRAM 31, and the compression information is transmitted to the secondary compression unit 70.
  • the primary compression and compression information will be described in detail later.
  • the secondary compression unit 70 compresses the image data at a lower compression rate than the primary compression and writes it to the SRAM 32.
  • the secondary compression unit 70 receives the compression information from the primary compression unit 20 and receives the image data from the decompression unit 40 described later, the secondary compression unit 70 compresses the image data based on the compression information to a lower compression rate than the primary compression.
  • a predetermined data compression process is applied.
  • the predetermined data compression processing performed by the secondary compression unit 70 is referred to as “secondary compression”
  • the image data subjected to the secondary compression is referred to as “secondary compression data”.
  • the generated secondary compressed data is written into the S
  • the primary compression is compression performed to make the image data received from the host 2 have a capacity writable to the DRAM 31.
  • the primary compression unit 20 may compress, for example, image data using a predetermined method and parameters.
  • the specific method of primary compression is not particularly limited, for example, compression by run-length conversion of image data, compression by taking a difference between parameters of adjacent pixels (ADPCM (Adaptive Differential Pulse Code Modulation) encoding, etc.) And compression by changing the quantization level of the image data can be used.
  • the primary compression may be lossless compression or lossy compression.
  • Compressed information is information indicating the characteristics of image data obtained in the course of various processes related to primary compression.
  • the specific configuration of the compression information is not particularly limited, for example, statistical information of data values of image data (such as a histogram indicating the frequency of pixel values) or predetermined parameters (such as a quantization level and an initial value of a random number) And the predicted value of the compression rate when compression is performed with a predetermined compression method (e.g., the predicted value of each compression rate when the quantization level is changed), or the degree of image degradation (the image when the random number sequence is changed) Or the like.
  • the predicted value of the compression ratio and the degree of image degradation are monitored, for example, by the primary compression unit 20 while partially compressing part of the image data or compressing the entire image data.
  • the secondary compression is compression performed by changing the compression method and parameters according to the compression information generated by the primary compression unit 20.
  • the secondary compression may be either lossless compression or lossy compression. Further, the same compression method may be used for the primary compression and the secondary compression, but in the secondary compression, by using the compression information, the secondary compression with a lower compression rate or higher quality (the degree of deterioration is less). It is desirable to generate compressed data.
  • variable length coding Huffman coding or (Arithmetic coding) can be performed efficiently (at a low compression rate).
  • various compression such as ADPCM encoding can be performed using more appropriate parameters.
  • compression by quantization can be performed at an optimal quantization level (degree of compression).
  • the secondary compression unit 70 receives, as the compression information, the degree of deterioration when the random number sequence is changed or the initial value of the random number, the degree of deterioration is considered as the secondary compression, or the optimal initial random number Data can be rearranged and encoded using values.
  • the optimum compression can be performed from the compression information generated in the primary compression. That is, it is possible to perform compression at a lower compression rate or to generate higher-quality secondary compressed data according to the characteristics (compression information) of the image data input from the host 2.
  • the secondary compression unit 70 stores a plurality of compression methods (compression algorithms) or compression parameters (coefficients and initial values of random numbers) as secondary compression methods, and according to the compression information corresponding to the image data. Thus, an optimal compression method or parameter may be selected. In addition, priorities may be set in advance for the compression method and parameters.
  • the decompression unit 40 decompresses the primary compressed data or the secondary compressed data.
  • the decompressing unit 40 reads the primary compressed data from the DRAM 31 and decompresses it in accordance with an instruction from the timing controller 60 described later.
  • the decompressed primary compression data (image data) is transmitted to the output unit 50 or the secondary compression unit 70 according to an instruction from the timing controller 60.
  • the decompressing unit 40 also reads the secondary compressed data from the SRAM 32 according to an instruction from the timing controller 60 and decompresses the secondary compressed data.
  • the decompressed secondary compressed data (image data) is transmitted to the output unit 50.
  • the frame buffer 30 is a memory for storing image data.
  • the frame buffer 30 includes a DRAM 31 (first memory) and an SRAM 32 (second memory).
  • the DRAM 31 is a memory that stores primary compressed data, and is a memory that requires a refresh operation (memory holding operation) in order to hold its own stored contents.
  • “activate DRAM 31” indicates that driving of the refresh operation of DRAM 31 is started
  • “stop DRAM 31” indicates that the refresh operation of DRAM 31 is continuously stopped. Show.
  • starting the power supply circuit necessary for the operation of the DRAM 31 may be referred to as “starting the DRAM 31”, and stopping the power supply circuit necessary for the operation of the DRAM 31 is referred to as “stopping the DRAM 31”.
  • start (stop) DRAM 31 means to start (stop) all storage areas (areas where primary compressed data is written and read) of DRAM 31. means.
  • the SRAM 32 is a memory for storing secondary compressed data.
  • the SRAM 32 is a memory that does not require a refresh operation for storing data, and is a memory that consumes less power than the DRAM 31.
  • the SRAM 32 may be a memory having a smaller capacity than the DRAM 31.
  • the frame buffer 30 includes DRAM and SRAM.
  • the memory of the frame buffer 30 is not limited to DRAM and SRAM. That is, the memory of the frame buffer 30 in the present invention includes a first memory that can store primary compressed data, and a second memory that can store secondary compressed data and consumes less power than the first memory. Any type of the first and second memories may be used.
  • the timing controller 60 performs timing control related to input / output of the display control device 1. The operation of the timing controller 60 will be described in detail later. More specifically, the timing controller 60 includes an update determination unit 61.
  • the update determination unit 61 determines whether image data from the host 2 has been updated.
  • the update determination unit 61 determines whether image data to be output to the LCD 3 has been received from the host 2 (or is being received). When the image data to be output to the LCD 3 is received, the update determination unit 61 determines that the image data from the host 2 has been updated. On the other hand, when the image data has not been received from the host 2, the update determination unit 61 determines that the image data from the host 2 has not been updated.
  • the determination is performed at the output start timing. However, the determination is not particularly limited as long as the determination is performed between the input start timing and the output start timing.
  • the update determination unit 61 is the same as the image data received last time (that is, the image data displayed on the LCD 3 is not changed). ), It may be determined that the image data from the host 2 has not been updated. Further, after the update determination unit 61 determines that there is no update of the image data based on the above determination, when the input unit 10 receives image data for the next and subsequent frames from the host 2, the reception is detected and the host 2 It is determined that the update of the image data from is resumed.
  • FIG. 3A shows a flow of input / output of image data when there is an update of image data from the host 2.
  • FIG. 3B shows storage areas of the DRAM 31 and the SRAM 32 in the case of FIG.
  • FIG. 3C shows the flow of input / output of image data when there is no update of the image data from the host 2 (when the image data is updated to no change).
  • FIG. 3D shows the storage areas of the DRAM 31 and the SRAM 32 in the case of FIG.
  • each block of the DRAM 31 and the SRAM 32 indicates the entire storage area of the DRAM 31 and the SRAM 32, and the hatched portion indicates data written in the storage area corresponding to the hatched portion.
  • the thick arrow indicates the data writing process.
  • the display control device 1 receives the image data to be displayed on the LCD 3 from the host 2.
  • the image data received from the host 2 is primarily compressed by the primary compression unit 20 at the input start timing and written to the DRAM 31.
  • the primary compressed data is read by the decompression unit 40 at the output start timing, decompressed, and output to the output unit 50.
  • the primary compressed data is written into the DRAM 31 and read out from the DRAM 31, as shown in FIG.
  • the display control device 1 when there is no update of the image data from the host 2 that has been used up to now, the image data to be displayed on the LCD 3 in the next frame is displayed at the output start timing. 2 is not input to the display control device 1.
  • the primary compressed data written in the DRAM 31 is read by the decompression unit 40 and decompressed.
  • the expanded primary compressed data is secondarily compressed by the secondary compression unit 70.
  • the primary compressed data is read from the DRAM 31, decompressed and secondary compressed, and written to the SRAM 32 as shown in FIG.
  • the display control device 1 keeps the DRAM 31 in a stopped state, reads the secondary compressed data from the SRAM 32 in accordance with the refresh timing of the LCD 3, expands and outputs it.
  • the display control device 1 changes whether the image data is written to the DRAM 31 or the SRAM 32 and from which the image data is read, depending on whether or not the image data is updated from the host 2.
  • the timing controller 60 performs control for determining whether or not image data is updated from the host 2 and writing and reading destinations of the image data. Next, the operation of the timing controller 60 will be described in detail.
  • FIG. 4 is a timing chart showing processing performed in the display control apparatus 1 when the image data A to D are sequentially input from the host 2.
  • the image data A and the image data B are transmitted continuously, and then the image data C and D are transmitted after the screen update is temporarily stopped.
  • the “TE output” line in the figure indicates the output timing of the TE signal from the timing controller 60 to the host 2, that is, the input start timing, by an upward arrow.
  • the “output start timing” line indicates the output start timing with an upward arrow.
  • the output start timing interval corresponds to one vertical period of the LCD 3.
  • the “host input” line indicates input processing of image data from the host 2 to the display control device 1.
  • the “LCD output” line indicates output processing of image data from the display control device 1 to the LCD 3.
  • the “DRAM WR” line and the “DRAM RD” line indicate writing (WR) and reading (RD) processing of image data (primary compressed data) to the DRAM, respectively.
  • the “SRAM WR” line and the “SRAM RD” line respectively indicate writing (WR) and reading (RD) processing of image data (secondary compressed data) to the SRAM.
  • the solid arrows A to D shown from the “host input” line to the “SRAM RD” line indicate the period from the start to the completion of the processing corresponding to the line for the image data A to D, respectively. .
  • the solid line arrow A in the “DRAM WR” row indicates a period from the start of writing the image data A to the DRAM 31 until the writing is completed.
  • the “DRAM Refresh” line indicates the start (ON) or stop (OFF) of the power supply (drive of the refresh operation) of the DRAM 31 by a broken line.
  • the DRAM 31 is divided into a plurality of banks, and ON / OFF of the refresh operation can be controlled for each bank.
  • the refresh operation of the banks requiring writing is sequentially turned ON.
  • the vertexes of the broken line peaks shown in FIG. 4 indicate the time when the refresh operation of all the banks is turned on. Further, the period in which the broken line rises to the right or falls to the right indicates the period in which the refresh operation of some banks of the DRAM 31 is ON.
  • the refresh operation of banks that are no longer necessary in the DRAM 31 is sequentially turned off.
  • the period indicating the valley of the broken line (“OFF” in the figure) indicates the period during which the refresh operation of all banks is OFF.
  • the timing controller 60 transmits a TE signal to the host 2 (arrow A in the “TE output” row).
  • the host 2 starts transmitting image data (image data A) to the primary compression unit 20 via the input unit 10 (arrow A in the “host input” row).
  • the primary compression unit 20 sequentially compresses the image data A sequentially from the received portion, and writes it into the DRAM 31 (arrow “A” in the “DRAM WR” row).
  • the timing controller 60 instructs the decompression unit 40 to output the primary compressed data.
  • the decompression unit 40 receives the instruction and starts reading the primary compressed data (image data A) from the DRAM 31 (arrow A in the “DRAM RD” row).
  • the read primary compressed data is decompressed and output to the LCD 3.
  • the writing to the DRAM 31 by the primary compression unit 20 and the reading from the DRAM 31 by the decompression unit 40 may be performed at the same time (arrows in the “DRAM WR” line and the “DRAM RD” line) A).
  • the timing controller 60 performs similar timing control at the next input start timing (arrow B in the “TE output” row) and output start timing (arrow B in the “output start timing” row). Processing similar to that for data A is performed.
  • the TE signal is transmitted from the timing controller 60 to the host 2, but the host 2 does not transmit screen data. Therefore, primary compression of image data and writing to the DRAM 31 are not performed.
  • the update determination unit 61 of the timing controller 60 determines that there is no update of the image data. Further, the timing controller 60 determines whether or not the DRAM 31 is activated.
  • the DRAM 31 is activated (ON) and not in host input, so the timing controller 60 sends image data to the secondary compression unit 70 to the decompression unit 40. Instruct them to do so.
  • the decompression unit 40 reads primary compressed data (image data B) from the DRAM 31 (arrow B ′ in the “DRAM RD” line), decompresses the data, and transmits the decompressed data to the secondary compression unit 70.
  • the secondary compression unit 70 receives the decompressed primary compressed data (image data B)
  • the secondary compression unit 70 uses the data and the compression information generated by the primary compression unit 20 during the primary compression of the image data B. To perform secondary compression.
  • the secondary compressed data is written to the SRAM 32 (arrow B in the “SRAM WR” row).
  • the image data B written in the DRAM 31 during the period of the arrow B in the “DRAM WR” row is secondarily compressed, and is backed up and saved in the SRAM 32 during the period of the arrow B ′ in the “SRAM WR” row.
  • the timing controller 60 transmits a TE signal at the input start timing and determines whether or not the image data is updated at the output start timing as shown in the figure. Even when the host 2 does not update the image data, the timing controller 60 controls the decompression unit 40 to output the image data to the LCD 3 every predetermined period (arrow B ′ in the “LCD output” row). . At this time, the image data is not updated and the DRAM 31 is also stopped (OFF). Therefore, the timing controller 60 instructs the decompression unit 40 to output the secondary compressed data stored in the SRAM 32, and the decompression unit 40 decompresses the secondary compressed data (arrow B in the “SRAM RD” line) for output. To do. In the case of FIG. 4, even when there is no update of the image data, the display control device 1 transmits secondary compressed data corresponding to the refresh of the LCD every three vertical periods.
  • the update determination unit 61 of the timing controller 60 detects the resumption of transmission and sequentially activates the storage area of the DRAM 31. Then, the primary compression unit 20 writes the primary compressed data in the activated storage area (arrow C in the “DRAM WR” row). As described above, the timing controller 60 of the display control device 1 performs overall control of input / output timing and various processing determinations in the display control device 1.
  • FIG. 1 is a flowchart showing the flow of processing performed by the display control device 1 at the output start timing.
  • the update determination unit 61 of the timing controller 60 determines whether image data from the host 2 is updated (S10).
  • the timing controller 60 instructs the decompression unit 40 to output primary compressed data.
  • the decompressing unit 40 reads the primary compressed data stored in the DRAM 31 (S26), decompresses the primary compressed data, and outputs it to the LCD 3 (S28).
  • the update determination unit 61 determines that the image data has not been updated (NO in S10)
  • the timing controller 60 determines whether or not the DRAM 31 is activated in addition to the determination of the update determination unit 61 ( S12).
  • the timing controller 60 instructs the decompression unit 40 to transmit the image data to the secondary compression unit 70, and the decompression unit 40 stores the primary data stored in the DRAM 31.
  • the compressed data is read (S14).
  • the timing controller 60 sequentially stops the DRAM 31 from the portion where the reading of the primary compressed data is completed (S16).
  • the decompressing unit 40 further decompresses the read primary compressed data (S18) and transmits it to the secondary compressing unit 70.
  • the secondary compression unit 70 performs secondary compression using the decompressed primary compression data (image data) and the compression information corresponding to the image data received from the primary compression unit 20 at the input start timing ( S20).
  • the secondary compression unit 70 stores the secondary compressed data in the SRAM 32 (S22). Thereafter, the timing controller 60 instructs the decompression unit 40 to output the secondary compressed data at a predetermined cycle until the update of the image data is resumed.
  • the decompression unit 40 reads the secondary compressed data written in the SRAM 32 (S24), decompresses and outputs the secondary compressed data (S28).
  • the decompression unit 40 reads the secondary compressed data stored in the SRAM 32 without performing the processes of S14 to S22 (S24). ), Decompressing and outputting the secondary compressed data (S28).
  • the processing for stopping the DRAM 31 may be performed after the data is read from the DRAM 31 and before the next input start timing, and the order of the other processing is not particularly limited. That is, the process of S16 in FIG. 1 may be performed between the processes of S14 to S24.
  • the secondary compressed data is output to the LCD 3 when the predetermined period comes after the secondary compressed data is written to the SRAM 32. After the secondary compressed data is written to the SRAM 32, the secondary compressed data may be subsequently decompressed and output to the LCD 3. That is, after performing the processing up to S22 of FIG. 1, the processing of S24 and S28 may be performed subsequently. Further, after performing the process of S18 in FIG. 1, the decompressed primary compression data may be output to the LCD 3 and transmitted to the secondary compression unit 70 to perform secondary compression.
  • DRAM 31 can be used indicates that the DRAM 31 can partially store the primary compressed data. For example, when the capacity of the storage area activated in the DRAM 31 is larger than the capacity of data written at one time when the primary compressed data is written in the DRAM 31, the “DRAM 31 becomes usable. ". The determination may be performed by the timing controller 60 or the primary compression unit 20.
  • the determination may be performed by the timing controller 60 or the primary compression unit 20.
  • the flow of input / output of image data in the display control apparatus 1 according to the present embodiment will be described with reference to FIG. Note that the arrows and blocks in FIGS. 5A to 5D have the same meaning as in FIG.
  • FIG. 5 shows the input of the image data of the first frame to be resumed when the reception of the image data from the host 2 is resumed after the transmission of the image data from the host 2 is stopped.
  • the flow of output is shown.
  • 5B and 5D show storage areas of the DRAM 31 and the SRAM 32 in the cases of FIGS. 5A and 5C, respectively.
  • the timing controller 60 detects the restart of the transmission and sequentially activates the storage area of the DRAM 31. Further, as shown in FIG. 5A, the image data is transmitted to the primary compression unit 20 through the input unit 10.
  • the image data is sequentially subjected to primary compression and written to the SRAM 32 until the DRAM 31 becomes usable ((b) in FIG. 5).
  • the DRAM 31 becomes usable as shown in FIG. 5C, the remainder of the primary compressed data is written from the primary compression unit 20 to the DRAM 31, and the primary compressed data written in the SRAM 32 is also It is written into the DRAM 31.
  • the DRAM 31 When primary compressed data is written from the primary compression unit 20 to the DRAM 31, as indicated by an arrow * in FIG. 5D, the DRAM 31 has a capacity corresponding to the capacity of the primary compressed data written to the SRAM 32. It is desirable to free the storage area and start writing from the remaining part of the DRAM 31. As a result, data can be written simultaneously from the primary compression unit 20 and the SRAM 32 to the DRAM 31, and the time required for writing the primary compressed data can be shortened.
  • FIG. 6 is a flowchart showing the flow of processing performed by the display control device 1 at the input start timing.
  • the host 2 transmits image data to the display control device 1 in synchronization with the TE signal from the display control device 1.
  • the input unit 10 of the display control apparatus 1 receives the image data (S50) and transmits it to the primary compression unit 20 via the input unit 10.
  • the primary compression unit 20 generates compression information from the received image data (S52) and performs primary compression on the image data (S54).
  • the primary compression unit 20 writes the primary compressed data to the DRAM 31 (S66).
  • the timing controller 60 sequentially activates each storage area of the DRAM 31 (S58). Accordingly, the primary compression unit 20 writes a part of the primary compressed data (for example, data for each line) to the SRAM 32 (S60). The primary compressed data is written to the SRAM 32 until any storage area of the DRAM 31 is activated (S62). When any area of the DRAM 31 is activated (becomes usable) (YES in S62), the primary compression unit 20 stops writing the primary compressed data to the SRAM 32, and stores in the storage area where the DRAM 31 is activated. The remaining primary compressed data is sequentially written. At the same time, the portion of the primary compressed data written in the SRAM 32 in S60 is written (copied) from the SRAM 32 to the DRAM 31 (S64).
  • the LCD 3 is particularly preferably a display using an oxide semiconductor for a semiconductor layer of a TFT (Thin-Film Transistor).
  • a specific example of the oxide semiconductor an oxide containing indium, gallium, and zinc (In—Ga—Zn—O) can be given.
  • a general display updates (refreshes) a display screen at a predetermined cycle even when there is no change in image data itself displayed on the display screen (even when the same image data is continuously displayed). Therefore, the display control apparatus also outputs the image data to the display in accordance with the refresh interval.
  • the above-described oxide semiconductor TFT has a characteristic that it can maintain a potential for a certain period even in an OFF state because it has low leakage power. Therefore, assuming that the LCD 3 is a display using an oxide semiconductor in the semiconductor layer, the frequency of refreshing (writing to the pixels) of the LCD 3 is suppressed compared to a conventional display while the display image on the LCD 3 does not change. Can do. Specifically, when the above-described In—Ga—Zn—O-based oxide semiconductor is used, when the same image data is continuously displayed on the LCD 3, the refresh interval of the LCD 3 is set to about once to several times per second. be able to.
  • the transmission interval of the image data can be made longer, and the storage holding operation of the DRAM 31 can be stopped for a longer period. Therefore, the power consumption of not only the LCD 3 but also the display control device 1 can be suppressed.
  • the memory of the frame buffer 30 is not limited to the DRAM and the SRAM.
  • the frame buffer 30 is configured by a DRAM and an SRAM having a smaller capacity than the DRAM.
  • a DRAM is a memory that has a high degree of integration (low cost) but requires a refresh operation (memory retention operation) in order to retain its stored contents.
  • an SRAM is a memory with low power consumption (particularly, power consumption for storage retention) compared to a DRAM of the same capacity because it has a low degree of integration (high cost) but does not require a refresh operation.
  • the frame buffer 30 is configured by a large-capacity DRAM and a small-capacity SRAM. It is possible to reduce the area occupied by (high integration degree). Therefore, the display control device 1 with low cost and low power consumption can be realized. For example, when the cost per storage capacity of the DRAM 31 with respect to the SRAM 32 is 1/5, it is desirable that the ratio of the storage capacity of the SRAM 32 with respect to the DRAM 31 is designed to be 1/5 or less.
  • the primary compression unit 20 when the storage capacity of the DRAM 31 is larger than the capacity of the image data received by the input unit 10, the primary compression unit 20 performs primary compression of the image data. It is not necessary to do. That is, the primary compression unit 20 may generate the compression information corresponding to the image data, but the primary compression may not be performed and the image data itself may be written in the DRAM 31. Thus, since the primary compression is unnecessary, the display control device 1 can store the received image data without delay.
  • the secondary compression unit 70 predicts the data size when the image data is compressed from the image data received from the host 2 and the compression information, and the data When the size is equal to or smaller than the capacity of the SRAM 32, the secondary compression and the storage of the secondary compressed data in the SRAM 32 may be performed. In this case, if the predicted data size is larger than the capacity of the SRAM 32, a secondary compression method having a lower compression ratio (%) (which can be compressed to a smaller data size) is selected based on the compression information. Alternatively, the secondary compression and the storage of the secondary compressed data in the SRAM 32 may be stopped.
  • the timing controller 60 keeps the DRAM 31 activated and reads the primary compressed data from the DRAM 31 when outputting the image data to the LCD 3. It is sufficient to expand and output.
  • the control blocks (particularly the primary compression unit 20, the expansion unit 40, the update determination unit 61, and the secondary compression unit 70) of the display control device 1 are logic circuits (hardware) formed in an integrated circuit (IC chip) or the like. It may be realized by software, or may be realized by software using a CPU (Central Processing Unit).
  • IC chip integrated circuit
  • CPU Central Processing Unit
  • the display control device 1 includes a CPU that executes instructions of a program that is software that realizes each function, and a ROM (Read Only Memory) in which the program and various data are recorded so as to be readable by the computer (or CPU).
  • a storage device (these are referred to as “recording media”), a RAM (Random Access Memory) for expanding the program, and the like are provided.
  • the objective of this invention is achieved when a computer (or CPU) reads the said program from the said recording medium and runs it.
  • a “non-temporary tangible medium” such as a tape, a disk, a card, a semiconductor memory, a programmable logic circuit, or the like can be used.
  • the program may be supplied to the computer via an arbitrary transmission medium (such as a communication network or a broadcast wave) that can transmit the program.
  • a transmission medium such as a communication network or a broadcast wave
  • the present invention can also be realized in the form of a data signal embedded in a carrier wave in which the program is embodied by electronic transmission.
  • a display control apparatus stores image data received from a host (host 2) in a first memory (DRAM 31), and displays the image data at a predetermined timing.
  • a display control device that outputs to (LCD 3), a second memory (SRAM 32) that consumes less power than the first memory, and an update determination that determines whether the image data is updated from the host
  • a unit update determination unit 61
  • a compression unit secondary compression unit 70
  • a decompression unit decompression unit
  • the compression unit compresses (secondarily compresses) the image data read from the first memory and stores the compressed image data in the second memory, and the first memory stops the memory holding operation. And the above extension Decompresses compressed the image data read out from said second memory (second compressed data), the decompressed the image data and outputs it to the display unit.
  • the display control apparatus compresses the image data held in the first memory and converts it to a data size that can be stored in the second memory. To store in the second memory. Then, the display control device stops the storage holding operation (refresh) of the first memory. In addition, the image data is read from the second memory, decompressed and output in accordance with the screen display timing of the display unit.
  • the display control device can hold the image data in the second memory with low power consumption when there is no update of the image data. Therefore, the image data can be output in a state where the storage holding operation of the first memory having the large power consumption out of the two memories is stopped. Therefore, the display control device can suppress power consumption.
  • the display control apparatus is the display control apparatus according to aspect 1, in which the statistical information of the data value, the predicted value of the compression rate, and the degree of deterioration due to compression are related to the image data from the image data received from the host.
  • a compression information generation unit (primary compression unit 20) that generates compression information including at least one of predicted values, wherein the compression unit is used to compress the image data according to the compression information; Compression parameters may be selected.
  • the display control apparatus can select an algorithm or parameter that is optimal for compressing image data in accordance with the compression information.
  • the compression information may be information including a histogram of data values as the statistical information.
  • the display control apparatus can compress image data using the histogram of a data value. Therefore, the image data can be compressed using a more appropriate algorithm or parameter.
  • the compression information generation unit generates the compression information and compresses (primary compression) the image data received from the host.
  • the decompression unit decompresses the compressed image data (primary compressed data) read from the first memory, and the decompressed image data is stored in the display unit. It is desirable that the compression rate (%) by the compression unit is lower than the compression rate (%) by the compression information generation unit.
  • the display control apparatus can reduce the data size of the image data when storing the image data in the second memory than when storing the image data in the first memory.
  • the display control device is the display control apparatus according to any one of the aspects 2 to 4, wherein the compression unit compresses the image data from the image data received from the host and the compression information. If the data size is predicted and the data size is less than or equal to the capacity of the second memory, the compression of the image data and the storage of the compressed image data in the second memory are performed. And the storage holding operation of the first memory may be stopped.
  • the display control device can display the image even though the compressed image data does not fit in the second memory. It is possible to prevent useless processing relating to data compression, or stop of the storage holding operation of the first memory, and loss of image data stored in the first memory.
  • the display control apparatus is the display control apparatus according to any one of the aspects 1 to 5, wherein the update determination unit receives the image data different from the image data received last from the host. It may be determined that the image data has been updated. In other words, the display control apparatus may determine that the image data is not updated when the same image data as the image data received last time from the host is received. By performing the determination in this manner, the display control device can suppress power consumption similarly to the above-described aspect 1 even when the same image data is continuously received from the host, that is, when the same image is continuously output to the display unit. it can.
  • a display control device is the storage control unit (primary compression unit) that stores the image data in the first memory or the second memory in any one of the above aspects 1 to 6. 20), and when the update determination unit determines that the image data has been updated from the host in a state where the storage holding operation of the first memory is stopped, the storage unit stores the image data Is stored in the second memory, the first memory resumes the memory holding operation, and the storage unit, when the first memory becomes available, the remaining part of the image data And the part of the image data stored in the second memory may be stored in the first memory.
  • the storage control unit primary compression unit
  • the display control apparatus can stop the storage holding operation of the first memory until the update of the image data from the host is resumed, so that the refresh operation is performed in the first memory. Unnecessary activation can be prevented. Therefore, power consumption of the entire display control device can be suppressed.
  • the first memory is a DRAM (dynamic random access memory)
  • the second memory is a static random random access memory (SRAM). access memory).
  • DRAM dynamic random access memory
  • SRAM static random random access memory
  • An electronic apparatus is an electronic apparatus including the display control device according to any one of the first to eighth aspects, the host, and the display unit.
  • a display using an oxide semiconductor for a semiconductor layer of a TFT (Thin-Film Transistor) is desirable.
  • the electronic device can make the refresh interval of the display unit longer while the display image on the display unit does not change. Thereby, since the transmission interval of the image data from the display control apparatus can be made longer, the storage holding operation of the first memory can be stopped for a longer period. Therefore, the power consumption of the display control device, and thus the entire electronic device, can be suppressed.
  • the present invention can be suitably used for a display control device that outputs received image data to the display device in accordance with the display timing of the display device.
  • 1 display control device 2 host, 3 LCD (display unit), 20 primary compression unit (compression information generation unit), 31 DRAM (first memory), 32 SRAM (second memory), 40 decompression unit, 61 Update determination unit, 70 secondary compression unit (compression unit)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

　表示制御装置（１）は、ＤＲＡＭ（３１）と、ＤＲＡＭ（３１）よりも消費電力が小さいＳＲＡＭ（３２）とを備え、更新判定部（６１）が画像データの更新が無いと判定した場合、２次圧縮部（７０）が画像データを圧縮してＳＲＡＭ（３２）に格納し、ＤＲＡＭ（３１）は記憶保持動作を停止し、伸長部（４０）は圧縮された画像データを伸長しＬＣＤ（３）へと出力する。

Description

表示制御装置
　本発明は、電子機器の表示制御を行う表示制御装置に関する。
　パーソナルコンピュータ、スマートフォン等、表示装置を備えた電子機器は、当該表示装置の画面上に画像を適切に出力するために、各種表示制御を行う表示制御装置を備えていることが一般的である。上記表示制御装置は、ホストから受信した画像データをフレームバッファへ格納しておき、表示装置の表示のタイミングに合わせて、画像データを出力する。このような表示制御装置に係る技術として、例えば特許文献１には、同じデータが連続していると判断すると、当該データを圧縮しフレームバッファの別領域に格納しておき、出力の際には上記圧縮したデータを伸長し出力することにより、フレームバッファへのアクセス数（データの読み出し回数）を低減し、表示制御装置の消費電力を低減する技術が開示されている。
日本国公開特許公報「特開２０００－９８９９３号公報（公開日：２０００年４月７日）」
　ところで、特許文献１に記載の表示コントローラでは、フレームバッファとして通常ＤＲＡＭ（dynamic random access memory）が使用されている。ＤＲＡＭは、格納しているデータ（ここでは、表示画面の画像データ）を保持するために、リフレッシュ動作（記憶保持動作）が必要なメモリである。そのため、上記表示コントローラは、ＤＲＡＭに格納されている画像データを保持するために、定期的にリフレッシュ動作を行う必要がある。当該リフレッシュ動作に係る消費電力は大きく、表示コントローラの消費電力の低減を阻む要因となっている。本発明は、上記問題点を鑑みてなされたものであり、その目的は、消費電力を抑えた表示制御装置を実現することにある。
　上記の課題を解決するために、本発明の一態様に係る表示制御装置は、ホストから受信した画像データを第１のメモリへ格納し、上記画像データを所定のタイミングで表示部へと出力する表示制御装置であって、上記第１のメモリよりも消費電力が小さい第２のメモリと、上記ホストからの上記画像データの更新の有無を判定する更新判定部と、圧縮部と、伸長部と、を備え、上記更新判定部が、上記ホストからの上記画像データの更新が無いと判定した場合、上記圧縮部は、上記第１のメモリから読み出した上記画像データを圧縮して上記第２のメモリに格納し、上記第１のメモリは、記憶保持動作を停止し、上記伸長部は、上記第２のメモリから読み出した圧縮された上記画像データを伸長し、伸長された上記画像データを上記表示部へと出力することを特徴としている。
　本発明の一態様によれば、表示制御装置の消費電力を抑えるという効果を奏する。
本発明の実施形態１に係る表示制御装置の処理の流れを示すフローチャートである。 上記表示制御装置の要部構成を示すブロック図である。 上記表示制御装置における画像データの入出力の流れ、ならびにＤＲＡＭおよびＳＲＡＭへのデータの書込みを示している。 上記表示制御装置にて行われる処理を示したタイミングチャートである。 本発明の実施形態２に係る表示制御装置の処理の流れを示すフローチャートである。 本発明の実施形態２に係る表示制御装置における画像データの入出力の流れ、ならびにＤＲＡＭおよびＳＲＡＭへのデータの書込みを示している。
　〔実施形態１〕
　本発明の第１の実施形態について説明すれば、以下の通りである。まず、本実施形態に係る表示制御装置１の構成を、図２に基づいて説明する。
　≪要部構成≫
　図２は、表示制御装置１の要部構成を示すブロック図である。また、同図では、ホスト２およびＬＣＤ３を併せて図示している。なお、以下では表示制御装置１、ホスト２、およびＬＣＤ３を別個の装置として説明するが、本発明は、表示制御装置１、ホスト２、およびＬＣＤ３（表示部）を含む１つの電子機器として構成されてもよい。例えば、本発明は、表示制御装置１、ホスト２、およびＬＣＤ３を備えたスマートフォン、タブレットＰＣ等であってもよい。
　ホスト２は、ＬＣＤ３に表示させる画像データを生成し、当該画像データを順次、表示制御装置１に提供するものである。ここで、「画像データ」とは、ＬＣＤ３に表示する１フレーム分の画像を示す。ホスト２は表示制御装置１からのＴＥ（Tearing Effect）信号に同期して、表示制御装置１へ画像データを送信する。なお、次フレームでＬＣＤ３に表示させる画像データが、前回表示制御装置１に送信した画像データと同じである場合（ＬＣＤ３にて、表示画面の変化が無い場合）は、ホスト２は、表示制御装置１に対し画像データを送信しない、または、前回送信した画像データと同じ画像を送信すればよい。
　ＬＣＤ３は、表示制御装置１から受信した画像データを表示する液晶ディスプレイ（（Liquid Crystal Display）、ＬＣＤ）である。なお、ＬＣＤ３は上記画像データを表示できさえすればよく、その構成は特に限定しない。したがって、ＬＣＤ３は、液晶ディスプレイ以外の表示装置であってもよい。例えば、ブラウン管を用いたディスプレイ（ＣＲＴ）、プラズマディスプレイ、有機ＥＬ（electroluminescence）ディスプレイ、電解放出ディスプレイなどの表示装置であってもよい。
　表示制御装置１は、ホスト２から画像データを受信し格納しておき、当該画像データをＬＣＤ３に応じた所定のタイミングでＬＣＤ３へと出力する装置である。表示制御装置１は、ホスト２から表示制御装置１への画像データの入力（送信）タイミングを通知するＴＥ信号を送信し、当該信号に同期したホスト２から画像データを受信し格納する。以降、ホスト２から表示制御装置１への画像データの入力（送信）タイミングを「入力開始タイミング」と称する。また、表示制御装置１は、ＬＣＤ３のリフレッシュのタイミングに合わせて、ＬＣＤ３に上記受信した画像データの出力を開始する。以降、表示制御装置１からＬＣＤ３への画像データの出力（送信）タイミングを「出力開始タイミング」と称する。出力開始タイミングは、ホスト２から表示制御装置１への画像データの入力速度と、表示制御装置１からＬＣＤ３への画像データの出力速度とを勘案することにより、ＬＣＤ３でティアリングが生じないようなタイミングに決定されることが望ましい。また、ある出力開始タイミングから、次の出力開始タイミングまでの期間は、ＬＣＤ３の１垂直期間に対応する。
　なお、本実施形態においては、入力開始タイミング（ＴＥ信号の送信）は一定間隔であることとし、出力開始タイミングは、入力開始タイミングから所定の時間間隔を空けたタイミングであることとする。しかしながら、入力開始タイミングおよび出力開始タイミングは一定間隔でなくても構わない。
　表示制御装置１は、さらに詳しくは、入力部１０と、１次圧縮部２０（圧縮情報生成部、格納部）と、フレームバッファ３０と、伸長部４０と、出力部５０と、タイミングコントローラ６０と、２次圧縮部７０（圧縮部）とを備えている。
　入力部１０は、ホスト２と表示制御装置１とを接続するインターフェースである。入力部１０は、後述のタイミングコントローラ６０が出力するＴＥ信号をホスト２へと送信する。また、入力部１０は、ホスト２から画像データを受信すると、受信した画像データを順次１次圧縮部２０へと送信する。出力部５０は、表示制御装置１とＬＣＤ３とを接続するインターフェースである。出力部５０は、後述の伸長部４０が出力する画像データをＬＣＤ３へと送信する。
　１次圧縮部２０は、入力部１０から受信した画像データを圧縮し、フレームバッファ３０のＤＲＡＭ３１へと書き込むものである。１次圧縮部２０は、入力部１０から画像データを受信すると、当該画像データに対し所定のデータ圧縮処理を施す。以降、１次圧縮部２０が行う所定のデータ圧縮処理を「１次圧縮」と称し、１次圧縮された画像データを「１次圧縮データ」と称する。
　１次圧縮部２０はさらに、上記１次圧縮において、１フレーム分の画像データの圧縮が完了した際に、画像データの特徴を示す圧縮情報を生成する。生成された１次圧縮データはＤＲＡＭ３１に書き込まれ、圧縮情報は２次圧縮部７０へ送信される。１次圧縮および圧縮情報については、後で詳述する。
　２次圧縮部７０は、画像データを、１次圧縮より低圧縮率で圧縮し、ＳＲＡＭ３２へと書き込むものである。なお、ここで「圧縮率」とは、圧縮前の画像データのデータサイズに対する圧縮後のデータのデータサイズの割合（％）を示す。つまり、圧縮率（％）＝（圧縮後の画像データのサイズ/圧縮前の画像データのサイズ×１００）である。したがって、圧縮率が小さいほど、画像情報が高密度に圧縮されている（圧縮後のデータサイズが小さくなる）といえる。２次圧縮部７０は、１次圧縮部２０から圧縮情報を受信し、後述の伸長部４０から画像データを受信すると、上記圧縮情報に基づいて、画像データに対し、１次圧縮より低圧縮率である所定のデータ圧縮処理を施す。以降、２次圧縮部７０が行う所定のデータ圧縮処理を「２次圧縮」と称し、２次圧縮された画像データを「２次圧縮データ」と称する。生成された２次圧縮データは、ＳＲＡＭ３２へと書き込まれる。
　≪１次圧縮および２次圧縮≫
　ここで、１次圧縮および２次圧縮、ならびに圧縮情報について詳細に説明する。１次圧縮は、ホスト２から受信した画像データをＤＲＡＭ３１に書き込み可能な容量にするため行われる圧縮である。１次圧縮部２０は１次圧縮として、例えば画像データを予め定められた方法およびパラメータで圧縮すればよい。１次圧縮の具体的方法については特に限定しないが、例えば画像データをランレングス化による圧縮、隣接する画素のパラメータの差分をとることによる圧縮（ＡＤＰＣＭ（適応的差分パルス符号変調）符号化など）、および画像データの量子化レベルを変更することによる圧縮などが使用可能である。なお、１次圧縮は可逆圧縮であっても非可逆圧縮であってもよい。
　そして、圧縮情報とは、１次圧縮に係る各種処理の過程で得られた、画像データの特徴を示す情報である。圧縮情報の具体的構成は特に限定しないが、例えば、画像データのデータ値の統計情報（画素値の頻度を示すヒストグラムなど）、あるいは、所定のパラメータ（量子化レベルや、乱数の初期値など）および所定の圧縮方法で圧縮を行う場合の圧縮率の予測値（量子化レベルを変えた場合の、それぞれの圧縮率の予測値など）、または画像の劣化度合い（乱数系列を変更した場合の画像の劣化度合いなど）などであってもよい。なお、上記圧縮率の予測値および画像の劣化度合いは、例えば１次圧縮部２０にて画像データの一部を部分的に、あるいは画像データ全部を圧縮しながらモニタリングされる。
　一方、２次圧縮は、１次圧縮部２０にて生成された圧縮情報に応じ、圧縮方法およびパラメータを変えて行う圧縮である。なお、２次圧縮も、可逆圧縮であっても非可逆圧縮であっても構わない。また、１次圧縮と２次圧縮は同じ圧縮方法を用いても構わないが、２次圧縮では、圧縮情報を用いることにより、より低圧縮率または高品質（劣化の度合いが少ない）の２次圧縮データを生成することが望ましい。
　例えば、２次圧縮部７０が圧縮情報として画素値の頻度を示すヒストグラムを受信した場合は、当該ヒストグラムから各画素値の出現確率が分かるので、２次圧縮として可変長符号化（ハフマン符号化や算術符号化）を効率よく（低圧縮率で）行うことができる。また例えば、２次圧縮部７０が圧縮情報として各種圧縮の演算に用いる係数の値（パラメータ）を受信した場合は、ＡＤＰＣＭ符号化など各種圧縮をより適切なパラメータを用いて行うことができる。また例えば、２次圧縮部７０が圧縮情報として圧縮率の予測値を受信した場合は、最適な量子化レベル（圧縮の度合い）で量子化による圧縮を行うことができる。また例えば、２次圧縮部７０が圧縮情報として、乱数系列を変更した場合の劣化度合いや乱数の初期値を受信した場合は、２次圧縮として、劣化度合いを考慮し、または最適な乱数の初期値を用いてデータを並び替え、符号化することができる。
　このように、２次圧縮では、１次圧縮のときに生成した圧縮情報から最適な圧縮を行うことができる。つまり、ホスト２から入力されてきた画像データの特徴（圧縮情報）によって、より低圧縮率の圧縮を行うこと、またはより高品質な２次圧縮データを生成することができる。なお、２次圧縮部７０は、２次圧縮の方法として複数の圧縮方法（圧縮アルゴリズム）または圧縮パラメータ（係数や乱数の初期値）を記憶しておき、当該画像データに対応する圧縮情報に応じて、最適な圧縮方法またはパラメータを選択してもよい。また、上記圧縮方法およびパラメータにそれぞれ優先度をあらかじめ設けていてもよい。
　伸長部４０は、１次圧縮データまたは２次圧縮データを伸長するものである。伸長部４０は、後述のタイミングコントローラ６０からの指示により、ＤＲＡＭ３１から１次圧縮データを読み出し、伸長する。伸長された１次圧縮データ（画像データ）は、タイミングコントローラ６０からの指示により、出力部５０または２次圧縮部７０へと送信される。伸長部４０はまた、タイミングコントローラ６０からの指示により、ＳＲＡＭ３２から２次圧縮データを読み出し、伸長する。伸長された２次圧縮データ（画像データ）は、出力部５０へと送信される。
　フレームバッファ３０は、画像データを格納するメモリである。フレームバッファ３０は、ＤＲＡＭ３１（第１のメモリ）およびＳＲＡＭ３２（第２のメモリ）を含む。ＤＲＡＭ３１は、１次圧縮データを記憶するメモリであり、自己の記憶内容を保持するためにリフレッシュ動作（記憶保持動作）が必要なメモリである。なお、以降の説明において、「ＤＲＡＭ３１を起動させる」とは、ＤＲＡＭ３１のリフレッシュ動作の駆動を開始させることを示し、「ＤＲＡＭ３１を停止させる」とは、ＤＲＡＭ３１のリフレッシュ動作を継続的に停止させることを示す。しかしながら、本発明では、ＤＲＡＭ３１の動作に必要な電源回路を起動させることを「ＤＲＡＭ３１を起動させる」としてもよいし、ＤＲＡＭ３１の動作に必要な電源回路を停止させることを「ＤＲＡＭ３１を停止させる」としてもよい。また以降、特別の記載がない限りは、「ＤＲＡＭ３１を起動（停止）させる」とは、ＤＲＡＭ３１の記憶領域（１次圧縮データが書き込みおよび読み出しされる領域）の全てを起動（停止）させることを意味する。
　一方、ＳＲＡＭ３２は、２次圧縮データを記憶するメモリである。また、ＳＲＡＭ３２は記憶保持のためのリフレッシュ動作が不要なメモリであり、ＤＲＡＭ３１より消費電力の小さいメモリである。なお、ＳＲＡＭ３２はＤＲＡＭ３１より小容量のメモリであってもよい。また、本実施形態では、フレームバッファ３０はＤＲＡＭおよびＳＲＡＭを含むこととしたが、フレームバッファ３０のメモリはＤＲＡＭとＳＲＡＭとに限定されない。つまり、本発明におけるフレームバッファ３０のメモリは、１次圧縮データを格納可能な第１のメモリと、２次圧縮データを格納可能で、かつ第１のメモリより消費電力が小さい第２のメモリとで構成されていればよく、当該第１および第２のメモリの種類は問わない。
　タイミングコントローラ６０は、表示制御装置１の入出力に係るタイミング制御を行うものである。タイミングコントローラ６０の働きについては後で詳述する。タイミングコントローラ６０はさらに詳しくは、更新判定部６１を含む。
　更新判定部６１は、ホスト２からの画像データの更新の有無を判定するものである。更新判定部６１は、ＬＣＤ３への出力を開始する画像データをホスト２から受信したか（または受信中か）否かを判定する。ＬＣＤ３へ出力する画像データを受信している場合、更新判定部６１は、ホスト２からの画像データの更新有りと判定する。一方、上記画像データをホスト２から受信していない場合、更新判定部６１は、ホスト２からの画像データの更新無しと判定する。なお、本実施形態では出力開始タイミングにおいて上記判定を行うこととしたが、上記判定は入力開始タイミングから出力開始タイミングの間に行うのであれば特に限定されない。
　なお、更新判定部６１は、ホスト２から画像データを受信している場合でも、当該画像データが前回受信した画像データと同じものである場合（すなわち、ＬＣＤ３に表示する画像データに変化がない場合）、ホスト２からの画像データの更新無しと判定してもよい。また、更新判定部６１は、上述の判定により画像データの更新無しと判定した後、入力部１０が、ホスト２から次以降のフレームの分の画像データを受信すると、当該受信を検知しホスト２からの画像データの更新が再開されたと判定する。
　≪画像データの流れ≫
　次に、表示制御装置１における画像データの入出力の流れについて、図３を用いて説明する。図３の（ａ）は、ホスト２からの画像データの更新が有る場合の、画像データの入出力の流れを示している。また、図３の（ｂ）は、同図の（ａ）の場合における、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域を示している。これに対し、図３の（ｃ）は、ホスト２からの画像データの更新が無くなった時（画像データの更新有りから、無しに変化した時点）の、画像データの入出力の流れを示している。そして、図３の（ｄ）は、同図の（ｃ）の場合における、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域を示している。なお、図３の（ｂ）および（ｄ）において、ＤＲＡＭ３１およびＳＲＡＭ３２の各ブロックはそれぞれ、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域全体を示し、斜線部分は、当該斜線部分に相当する記憶領域にデータが書き込まれていることを示し、太線の矢印は、データの書き込み処理を示す。
　図３の（ａ）に示すように、ホスト２からの画像データの更新が有る場合、表示制御装置１は、ＬＣＤ３に表示すべき画像データを、ホスト２から受信する。この場合、ホスト２より受信した画像データは、入力開始タイミングにおいて、１次圧縮部２０により１次圧縮され、ＤＲＡＭ３１へと書き込まれる。また、上記１次圧縮データは、出力開始タイミングにおいて伸長部４０により読み出され、伸長され出力部５０に出力される。このように、画像データの更新が有る場合は、図３の（ｂ）に示すように、１次圧縮データはＤＲＡＭ３１に書き込まれ、ＤＲＡＭ３１から読み出しされる。
　一方、図３の（ｃ）に示すように、今まであったホスト２からの画像データの更新が無くなった場合、出力開始タイミングになっても、次フレームでＬＣＤ３に表示すべき画像データがホスト２から表示制御装置１へ入力されない。この場合、ＤＲＡＭ３１に書き込まれた１次圧縮データは伸長部４０により読み出され、伸長される。そして、伸長された１次圧縮データは２次圧縮部７０にて２次圧縮される。このように、画像データの更新が無くなると、図３の（ｄ）に示すように、１次圧縮データはＤＲＡＭ３１から読み出され、伸長および２次圧縮されＳＲＡＭ３２へと書き込まれる。なお、１次圧縮データが読み出されると、または、２次圧縮データのＳＲＡＭ３２への書き込みが完了すると、ＤＲＡＭ３１は停止する。以降、画像データの更新が再開するまでの間、表示制御装置１は、ＤＲＡＭ３１を停止させた状態とし、ＬＣＤ３のリフレッシュのタイミングに合わせてＳＲＡＭ３２から２次圧縮データを読み出し、伸長し、出力する。
　以上のように、表示制御装置１はホスト２からの画像データの更新の有無により、ＤＲＡＭ３１とＳＲＡＭ３２、どちらに画像データを書き込むか、および、どちらから画像データを読み出すかを変える。このようなホスト２からの画像データの更新の有無および、画像データの書き込みおよび読み出し先を決める制御は、タイミングコントローラ６０により行われる。次に、タイミングコントローラ６０の働きについて詳細に説明する。
　≪タイミングコントローラの処理制御≫
　以下、タイミングコントローラ６０が行う入出力のタイミング制御について、図４を用いて詳述する。図４は、ホスト２から画像データＡ～Ｄが順に入力された場合の、表示制御装置１にて行われる処理を示したタイミングチャートである。なお、同図では、画像データＡと画像データＢとは連続して送信され、その後、画面の更新が一時途絶えた後に、画像データＣおよびＤが送信されている。
　図中の「ＴＥ出力」行は、タイミングコントローラ６０からホスト２へのＴＥ信号の出力タイミング、すなわち入力開始タイミングを、上向き矢印で示している。また、「出力開始タイミング」行は、出力開始タイミングを上向き矢印で示している。なお、出力開始タイミングの間隔は、ＬＣＤ３の１垂直期間に対応している。
　「ホスト入力」行は、ホスト２から表示制御装置１への画像データの入力処理を示している。また、「ＬＣＤ出力」行は、表示制御装置１からＬＣＤ３への画像データの出力処理を示している。また、「ＤＲＡＭ　ＷＲ」行、および「ＤＲＡＭ　ＲＤ」行はそれぞれ、ＤＲＡＭに対する画像データ（１次圧縮データ）の書込み（ＷＲ）および読み出し（ＲＤ）処理を示している。さらに、「ＳＲＡＭ　ＷＲ」行、および「ＳＲＡＭ　ＲＤ」行はそれぞれ、ＳＲＡＭに対する画像データ（２次圧縮データ）の書込み（ＷＲ）および読出し（ＲＤ）処理を示している。なお、「ホスト入力」行から「ＳＲＡＭ　ＲＤ」行までに示された実線矢印Ａ～Ｄはそれぞれ、画像データＡ～Ｄについて当該行に対応する処理を開始してから完了するまでの期間を示す。例えば、「ＤＲＡＭ　ＷＲ」行の実線矢印Ａは、画像データＡをＤＲＡＭ３１に書き込み始めてから、当該書き込みが完了するまでの期間を示す。
　さらに、「ＤＲＡＭ　Ｒｅｆｒｅｓｈ」行は、ＤＲＡＭ３１の電源（リフレッシュ動作の駆動）の起動（ＯＮ）または停止（ＯＦＦ）を折れ線で示している。図４では、ＤＲＡＭ３１は複数のバンクに分割されており、バンク毎にリフレッシュ動作のＯＮおよびＯＦＦが制御可能である。このようなＤＲＡＭ３１において、リフレッシュ動作がＯＦＦの状態でＤＲＡＭ３１への書き込みが必要になった場合は、書き込みが必要なバンクのリフレッシュ動作が順次ＯＮされる。図４に示す折れ線の山の頂点は、全てのバンクのリフレッシュ動作がＯＮになった時点を示している。また、折れ線が右肩上がり、または右肩下がりになっている期間は、ＤＲＡＭ３１の一部のバンクのリフレッシュ動作がＯＮになっている期間を示している。一方、２次圧縮が開始され、かつホスト入力が無い場合、ＤＲＡＭ３１において不要になったバンクのリフレッシュ動作が順次ＯＦＦにされていく。折れ線の谷を示す（図中の「ＯＦＦ」）期間は、全てのバンクのリフレッシュ動作がＯＦＦになる期間を示す。
　入力開始タイミングになると、タイミングコントローラ６０はホスト２に対しＴＥ信号を送信する（「ＴＥ出力」行の矢印Ａ）。ホスト２は当該ＴＥ信号に同期し、入力部１０を介し１次圧縮部２０への画像データ（画像データＡ）の送信を開始する（「ホスト入力」行の矢印Ａ）。また、１次圧縮部２０は、画像データＡを、受信した部分から順次１次圧縮し、ＤＲＡＭ３１へと書き込んでいく（「ＤＲＡＭ　ＷＲ」行の矢印Ａ）。
　一方、上記入力開始タイミングから所定の時間が経過し、出力開始タイミング（「出力開始タイミング」行の矢印Ａ）になると、タイミングコントローラ６０は、伸長部４０に対し、１次圧縮データの出力を指示する。そして、伸長部４０は当該指示を受け、ＤＲＡＭ３１からの１次圧縮データ（画像データＡ）の読み出しを開始する（「ＤＲＡＭ　ＲＤ」行の矢印Ａ）。読み出された１次圧縮データは伸長され、ＬＣＤ３へと出力される。なお、図示の通り、１次圧縮部２０によるＤＲＡＭ３１への書き込みと、伸長部４０によるＤＲＡＭ３１からの読み込みとは、同時に行われていてもよい（「ＤＲＡＭ　ＷＲ」行および「ＤＲＡＭ　ＲＤ」行の矢印Ａ）。次の入力開始タイミング（「ＴＥ出力」行の矢印Ｂ）および出力開始タイミング（「出力開始タイミング」行の矢印Ｂ）においても、タイミングコントローラ６０は同様のタイミング制御を行い、よって画像データＢについて画像データＡと同様の処理が行われる。
　一方、次の入力開始タイミングでは（「ＴＥ出力」行の矢印Ｂ’）、タイミングコントローラ６０からホスト２に対するＴＥ信号の発信は行われるが、ホスト２は、画面データを送信しない。したがって、画像データの１次圧縮およびＤＲＡＭ３１への書き込みも行われない。この場合、次の出力開始タイミング（「出力開始タイミング」行の矢印Ｂ’）において、タイミングコントローラ６０の更新判定部６１は、画像データの更新無しと判定する。さらに、タイミングコントローラ６０は、ＤＲＡＭ３１が起動しているか否かを判定する。
　図示の通り、当該出力開始タイミング（Ｂ’）ではＤＲＡＭ３１は起動（ＯＮ）していて、かつホスト入力中でないので、タイミングコントローラ６０は、伸長部４０に対し２次圧縮部７０に画像データを送信するよう指示する。伸長部４０は当該指示を受け、ＤＲＡＭ３１から１次圧縮データ（画像データＢ）を読み込み（「ＤＲＡＭ　ＲＤ」行の矢印Ｂ’）、伸長し、２次圧縮部７０へ送信する。２次圧縮部７０は伸長された１次圧縮データ（画像データＢ）を受信すると、当該データと、画像データＢの１次圧縮時に１次圧縮部２０にて生成された圧縮情報と、を用いて２次圧縮を行う。２次圧縮データは、ＳＲＡＭ３２へと書き込まれる（「ＳＲＡＭ　ＷＲ」行の矢印Ｂ）。換言すると、「ＤＲＡＭ　ＷＲ」行の矢印Ｂの期間にＤＲＡＭ３１に書き込まれた画像データＢを２次圧縮し、「ＳＲＡＭ　ＷＲ」行の矢印Ｂ’の期間にＳＲＡＭ３２にバックアップ保存する。
　以降、ホスト２による画像データの更新が無い間も、タイミングコントローラ６０は図示のように、入力開始タイミングにおいてＴＥ信号を送信し、出力開始タイミングにて画像データ更新の有無について判定する。また、ホスト２による画像データの更新が無い場合でも、タイミングコントローラ６０は、所定の期間毎にＬＣＤ３へと画像データを出力するよう伸長部４０を制御する（「ＬＣＤ出力」行の矢印Ｂ’）。なお、このときは、画像データの更新が無く、かつＤＲＡＭ３１も停止（ＯＦＦ）している。よってタイミングコントローラ６０は、伸長部４０に対し、ＳＲＡＭ３２に格納された２次圧縮データの出力を指示し、伸長部４０は２次圧縮データを伸長し（「ＳＲＡＭ　ＲＤ」行の矢印Ｂ）、出力する。図４の場合では、画像データの更新が無い場合でも３垂直期間毎に、表示制御装置１がＬＣＤのリフレッシュに対応し２次圧縮データを送信する。
　さらに、入力開始タイミング（「ＴＥ出力」行の矢印Ｃ）において、ホスト２から表示制御装置１への画像データ（画像データＣ）の送信が再開した場合（「ホスト入力」行の矢印Ｃ）、タイミングコントローラ６０の更新判定部６１は上記送信の再開を検知し、ＤＲＡＭ３１の記憶領域を順次起動させる。そして、１次圧縮部２０は、起動した記憶領域に、１次圧縮データを書き込んでいく（「ＤＲＡＭ　ＷＲ」行の矢印Ｃ）。以上のように、表示制御装置１のタイミングコントローラ６０は入出力に係るタイミング制御および表示制御装置１における各種処理判定を統括的に行うものである。
　≪出力開始タイミングでの処理の流れ≫
　続いて、出力開始タイミングにおける表示制御装置１の処理の流れについて、図１を用いて説明する。図１は、出力開始タイミングにおいて表示制御装置１が行う処理の流れを示すフローチャートである。出力開始タイミングになると、タイミングコントローラ６０の更新判定部６１は、ホスト２からの画像データの更新有無を判定する（Ｓ１０）。更新判定部６１が画像データの更新有りと判定した場合（Ｓ１０でＹＥＳ）、タイミングコントローラ６０は伸長部４０に対し、１次圧縮データの出力を指示する。伸長部４０はＤＲＡＭ３１に格納された１次圧縮データを読み出し（Ｓ２６）、当該１次圧縮データを伸長し、ＬＣＤ３へと出力する（Ｓ２８）。一方、更新判定部６１が、画像データの更新無しと判定した場合（Ｓ１０でＮＯ）、タイミングコントローラ６０は、更新判定部６１の上記判定に加え、ＤＲＡＭ３１が起動しているか否かを判定する（Ｓ１２）。
　ＤＲＡＭが起動している場合（Ｓ１２でＹＥＳ）、タイミングコントローラ６０は伸長部４０に対し、２次圧縮部７０に画像データを送信するよう指示し、伸長部４０は、ＤＲＡＭ３１に格納された１次圧縮データを読み出す（Ｓ１４）。このとき、タイミングコントローラ６０は、ＤＲＡＭ３１を、上記１次圧縮データの読み出しが終了した部分から、順次停止させていく（Ｓ１６）。伸長部４０はさらに、読み出した１次圧縮データを伸長し（Ｓ１８）、２次圧縮部７０へと送信する。２次圧縮部７０は、伸長した１次圧縮データ（画像データ）と、入力開始タイミングにおいて１次圧縮部２０から受信した、当該画像データに対応する圧縮情報とを用いて２次圧縮を行う（Ｓ２０）。そして、２次圧縮部７０は、２次圧縮データをＳＲＡＭ３２へと格納する（Ｓ２２）。以降、タイミングコントローラ６０は、画像データの更新が再開されるまで、予め定めた周期で、伸長部４０に２次圧縮データの出力を指示する。伸長部４０は、ＳＲＡＭ３２に書き込まれた２次圧縮データを読み出し（Ｓ２４）、当該２次圧縮データを伸長および出力する（Ｓ２８）。
　一方、タイミングコントローラ６０が、ＤＲＡＭが起動していないと判定した場合（Ｓ１２でＮＯ）は、Ｓ１４～Ｓ２２の処理は行わず、伸長部４０がＳＲＡＭ３２に格納された２次圧縮データを読出し（Ｓ２４）、当該２次圧縮データを伸長および出力する（Ｓ２８）。
　なお、上記処理の流れにおいて、ＤＲＡＭ３１を停止させる処理は、ＤＲＡＭ３１からデータを読み出した後、次の入力開始タイミングまでの間に行えばよく、他の処理との順序は特に限定されない。すなわち、図１のＳ１６の処理は、Ｓ１４からＳ２４までの処理の間に行えばよい。また、上記処理の流れにおいて、２次圧縮データのＬＣＤ３への出力は、ＳＲＡＭ３２へ２次圧縮データの書き込みを行った後、予め定めた周期が来ると行うこととしたが、表示制御装置１は、２次圧縮データをＳＲＡＭ３２へと書き込んだ後、続けて当該２次圧縮データの伸長およびＬＣＤ３への出力を行ってもよい。すなわち、図１のＳ２２までの処理を行った後、続けてＳ２４およびＳ２８の処理を行ってもよい。また、図１のＳ１８の処理を行った後、伸長した１次圧縮データをＬＣＤ３に出力するとともに、２次圧縮部７０へと送信し、２次圧縮を行うこととしてもよい。
　〔実施形態２〕
　本発明の第２の実施形態について説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。以降の実施形態でも同様である。本発明の一態様に係る表示制御装置１は、入力開始タイミングにおいてホスト２からの画像データの送信が再開した場合、ＤＲＡＭ３１が使用可能になるまでに受信した画像データをＳＲＡＭ３２に一時的に書きこんでもよい。この場合、１次圧縮部２０は、ＤＲＡＭ３１が使用可能か否かにより、１次圧縮データの書き込み先を変更する。
　なお、ここで、「ＤＲＡＭ３１が使用可能になる」とは、ＤＲＡＭ３１が１次圧縮データを部分的にでも記憶可能になったことを示す。例えば、１次圧縮データがＤＲＡＭ３１に書き込まれる際の一度に書き込まれるデータの容量よりも、ＤＲＡＭ３１において起動している記憶領域の容量の方が多くなった場合に、「ＤＲＡＭ３１が使用可能になった」と判断すればよい。なお、当該判断はタイミングコントローラ６０または１次圧縮部２０が行えばよい。以下、本実施形態に係る表示制御装置１における、画像データの入出力の流れについて、図５を用いて説明する。なお、図５の（ａ）～（ｄ）における矢印やブロック等は、図３と同様の意味を示す。
　≪画像データの流れ≫
　図５の（ａ）および（ｃ）は、一旦ホスト２からの画像データの送信が途絶えた後、ホスト２からの画像データの受信が再開した場合における、当該再開１フレーム目の画像データの入出力の流れを示している。また、図５の（ｂ）および（ｄ）はそれぞれ、同図の（ａ）および（ｃ）の場合における、ＤＲＡＭ３１およびＳＲＡＭ３２の記憶領域を示している。ホスト２からの画像データの送信が再開すると、タイミングコントローラ６０は、当該送信の再開を検知し、ＤＲＡＭ３１の記憶領域を順次起動させていく。また、図５の（ａ）に示すように、画像データは入力部１０を介し１次圧縮部２０へと送信される。当該画像データは順次１次圧縮され、ＤＲＡＭ３１が使用可能になるまでＳＲＡＭ３２へと書き込まれていく（図５の（ｂ））。そして、ＤＲＡＭ３１が使用可能になると、図５の（ｃ）に示すように、１次圧縮データの残りが１次圧縮部２０からＤＲＡＭ３１へと書き込まれるとともに、ＳＲＡＭ３２に書き込んだ１次圧縮データも、ＤＲＡＭ３１へと書き込まれる。
　なお、１次圧縮部２０からＤＲＡＭ３１へ１次圧縮データを書き込む際は、図５の（ｄ）の矢印＊に示すように、ＳＲＡＭ３２に書き込んだ分の１次圧縮データの容量の分だけＤＲＡＭ３１の記憶領域を空け、ＤＲＡＭ３１の残りの部分から書きこみを開始することが望ましい。これにより、１次圧縮部２０およびＳＲＡＭ３２からのＤＲＡＭ３１へのデータの書き込みを同時に行うことができ、１次圧縮データの書き込みにかかる時間を短縮することができる。
　≪入力開始タイミングでの処理の流れ≫
　次に、入力開始タイミングにおける表示制御装置１の処理の流れについて図６を用い説明する。図６は、入力開始タイミングにおいて表示制御装置１が行う処理の流れを示すフローチャートである。入力開始タイミングになると、ホスト２は表示制御装置１からのＴＥ信号に同期して表示制御装置１に画像データを送信する。表示制御装置１の入力部１０は上記画像データを受信し（Ｓ５０）、入力部１０を介し１次圧縮部２０へと送信する。１次圧縮部２０は、受信した画像データから圧縮情報を生成するとともに（Ｓ５２）当該画像データを１次圧縮する（Ｓ５４）。ここで、ＤＲＡＭ３１が起動している場合（Ｓ５６でＹＥＳ）、１次圧縮部２０は１次圧縮データをＤＲＡＭ３１へ書き込む（Ｓ６６）。
　一方、ＤＲＡＭ３１が起動していない場合（Ｓ５６でＮＯ）、タイミングコントローラ６０はＤＲＡＭ３１の各記憶領域を順次起動させていく（Ｓ５８）。これに伴い１次圧縮部２０は、１次圧縮データの一部（例えば、１ライン分ずつのデータ）を、ＳＲＡＭ３２へと書き込んでいく（Ｓ６０）。ＳＲＡＭ３２への１次圧縮データの書き込みは、ＤＲＡＭ３１のいずれかの記憶領域が起動するまでの間行われる（Ｓ６２）。そして、ＤＲＡＭ３１のいずれかの領域が起動する（使用可能になる）と（Ｓ６２でＹＥＳ）、１次圧縮部２０はＳＲＡＭ３２への１次圧縮データの書き込みを停止し、ＤＲＡＭ３１の起動した記憶領域に、１次圧縮データの残りを順次書き込んでいく。また、これと同時に、Ｓ６０にてＳＲＡＭ３２に書き込まれた分の１次圧縮データを、ＳＲＡＭ３２からＤＲＡＭ３１へと書き込む（コピーする）（Ｓ６４）。
　〔実施形態３〕
　また、本発明の一態様に係るＬＣＤ３は、特に、ＴＦＴ（Thin-Film Transistor）の半導体層に酸化物半導体を用いたディスプレイであることが望ましい。酸化物半導体の具体例としては、例えばインジウム・ガリウム・亜鉛を含む酸化物（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）が挙げられる。一般的なディスプレイは、表示画面に表示する画像データそのものに変化が無くても（同じ画像データを表示し続ける場合でも）、所定の周期で表示画面を更新（リフレッシュ）する。したがって、表示制御装置も当該リフレッシュの間隔に合わせて画像データをディスプレイへと出力する。
　一方、上記酸化物半導体のＴＦＴは、リーク電力が少ないので、ＯＦＦ状態であっても一定期間は電位を維持できるという特性を持つ。したがって、ＬＣＤ３が半導体層に酸化物半導体を用いたディスプレイであるとすると、ＬＣＤ３での表示画像が変化しない間において、ＬＣＤ３のリフレッシュ（画素への書き込み）の頻度を、従来のディスプレイに比べ抑えることができる。具体的には、上記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いた場合は、ＬＣＤ３に同じ画像データを表示し続ける場合、ＬＣＤ３のリフレッシュ間隔を１秒間に１回～数回程度にすることができる。このため、表示制御装置１においても、画像データの送信間隔をより長くすることができ、ＤＲＡＭ３１の記憶保持動作をより長い期間停止させておくことができる。したがって、ＬＣＤ３のみならず、表示制御装置１の消費電力も抑えることができる。
　〔変形例〕
　上記各実施形態においては、フレームバッファ３０のメモリはＤＲＡＭとＳＲＡＭとに限定されないこととした。しかしながら、本発明の一態様に係る表示制御装置１では、フレームバッファ３０をＤＲＡＭと、ＤＲＡＭより小容量のＳＲＡＭとで構成することがより好ましい。一般的に、ＤＲＡＭは高集積度（低コスト）だが自己の記憶内容を保持するためにリフレッシュ動作（記憶保持動作）が必要なメモリである。これに対し、ＳＲＡＭは、低集積度（高コスト）だがリフレッシュ動作が不要であるため、同容量のＤＲＡＭと比べて消費電力（特に、記憶保持に係る消費電力）が小さいメモリである。
　したがって、本発明の一態様に係る表示制御装置１は、フレームバッファ３０を大容量のＤＲＡＭと小容量のＳＲＡＭとで構成することにより、消費電力を抑えつつ、かつフレームバッファ３０が表示制御装置１に占める面積を小さく（集積度を高く）することができる。したがって、低コストかつ低消費電力の表示制御装置１を実現することができる。例えば、ＳＲＡＭ３２に対するＤＲＡＭ３１の記憶容量当たりのコストが１／５である場合、ＤＲＡＭ３１に対するＳＲＡＭ３２の記憶容量の割合が、当該１／５以下になるように設計されることが望ましい。
　また、本発明の一態様に係る表示制御装置１は、入力部１０が受信した画像データの容量よりもＤＲＡＭ３１の記憶容量の方が大きい場合、１次圧縮部２０で上記画像データの１次圧縮を行わなくともよい。すなわち、１次圧縮部２０は上記画像データに対応する圧縮情報は生成するが、１次圧縮は行わず、画像データそのものをＤＲＡＭ３１に書き込んでもよい。このように、１次圧縮が不要になるので、表示制御装置１は受信した画像データを遅滞なく格納することができる。
　また、本発明の一態様に係る表示制御装置１において、２次圧縮部７０は、ホスト２から受信した画像データと圧縮情報とから、画像データを圧縮した場合のデータサイズを予測し、当該データサイズがＳＲＡＭ３２の容量以下である場合に、２次圧縮と２次圧縮データのＳＲＡＭ３２への格納とを行うこととしてもよい。なお、この場合、上記予測したデータサイズがＳＲＡＭ３２の容量より大きかった場合は、圧縮情報に基づいて、更に圧縮率（％）の低い（より小さいデータサイズに圧縮できる）２次圧縮の方法を選択し直してもよいし、２次圧縮および２次圧縮データのＳＲＡＭ３２への格納を中止してもよい。
　なお、２次圧縮および２次圧縮データのＳＲＡＭ３２への格納を中止した場合、タイミングコントローラ６０はＤＲＡＭ３１を起動させたままとし、ＬＣＤ３に画像データを出力する際は、ＤＲＡＭ３１から１次圧縮データを読み出し、伸長し、出力することとすればよい。
　〔ソフトウェアによる実現例〕
　表示制御装置１の制御ブロック（特に１次圧縮部２０、伸長部４０、更新判定部６１、および２次圧縮部７０）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ＣＰＵ（Central Processing Unit）を用いてソフトウェアによって実現してもよい。
　後者の場合、表示制御装置１は、各機能を実現するソフトウェアであるプログラムの命令を実行するＣＰＵ、上記プログラムおよび各種データがコンピュータ（またはＣＰＵ）で読み取り可能に記録されたＲＯＭ（Read Only Memory）または記憶装置（これらを「記録媒体」と称する）、上記プログラムを展開するＲＡＭ（Random Access Memory）などを備えている。そして、コンピュータ（またはＣＰＵ）が上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記記録媒体としては、「一時的でない有形の媒体」、例えば、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。
　〔まとめ〕
　本発明の態様１に係る表示制御装置（表示制御装置１）は、ホスト（ホスト２）から受信した画像データを第１のメモリ（ＤＲＡＭ３１）へ格納し、上記画像データを所定のタイミングで表示部（ＬＣＤ３）へと出力する表示制御装置であって、上記第１のメモリよりも消費電力が小さい第２のメモリ（ＳＲＡＭ３２）と、上記ホストからの上記画像データの更新の有無を判定する更新判定部（更新判定部６１）と、圧縮部（２次圧縮部７０）と、伸長部（伸長部４０）と、を備え、上記更新判定部が、上記ホストからの上記画像データの更新が無いと判定した場合、上記圧縮部は、上記第１のメモリから読み出した上記画像データを圧縮（２次圧縮）して上記第２のメモリに格納し、上記第１のメモリは、記憶保持動作を停止し、上記伸長部は、上記第２のメモリから読み出した圧縮された上記画像データ（２次圧縮データ）を伸長し、伸長された上記画像データを上記表示部へと出力する。
　上記の構成によれば、表示制御装置は、ホストからの画像データの更新が無い場合、第１のメモリが保持している画像データを圧縮し第２のメモリに格納できるデータサイズに変換した上で第２のメモリに格納する。そして、表示制御装置は、第１のメモリの記憶保持動作（リフレッシュ）を停止させる。また、表示部の画面表示のタイミングに合わせ、第２のメモリから画像データを読み出して伸長および出力する。
　このように、表示制御装置は、画像データの更新が無い場合、消費電力が小さい第２のメモリで画像データを保持することができる。そのため、２つのメモリのうち消費電力の大きい第１のメモリの記憶保持動作を停止させた状態で、画像データを出力することができる。したがって、表示制御装置は、消費電力を抑えることができる。
　本発明の態様２に係る表示制御装置は、上記態様１において、上記ホストから受信した上記画像データから、上記画像データに関する、データ値の統計情報、圧縮率の予測値、および圧縮による劣化度合いの予測値のうち少なくとも１つを含む圧縮情報を生成する圧縮情報生成部（１次圧縮部２０）を備え、上記圧縮部は、上記圧縮情報に応じて上記画像データの圧縮に用いる、圧縮アルゴリズムまたは圧縮パラメータを選択してもよい。上記の構成によれば、表示制御装置は、圧縮情報に応じて画像データの圧縮に最適なアルゴリズムまたはパラメータを選択することができる。
　本発明の態様３に係る表示制御装置は、上記態様２において、上記圧縮情報は、上記統計情報として、データ値のヒストグラムを含む情報であってもよい。上記の構成によれば、表示制御装置は、データ値のヒストグラムを用いて画像データの圧縮を行うことができる。したがって、より適切なアルゴリズムまたはパラメータを用いて画像データの圧縮を行うことができる。
　本発明の態様４に係る表示制御装置は、上記態様２または３において、上記圧縮情報生成部は、上記圧縮情報を生成すると共に、上記ホストから受信した上記画像データを圧縮（１次圧縮）して、上記第１のメモリに格納し、上記伸長部は、上記第１のメモリから読み出した圧縮された上記画像データ（１次圧縮データ）を伸長し、伸長された上記画像データを上記表示部へと出力し、上記圧縮部による圧縮率（％）は、上記圧縮情報生成部による圧縮率（％）より低いことが望ましい。
　上記の構成により、表示制御装置は、第１のメモリに画像データを格納するときより、第２のメモリに画像データを格納するときの方が画像データのデータサイズを小さくすることができる。
　本発明の態様５に係る表示制御装置は、上記態様２から４のいずれか１態様において、上記圧縮部は、上記ホストから受信した上記画像データと、上記圧縮情報とから、上記画像データを圧縮した場合のデータサイズを予測し、当該データサイズが上記第２のメモリの容量以下である場合に、上記画像データの圧縮と、圧縮された上記画像データの上記第２のメモリへの格納とを行い、上記第１のメモリの記憶保持動作を停止させてもよい。
　上記の構成により、表示制御装置は、圧縮後の画像データのデータサイズが第２のメモリの記憶容量より大きい場合に、第２のメモリに圧縮後の画像データが収まらないにもかかわらず、画像データの圧縮に係る無駄な処理を行ってしまうことや、第１のメモリの記憶保持動作を停止させ、第１のメモリに記憶されていた画像データを消失してしまうことを防ぐことができる。
　本発明の態様６に係る表示制御装置は、上記態様１から５のいずれか１態様において、上記更新判定部は、上記ホストから前回受信した上記画像データと異なる画像データを受信した場合に、上記画像データの更新有りと判定してもよい。換言すると、表示制御装置は、ホストから前回受信した画像データと同じ画像データを受信した場合は、画像データの更新無しと判定してもよい。このように判定を行うことで、表示制御装置は、ホストから同じ画像データを受信し続ける、すなわち、表示部に同じ画像を出力し続ける場合でも、上記態様１と同様に消費電力を抑えることができる。
　本発明の態様７に係る表示制御装置は、上記態様１から６のいずれか１態様において、上記画像データを上記第１のメモリまたは上記第２のメモリへと格納する格納部（１次圧縮部２０）を備え、上記第１のメモリの記憶保持動作が停止された状態で、上記更新判定部が上記ホストからの上記画像データの更新が有ったと判定した場合、上記格納部は上記画像データの一部を上記第２のメモリへと格納し、上記第１のメモリは記憶保持動作を再開し、上記格納部は、上記第１のメモリが使用可能になると、上記画像データの残りの部分と、上記第２のメモリに格納した上記画像データの上記一部とを上記第１のメモリへと格納してもよい。
　上記の構成により、表示制御装置は、ホストからの画像データの更新が再開されるまでは、第１のメモリの記憶保持動作を停止させておくことができるので、第１のメモリにおいてリフレッシュ動作の不要な起動を防ぐことができる。したがって、表示制御装置全体の消費電力を抑えることができる。
　本発明の態様８に係る表示制御装置は、上記態様１から７のいずれか１態様において、上記第１のメモリはＤＲＡＭ（dynamic random access memory）であり、上記第２のメモリはＳＲＡＭ（static random access memory）であることが望ましい。上記の構成によると、表示制御装置の消費電力を抑えることに加え、第１のメモリおよび第２のメモリが表示制御装置に占める面積を小さくする（集積度を高くする）ことができる。したがって、低コストかつ低消費電力の表示制御装置を実現することができる。
　本発明の態様９に係る電子機器は、上記態様１から８のいずれか１態様に記載の表示制御装置と、上記ホストと、上記表示部とを備えた電子機器であって、上記表示部は、ＴＦＴ（Thin-Film Transistor）の半導体層に酸化物半導体を用いたディスプレイであることが望ましい。上記の構成により、電子機器は、表示部での表示画像が変化しない間において、表示部のリフレッシュ間隔をより長くすることができる。これにより、表示制御装置からの画像データの送信間隔もより長くすることができるので、第１のメモリの記憶保持動作をより長い期間停止させておくことができる。したがって、表示制御装置、ひいては電子機器全体としての消費電力を抑えることができる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　本発明は、受信した画像データを表示装置の表示タイミングに合わせて当該表示装置へと出力する表示制御装置に、好適に利用することができる。
　１　表示制御装置、２　ホスト、３　ＬＣＤ（表示部）、２０　１次圧縮部（圧縮情報生成部）、３１　ＤＲＡＭ（第１のメモリ）、３２　ＳＲＡＭ（第２のメモリ）、４０　伸長部、６１　更新判定部、７０　２次圧縮部（圧縮部）

Claims (5)

  1. 　ホストから受信した画像データを第１のメモリへ格納し、上記画像データを所定のタイミングで表示部へと出力する表示制御装置であって、
    　上記第１のメモリよりも消費電力が小さい第２のメモリと、
    　上記ホストからの上記画像データの更新の有無を判定する更新判定部と、
    　圧縮部と、
    　伸長部と、を備え、
    　上記更新判定部が、上記ホストからの上記画像データの更新が無いと判定した場合、
    　　上記圧縮部は、上記第１のメモリから読み出した上記画像データを圧縮して上記第２のメモリに格納し、
    　　上記第１のメモリは、記憶保持動作を停止し、
    　　上記伸長部は、上記第２のメモリから読み出した圧縮された上記画像データを伸長し、伸長された上記画像データを上記表示部へと出力する、ことを特徴とする表示制御装置。
  2. 　上記ホストから受信した上記画像データから、上記画像データに関する、データ値の統計情報、圧縮率の予測値、および圧縮による劣化度合いの予測値のうち少なくとも１つを含む圧縮情報を生成する圧縮情報生成部を備え、
    　上記圧縮部は、上記圧縮情報に応じて上記画像データの圧縮に用いる、圧縮アルゴリズムまたは圧縮パラメータを選択することを特徴とする、請求項１に記載の表示制御装置。
  3. 　上記圧縮情報生成部は、上記圧縮情報を生成すると共に、上記ホストから受信した上記画像データを圧縮して、上記第１のメモリに格納し、
    　上記伸長部は、上記第１のメモリから読み出した圧縮された上記画像データを伸長し、伸長された上記画像データを上記表示部へと出力し、
    　上記圧縮部による圧縮率（％）は、上記圧縮情報生成部による圧縮率（％）より低いことを特徴とする請求項２に記載の表示制御装置。
  4. 　上記更新判定部は、上記ホストから前回受信した上記画像データと異なる画像データを受信した場合に、上記画像データの更新有りと判定することを特徴とする請求項１から３のいずれか１項に記載の表示制御装置。
  5. 　上記第１のメモリはＤＲＡＭ（dynamic random access memory）であり、上記第２のメモリはＳＲＡＭ（static random access memory）であることを特徴とする、請求項１から４のいずれか１項に記載の表示制御装置。
PCT/JP2014/078026 2013-11-05 2014-10-22 表示制御装置 WO2015068570A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480059552.8A CN105706159B (zh) 2013-11-05 2014-10-22 显示控制装置
JP2015546593A JP6258348B2 (ja) 2013-11-05 2014-10-22 表示制御装置
US15/032,062 US10013953B2 (en) 2013-11-05 2014-10-22 Display control device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013229559 2013-11-05
JP2013-229559 2013-11-05

Publications (1)

Publication Number Publication Date
WO2015068570A1 true WO2015068570A1 (ja) 2015-05-14

Family

ID=53041352

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/078026 WO2015068570A1 (ja) 2013-11-05 2014-10-22 表示制御装置

Country Status (4)

Country Link
US (1) US10013953B2 (ja)
JP (1) JP6258348B2 (ja)
CN (1) CN105706159B (ja)
WO (1) WO2015068570A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6585893B2 (ja) * 2014-10-27 2019-10-02 シナプティクス・ジャパン合同会社 表示駆動回路
JP7339005B2 (ja) * 2019-03-26 2023-09-05 日本光電工業株式会社 生体情報監視システム
DE102021117397A1 (de) * 2020-07-16 2022-01-20 Samsung Electronics Co., Ltd. Bildsensormodul, bildverarbeitungssystem und bildkomprimierverfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199890A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示制御装置
JP2000098993A (ja) * 1998-09-24 2000-04-07 Oki Electric Ind Co Ltd 表示コントローラ
JP2003122335A (ja) * 2001-10-17 2003-04-25 Casio Comput Co Ltd 表示制御装置
JP2006018002A (ja) * 2004-07-01 2006-01-19 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
JP2006235442A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 表示制御装置、表示制御方法および電子機器
JP2009265547A (ja) * 2008-04-30 2009-11-12 Panasonic Corp 表示制御装置及び表示制御方法
JP2013153257A (ja) * 2012-01-24 2013-08-08 Axell Corp 画像処理装置及び画像処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331162A (ja) * 2000-05-19 2001-11-30 Mitsubishi Electric Corp 表示制御装置
EP1292153B1 (en) * 2001-08-29 2015-08-19 Canon Kabushiki Kaisha Image processing method and apparatus, computer program, and storage medium
JP5488346B2 (ja) * 2010-08-30 2014-05-14 富士通株式会社 ストレージシステム、制御装置および制御方法
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199890A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示制御装置
JP2000098993A (ja) * 1998-09-24 2000-04-07 Oki Electric Ind Co Ltd 表示コントローラ
JP2003122335A (ja) * 2001-10-17 2003-04-25 Casio Comput Co Ltd 表示制御装置
JP2006018002A (ja) * 2004-07-01 2006-01-19 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
JP2006235442A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 表示制御装置、表示制御方法および電子機器
JP2009265547A (ja) * 2008-04-30 2009-11-12 Panasonic Corp 表示制御装置及び表示制御方法
JP2013153257A (ja) * 2012-01-24 2013-08-08 Axell Corp 画像処理装置及び画像処理方法

Also Published As

Publication number Publication date
CN105706159B (zh) 2017-12-15
JP6258348B2 (ja) 2018-01-10
CN105706159A (zh) 2016-06-22
US10013953B2 (en) 2018-07-03
JPWO2015068570A1 (ja) 2017-03-09
US20160260417A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
US9349156B2 (en) Adaptive frame buffer compression
JP4917106B2 (ja) 電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム
US8022959B1 (en) Loading an internal frame buffer from an external frame buffer
JP6321213B2 (ja) 表示制御装置、表示装置、および表示制御方法
JP5074820B2 (ja) 画像処理装置および画像処理方法
JP6258348B2 (ja) 表示制御装置
JP5079589B2 (ja) 表示制御装置及び表示制御方法
JP2011022391A5 (ja)
JP6131336B2 (ja) 映像処理装置と方法及び液晶ディスプレイ
US20130083047A1 (en) System and method for buffering a video signal
JP2008197653A (ja) 組み込みメモリ装置を利用した液晶表示装置の応答速度補償システム及び映像フレームデータの制御方法
CN101686400A (zh) 图像处理装置
US10304212B2 (en) Graphic data compression device and graphic data compression method
CN102263946B (zh) 用于存储和获取像素数据的技术
WO2005001807A2 (en) Memory controller and data driver for flat panel display
US9135672B2 (en) Display system and data transmission method thereof
WO2014108741A1 (en) A method and apparatus for adaptive graphics compression and display buffer switching
US10062142B2 (en) Stutter buffer transfer techniques for display systems
US20120294542A1 (en) Pixel data compression and decompression method
US20190095338A1 (en) Semiconductor device, data processing system, and semiconductor device control method
JP5682387B2 (ja) 画像処理装置及び画像処理方法
US9792884B2 (en) Image processing apparatus and image processing method
JP5131150B2 (ja) 符号化装置、復号装置、及び画像処理システム
CN113450708A (zh) 图像处理装置及图像处理方法
WO2018105172A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14859810

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015546593

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15032062

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14859810

Country of ref document: EP

Kind code of ref document: A1