JP6605323B2 - 半導体装置、データ処理システム及び半導体装置の制御方法 - Google Patents
半導体装置、データ処理システム及び半導体装置の制御方法 Download PDFInfo
- Publication number
- JP6605323B2 JP6605323B2 JP2015250937A JP2015250937A JP6605323B2 JP 6605323 B2 JP6605323 B2 JP 6605323B2 JP 2015250937 A JP2015250937 A JP 2015250937A JP 2015250937 A JP2015250937 A JP 2015250937A JP 6605323 B2 JP6605323 B2 JP 6605323B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- compressed data
- auxiliary information
- read
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000000034 method Methods 0.000 title claims description 13
- 238000007906 compression Methods 0.000 claims description 26
- 230000006835 compression Effects 0.000 claims description 26
- 238000004364 calculation method Methods 0.000 description 39
- 238000004458 analytical method Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 230000006837 decompression Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000007726 management method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/302—In image processor or graphics adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/46—Caching storage objects of specific type in disk cache
- G06F2212/466—Metadata, control data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
<比較例の構成>
本実施の形態1の理解を容易とするために、最初に、本発明者が検討した比較例について説明する。そこで、まず、比較例に係るデータ処理システム9の構成について説明する。図1は、比較例に係るデータ処理システム9の構成を示している。図1に示すように、比較例に係るデータ処理システム9は、LSI(Large Scale Integration)等である半導体装置100と、半導体装置100の外部に設けられたメモリ20と、を備えている。
次に、比較例に係る半導体装置100の動作について説明する。図2は、比較例に係る半導体装置100の動作フローを示している。
その後、伸張部12は、制御部11がメモリ20から読み出した圧縮データを伸張する(ステップS14)。
本実施の形態1によれば、上述のような課題を解決することができる。
次に、本実施の形態1に係るデータ処理システム1の構成について説明する。図3は、本実施の形態1に係るデータ処理システム1の構成を示している。図3に示すように、本実施の形態1に係るデータ処理システム1は、図1に示される比較例に係るデータ処理システム9と比較して、半導体装置100を、半導体装置10に置き換えた点が異なる。
次に、本実施の形態1に係る半導体装置10の動作について説明する。図4は、本実施の形態1に係る半導体装置10の動作フローを示している。
その後、伸張部12は、制御部11がメモリ20から読み出した圧縮データを伸張する(ステップS26)。
本実施の形態1によれば、圧縮データの読み出し指令を受信した場合、その圧縮データの補助情報がキャッシュ14に格納されていれば、その補助情報をキャッシュ14から読み出し、その補助情報を用いて、メモリ20から圧縮データを読み出す。
<実施の形態2の構成>
本実施の形態2は、実施の形態1の構成をより具体化した一実施の形態に相当するものである。
まず、本実施の形態2に係るデータ処理システム2の構成について説明する。図5は、本実施の形態2に係るデータ処理システム2の構成を示している。図5に示すように、本実施の形態に係るデータ処理システム2は、LSI等である半導体装置30と、半導体装置30の外部に設けられたDDR(Double Data Rate)メモリ40と、を備えている。半導体装置30は、図3に示される半導体装置10に対応し、DDRメモリ40は、図3に示されるメモリ20に対応する。
次に、本実施の形態2に係る半導体装置30の構成について説明する。図5に示すように、半導体装置30は、演算部31、演算データリード制御部32、データサイズ情報キャッシュ部33、DDRメモリ制御部34、圧縮データ伸張部35、及びデータバス36を備えている。演算データリード制御部32、データサイズ情報キャッシュ部33(ただし、後述のデータサイズ情報バッファ335を除く)、及びDDRメモリ制御部34を組み合わせた構成要素は、図3に示される制御部11に対応し、圧縮データ伸張部35は、図3に示される伸張部12に対応する。
次に、本実施の形態2に係るデータサイズ情報キャッシュ部33の構成について説明する。図5に示すように、データサイズ情報キャッシュ部33は、演算データリクエスト解析部331、リードリクエスト生成部332、TAG(タグ)バッファ333、TAGバッファ制御部334、データサイズ情報バッファ335、及びデータサイズ情報バッファ制御部336を備えている。データサイズ情報バッファ335は、図3に示されるキャッシュ14に対応する。データサイズ情報キャッシュ部33内の他の構成要素は、図3に示される制御部11を構成する構成要素に対応する。
TAGバッファ333は、データサイズ情報バッファ335に格納されているデータサイズ情報を示す管理情報を格納するバッファである。本実施の形態2では、管理情報は、DDRメモリ40上のどのアドレスのデータサイズ情報がデータサイズ情報バッファ335に格納されているかを示す情報であるとする。
次に、本実施の形態2に係る半導体装置30の動作について説明する。図7は、本実施の形態2に係る半導体装置30の動作フローを示している。
一方、ステップS32において、所望のデータサイズ情報がデータサイズ情報バッファ335に格納されていない場合(ステップS32のNo)、リードリクエスト生成部332は、TAGバッファ制御部334の制御の下で、所望のデータサイズ情報の読み出しを行うためのリードリクエストを生成し、生成したリードリクエストをデータバス36経由でDDRメモリ制御部34に送る。このリードリクエストに応じて、DDRメモリ制御部34は、DDRメモリ40から所望のデータサイズ情報を読み出す。DDRメモリ40から読み出された所望のデータサイズ情報は、データバス36経由でデータサイズ情報バッファ制御部336で受信される。データサイズ情報バッファ制御部336は、受信した所望のデータサイズ情報を、データサイズ情報バッファ335に格納する(ステップS34)。また、TAGバッファ制御部334は、所望のデータサイズ情報の管理情報をTAGバッファ333に格納する。
次に、本実施の形態2の効果について説明する。本実施の形態2によれば、圧縮データのリードリクエストを受信した場合、その圧縮データのデータサイズ情報がデータサイズ情報バッファ335に格納されていれば、そのデータサイズ情報をデータサイズ情報バッファ335から読み出し、そのデータサイズ情報を用いて、DDRメモリ40から圧縮データを読み出す。
次に、本実施の形態2を実現する具体的な構成例を説明する。
演算部31は、動画圧縮規格であるH.264規格のデコーダであるとする。
圧縮手法は、圧縮後の圧縮データが可変長となる可逆圧縮とする。具体的には、演算部31から出力されたデータを、64×4(水平64画素×垂直4ライン)画素ブロック単位(256バイト)で圧縮し、圧縮後の圧縮データのデータ長を64,128,192,256バイトの4通りのデータ長に丸めて管理するとする。また、データサイズ情報は、64×4画素ブロックの1つにつき2ビットであるとする。また、圧縮データをDDRメモリ40に格納する格納順番と、その圧縮データのデータサイズ情報をDDRメモリ40に格納する格納順番と、は一致するものとする。
DDRメモリ40は、LPDDR4(Low Power DDR4)であるとする。
本実施の形態2では、圧縮データのリードリクエストを受信した場合、その圧縮データのデータサイズ情報がデータサイズ情報バッファ335に格納されていれば、データサイズ情報バッファ335に格納されているデータサイズ情報を用いて、DDRメモリ40から圧縮データを読み出す。そのため、DDRメモリ40からの圧縮データの読み出し毎に、DDRメモリ40からのデータバス36経由でのデータサイズ情報の読み出しが発生することが回避される。
<実施の形態3の構成及び動作>
まず、実施の形態3の構成及び動作について説明する。本実施の形態3は、実施の形態2と構成自体は同様であるが、実施の形態2とは動作が異なる。
実施の形態2では、所定の読み出し単位分(例えば、128バイト分)のデータサイズ情報をまとめて読み出してデータサイズ情報バッファ335に格納することとしていた。
次に、本実施の形態3の効果について説明する。本実施の形態3によれば、所定の読み出し単位分のデータサイズ情報を読み出す際に、アドレス領域が連続する、次の所定の読み出し単位分のデータサイズ情報も先行して読み出してデータサイズ情報バッファ335に格納する。
その他の効果は、実施の形態2と同様である。
次に、本実施の形態3を実現する具体的な構成例を説明する。本実施の形態3は、実施の形態2と同様の具体的な構成例で実現するものとする。
H.264規格では、上述の通り、輝度用の参照面及び色差用の参照面としてそれぞれで最大32面の合計64面を持つことができる。しかし、実際には、演算部31が、参照面を上限まで使用しない場合も多い。また、参照面数は、H.264規格では、圧縮データの冒頭のヘッダ部に符号化されて格納されており、演算部31は、符号化処理を開始する前に、参照面数を知ることができる。
したがって、輝度用の参照面及び色差用の参照面が合計で32面以下である場合には(例えば、輝度用の参照面及び色差用の参照面がそれぞれ16面である場合)、先行読み出しを行ったとしても、同時に読み出した前のデータサイズ情報が、データサイズ情報バッファ335から破棄されることが回避される。
(4)他の実施の形態
10 半導体装置
11 制御部
12 伸張部
13 データバス
14 キャッシュ
20 メモリ
2 データ処理システム
30 半導体装置
31 演算部
32 演算データリード制御部
33 データサイズ情報キャッシュ部
331 演算データリクエスト解析部
332 リードリクエスト生成部
333 TAGバッファ
334 TAGバッファ制御部
335 データサイズ情報バッファ
336 データサイズ情報バッファ制御部
34 DDRメモリ制御部
35 圧縮データ伸張部
36 データバス
40 DDRメモリ
Claims (11)
- (a)圧縮データの圧縮前のデータアドレスと同じにしたメモリ上のデータアドレスに該圧縮データが格納されており、前記メモリに該圧縮データと共に格納された、該圧縮データの読み出しに用いる、該圧縮データのデータ長を示すデータサイズ情報である補助情報が格納されるキャッシュ;及び
(b)前記メモリに格納された圧縮データの読み出し指令であって該圧縮データの圧縮前のデータアドレス及びデータ長を含む読み出し指令を受信した場合、該圧縮データの補助情報が前記キャッシュに格納されていれば、前記キャッシュから該圧縮データの補助情報を読み出し、該圧縮データの補助情報が前記キャッシュに格納されていなければ、前記メモリから該圧縮データの補助情報を読み出して前記キャッシュに格納し、該圧縮データの補助情報及び前記読み出し指令に含まれる前記データアドレスを用いて、前記メモリから該圧縮データを読み出す制御部;
を備え、
前記制御部は、前記メモリから圧縮データの補助情報を読み出して前記キャッシュに格納する場合、該圧縮データの補助情報を含む、所定の読み出し単位分の補助情報を読み出して前記キャッシュに格納し、
前記制御部は、前記メモリから前記所定の読み出し単位分の補助情報を読み出して前記キャッシュに格納する場合、アドレス領域が連続する、次の前記所定の読み出し単位分の補助情報も先行して読み出して前記キャッシュに格納する、
半導体装置。 - 前記制御部は、前記キャッシュの容量に応じて、次の前記所定の読み出し単位分の補助情報を先行して読み出すか否かを切り替える、
請求項1に記載の半導体装置。 - 前記制御部は、次の前記所定の読み出し単位分の補助情報が前記キャッシュに格納されている場合、次の前記所定の読み出し単位分の補助情報を先行して読み出さない、
請求項1に記載の半導体装置。 - 前記制御部は、前記キャッシュに格納されている補助情報を示す管理情報を保持し、該管理情報に基づいて、読み出し指令を受信した圧縮データの補助情報が前記キャッシュに格納されているか否かを判断する、
請求項1に記載の半導体装置。 - 圧縮データを前記メモリに格納する格納順番と、該圧縮データの補助情報を前記メモリに格納する格納順番と、が一致している、
請求項1に記載の半導体装置。 - (a)圧縮データ及び該圧縮データの読み出しに用いる補助情報が格納されたメモリ;及び
(b)請求項1に記載の半導体装置;
を備えるデータ処理システム。 - 前記制御部は、前記キャッシュの容量に応じて、次の前記所定の読み出し単位分の補助情報を先行して読み出すか否かを切り替える、
請求項6に記載のデータ処理システム。 - 前記制御部は、次の前記所定の読み出し単位分の補助情報が前記キャッシュに格納されている場合、次の前記所定の読み出し単位分の補助情報を先行して読み出さない、
請求項6に記載のデータ処理システム。 - 半導体装置の制御方法であって、
(a)圧縮データの圧縮前のデータアドレスと同じにしたメモリ上のデータアドレスに該圧縮データが格納されており、前記メモリに格納された該圧縮データの読み出し指令であって該圧縮データの圧縮前のデータアドレス及びデータ長を含む読み出し指令を受信した場合、前記メモリに該圧縮データと共に格納された、該圧縮データの読み出しに用いる、該圧縮データのデータ長を示すデータサイズ情報である補助情報が、キャッシュに格納されているか否かを判断するステップ;及び
(b)圧縮データの補助情報が前記キャッシュに格納されていれば、前記キャッシュから該圧縮データの補助情報を読み出し、該圧縮データの補助情報が前記キャッシュに格納されていなければ、前記メモリから該圧縮データの補助情報を読み出して前記キャッシュに格納し、該圧縮データの補助情報及び前記読み出し指令に含まれる前記データアドレスを用いて、前記メモリから該圧縮データを読み出すステップ;
を備え、
前記メモリから圧縮データの補助情報を読み出して前記キャッシュに格納する場合、該圧縮データの補助情報を含む、所定の読み出し単位分の補助情報を読み出して前記キャッシュに格納し、
前記メモリから前記所定の読み出し単位分の補助情報を読み出して前記キャッシュに格納する場合、アドレス領域が連続する、次の前記所定の読み出し単位分の補助情報も先行して読み出して前記キャッシュに格納する、
半導体装置の制御方法。 - 前記キャッシュの容量に応じて、次の前記所定の読み出し単位分の補助情報を先行して読み出すか否かを切り替える、
請求項9に記載の半導体装置の制御方法。 - 次の前記所定の読み出し単位分の補助情報が前記キャッシュに格納されている場合、次の前記所定の読み出し単位分の補助情報を先行して読み出さない、
請求項9に記載の半導体装置の制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015250937A JP6605323B2 (ja) | 2015-12-24 | 2015-12-24 | 半導体装置、データ処理システム及び半導体装置の制御方法 |
US15/358,133 US10229063B2 (en) | 2015-12-24 | 2016-11-22 | Semiconductor device, data processing system, and semiconductor device control method |
EP16205314.4A EP3185127B1 (en) | 2015-12-24 | 2016-12-20 | Semiconductor device, data processing system, and semiconductor device control method |
CN201611201981.1A CN106919514B (zh) | 2015-12-24 | 2016-12-23 | 半导体装置、数据处理系统以及半导体装置控制方法 |
US16/204,222 US20190095338A1 (en) | 2015-12-24 | 2018-11-29 | Semiconductor device, data processing system, and semiconductor device control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015250937A JP6605323B2 (ja) | 2015-12-24 | 2015-12-24 | 半導体装置、データ処理システム及び半導体装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017117145A JP2017117145A (ja) | 2017-06-29 |
JP6605323B2 true JP6605323B2 (ja) | 2019-11-13 |
Family
ID=57570806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015250937A Active JP6605323B2 (ja) | 2015-12-24 | 2015-12-24 | 半導体装置、データ処理システム及び半導体装置の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10229063B2 (ja) |
EP (1) | EP3185127B1 (ja) |
JP (1) | JP6605323B2 (ja) |
CN (1) | CN106919514B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019061631A (ja) * | 2017-09-28 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置、及びメモリアクセス方法 |
JP7082529B2 (ja) * | 2018-06-06 | 2022-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置による処理方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628108A (ja) * | 1992-07-09 | 1994-02-04 | Hitachi Ltd | データ記憶システム |
JP3516963B2 (ja) * | 1993-03-12 | 2004-04-05 | 株式会社東芝 | メモリアクセス制御装置 |
JP3037144B2 (ja) | 1996-07-09 | 2000-04-24 | 神戸日本電気ソフトウェア株式会社 | データ圧縮記憶演算装置 |
US6973542B1 (en) * | 2000-07-18 | 2005-12-06 | International Business Machines Corporation | Detecting when to prefetch inodes and then prefetching inodes in parallel |
JP2003330797A (ja) * | 2002-05-16 | 2003-11-21 | Sony Corp | 記憶装置、記録及び/又は再生装置、情報記憶システム、記憶方法、プログラム、記録媒体 |
US8001294B2 (en) | 2004-09-28 | 2011-08-16 | Sony Computer Entertainment Inc. | Methods and apparatus for providing a compressed network in a multi-processing system |
US8093485B2 (en) * | 2004-12-17 | 2012-01-10 | Lsi Corporation | Method and system for prefetching sound data in a sound processing system |
US7506010B2 (en) * | 2005-02-08 | 2009-03-17 | Pro Softnet Corporation | Storing and retrieving computer data files using an encrypted network drive file system |
US7493451B2 (en) | 2006-06-15 | 2009-02-17 | P.A. Semi, Inc. | Prefetch unit |
JP2008225914A (ja) * | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | プリフェッチ制御装置、記憶装置システムおよびプリフェッチ制御方法 |
CN101340569A (zh) * | 2007-07-06 | 2009-01-07 | 扬智科技股份有限公司 | 高速缓存及其数据处理方法 |
JP4653830B2 (ja) * | 2008-09-19 | 2011-03-16 | 株式会社東芝 | 命令キャッシュシステム |
US8595437B1 (en) * | 2008-11-21 | 2013-11-26 | Nvidia Corporation | Compression status bit cache with deterministic isochronous latency |
US8700862B2 (en) * | 2008-12-03 | 2014-04-15 | Nvidia Corporation | Compression status bit cache and backing store |
US8862823B1 (en) * | 2008-12-19 | 2014-10-14 | Nvidia Corporation | Compression status caching |
US8627041B2 (en) * | 2009-10-09 | 2014-01-07 | Nvidia Corporation | Efficient line and page organization for compression status bit caching |
US9317511B2 (en) * | 2012-06-19 | 2016-04-19 | Infinidat Ltd. | System and method for managing filesystem objects |
US10572378B2 (en) * | 2014-03-20 | 2020-02-25 | Hewlett Packard Enterprise Development Lp | Dynamic memory expansion by data compression |
US10838862B2 (en) * | 2014-05-21 | 2020-11-17 | Qualcomm Incorporated | Memory controllers employing memory capacity compression, and related processor-based systems and methods |
US9740621B2 (en) * | 2014-05-21 | 2017-08-22 | Qualcomm Incorporated | Memory controllers employing memory capacity and/or bandwidth compression with next read address prefetching, and related processor-based systems and methods |
-
2015
- 2015-12-24 JP JP2015250937A patent/JP6605323B2/ja active Active
-
2016
- 2016-11-22 US US15/358,133 patent/US10229063B2/en active Active
- 2016-12-20 EP EP16205314.4A patent/EP3185127B1/en active Active
- 2016-12-23 CN CN201611201981.1A patent/CN106919514B/zh active Active
-
2018
- 2018-11-29 US US16/204,222 patent/US20190095338A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN106919514A (zh) | 2017-07-04 |
US20170185521A1 (en) | 2017-06-29 |
EP3185127A1 (en) | 2017-06-28 |
US10229063B2 (en) | 2019-03-12 |
CN106919514B (zh) | 2024-01-02 |
US20190095338A1 (en) | 2019-03-28 |
EP3185127B1 (en) | 2020-03-11 |
JP2017117145A (ja) | 2017-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8781000B2 (en) | Dynamic video data compression | |
JP5969914B2 (ja) | 動画像圧縮伸張装置 | |
JP4991816B2 (ja) | 画像処理装置 | |
TWI487380B (zh) | A data processing device, a video coding / decoding device and a data processing system | |
JP2008292542A (ja) | 画像処理装置および画像処理方法 | |
JP2006524858A (ja) | メモリに記憶されたデータに圧縮を使用するデータ処理装置 | |
JP6679290B2 (ja) | 半導体装置 | |
TW201923585A (zh) | 資料處理裝置及資料處理方法 | |
JP6605323B2 (ja) | 半導体装置、データ処理システム及び半導体装置の制御方法 | |
JP5526641B2 (ja) | メモリコントローラ | |
US10349072B2 (en) | Image processing apparatus and control method for the same | |
JP5100561B2 (ja) | 画像処理装置および画像処理方法 | |
JP2009130599A (ja) | 動画像復号装置 | |
JP5653328B2 (ja) | 画像処理装置及び画像処理システム | |
JP4748807B2 (ja) | 復号回路 | |
US10904578B2 (en) | Video processing apparatus and video processing circuits thereof | |
JP6411250B2 (ja) | 画像処理装置、及び画像処理方法 | |
JP5131150B2 (ja) | 符号化装置、復号装置、及び画像処理システム | |
JP5222803B2 (ja) | 画像処理装置 | |
US10719440B2 (en) | Semiconductor device and memory access method | |
JPWO2010095181A1 (ja) | 可変長復号化装置 | |
JP2005223538A (ja) | 画像処理回路 | |
JP2019092075A (ja) | 画像符号化装置及びその制御方法並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6605323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |