JP6256292B2 - 温度保護装置 - Google Patents

Description

本発明は、同一パッケージ内に収容された複数のスイッチング素子のための温度保護装置に関する。

従来、同一パッケージ内に収容された複数のスイッチング素子のための温度保護装置として、特許文献１に記載のものが知られている。

この温度保護装置では、いずれかのスイッチング素子の温度が過熱検出温度（閾値）まで上昇すると、温度上昇したスイッチング素子(以下、第１スイッチング素子と示す)の駆動を停止させる。また、この駆動停止とともに、第１スイッチング素子から熱的に影響受ける位置に配置されたスイッチング素子（以下、第２スイッチング素子と示す）の過熱検出温度を、それまでよりも高い温度に切り替える。

特開２００４−１４００９４号公報

スイッチング素子は、その温度が過熱検出温度よりも低い所定の復帰温度まで低下すると、駆動再開となる。したがって、第１スイッチング素子で負荷ショートが生じた場合、第１スイッチング素子は、駆動停止と駆動再開を繰り返すこととなる。このとき、第２スイッチング素子が駆動していると、第２スイッチング素子の温度は、第１スイッチング素子の駆動停止により低下するものの、自身が駆動中であるため、第１スイッチング素子よりも緩やかに低下する。したがって、第１スイッチング素子が駆動停止と駆動再開を繰り返す中で、第２スイッチング素子の温度は徐々に上昇し、やがて切り替え後の過熱検出温度に到達する。このように、過熱検出温度を高い温度に切り替えても、正常動作中の第２スイッチング素子の駆動が停止となる虞がある。

本発明は上記問題点に鑑み、負荷ショートが生じたときに、正常動作中のスイッチング素子が駆動停止状態となるのを抑制することを目的とする。

ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

開示された発明のひとつは、同一パッケージ内に収容され、互いに異なる負荷を駆動する複数のスイッチング素子（１４，１７）のための温度保護装置であって、各スイッチング素子の温度を検出する温度検出手段（１５，１８）と、各スイッチング素子を制御するものであり、スイッチング素子ごとに、過熱状態を検出するための過熱検出温度及び過熱により駆動を停止させたスイッチング素子を再度駆動させるための復帰温度を有し、複数のスイッチング素子のうちの任意の第１スイッチング素子の温度が、対応する過熱検出温度まで上昇すると第１スイッチング素子の駆動を停止させ、対応する復帰温度まで低下すると第１スイッチング素子の駆動を再開させる制御手段（２０〜３５，４０〜５５，６０〜６９、７０〜７６，８６〜９９）と、を備える。

そして、制御手段は、第１スイッチング素子の温度が過熱検出温度に達した時点で、第１スイッチング素子を除くスイッチング素子の少なくとも１つが低負荷状態よりも高負荷の高負荷状態の場合、第１スイッチング素子を除くすべてのスイッチング素子が低負荷状態の場合よりも、過熱による駆動停止から駆動再開までの駆動停止時間が長くなるように、第１スイッチング素子の駆動再開のタイミングを制御することを特徴とする。

これによれば、第１スイッチング素子を除くスイッチング素子の少なくとも１つが高負荷状態の場合には、第１スイッチング素子の駆動停止時間を長くする。これにより、高負荷状態のスイッチング素子、すなわち正常動作中のスイッチング素子の温度が、第１スイッチング素子で負荷ショートが生じた影響により過熱検出温度に達し、正常動作中のスイッチング素子が駆動停止状態となるのを抑制することができる。

第１実施形態に係る温度保護装置が適用された半導体装置の概略構成を示す図である。 比較例における半導体装置の作動を示すタイミングチャートである。 第１実施形態の半導体装置の作動を示すタイミングチャートである。 第２実施形態に係る温度保護装置が適用された半導体装置の一部分を示す図である。 第３実施形態に係る温度保護装置が適用された半導体装置の一部分を示す図である。 低負荷状態のタイミングチャートである。 高負荷状態のタイミングチャートである。 第４実施形態に係る温度保護装置が適用された半導体装置の概略構成を示す図である。 クロック生成回路の概略構成を示す図である。 クロック生成回路の作動を示すタイミングチャートである。

以下、本発明の実施形態を図に基づいて説明する。なお、各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。

（第１実施形態）
先ず、図１に基づき、本実施形態に係る温度保護装置が適用された半導体装置の概略構成について説明する。

図１に示す半導体装置１０は、同一のパッケージ内に収容された半導体チップ１１，１２，１３を備えている。たとえば、これら半導体チップ１１，１２，１３は、一体的に樹脂モールドされている。少なくとも半導体チップ１１，１２が、互いに熱的に影響を受ける位置に配置されている。

半導体チップ１１には、第１スイッチング素子１４と第１感温素子１５が形成されている。第１スイッチング素子１４は、負荷１００への通電、あるいは、通電の遮断を行う。第１スイッチング素子１４としては、ＭＯＳＦＥＴ、ＩＧＢＴなどを採用することができる。本実施形態では、ｎチャネル型のＭＯＳＦＥＴを採用している。第１スイッチング素子１４は、電源１６と負荷１００との間、すなわち負荷１００に対してハイサイド側に配置されている。

第１感温素子１５は、第１スイッチング素子１４の温度を検出するために、第１スイッチング素子１４と同一チップに形成されている。本実施形態では、第１感温素子１５として、ダイオードを採用している。以下において、第１スイッチング素子１４をスイッチング素子１４とも称し、第１感温素子１５を感温素子１５とも称す。

半導体チップ１２には、第２スイッチング素子１７と第２感温素子１８が形成されている。第２スイッチング素子１７は、第１スイッチング素子１４が駆動する負荷１００とは別の負荷１０１への通電、あるいは、通電の遮断を行う。第２スイッチング素子１７としては、ＭＯＳＦＥＴ、ＩＧＢＴなどを採用することができる。本実施形態では、ｎチャネル型のＭＯＳＦＥＴを採用している。第２スイッチング素子１７は、電源１９と負荷１０１との間、すなわち負荷１０１に対してハイサイド側に配置されている。

第２感温素子１８は、第２スイッチング素子１７の温度を検出するために、第２スイッチング素子１７と同一チップに形成されている。本実施形態では、第２感温素子１８として、ダイオードを採用している。以下において、第２スイッチング素子１７を、スイッチング素子１７とも称し、第２感温素子１８を感温素子１８とも称す。上記したスイッチング素子１４，１７が、特許請求の範囲に記載のスイッチング素子に相当し、感温素子１５，１８が、特許請求の範囲に記載の温度検出手段に相当する。

半導体チップ１３は、スイッチング素子１４，１７の制御回路などが形成された回路チップである。半導体チップ１３は、第１スイッチング素子１４の駆動を制御する制御部として、ゲート駆動回路２０、定電流源２１、コンパレータ２２，２９、抵抗２３〜２５，３０，３１、トランスファゲート２７，２８，３３，３４、ＮＯＴゲート２６，３２、及びＯＲゲート３５を有している。

ゲート駆動回路２０は、図示しないマイコンから入力されるゲート駆動信号（デジタル信号）に基づき、第１スイッチング素子１４のゲート電極に対して、ｇａｔｅ１信号（アナログ信号）を出力する。ＯＲゲート３５からＨレベルの信号が入力されると、ゲート駆動信号によらず、ゲート駆動回路２０は、ｇａｔｅ１信号として第１スイッチング素子１４をオフさせる信号（Ｌレベルの信号）を出力する。一方、ＯＲゲート３５からＬレベルの信号が入力されると、ゲート駆動信号にしたがって、ｇａｔｅ１信号を出力する。本実施形態では、負荷１００に通電する際に第１スイッチング素子１４がオンされ、負荷１００への通電を遮断する際にオフされる単純なオン／オフ制御であるため、ＯＲゲート３５からＬレベルの信号が入力されると、第１スイッチング素子１４をオンさせる信号（Ｈレベルの信号）を出力する。

定電流源２１は、第１感温素子１５に対して定電流を供給する。第１感温素子１５としてのダイオードは、カソードをグランド側にして接続されている。

コンパレータ２２の反転入力端子には、第１感温素子１５としてのダイオードのアノードが接続されている。また、非反転入力端子には、参照電圧が入力される。参照電圧として、後述する過熱検出温度に対応する電圧と、第１復帰温度に対応する電圧とを切り替えて設定可能である。

ダイオードのＶｆは温度依存性を有し、温度が低いほど大きくなり、温度が高いほど小さくなる。コンパレータ２２は、第１感温素子１５にて検出される第１スイッチング素子１４の温度が過熱検出温度よりも低いとＬレベルの信号を出力し、過熱検出温度よりも高いとＨレベルの信号を出力する。また、第１復帰温度よりも低いとＬレベルの信号を出力し、第１復帰温度よりも高いとＨレベルの信号を出力する。

抵抗２３〜２５は、電源とグランドとの間に互いに直列に接続されている。なお、電源側から、抵抗２３、抵抗２４、抵抗２５の順に配置されている。これら抵抗２３〜２５により、電源電圧が分圧される。

ＮＯＴゲート２６は、コンパレータ２２の出力端子に接続されており、コンパレータ２２の出力信号を反転して出力する。トランスファゲート２７，２８は、ｎチャネル型ＭＯＳＦＥＴとｐチャネル型ＭＯＳＦＥＴとを組み合わせたＣＭＯＳ型のトランスファゲートである。トランスファゲートは、トランスミッションゲート、ＭＯＳスイッチとも呼ばれる。

トランスファゲート２７のｎチャネル側のゲートには、コンパレータ２２の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート２６にて反転された信号が入力される。トランスファゲート２７の入力端子は、抵抗２３，２４の接続点に接続され、出力端子はコンパレータ２２の非反転入力端子に接続されている。

トランスファゲート２８のｐチャネル側のゲートには、コンパレータ２２の出力信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート２６にて反転された信号が入力される。トランスファゲート２８の入力端子は、抵抗２４，２５の接続点に接続され、出力端子はコンパレータ２２の非反転入力端子に接続されている。

コンパレータ２２の出力信号は、第１スイッチング素子１４の温度が過熱検出温度（１７５℃）に達するまでＬレベルとなる。これにより、ＮＯＴゲート２６の出力がＨレベルとなり、トランスファゲート２８がオンし、トランスファゲート２７がオフする。したがって、抵抗２４，２５の接続点の電圧が、参照電圧としてコンパレータ２２の非反転入力端子に入力される。抵抗２４，２５の接続点の電位は、過熱検出温度（１７５℃）に対応する電圧に設定されている。

第１スイッチング素子１４の温度が過熱検出温度に到達する（超える）と、コンパレータ２２の出力信号がＨレベルとなる。これにより、ＮＯＴゲート２６の出力がＬレベルとなり、トランスファゲート２７がオンし、トランスファゲート２８がオフする。したがって、コンパレータ２２の参照電圧が、抵抗２３，２４の接続点の電圧に切り替わる。抵抗２３，２４の接続点の電圧は、第１復帰温度に対応する電圧に設定されている。本実施形態では、第１復帰温度が１５０℃とされている。

第１スイッチング素子１４の温度が第１復帰温度に低下するまで、コンパレータ２２の出力信号はＨレベルを維持する。これにより、トランスファゲート２７がオン、トランスファゲート２８がオフの状態を維持する。したがって、コンパレータ２２の参照電圧として、抵抗２４，２５の接続点の電圧が設定される。また、第１スイッチング素子１４の温度が第１復帰温度まで低下する（第１復帰温度を下回る）と、コンパレータ２２の出力信号がＬレベルとなる。これにより、トランスファゲート２８がオンし、トランスファゲート２７がオフする。したがって、コンパレータ２２の参照電圧が、抵抗２４，２５の接続点の電圧に切り替わる。

このように、抵抗２３〜２５、ＮＯＴゲート２６、トランスファゲート２７，２８を含んで、コンパレータ２２に参照電圧を供給する基準電圧源が構成されている。この基準電圧源は、過熱検出温度に対応する電圧と、第１復帰温度に対応する電圧とを切り替えて設定可能である。

一方、コンパレータ２９の反転入力端子には、第２感温素子１８としてのダイオードのアノードが接続されている。また、非反転入力端子には、参照電圧が入力される。参照電圧として、後述するグランド電位と、第２復帰温度に対応する電圧とを切り替えて設定可能である。コンパレータ２９は、第２感温素子１８にて検出される第２スイッチング素子１７の温度が、第２復帰温度よりも低いとＬレベルの信号を出力し、第２復帰温度よりも高いとＨレベルの信号を出力する。

抵抗３０，３１は、電源とグランドとの間に互いに直列に接続されている。なお、電源側から、抵抗３０、抵抗３１の順に配置されている。これら抵抗３０，３１により、電源電圧が分圧される。

ＮＯＴゲート３２は、ＯＲゲート３５の出力端子に接続されており、ＯＲゲート３５の出力信号を反転して出力する。トランスファゲート３３，３４は、ＣＭＯＳ型のトランスファゲートである。

トランスファゲート３３のｎチャネル側のゲートには、ＯＲゲート３５の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート３２にて反転された信号が入力される。トランスファゲート３３の入力端子は、抵抗３０，３１の接続点に接続され、出力端子はコンパレータ２９の非反転入力端子に接続されている。

トランスファゲート３４のｐチャネル側のゲートには、ＯＲゲート３５の出力信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート３２にて反転された信号が入力される。トランスファゲート３４の入力端子は、グランドに接続され、出力端子はコンパレータ２９の非反転入力端子に接続されている。

ＯＲゲート３５は、２つのコンパレータ２２，２９の出力に基づき、ゲート駆動回路２０に対してＯＶＴ１信号を出力する。ＯＲゲート３５は、コンパレータ２２，２９の出力がともにＬレベルの場合にのみ、Ｌレベルの信号を出力する。それ以外の場合は、Ｈレベルの信号を出力する。

ＯＲゲート３５の出力信号がＬレベルの場合、すなわちコンパレータ２２，２９の出力信号がともにＬレベルの場合、ＮＯＴゲート３２の出力がＨレベルとなり、トランスファゲート３４がオンし、トランスファゲート３３がオフする。したがって、参照電圧としてグランド電位が、コンパレータ２９の非反転入力端子に入力される。第１スイッチング素子１４の温度が、第１復帰温度に到達し、過熱検出温度に到達するまでの期間は、コンパレータ２２の出力信号がＬレベルとなる。ＯＲゲート３５の出力信号は、この期間においてＬレベルとなる。このように、コンパレータ２９は、過熱検出をしない構成となっている。

第１スイッチング素子１４の温度が、過熱検出温度に到達すると、コンパレータ２２の出力信号がＨレベルとなり、ＯＲゲート３５の出力信号もＨレベルとなる。ＯＲゲート３５の出力信号は、第１スイッチング素子１４の温度が、過熱検出温度に到達してから第１復帰温度まで低下する期間において、Ｈレベルとなる。これにより、ＮＯＴゲート３２の出力がＬレベルとなり、トランスファゲート３３がオンし、トランスファゲート３４がオフする。したがって、コンパレータ２９の参照電圧が、抵抗３０，３１の接続点の電圧に切り替わる。抵抗３０，３１の接続点の電圧は、第１復帰温度よりも低い温度である第２復帰温度に対応する電圧に設定されている。本実施形態では、第２復帰温度が１３５℃とされている。

第２スイッチング素子１７の温度が第２復帰温度に低下するまで、コンパレータ２９の出力信号はＨレベルを維持する。第１スイッチング素子１４の温度が第１復帰温度（１５０℃）まで低下し、コンパレータ２２の出力信号がＬレベルとなっても、第２スイッチング素子１７の温度が第２復帰温度に低下するまで、コンパレータ２９の出力信号はＨレベルを維持する。

第２スイッチング素子１７の温度が第２復帰温度まで低下する（第２復帰温度を下回る）と、コンパレータ２９の出力信号がＬレベルとなる。コンパレータ２２，２９の出力信号がともにＬレベルになるため、ＯＲゲート３５の出力信号がＬレベルになる。したがって、トランスファゲート３４がオンし、トランスファゲート３３がオフする。これにより、コンパレータ２９の参照電圧が、グランド電位に切り替わる。

このように、抵抗３０，３１、ＮＯＴゲート３２、トランスファゲート３３，３４を含んで、コンパレータ２９に参照電圧を供給する基準電圧源が構成されている。この基準電圧源は、第２復帰温度に対応する電圧と、グランド電位とを切り替えて設定可能である。

半導体チップ１３は、第２スイッチング素子１７の駆動を制御する制御部として、ゲート駆動回路４０、定電流源４１、コンパレータ４２，４９、抵抗４３〜４５，５０，５１、トランスファゲート４７，４８，５３，５４、ＮＯＴゲート４６，５２、及びＯＲゲート５５を有している。

ゲート駆動回路４０は、図示しないマイコンから入力されるゲート駆動信号（デジタル信号）に基づき、第２スイッチング素子１７のゲート電極に対して、ｇａｔｅ２信号（アナログ信号）を出力する。ＯＲゲート５５からＨレベルの信号が入力されると、ゲート駆動信号によらず、ゲート駆動回路４０は、ｇａｔｅ２信号として第２スイッチング素子１７をオフさせる信号（Ｌレベルの信号）を出力する。一方、ＯＲゲート５５からＬレベルの信号が入力されると、ゲート駆動信号にしたがって、ｇａｔｅ２信号を出力する。本実施形態では、負荷１０１に通電する際に第２スイッチング素子１７がオンされ、負荷１０１への通電を遮断する際にオフされる単純なオン／オフ制御であるため、ＯＲゲート５５からＬレベルの信号が入力されると、第２スイッチング素子１７をオンさせる信号（Ｈレベルの信号）を出力する。

定電流源４１は、第２感温素子１８に対して定電流を供給する。第２感温素子１８としてのダイオードは、カソードをグランド側にして接続されている。

コンパレータ４２の反転入力端子には、第２感温素子１８としてのダイオードのアノードが接続されている。また、非反転入力端子には、参照電圧が入力される。参照電圧として、後述する過熱検出温度に対応する電圧と、第１復帰温度に対応する電圧とを切り替えて設定可能である。コンパレータ４２は、第２感温素子１８にて検出される第２スイッチング素子１７の温度が過熱検出温度よりも低いとＬレベルの信号を出力し、過熱検出温度よりも高いとＨレベルの信号を出力する。また、第１復帰温度よりも低いとＬレベルの信号を出力し、第１復帰温度よりも高いとＨレベルの信号を出力する。

抵抗４３〜４５は、電源とグランドとの間に互いに直列に接続されている。なお、電源側から、抵抗４３、抵抗４４、抵抗４５の順に配置されている。これら抵抗４３〜４５により、電源電圧が分圧される。

ＮＯＴゲート４６は、コンパレータ４２の出力端子に接続されており、コンパレータ４２の出力信号を反転して出力する。トランスファゲート４７，４８は、ＣＭＯＳ型のトランスファゲートである。トランスファゲート４７のｎチャネル側のゲートには、コンパレータ４２の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート４６にて反転された信号が入力される。トランスファゲート４７の入力端子は、抵抗４３，４４の接続点に接続され、出力端子はコンパレータ４２の非反転入力端子に接続されている。

トランスファゲート４８のｐチャネル側のゲートには、コンパレータ４２の出力信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート４６にて反転された信号が入力される。トランスファゲート４８の入力端子は、抵抗４４，４５の接続点に接続され、出力端子はコンパレータ４２の非反転入力端子に接続されている。

コンパレータ４２の出力信号は、第２スイッチング素子１７の温度が過熱検出温度に達するまでＬレベルとなる。これにより、ＮＯＴゲート４６の出力がＨレベルとなり、トランスファゲート４８がオンし、トランスファゲート４７がオフする。したがって、抵抗４４，４５の接続点の電圧が、参照電圧としてコンパレータ４２の非反転入力端子に入力される。抵抗４４，４５の接続点の電位は、過熱検出温度に対応する電圧に設定されている。過熱検出温度として、第１スイッチング素子１４の過熱検出温度と同じ温度（１７５℃）が設定されている。

第２スイッチング素子１７の温度が過熱検出温度に到達する（超える）と、コンパレータ４２の出力信号がＨレベルとなる。これにより、ＮＯＴゲート４６の出力がＬレベルとなり、トランスファゲート４７がオンし、トランスファゲート４８がオフする。したがって、コンパレータ４２の参照電圧が、抵抗４３，４４の接続点の電圧に切り替わる。抵抗４３，４４の接続点の電圧は、第１復帰温度に対応する電圧に設定されている。第１復帰温度として、第１スイッチング素子１４の第１復帰温度と同じ温度（１５０℃）が設定されている。

第２スイッチング素子１７の温度が第１復帰温度に低下するまで、コンパレータ４２の出力信号はＨレベルを維持する。これにより、トランスファゲート４７がオン、トランスファゲート４８がオフの状態を維持する。したがって、コンパレータ４２の参照電圧として、抵抗４４，４５の接続点の電圧が設定される。また、第２スイッチング素子１７の温度が第１復帰温度まで低下する（第１復帰温度を下回る）と、コンパレータ４２の出力信号がＬレベルとなる。これにより、トランスファゲート４８がオンし、トランスファゲート４７がオフする。したがって、コンパレータ４２の参照電圧が、抵抗４４，４５の接続点の電圧に切り替わる。

このように、抵抗４３〜４５、ＮＯＴゲート４６、トランスファゲート４７，４８を含んで、コンパレータ４２に参照電圧を供給する基準電圧源が構成されている。この基準電圧源は、過熱検出温度に対応する電圧と、第１復帰温度に対応する電圧とを切り替えて設定可能である。

一方、コンパレータ４９の反転入力端子には、第１感温素子１５としてのダイオードのアノードが接続されている。また、非反転入力端子には、参照電圧が入力される。参照電圧として、後述するグランド電位と、第２復帰温度に対応する電圧とを切り替えて設定可能である。コンパレータ４９は、第１感温素子１５にて検出される第１スイッチング素子１４の温度が、第２復帰温度よりも低いとＬレベルの信号を出力し、第２復帰温度よりも高いとＨレベルの信号を出力する。

抵抗５０，５１は、電源とグランドとの間に互いに直列に接続されている。なお、電源側から、抵抗５０、抵抗５１の順に配置されている。これら抵抗５０，５１により、電源電圧が分圧される。

ＮＯＴゲート５２は、ＯＲゲート５５の出力端子に接続されており、ＯＲゲート５５の出力信号を反転して出力する。トランスファゲート５３，５４は、ＣＭＯＳ型のトランスファゲートである。

トランスファゲート５３のｎチャネル側のゲートには、ＯＲゲート５５の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート５２にて反転された信号が入力される。トランスファゲート５３の入力端子は、抵抗５０，５１の接続点に接続され、出力端子はコンパレータ４９の非反転入力端子に接続されている。

トランスファゲート５４のｐチャネル側のゲートには、ＯＲゲート５５の出力信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート５２にて反転された信号が入力される。トランスファゲート５４の入力端子は、グランドに接続され、出力端子はコンパレータ４９の非反転入力端子に接続されている。

ＯＲゲート５５は、２つのコンパレータ４２，４９の出力に基づき、ゲート駆動回路４０に対してＯＶＴ２信号を出力する。ＯＲゲート５５は、コンパレータ４２，４９の出力がともにＬレベルの場合にのみ、Ｌレベルの信号を出力する。それ以外の場合は、Ｈレベルの信号を出力する。

ＯＲゲート５５の出力信号がＬレベルの場合、すなわちコンパレータ４２，４９の出力信号がともにＬレベルの場合、ＮＯＴゲート５２の出力がＨレベルとなり、トランスファゲート５４がオンし、トランスファゲート５３がオフする。したがって、参照電圧としてグランド電位が、コンパレータ４９の非反転入力端子に入力される。第２スイッチング素子１７の温度が、第１復帰温度に到達し、過熱検出温度に到達するまでの期間は、コンパレータ４２の出力信号がＬレベルとなる。ＯＲゲート５５の出力信号は、この期間においてＬレベルとなる。このように、コンパレータ４９は、過熱検出をしない構成となっている。

第２スイッチング素子１７の温度が、過熱検出温度に到達すると、コンパレータ４２の出力信号がＨレベルとなり、ＯＲゲート５５の出力信号もＨレベルとなる。ＯＲゲート５５の出力信号は、第２スイッチング素子１７の温度が、過熱検出温度に到達してから第１復帰温度まで低下する期間において、Ｈレベルとなる。これにより、ＮＯＴゲート５２の出力がＬレベルとなり、トランスファゲート５３がオンし、トランスファゲート５４がオフする。したがって、コンパレータ４９の参照電圧が、抵抗５０，５１の接続点の電圧に切り替わる。抵抗５０，５１の接続点の電圧は、第１復帰温度よりも低い温度である第２復帰温度に対応する電圧に設定されている。本実施形態では、第２復帰温度が、第１スイッチング素子１４に対する第２復帰温度と同じ温度（１３５℃）とされている。

第１スイッチング素子１４の温度が第２復帰温度に低下するまで、コンパレータ４９の出力信号はＨレベルを維持する。第２スイッチング素子１７の温度が第１復帰温度（１５０℃）まで低下し、コンパレータ４２の出力信号がＬレベルとなっても、第１スイッチング素子１４の温度が第２復帰温度に低下するまで、コンパレータ４９の出力信号はＨレベルを維持する。

第１スイッチング素子１４の温度が第２復帰温度まで低下する（第２復帰温度を下回る）と、コンパレータ４９の出力信号がＬレベルとなる。コンパレータ４２，４９の出力信号がともにＬレベルになるため、ＯＲゲート５５の出力信号がＬレベルになる。したがって、トランスファゲート５４がオンし、トランスファゲート５３がオフする。これにより、コンパレータ４９の参照電圧が、グランド電位に切り替わる。

このように、抵抗５０，５１、ＮＯＴゲート５２、トランスファゲート５３，５４を含んで、コンパレータ４９に参照電圧を供給する基準電圧源が構成されている。この基準電圧源は、第２復帰温度に対応する電圧と、グランド電位とを切り替えて設定可能である。

本実施形態では、感温素子１５，１８と、半導体チップ１３に形成された各回路要素２０〜３５，４０〜５５により、温度保護装置が構成されている。また、各回路要素２０〜３５，４０〜５５が、特許請求の範囲に記載の制御手段に相当する。

次に、図２及び図３に示すタイミングチャートに基づき、比較例としての半導体装置の作動と、上記した半導体装置１０の作動について説明する。比較例の半導体装置について、特に図示しないが、本実施形態の半導体装置１０を構成する要素と同一要素については、同一の符号を付与して説明する。図２及び図３では、第１スイッチング素子１４側で負荷ショートが生じた場合の例を示す。しかしながら、第２スイッチング素子１７側で負荷ショートが生じる場合の作動も同様である。第２スイッチング素子１７の温度が過熱検出温度に到達する場合には、第２スイッチング素子１７が、特許請求の範囲に記載の、任意の第１スイッチング素子に相当することになる。

図２は、比較例としての半導体装置の作動を示している。図２では、第１スイッチング素子１４を第１ＳＷ、第２スイッチング素子１７を第２ＳＷと示している。比較例の半導体装置は、本実施形態の半導体装置１０から、回路要素２９〜３５、４９〜５５を除いた構成となっている。

したがって、比較例では、コンパレータ２２，４２の出力が、ゲート駆動回路２０，４０にそれぞれ入力される。このため、図２において、コンパレータ２２，４２の出力信号をそれぞれＯＶＴ１，ＯＶＴ２と示す。第１スイッチング素子１４の温度が第１復帰温度よりも低いと、コンパレータ２２はＬレベルの信号をゲート駆動回路２０に出力し、第１スイッチング素子１４が駆動される。同じく、第２スイッチング素子１７の温度が第１復帰温度よりも低いと、コンパレータ４２はＬレベルの信号をゲート駆動回路４０に出力し、第２スイッチング素子１７が駆動される。

スイッチング素子１４，１７が駆動して対応する負荷１００，１０１に給電している状態で、第１スイッチング素子１４側に負荷ショート、たとえば負荷１００における正極側端子のグランドへの短絡が発生する（タイミングｔ１）と、電源１６から第１スイッチング素子１４に過電流が流れ、第１スイッチング素子１４の温度が急激に上昇する。すると、第２スイッチング素子１７の温度も、第１スイッチング素子１４からの熱の影響で上昇する。なお、タイミングｔ１の時点で、第１スイッチング素子１４のほうが第２スイッチング素子１７よりも温度が高いものとする。

タイミングｔ２で第１スイッチング素子１４の温度が過熱検出温度（１７５℃）に達すると、コンパレータ２２の出力信号（ＯＶＴ１）がＨレベルとなる。これにより、ゲート駆動回路２０は、ｇａｔｅ１信号としてＬレベルの信号を出力し、第１スイッチング素子１４の駆動が停止される。一方、第２スイッチング素子１７の温度は、過熱検出温度に到達していないため、第２スイッチング素子１７の駆動は維持される。

上記駆動停止により、第１スイッチング素子１４の温度は低下する。タイミングｔ３で第１スイッチング素子１４の温度が第１復帰温度（１５０℃）まで低下すると、コンパレータ２２の出力信号（ＯＶＴ１）がＬレベルとなる。これにより、ゲート駆動回路２０は、ｇａｔｅ１信号としてＨレベルの信号を出力し、第１スイッチング素子１４が駆動再開となる。タイミングｔ２からｔ３の期間において、第２スイッチング素子１７は駆動しているため、第１スイッチング素子１４よりも温度が下がりにくい。

タイミングｔ３の後、第１スイッチング素子１４の温度は再び上昇する。そして、タイミングｔ４で過熱検出温度に到達すると、再度第１スイッチング素子１４の駆動が停止される。

このように第１スイッチング素子１４は、駆動停止、駆動再開を繰り返す。この間、第２スイッチング素子１７は常時駆動しているため、第１スイッチング素子１４が駆動停止状態でも温度が下がりにくく、時間経過とともに徐々に温度が上昇する。たとえば、第１スイッチング素子１４の温度が第１復帰温度まで低下した時点での第２スイッチング素子１７の温度が徐々に高くなる。ついには、タイミングｔ５で第２スイッチング素子１７の温度も過熱検出温度に到達し、第２スイッチング素子１７が駆動停止となる。

図３は、本実施形態に係る半導体装置１０の作動を示している。スイッチング素子１４，１７が駆動して対応する負荷１００，１０１に給電している状態で、第１スイッチング素子１４側で負荷ショートが発生する（タイミングｔ１）と、電源１６から第１スイッチング素子１４に過電流が流れ、第１スイッチング素子１４の温度が急激に上昇する。なお、タイミングｔ１の時点で、第１スイッチング素子１４のほうが第２スイッチング素子１７よりも温度が高いものとする。第２スイッチング素子１７の温度も、第１スイッチング素子１４からの熱の影響で上昇する。

タイミングｔ２で第１スイッチング素子１４の温度が過熱検出温度（１７５℃）に達すると、コンパレータ２２の出力信号がＨレベルとなり、ＯＲゲート３５の出力信号ＯＶＴ１がＨレベルとなる。これにより、ゲート駆動回路２０は、ｇａｔｅ１信号としてＬレベルの信号を出力し、第１スイッチング素子１４が駆動停止となる。一方、第２スイッチング素子１７の温度は、過熱検出温度に到達していないため、第２スイッチング素子１７の駆動（オン）は維持される。

上記駆動停止により、第１スイッチング素子１４の温度は低下する。タイミングｔ３で第１スイッチング素子１４の温度が第１復帰温度（１５０℃）まで低下する。しかしながら、タイミングｔ３において、第２スイッチング素子１７の温度は、第２復帰温度（１３５℃）まで低下していない。このため、コンパレータ２２の出力信号がＬレベルとなるのに対し、コンパレータ２９の出力信号はＨレベルのままであり、ＯＲゲート３５の出力信号ＯＶＴ１もＨレベルを維持する。

さらに温度が低下し、タイミングｔ４で第２スイッチング素子１７の温度が第２復帰温度まで低下すると、コンパレータ２９の出力信号がＬレベルになる。これにより、ＯＲゲート３５の出力信号ＯＶＴ１がＬレベルとなり、ゲート駆動回路２０は、ｇａｔｅ１信号としてＨレベルの信号を出力し、第１スイッチング素子１４が駆動再開となる。

タイミングｔ４の後、第１スイッチング素子１４の温度が再び上昇する。そして、タイミングｔ５で過熱検出温度に到達すると、再度第１スイッチング素子１４の駆動が停止される。第２スイッチング素子１７の温度は、過熱検出温度まで到達しないため、第２スイッチング素子１７の駆動は維持される。

以後、第１スイッチング素子１４は、駆動停止、駆動再開を繰り返す。しかしながら、本実施形態では、第２スイッチング素子１７の温度が第２復帰温度に低下するまで、第１スイッチング素子１４の駆動を再開させないようにしている。したがって、第１スイッチング素子１４が駆動停止、駆動再開を繰り返しても、第１スイッチング素子１４の温度が第１復帰温度まで低下した時点での第２スイッチング素子１７の温度は、常に同じ温度（第２復帰温度）となる。

なお、第２スイッチング素子１７が駆動停止状態の場合、第２スイッチング素子１７が駆動（オン）状態の場合よりも、第２スイッチング素子１７の温度が第２復帰温度（１３５℃）まで早く到達する。したがって、第２スイッチング素子１７が駆動状態の場合、第１スイッチング素子１４が過熱による駆動停止から駆動再開するまでの駆動停止時間（オフ時間）を、第２スイッチング素子１７が駆動停止の場合よりも長くすることができる。本実施形態において、スイッチング素子１４，１７の駆動状態とはオン状態を示し、駆動停止状態とはオフ状態を示す。オフ状態は、スイッチング素子１４，１７の駆動が低負荷状態であり、オン状態は、低負荷状態よりも高負荷の高負荷状態とも言える。駆動状態とは、対応する負荷１００，１０１へ通電している状態とも言え、駆動停止状態とは、通電を停止した状態とも言える。

次に、本実施形態に係る半導体装置１０（温度保護装置）の効果について説明する。

本実施形態によれば、過熱による第１スイッチング素子１４の駆動再開を、第１スイッチング素子１４の温度と第１復帰温度（１５０℃）との比較だけでなく、第２スイッチング素子１７の温度と第２復帰温度（１３５℃）との比較によっても決定する。第１スイッチング素子１４側で負荷ショートが生じたときに第２スイッチング素子１７が駆動状態の場合、駆動停止状態よりも第２スイッチング素子１７の温度が高い。しかしながら、第２スイッチング素子１７の温度が第２復帰温度まで低下することをまって、第１スイッチング素子１４の駆動を再開させる。したがって、第２スイッチング素子１７が駆動状態の場合、第１スイッチング素子１４が過熱による駆動停止から駆動再開するまでの駆動停止時間を、第２スイッチング素子１７が駆動停止の場合よりも長くすることができる。

これにより、駆動状態、すなわち正常動作中の第２スイッチング素子１７の温度が、第１スイッチング素子１４で負荷ショートが生じた影響により過熱検出温度に達し、第２スイッチング素子１７が駆動停止状態になるのを抑制することができる。なお、第２スイッチング素子１７側で負荷ショートが生じる場合も同様である。

特に本実施形態では、負荷ショートが生じていない第２スイッチング素子１７の温度を検出し、その温度が、第１復帰温度よりも低い所定の第２復帰温度まで低下することをもって、第１スイッチング素子１４の駆動停止時間が決定される。したがって、第１スイッチング素子１４側での負荷ショートの影響で、第２スイッチング素子１７の温度が過熱検出温度に到達し、駆動停止となるのを、より効果的に抑制することができる。なお、第２スイッチング素子１７側で負荷ショートが生じる場合も同様である。

上記した過熱検出温度、第１復帰温度、第２復帰温度は一例に過ぎない。過熱検出温度＞第１復帰温度＞第２復帰温度を満たせば、上記とは違う温度を設定することもできる。

第１スイッチング素子１４と第２スイッチング素子１７とで、過熱検出温度、第１復帰温度、第２復帰温度を互いに等しくする例を示したが、過熱検出温度、第１復帰温度、第２復帰温度の少なくとも１つを、互いに異なる温度としてもよい。

（第２実施形態）
本実施形態において、第１実施形態に示した半導体装置１０（温度保護装置）と共通する部分についての説明は割愛する。

第１実施形態では、たとえば第１スイッチング素子１４の駆動再開に際し、第２スイッチング素子１７の温度を考慮して、第２スイッチング素子１７が駆動状態においては駆動停止状態よりも駆動停止時間が長くなるように、再開のタイミングを制御する例を示した。

これに対し、本実施形態では、第２スイッチング素子１７の温度ではなく、ゲート駆動信号を用いる点を特徴とする。図４は、本実施形態に係る半導体装置１０のうち、第１スイッチング素子１４側の構成を示している。以下においては、第１スイッチング素子１４側で負荷ショートが生じる例を示す。なお、第２スイッチング素子１７側の構成も、図４に示す第１スイッチング素子１４側同様であり、第２スイッチング素子１７側で負荷ショートが生じるときにも同様の効果を奏することができる。図４では、第１スイッチング素子１４のゲート駆動信号を第１ＳＷゲート駆動信号と示し、第２スイッチング素子１７のゲート駆動信号を第２ＳＷゲート駆動信号と示す。本実施形態でも、スイッチング素子１４，１７が単純にオン／オフ制御される。

半導体チップ１３は、第１スイッチング素子１４側の回路要素として、第１実施形態同様、ゲート駆動回路２０、定電流源２１、及びコンパレータ２２を備えている。加えて、半導体チップ１３は、抵抗６０〜６３と、ＮＯＴゲート６４，６５と、トランスファゲート６６〜６９と、を備えている。したがって、制御手段が、半導体チップ１３に形成された各回路要素２０〜２２、６０〜６９を備えて構成されている。回路要素６０〜６９により、コンパレータ２２の参照電圧が決定される。

抵抗６０〜６３は、電源とグランドとの間に互いに直列に接続されている。なお、電源側から、抵抗６０、抵抗６１、抵抗６２、抵抗６３の順に配置されている。これら抵抗６０〜６３により、電源電圧が分圧される。

ＮＯＴゲート６４は、コンパレータ２２の出力端子に接続されており、コンパレータ２２の出力信号を反転して出力する。ＮＯＴゲート６５には、図示しないゲート駆動回路４０同様、第２スイッチング素子１７に対するゲート駆動信号が入力され、この信号を反転して出力する。

トランスファゲート６６〜６９は、ＣＭＯＳ型のトランスファゲートである。トランスファゲート６６のｐチャネル側のゲートには、コンパレータ２２の出力信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート６４にて反転された信号が入力される。トランスファゲート６６の入力端子は、抵抗６２，６３の接続点に接続され、出力端子はコンパレータ２２の非反転入力端子に接続されている。

トランスファゲート６７のｎチャネル側のゲートには、コンパレータ２２の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート６４にて反転された信号が入力される。トランスファゲート６７の入力端子は、トランスファゲート６８，６９の出力端子に接続され、出力端子はコンパレータ２２の非反転入力端子に接続されている。

トランスファゲート６８のｐチャネル側のゲートには、第２スイッチング素子１７に対するゲート駆動信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート６５にて反転された信号が入力される。トランスファゲート６８の入力端子は、抵抗６１，６２の接続点に接続され、出力端子はトランスファゲート６７の入力端子に接続されている。

トランスファゲート６９のｎチャネル側のゲートには、第２スイッチング素子１７に対するゲート駆動信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート６５にて反転された信号が入力される。トランスファゲート６９の入力端子は、抵抗６０，６１の接続点に接続され、出力端子はトランスファゲート６７の入力端子に接続されている。

このように構成される半導体装置１０（温度保護装置）では、第１スイッチング素子１４の温度が過熱検出温度（１７５℃）に達するまで、コンパレータ２２の出力信号ＯＶＴ１がＬレベルとなる。これにより、ＮＯＴゲート６４の出力がＨレベルとなり、トランスファゲート６６がオンし、トランスファゲート６７がオフする。したがって、抵抗６２，６３の接続点の電圧が、参照電圧としてコンパレータ２２の非反転入力端子に入力される。抵抗６２，６３の接続点の電位は、過熱検出温度（１７５℃）に対応する電圧に設定されている。

コンパレータ２２の出力信号ＯＶＴ１は、ゲート駆動回路２０に入力される。過熱検出温度に達するまでは、上記したように出力信号ＯＶＴ１がＬレベルとされる。ゲート駆動回路２０は、出力信号ＯＶＴ１としてＬレベルの信号が入力されると、ゲート駆動信号にしたがって、ｇａｔｅ１信号を出力する。本実施形態では、第１スイッチング素子１４が単純なオン／オフ制御とされるため、負荷１００の駆動時において、第１スイッチング素子１４をオンさせる信号（Ｈレベルの信号）を出力する。

第１スイッチング素子の温度が過熱検出温度に到達すると、コンパレータ２２の出力信号がＨレベルとなる。これにより、ＮＯＴゲート６４の出力がＬレベルとなり、トランスファゲート６６がオフし、トランスファゲート６７がオンする。

このとき、第２スイッチング素子１７が駆動停止状態、すなわちゲート駆動信号がＬレベルの場合、ＮＯＴゲート６５の出力はＨレベルとなり、トランスファゲート６８がオン、トランスファゲート６９がオフする。したがって、コンパレータ２２の参照電圧が、抵抗６１，６２の接続点の電圧に切り替わる。抵抗６１，６２の接続点の電圧は、第３復帰温度に対応する電圧に設定されている。本実施形態では、第３復帰温度が１５０℃とされている。

一方、第２スイッチング素子１７が駆動状態、すなわちゲート駆動信号がＨレベルの場合、ＮＯＴゲート６５の出力はＬレベルとなり、トランスファゲート６８がオフ、トランスファゲート６９がオンする。したがって、コンパレータ２２の参照電圧が、抵抗６０，６１の接続点の電圧に切り替わる。抵抗６０，６１の接続点の電圧は、第４復帰温度に対応する電圧に設定されている。第４復帰温度は、第３復帰温度よりも低い温度が設定される。本実施形態では、第４復帰温度が１３５℃とされている。

たとえば、第１スイッチング素子１４側で負荷ショートが生じると、第１実施形態に示したように、第１スイッチング素子１４に過電流が流れ、その温度が急激に上昇する。第２スイッチング素子１７のゲート駆動信号が、駆動状態を示すＨレベルの場合、第１スイッチング素子１４の温度が第４復帰温度まで低下すると、第１スイッチング素子１４の駆動が再開される。一方、第２スイッチング素子１７のゲート駆動信号が、駆動停止状態を示すＬレベルの場合、第１スイッチング素子１４の温度が第３復帰温度まで低下すると、第１スイッチング素子１４の駆動が再開される。

このように、本実施形態によれば、第１スイッチング素子１４の温度が過熱検出温度に到達した時点で、第２スイッチング素子１７のゲート駆動信号がＨレベルの場合、コンパレータ２２の参照電圧として第４復帰温度（１３５℃）に対応する電圧を設定することができる。一方、第２スイッチング素子１７のゲート駆動信号がＬレベルの場合、コンパレータ２２の参照電圧として第３復帰温度（１５０℃）に対応する電圧を設定することができる。したがって、第２スイッチング素子１７が駆動状態（高負荷状態）の場合、第１スイッチング素子１４が過熱による駆動停止から駆動再開するまでの駆動停止時間（オフ時間）を、駆動停止状態（低負荷状態）の場合よりも長くすることができる。

これにより、駆動状態、すなわち正常動作中の第２スイッチング素子１７の温度が、第１スイッチング素子１４で負荷ショートが生じた影響により過熱検出温度に達し、第２スイッチング素子１７が駆動停止状態となるのを抑制することができる。なお、第２スイッチング素子１７側で負荷ショートが生じる場合も同様である。

上記した過熱検出温度、第３復帰温度、第４復帰温度は一例に過ぎない。過熱検出温度＞第３復帰温度＞第４復帰温度を満たせば、上記とは違う温度を設定することもできる。

第１スイッチング素子１４と第２スイッチング素子１７とで、過熱検出温度、第３復帰温度、第４復帰温度を互いに等しくしてもよいし、過熱検出温度、第３復帰温度、第４復帰温度の少なくとも１つを、互いに異なる温度としてもよい。

（第３実施形態）
本実施形態において、第２実施形態に示した半導体装置１０（温度保護装置）と共通する部分についての説明は割愛する。

第２実施形態では、たとえば第２スイッチング素子１７のゲート駆動信号により、コンパレータ２２の参照電圧（換言すれば復帰温度）を切り替えることで、第１スイッチング素子１４の駆動再開のタイミングを制御する例を示した。

これに対し、本実施形態では、たとえば第２スイッチング素子１７のゲート駆動信号に基づいて第２スイッチング素子１７が駆動状態のときと駆動停止状態のときとでクロックの周期を異ならせることで、第１スイッチング素子１４の駆動再開のタイミングを制御する点を特徴とする。

図５は、本実施形態に係る半導体装置１０のうち、第１スイッチング素子１４側の構成を示している。以下においては、第１スイッチング素子１４側で負荷ショートが生じる例を示す。なお、第２スイッチング素子１７側の構成も、図５に示す第１スイッチング素子１４側同様であり、第２スイッチング素子１７側で負荷ショートが生じるときにも同様の効果を奏することができる。図５では、第１スイッチング素子１４のゲート駆動信号を第１ＳＷゲート駆動信号と示し、第２スイッチング素子１７のゲート駆動信号を第２ＳＷゲート駆動信号と示している。また、クロックを、ＣＬＫと示している。本実施形態でも、スイッチング素子１４，１７が単純にオン／オフ制御される。

半導体チップ１３は、第１スイッチング素子１４側の回路要素として、第１実施形態同様、ゲート駆動回路２０、定電流源２１、コンパレータ２２、及び基準電圧源３６を備えている。この基準電圧源３６はヒステリシスをもっており、第１実施形態同様、過熱検出温度（たとえば１７５℃）に対応する電圧と復帰温度（たとえば１５０℃）に対応する電圧とを切り替えて設定可能である。

加えて、半導体チップ１３は、クロック生成回路７０と、ＡＮＤゲート７１と、フリップフロップ７２〜７５と、ＮＡＮＤゲート７６と、を備えている。したがって、制御手段が、半導体チップ１３に形成された各回路要素２０〜２３、７０〜７６を備えて構成されている。

クロック生成回路７０は、クロックを生成する回路である。本実施形態では、第２スイッチング素子１７のゲート駆動信号の状態に応じて、互いに周期の異なるクロックを生成する。具体的には、ゲート駆動信号がＨレベル（駆動状態）のときに生成されるクロックのほうが、Ｌレベル（駆動停止状態）のときに生成されるクロックよりも、周期が長い。

ＡＮＤゲート７１は、クロック生成回路７０にて生成されたクロック、及び、ＮＡＮＤゲート７６の出力が入力される。ＮＡＮＤゲート７６の出力がＬレベルの場合、ＡＮＤゲート７１の出力信号はＬレベルとなる。一方、ＮＡＮＤゲート７６の出力がＨレベルの場合、ＡＮＤゲート７１の出力は、クロックに従ったものとなる。

フリップフロップ７２〜７５は、Ｔ型のフリップフロップであり、トグルフリップフロップとも呼ばれる。各フリップフロップ７２〜７５のクリア端子には、コンパレータ２２の出力信号が入力される。コンパレータ２２の出力信号がＨレベルの場合、各フリップフロップ７２〜７５はリセット状態となる。コンパレータ２２の出力信号がＬレベルになると、リセットが解除される。

基準電圧源３６が過熱検出温度に対応する電圧を設定している場合、第１スイッチング素子１４の温度が過熱検出温度よりも低いと、コンパレータ２２の出力信号がＬレベルとなり、過熱検出温度よりも高いとＨレベルとなる。また、基準電圧源３６が復帰温度に対応する電圧を設定している場合、第１スイッチング素子１４の温度が復帰温度よりも低いとコンパレータ２２の出力信号がＬレベルとなり、復帰温度よりも高いとＨレベルとなる。したがって、第１スイッチング素子１４の温度が過熱検出温度に到達してから復帰温度まで低下する期間は、コンパレータ２２の出力信号がＨレベルとなり、各フリップフロップ７２〜７５はリセット状態となる。

ＡＮＤゲート７１にＮＡＮＤゲート７６からＨレベルの信号が入力されている場合、１段目のフリップフロップ７２には、ＡＮＤゲート７１を介して、クロック生成回路７０にて生成されたクロックが入力され、その出力は、次段のフリップフロップ７３及びＮＡＮＤゲート７６に入力される。２段目のフリップフロップ７３には、１段目のフリップフロップ７２の出力が入力され、その出力は、次段のフリップフロップ７４及びＮＡＮＤゲート７６に入力される。３段目のフリップフロップ７４には、２段目のフリップフロップ７３の出力が入力され、その出力は、次段のフリップフロップ７５及びＮＡＮＤゲート７６に入力される。４段目のフリップフロップ７５には、３段目のフリップフロップ７４の出力が入力され、その出力は、ＮＡＮＤゲート７６に入力される。このように、４段のフリップフロップ７２〜７５によりカウンタが構成されている。

ＮＡＮＤゲート７６は、各フリップフロップ７２〜７５の出力信号が、すべてＨレベルの場合にのみ、Ｌレベルの信号を出力し、それ以外の場合には、Ｈレベルの信号を出力する。ＮＡＮＤゲート７６の出力信号がＬレベルの場合、ゲート駆動回路２０は、ゲート駆動信号にしたがって、ｇａｔｅ１信号を出力する。

次に、図６及び図７に基づき、過熱検出温度に到達した後、第１スイッチング素子１４の温度が復帰温度まで低下したときの駆動停止時間の設定方法について説明する。図６及び図７では、便宜上、フリップフロップをＦＦと示している。また、第２スイッチング素子１７の駆動停止状態において生成されるクロックをＣＬＫ１、駆動状態において生成されるクロックをＣＬＫ２と示している。

図６は、第２スイッチング素子１７が駆動停止状態（オフ状態）の場合を示している。クロック生成回路７０は、周期Ｔ１のクロックを生成する。第１スイッチング素子１４の温度が復帰温度まで低下すると、コンパレータ２２の出力信号が、ＨレベルからＬレベルに切り替わる。また、基準電圧源３６の参照電圧が、復帰温度に対応する電圧から過熱検出温度に対応する電圧に切り替わる。コンパレータ２２の出力レベルがＬレベルに切り替わると、各フリップフロップ７２〜７５のリセット状態が解除される。

各フリップフロップ７２〜７５は、入力信号の立ち下がりで反転する。したがって、コンパレータ２２の出力がＬレベルに切り替わって最初のクロックの立ち下がりのタイミングｔ１で、フリップフロップ７２が立ち上がり、フリップフロップ７２の出力信号の周期は、クロックの周期Ｔ１の２倍となる。２段目のフリップフロップ７３は、フリップフロップ７２の出力信号の最初の立ち下がりのタイミングｔ２で立ち上がり、フリップフロップ７３の出力信号の周期は、フリップフロップ７２の周期の２倍、すなわちクロックの周期Ｔ１の４倍となる。

３段目のフリップフロップ７４は、フリップフロップ７３の出力信号の最初の立ち下がりのタイミングｔ３で立ち上がり、フリップフロップ７４の出力信号の周期は、フリップフロップ７３の周期の２倍、すなわちクロックの周期Ｔ１の８倍となる。４段目のフリップフロップ７５は、フリップフロップ７４の出力信号の最初の立ち下がりのタイミングｔ４で立ち上がり、フリップフロップ７５の出力信号の周期は、フリップフロップ７４の周期の２倍、すなわちクロックの周期Ｔ１の１６倍となる。そして、すべてのフリップフロップ７２〜７５の出力信号がＨレベルになると（タイミングｔ５）、ＮＡＮＤゲート７６の出力レベルがＬレベルとなる。

ＮＡＮＤゲート７６の出力信号がＬレベルになる、すなわちフリップフロップ７２〜７５によるカウントが終了（すべてがＨレベル）すると、クロックの入力がマスクされる。そして、ＡＮＤゲート７１の出力信号もＬレベルになる。第１スイッチング素子１４の温度が過熱検出温度に到達すると、コンパレータ２２の出力信号が、ＬレベルからＨレベルに切り替わる。また、基準電圧源３６の参照電圧が、復帰温度に対応する電圧に切り替わる。コンパレータ２２の出力レベルがＨレベルに切り替わるため、各フリップフロップ７２〜７５がリセット状態となる。

リセット状態において、各フリップフロップ７２〜７５の出力信号はＬレベルであり、ＮＡＮＤゲート７６の出力信号はＨレベルとなる。このため、ゲート駆動回路２０は、ｇａｔｅ１信号としてＬレベルの信号を出力し、第１スイッチング素子１４の駆動が停止される。また、ＡＮＤゲート７１にＨレベルの信号が入力され、ＡＮＤゲート７１は、クロック生成回路７０からフリップフロップ７２へのクロックの入力を有効にする。

このように、第２スイッチング素子１７が駆動停止状態の場合、コンパレータ２２の出力がＬレベルになり、さらに所定時間Ｔ２が経過してから、第１スイッチング素子１４が駆動状態となる。所定時間Ｔ２は、後述する所定時間Ｔ４に較べて極短い時間（たとえば１ｍｓｅｃ）が設定される。

図７は、第２スイッチング素子１７が駆動状態（オン状態）の場合を示している。クロック生成回路７０は、周期Ｔ３（＞Ｔ１）のクロックを生成する。各フリップフロップ７２〜７５及びＮＡＮＤゲート７６の作動は、第２スイッチング素子１７が駆動停止状態の場合と同じであるため、その説明を割愛する。第２スイッチング素子１７が駆動状態の場合、コンパレータ２２の出力がＬレベルになり、さらに所定時間Ｔ４が経過してから、第１スイッチング素子１４が駆動状態となる。所定時間Ｔ４としては、たとえば１４〜１５ｍｓｅｃが設定される。

このように、本実施形態によれば、第２スイッチング素子１７のゲート駆動信号に基づき、第２スイッチング素子１７が駆動状態（高負荷状態）のときは、周期の長いクロックを生成し、駆動停止状態（低負荷状態）とのときは、周期の短いクロックを生成する。したがって、第２スイッチング素子１７が駆動状態の場合、第１スイッチング素子１４が過熱による駆動停止から駆動再開するまでの駆動停止時間（オフ時間）を、駆動停止状態よりも長くすることができる。

これにより、駆動状態、すなわち正常動作中の第２スイッチング素子１７の温度が、第１スイッチング素子１４で負荷ショートが生じた影響により過熱検出温度に達し、第２スイッチング素子１７の駆動が停止状態になるのを抑制することができる。なお、第２スイッチング素子１７側で負荷ショートが生じる場合も同様である。

フリップフロップ７２〜７５によりカウンタが構成される例を示したが、フリップフロップの段数は特に限定されない。また、周期の異なるクロックにより、駆動状態の駆動停止時間と、駆動停止状態の駆動亭時間とを異ならせる構成は、上記例に限定されない。

（第４実施形態）
本実施形態において、第３実施形態に示した半導体装置１０（温度保護装置）と共通する部分についての説明は割愛する。

第３実施形態では、たとえば第２スイッチング素子１７のゲート駆動信号がＬレベルの場合に、周期Ｔ１のクロックを生成し、該ゲート駆動信号がＨレベルの場合に周期Ｔ３（＞Ｔ１）のクロックを生成する例を示した。換言すれば、ゲート駆動信号のレベルに応じて、クロックの周期を所定値に固定する例を示した。

これに対し、本実施形態では、各スイッチング素子１４，１７がＰＷＭ制御される。そして、たとえばクロック生成回路７０が、第２スイッチング素子１７のゲート駆動信号のデューティと、第２スイッチング素子１７に流れる電流（ドレイン電流）とを用いて、クロックを生成する点を特徴とする。すなわち、上記デューティや電流に応じて、クロックを可変とする点を特徴とする。本実施形態では、スイッチング素子１４，１７が上記したようにＰＷＭ制御されるため、駆動停止状態とはデューティ０％の状態を示し、駆動状態とは所定デューティで駆動している状態を示す。デューティによってスイッチング素子の負荷状態が変化する。たとえばデューティ３０％に較べて、デューティ６０％のほうが高負荷状態となる。

図８は、第３実施形態同様、本実施形態に係る半導体装置１０の概略構成を示している。半導体装置１０は、第３実施形態に記載の半導体装置１０に対し、さらに、センス素子８０，８１と、電流検出用の抵抗８２，８３と、オペアンプ８４，８５と、を追加した構成となっている。図８では、オペアンプ８４，８５以外の、半導体チップ１３の回路要素の図示を省略している。

半導体チップ１１には、第１スイッチング素子１４に流れる電流を検出するために、センス素子８０と、抵抗８２と、が形成されている。センス素子８０には、第１スイッチング素子１４に流れる電流に比例した電流が流れる。抵抗８２は、センス素子８０に対して、グランド側に接続されている。抵抗８２は、その両端に生じる電圧が、センス素子８０に流れる電流に応じた電圧となるよう設けられている。

半導体チップ１２には、第２スイッチング素子１７に流れる電流を検出するために、センス素子８１と、抵抗８３とが形成されている。センス素子８１には、第２スイッチング素子１７に流れる電流に比例した電流が流れる。抵抗８３は、センス素子８１に対して、グランド側に接続されている。抵抗８３は、その両端に生じる電圧が、センス素子８１に流れる電流に応じた電圧となるよう設けられている。

半導体チップ１３は、オペアンプ８４，８５を有している。オペアンプ８４は、抵抗８２の両端に生じる電圧を、第１スイッチング素子１４に流れる電流に応じた電圧となるように増幅し、出力する。オペアンプ８４の出力は、第２スイッチング素子１７側の図示しないＣＬＫ生成回路に入力される。オペアンプ８５は、抵抗８３の両端に生じる電圧を、第２スイッチング素子１７に流れる電流に応じた電圧となるように増幅し、出力する。オペアンプ８５の出力は、図９に示す第１スイッチング素子１４側のクロック生成回路７０に入力される。このように、センス素子８０，８１、抵抗８２，８３、オペアンプ８４，８５により、電流検出手段が構成されている。

図９は、本実施形態に係る半導体装置１０のうち、第１スイッチング素子１４側のクロック生成回路７０を示している。図９では、第２スイッチング素子１７のゲート駆動信号を第２ＳＷゲート駆動信号と示している。なお、第２スイッチング素子１７側のクロック生成回路も同様の構成となっている。

クロック生成回路７０は、抵抗８６と、コンデンサ８７，９４と、オペアンプ８８，８９と、トランスファゲート９０，９５，９８と、コンパレータ９１と、ＮＯＴゲート９２，９６，９９と、定電流源９３，９７と、を備えている。

抵抗８６とコンデンサ８７により、平滑フィルタが形成されている。また、オペアンプ８８，８９により、増幅回路が形成されている。また、トランスファゲート９０，９５，９８、コンパレータ９１、ＮＯＴゲート９２，９６，９９、及び定電流源９３，９７により、発振回路が形成されている。

第２スイッチング素子１７のゲート駆動信号（ＰＷＭ信号）は、抵抗８６及びコンデンサ８７からなる平滑フィルタにより平滑化され、増幅回路に入力される。図９に示すように、平滑フィルタ後の電圧をＶ１とする。増幅回路は、２つのオペアンプ８８，８９からなる。前段のオペアンプ８８は、上記したオペアンプ８５の出力に基づき、平滑後のゲート駆動信号を増幅する。すなわち、平滑後のゲート駆動信号を、第２スイッチング素子１７に流れる電流Ｉ（相当の電圧）倍、増幅する。

オペアンプ８８にて増幅された信号は、扱いやすい電圧レベルとするため、さらにオペアンプ８９にてα倍増幅される。そして、トランスファゲート９０に入力される。なお、オペアンプ８９は必要に応じて用いればよく、オペアンプ８９を有さない構成を採用することもできる。

トランスファゲート９０，９５，９８は、第１実施形態同様、ＣＭＯＳ型のトランスファゲートである。トランスファゲート９０のｐチャネル側のゲートには、コンパレータ９１の出力信号が入力され、ｎチャネル側のゲートには、ＮＯＴゲート９２で反転された信号が入力される。コンパレータ９１の出力信号がＬレベルの場合、トランスファゲート９０はオンし、オペアンプ８９の出力をコンパレータ９１の反転入力端子に入力する。一方、コンパレータ９１の出力信号がＨレベルの場合、トランスファゲート９０はオフし、オペアンプ８９の出力端子とコンパレータ９１の反転入力端子との接続を遮断する。コンパレータ９１の反転入力端子に入力される電圧をＶ２とする。

定電流源９３とグランドとの間に、コンデンサ９４が接続されており、コンデンサ９４の正極側端子が、コンパレータ９１の非反転入力端子に接続されている。コンパレータ９１の非反転入力端子に入力される電圧をＶ３とする。コンパレータ９１は、電圧Ｖ２，Ｖ３を比較し、その比較結果をクロックとして出力する。このクロックが、第３実施形態で示したように、ＡＮＤゲート７１を介して、１段目のフリップフロップ７２に入力される（図５参照）。

定電流源９３は、所定の電流Ｉ１を供給する。コンパレータ９１の非反転入力端子には、トランスファゲート９５が接続されている。トランスファゲート９５のｎチャネル側のゲートには、コンパレータ９１の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート９６で反転された信号が入力される。コンパレータ９１の出力信号がＬレベルの場合、トランスファゲート９５はオフし、コンパレータ９１の出力信号がＨレベルの場合、トランスファゲート９５はオンする。

定電流源９７は、トランスファゲート９５とグランドとの間に接続されている。この定電流源９７は、定電流源９３が供給する電流Ｉ１の２倍の電流（２×Ｉ１）を供給する。トランスファゲート９５がオンすると、定電流源９７が、コンパレータ９１の非反転入力端子と接続される。

トランスファゲート９８のｎチャネル側のゲートには、コンパレータ９１の出力信号が入力され、ｐチャネル側のゲートには、ＮＯＴゲート９９で反転された信号が入力される。コンパレータ９１の出力信号がＬレベルの場合、トランスファゲート９８はオフし、コンパレータ９１の出力信号がＨレベルの場合、トランスファゲート９８はオンする。トランスファゲート９８がオンすると、コンパレータ９１の反転入力端子がグランドと接続される。

次に、図１０に基づき、図９に示したクロック生成回路７０による効果を説明する。

図１０は、クロック生成回路７０の作動を示すタイミングチャートであり、第２スイッチング素子１７のゲート駆動信号（ＰＷＭ信号）、上記した電圧Ｖ１，Ｖ２，Ｖ３、及びクロックを示している。なお、図１０では、第２スイッチング素子１７のゲート駆動信号を第２ＳＷゲート駆動信号と示し、クロックをＣＬＫと示している。図１０では、電圧Ｖ３を一点鎖線で示している。

図１０に示すように、第２スイッチング素子１７のゲート駆動信号は、上記した抵抗８６及びコンデンサ８７によって平滑化され、電圧Ｖ１に示すようになる。ゲート駆動信号が高デューティの部分において、電圧Ｖ１の値が高くなる。

コンパレータ９１の出力信号がＬレベルの場合、トランスファゲート９０がオンし、トランスファゲート９５，９８がオフする。これにより、コンパレータ９１の反転入力端子に入力される電圧Ｖ２は、オペアンプ８８，８９にて電圧Ｖ１が増幅された値となる。一方、コンパレータ９１の非反転入力端子に入力される電圧Ｖ３は、トランスファゲート９５のオフとともに、定電流源９３及びコンデンサ９４によって上昇する。そして、電圧Ｖ３が電圧Ｖ２（オペアンプ８９の出力）に到達すると、コンパレータ９１の出力信号がＨレベルに切り替わる。

コンパレータ９１の出力信号がＨレベルになると、トランスファゲート９０がオフし、トランスファゲート９５，９８がオンする。したがって、オペアンプ８９とコンパレータ９１が遮断され、コンパレータ９１の反転入力端子が、トランスファゲート９８を介してグランドに接続される。すなわち、電圧Ｖ２がグランド（ＧＮＤ）電位となる。一方、トランスファゲート９５のオンにより、定電流源９７がコンパレータ９１の非反転入力端子に接続され、電圧Ｖ３は低下する。本実施形態では、定電流源９７が供給する電流が、定電流源９３が供給する電流Ｉ１の２倍の電流となっているため、図１０に示すように、電圧Ｖ３のグランドから電圧Ｖ２までの変化する傾きと、変化した電圧Ｖ３が電圧Ｖ２からグランドまでの変化する傾きとが等しくなっている。

電圧Ｖ３が電圧Ｖ２（グランド電位）よりも低くなると、コンパレータ９１の出力信号が、再度Ｌレベルとなる。このように、コンパレータ９１の出力信号は、ＬレベルとＨレベルを交互に繰り返す。コンパレータ９１の出力信号が、クロックとしてフリップフロップ７２に出力されるが、上記構成によれば、第２スイッチング素子１７のゲート駆動信号が高デューティであるほど、クロックの周期が長くなる。また、オペアンプ８８にて、ゲート駆動信号を第２スイッチング素子１７に流れる電流倍増幅するため、高電流が流れる、すなわち高負荷状態の場合ほど、クロックの周期が長くなる。

このように、本実施形態では、第３実施形態で設定する第１スイッチング素子１４の駆動停止時間Ｔ４（Ｔ２）が、第２スイッチング素子１７のゲート駆動信号のデューティと、オペアンプ８８の増幅度Ｉと、オペアンプ８９の増幅度αとの乗算値によって決定される。換言すれば、駆動停止時間が、第２スイッチング素子１７のデューティと第２スイッチング素子１７に流れる電流との乗算値に比例した時間とされる。したがって、第２スイッチング素子１７が駆動状態の場合には、第２スイッチング素子１７の駆動停止状態の場合よりも、第１スイッチング素子１４の駆動停止時間を長くすることができる。すなわち、第２スイッチング素子１７の駆動の負荷状態に応じて、第１スイッチング素子１４の駆動停止時間が変化する。第２スイッチング素子１７が高負荷状態の駆動停止時間は、低負荷状態の駆動停止時間よりも長くなる。

これにより、駆動状態、すなわち正常動作中の第２スイッチング素子１７が、第１スイッチング素子１４で負荷ショートが生じた影響により、その温度が第２スイッチング素子１７の過熱検出温度に達して駆動停止状態となるのを抑制することができる。なお、第２スイッチング素子１７側で負荷ショートが生じる場合も同様である。

なお、本実施形態では、電圧Ｖ２が、オペアンプ８８，８９にて増幅後の電圧と、グランド電位とで切り替わる例を示した。しかしながら、グランド電位に限定されない。オペアンプ８８，８９にて増幅後の電圧よりも低い電圧であればよい。

以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

半導体装置１０が３つの半導体チップ１１，１２，１３を備える例を示した。しかしながら、半導体チップ１１，１２の要素が同一チップに構成されてもよい。また、半導体チップ１１，１２，１３の構成要素が、同一チップに構成されてもよい。

半導体チップ１３を、半導体チップ１１，１２、すなわちスイッチング素子１４，１７と同一パッケージ内とする例を示した。しかしながら、半導体チップ１３をパッケージ外としてもよい。スイッチング素子１４，１７が同一パッケージ内にあればよい。

制御手段を、半導体チップ１３の回路要素（ハードウエア）で構成する例を示した。しかしながら、マイクロコンピュータを用いたソフトウエアで構成することもできる。

２つのスイッチング素子１４，１７の例を示したが、３つ以上のスイッチング素子にも適用することができる。

第１実施形態のＯＲゲート３５，５５、第２実施形態のコンパレータ２２、及び第３実施形態のＮＡＮＤゲート７６の後に、ノイズ対策用のフィルタ回路などを配置してもよい。

スイッチング素子１４，１７が、負荷１００，１０１に対してハイサイド側に配置される例を示したが、ローサイド側に配置されてもよい。

感温素子１５，１８としては、ダイオード以外にも、サーミスタ等の感温素子を採用することもできる。

１０…半導体装置、１１，１２，１３…半導体チップ、１４…第１スイッチング素子、１５…第１感温素子、１６，１９…電源、１７…第２スイッチング素子、１８…第２感温素子、２０，４０…ゲート駆動回路、２１，４１…定電流源、２２，２９，４２，４９…コンパレータ、２３〜２５，３０，３１，４３〜４５，５０，５１…抵抗、２６，３２，４６，５２…ＮＯＴゲート、２７，２８，３３，３４，４７，４８，５３，５４…トランスファゲート、３５，５５…ＯＲゲート、６０，６１，６２，６３…抵抗、６４，６５…ＮＯＴゲート、６６，６７，６８，６９…トランスファゲート、７０…クロック生成回路、７１…ＡＮＤゲート、７２，７３，７４，７５…フリップフロップ、７６…ＮＡＮＤゲート、８０，８１…センス素子、８２，８３…抵抗、８４，８５…オペアンプ、８６…抵抗、８７，９４…コンデンサ、８８，８９…オペアンプ、９０，９５，９８…トランスファゲート、９１…コンパレータ、９２，９６，９９…ＮＯＴゲート、９３，９７…定電流源、１００，１０１…負荷

Claims (6)

1. 同一パッケージ内に収容された複数のスイッチング素子（１４，１７）のための温度保護装置であって、
   各スイッチング素子の温度を検出する温度検出手段（１５，１８）と、
   各スイッチング素子を制御するものであり、
   前記スイッチング素子ごとに、過熱状態を検出するための過熱検出温度及び過熱により駆動を停止させた前記スイッチング素子を再度駆動させるための復帰温度を有し、
   複数の前記スイッチング素子のうちの任意の第１スイッチング素子の温度が、対応する前記過熱検出温度まで上昇すると前記第１スイッチング素子の駆動を停止させ、対応する前記復帰温度まで低下すると前記第１スイッチング素子の駆動を再開させる制御手段（２０〜３６，４０〜５５，６０〜６９、７０〜７６，８６〜９９）と、
   を備え、
   前記制御手段は、前記第１スイッチング素子の温度が前記過熱検出温度に達した時点で、前記第１スイッチング素子を除くスイッチング素子の少なくとも１つが低負荷状態よりも高負荷の高負荷状態の場合、前記第１スイッチング素子を除くすべてのスイッチング素子が前記低負荷状態の場合よりも、過熱による駆動停止から駆動再開までの駆動停止時間が長くなるように、前記第１スイッチング素子の駆動再開のタイミングを制御することを特徴とする温度保護装置。
2. 前記制御手段（２０〜３５、４０〜４５）は、
   前記復帰温度として、前記第１スイッチング素子の温度と比較される第１復帰温度と、前記第１復帰温度よりも低い温度が設定され、前記第１スイッチング素子を除くスイッチング素子の温度と比較される第２復帰温度と、を有し、
   前記第１スイッチング素子の温度が前記第１復帰温度以下になり、且つ、前記第１スイッチング素子を除くすべてのスイッチング素子の温度が前記第２復帰温度以下になると、前記第１スイッチング素子の駆動を再開させることを特徴とする請求項１に記載の温度保護装置。
3. 前記制御手段（２０〜２２，３６，７０〜７６）は、前記第１スイッチング素子を除くスイッチング素子を動作させるための駆動信号に基づいて、前記第１スイッチング素子を除くスイッチング素子の少なくとも１つが前記高負荷状態の場合の前記駆動停止時間と、前記第１スイッチング素子を除くすべてのスイッチング素子が前記低負荷状態の場合の前記駆動停止時間とが異なるように、前記第１スイッチング素子の駆動再開のタイミングを制御することを特徴とする請求項１に記載の温度保護装置。
4. 前記制御手段は、前記第１スイッチング素子の温度が前記復帰温度まで低下し、さらに所定時間経過してから前記第１スイッチング素子の駆動を再開させることを特徴とする請求項３に記載の温度保護装置。
5. 各スイッチング素子に流れる電流を検出する電流検出手段（８０〜８５）をさらに備え、
   前記制御手段は、
   各スイッチング素子をＰＷＭ制御し、
   前記所定時間として、前記第１スイッチング素子を除くスイッチング素子に流れる電流と、該スイッチング素子のゲート駆動信号のデューティとを乗算してなる時間に比例する時間を設定することを特徴とする請求項４に記載の温度保護装置。
6. 前記制御手段（２０〜２２，６０〜６９）は、
   前記復帰温度として、前記第１スイッチング素子を除くすべてのスイッチング素子が前記低負荷状態としてのオフ状態の場合に設定される第３復帰温度と、前記第１スイッチング素子を除くスイッチング素子の少なくとも１つが前記高負荷状態としてのオン状態の場合に設定され、前記第３復帰温度よりも低い第４復帰温度と、を有し、
   前記第１スイッチング素子を除くスイッチング素子の少なくとも１つがオン状態の場合、前記第１スイッチング素子の温度が前記第４復帰温度まで低下すると、前記第１スイッチング素子の駆動を再開させることを特徴とする請求項３に記載の温度保護装置。

Images