JP6234662B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6234662B2
JP6234662B2 JP2012131017A JP2012131017A JP6234662B2 JP 6234662 B2 JP6234662 B2 JP 6234662B2 JP 2012131017 A JP2012131017 A JP 2012131017A JP 2012131017 A JP2012131017 A JP 2012131017A JP 6234662 B2 JP6234662 B2 JP 6234662B2
Authority
JP
Japan
Prior art keywords
gate
signal
section
voltage
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012131017A
Other languages
English (en)
Other versions
JP2013114260A5 (ja
JP2013114260A (ja
Inventor
鎭 永 全
鎭 永 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013114260A publication Critical patent/JP2013114260A/ja
Publication of JP2013114260A5 publication Critical patent/JP2013114260A5/ja
Application granted granted Critical
Publication of JP6234662B2 publication Critical patent/JP6234662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は表示装置に関する。
一般的な表示装置は複数個の画素電極、前記複数個の画素電極に各々連結された複数個のスイッチング素子、及び複数個のゲートラインと複数個のデータラインとを含む。
表示装置を駆動するためには様々な種類の電圧又は電源が要求される。表示装置は様々な種類の電圧を生成するために入力された交流電源を直流電源に変換させるAC/DC変換部、前記変換された直流電源をアナログ駆動電圧AVDDに変換させるアナログ回路部等を含む。前記アナログ駆動電圧は電源レギュレータで基準電源が所定のレベルに調整された次に、チャージポンプのような昇圧回路(booster circuit)で昇圧させて生成される。
ゲート駆動電圧生成部は前記アナログ駆動電圧AVDDをゲートオン電圧とゲートオフ電圧とに変換する。前記ゲートオン電圧と前記ゲートオフ電圧とは前記アナログ駆動電圧をチャージポンプのような昇圧回路で再び1回昇圧させて生成され得る。前記ゲートオン電圧及び前記ゲートオフ電圧はゲート駆動部へ印加された後、ゲート信号としてゲートラインへ出力される。
従来のゲート駆動電圧生成部は前記ゲート駆動部で前記ゲートラインへ前記ゲート信号を出力しなくとも、前記昇圧されたゲートオン電圧及び前記昇圧されたゲートオフ電圧を前記ゲート駆動部へ提供した。
前記ゲート信号を出力しない間にゲート駆動部に掛かる負荷(load)は減少する。したがって、前記ゲート駆動部で前記ゲートオン電圧のレベルは増加し、前記ゲートオフ電圧は減少する。前記ゲートオン電圧の増加幅と前記ゲートオフ電圧との減少幅が大きいので、前記ゲート駆動部で出力されるゲート信号が安定化されるまで長い時間が要求される。これは前記ゲート駆動部の過負荷はゲート信号の変動(fluctuation)及びリップル(ripple)を生じされる。ゲート信号の変動及びリップルは表示パネルの位置によるフリッカ偏差を増加させる。
一方、前記ゲート信号が出力されるか否かに関わらず、前記昇圧されたゲートオン電圧及び前記昇圧されたゲートオフ電圧がゲート駆動部へ提供されれば、表示装置の消費電力が増加する。
韓国特許公開第10−2007−0054383号公報
本発明は消費電力が減少し、表示品質が向上された表示装置を提供することを目的とする。
本発明の一実施形態による表示装置は信号制御部、データ駆動部、ゲート駆動電圧生成部、ゲート駆動部、及び表示パネルを含む。
前記信号制御部はフレーム区間を定義する垂直同期信号、水平同期信号、クロック信号、及びデータイネーブル信号に基づいて複数個の制御信号を出力し、映像データを出力する。前記データイネーブル信号は前記表示区間と前記ブランク区間とを定義できる。
前記データ駆動部は前記映像データを受信し、データ信号を前記表示区間の間に出力する。前記データ信号は前記映像データ信号が変換された信号であり得る。前記ゲート駆動部は昇圧オンゲート駆動電圧を受信し、ゲート信号を前記表示区間の間に出力する。前記ゲート信号は前記昇圧オンゲート駆動電圧が変換された信号であり得る。前記表示パネルは前記ゲート信号及び前記データ信号を受信し、映像を表示する。
前記ゲート駆動電圧生成部は前記制御信号の中で一部の信号及びアナログ駆動電圧を受信する。前記ゲート駆動電圧生成部は昇圧動作を遂行して前記フレーム区間の中で一部に対応する昇圧オン区間の間に前記昇圧オンゲート駆動電圧を出力する。前記ゲート駆動電圧生成部は前記フレーム区間の中で残りの一部に対応する昇圧オフ区間の間に前記昇圧オフゲート駆動電圧を出力する。前記昇圧オンゲート駆動電圧は前記昇圧オフゲート駆動電圧より高いレベルを有することができる。
前記ゲート駆動電圧生成部は昇圧制御部及び昇圧部を含む。前記昇圧制御部は前記制御信号の中で一部の信号を受信し、前記一部の信号に基づいて昇圧部動作信号を生成する。前記昇圧部は前記アナログ駆動電圧を受信し、前記昇圧オンゲート駆動電圧及び前記昇圧オフゲート駆動電圧を生成する。前記昇圧部は前記昇圧部動作信号に応答して前記昇圧オン及び昇圧オフゲート駆動電圧を出力する。前記昇圧オンゲート駆動電圧は前記昇圧部で昇圧された電圧であり、前記昇圧オフゲート駆動電圧は昇圧されない電圧である。
前記昇圧部動作信号は前記昇圧オン区間の間に第1レベルを有し、前記昇圧オフ区間の間に前記第1レベルと異なる第2レベルを有する。
前記昇圧オン区間は前記表示区間に対応することができる。前記昇圧制御部は前記データイネーブル信号を受信し、前記データイネーブル信号の位相を反転させて前記昇圧部動作信号を生成することができる。
本発明の他の実施形態で前記昇圧オン区間は前記表示区間及び前記ブランク区間の一部に対応する区間を包含できる。前記ブランク区間は、前記フレーム区間が始まる地点から前記表示区間が始まる地点に対応する第1ポーチ区間及び前記表示区間が終わる地点から前記フレーム区間が終わる地点に対応する第2ポーチ区間を包含できる。
前記昇圧制御部は前記垂直同期信号、水平同期信号、及びクロック信号を受信し、前記垂直同期信号と前記クロック信号とに基づいて前記表示区間に対応するように第1レベルを有する前記昇圧部動作信号の第1駆動区間を決定し、前記水平同期信号に基づいて前記ブランク区間の一部に対応するように前記1レベルを有する第2駆動区間を決定することができる。
前記昇圧部動作信号は前記ブランク区間に対応するように前記第2駆動区間及び非駆動区間を含み、前記第2駆動区間と前記非駆動区間とは前記ブランク区間の間に交互に発生され得る。前記第2駆動区間の長さと前記非駆動区間の長さとは実質的に同一である。
前記表示パネルは複数個のデータライン、前記データラインと絶縁されるように交差する複数個のゲートライン、及び各々が前記データライン及び前記ゲートラインに連結された複数個の画素を包含できる。
前記複数個の画素の各々は前記ゲート信号に応答して前記データ信号を出力するスイッチング素子、及び前記データ信号及び前記データ信号と異なるレベルを有する共通電圧を受信する液晶キャパシターを包含できる。
前記ゲート駆動電圧は第1レベルを有するゲートオン電圧及び前記第1レベルより低い第2レベルを有するゲートオフ電圧を包含できる。
一実施形態による表示装置は昇圧されたゲート駆動電圧を前記表示区間の間に前記ゲート駆動部へ提供し、昇圧されないゲート駆動電圧を前記ブランク区間へ提供する。前記ブランク区間の間に前記ゲート駆動部へ印加される前記ゲート駆動電圧の変動幅が減少する。したがって、前記表示装置はゲート信号の変動及びリップルが減少される。したがって、表示装置の表示品質が向上される。
他の実施形態による表示装置は前記昇圧されたゲート駆動電圧を前記ゲート駆動部へ前記ブランク区間の中で一部区間に昇圧された提供する。前記ブランク区間の間に前記ゲートオン電圧が過度に減少したり、ゲートオフ電圧が過度に増加することを防止することができる。したがって、前記ブランク区間の間に前記ゲート駆動部へ印加される前記ゲート駆動電圧の変動幅が減少する。
前記表示装置は前記ゲート駆動電圧生成部が必要によって動作して消費電力が減少する。
本発明の一実施形態による表示装置のブロック図である。 本発明の一実施形態による各信号のタイミング図である。 図1に示したゲート駆動電圧生成部のブロック図である。 従来の表示装置で測定されたゲートオン電圧を示したグラフである。 従来の表示装置で測定されたゲートオフ電圧を示したグラフである。 本発明の一実施形態による表示装置で測定されたゲートオン電圧を示したグラフである。 本発明の一実施形態による表示装置で測定されたゲートオフ電圧を示したグラフである。 本発明の他の実施形態による各信号のタイミング図である。 本発明のその他の実施形態による各信号のタイミング図である。
以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。図1は本発明の一実施形態による表示装置のブロック図であり、図2は本発明の一実施形態による各信号のタイミング図であり、図3は図1に示したゲート駆動電圧生成部のブロック図である。
図1乃至図3を参照すれば、本発明の一実施形態による表示装置は表示パネルLDP、信号制御部100、データ駆動部200、ゲート駆動部300、ゲート駆動電圧生成部400を含む。
前記表示パネルLDPは映像を表示する。前記表示パネルLDPは特別に限定されるものではなく、例えば、液晶表示パネル(liquid crystal display panel)、有機電界発光表示パネル(organic light emitting display panel)、電氣泳動表示パネル(electrophoretic display panel)、エレクトロ・ウェッティング表示パネル(electrowetting display panel)等多様な表示パネルを採用できる。図1には液晶表示パネルLDPが例示的に示している。
前記表示パネルLDPは第1方向に延長された複数個のゲートラインG1〜Gn及び前記第1方向と交差する第2方向に前記ゲートラインG1〜Gnと絶縁されるように延長された複数個のデータラインD1〜Dmを含む。また、前記表示パネルLDPは各々が前記データラインD1〜Dm及び前記ゲートラインG1〜Gnに連結された複数個の画素PXを含む。
図1に示したように、各画素PXはゲート信号に応答してデータ信号を出力するスイッチング素子SW及び前記データ信号を受信する液晶キャパシターClcを含む。前記スイッチング素子SWは前記データラインD1〜Dmの中でいずれか1つに連結され、前記ゲートラインG1〜Gnの中でいずれか1つに連結される。液晶表示パネルLDPは互に対向する2つの基板(図示せず)と前記2つの基板との間に介在された液晶層(図示せず)とを含む。
前記スイッチング素子SW、前記ゲートラインG1〜Gn、及びデータラインD1〜Dmは前記2つの基板の中でいずれか1つに具備される。前記スイッチング素子SWは薄膜トランジスターであり得る。前記液晶キャパシターClcは前記スイッチング素子SWに連結された第1電極、前記第1電極と対向する第2電極、及び前記液晶層を含む。前記第2電極は前記2つの基板の中でいずれか1つに具備されて前記データ信号と異なるレベルを有する共通電圧とを受信する。例えば、前記第2電極は前記2つの基板の中で前記第1電極が具備されない他の基板に具備された共通電極であり得る。
前記信号制御部100は外部のグラフィック制御部(図示せず)から入力される映像信号R、G、B及びその制御信号を受信する。前記制御信号は、例えば垂直同期信号Vsync、水平同期信号Hsync、クロック信号CLK、及びデータイネーブル信号DE等を含む。前記信号制御部100は映像データR’、G’、B’及び第1制御信号CONT1、第2制御信号CONT2、及び第3制御信号CONT3を出力する。
前記映像データR’、G’、B’は前記映像信号R、G、Bを前記表示パネルLDPの動作条件に適するように処理された信号であり、前記第1乃至第3制御信号CONT1、CONT2、CONT3の各々は垂直同期信号Vsync、水平同期信号Hsync、クロック信号CLK及びデータイネーブル信号DEの中でいずれか1つ以上を包含できる。前記第1乃至第3制御信号CONT1、CONT2、CONT3の各々は前記信号以外の他の信号をさらに包含できる。
図2に示したように、前記垂直同期信号Vsyncは複数のフレーム区間FRを定義する。前記垂直同期信号Vsyncは各周期毎にハイ区間とロー区間とを含み、前記垂直同期信号Vsyncの周期はフレーム区間FRの周期に対応する。
前記データイネーブル信号DEは前記フレーム区間FRの各々に具備されたブランク区間FPP、BPPと表示区間DPとを定義する。例えば、前記データイネーブル信号DEは前記表示区間DPでローレベルを有し、前記ブランク区間FPP、BPPでハイレベルを有することができる。前記ブランク区間FPP、BPPは前記フレーム区間FRが始まる始点から前記表示区間DPが始まる始点までに対応する第1ポーチ区間FPP及び前記表示区間DPが終わる始点から前記フレーム区間FRが終わる始点までに対応する第2ポーチ区間BPPを含む。
前記水平同期信号Hsyncは前記データ駆動部200で前記データ信号DRGBを出力する複数の水平区間を定義する。前記水平同期信号Hsyncの周期は前記水平区間の周期に対応する。前記水平同期信号Hsyncは各周期毎にハイ区間とロー区間とを含む。
前記第1制御信号CONT1は前記データ駆動部200へ提供される。前記第1制御信号CONT1は前記データイネーブル信号DE、前記映像データR’、G’、B’の入力開始を指示する水平同期信号Hsync、前記データラインD1〜Dmへ該当データ信号DRGBを印加させるロード信号、共通電圧に対する前記データ信号DRGBの極性を反転させる反転信号及びデータクロック信号等を含む。前記データクロック信号は前記信号制御部100が受信した前記クロック信号CLKと同一であり得る。
前記第2制御信号CONT2は前記ゲート駆動部300へ提供される。前記第2制御信号CONT2はゲート信号の出力開始を指示する垂直同期信号Vsync、ゲート信号の出力タイミングを制御するゲートクロック信号及びゲート信号の幅(特に、ゲートオン信号の幅)を限定する出力イネーブル信号等を包含できる。前記ゲートクロック信号は前記信号制御部100が受信した前記クロック信号CLKと同一であり得る。
前記第3制御信号CONT3はデータイネーブル信号DEに基づいて生成された信号を包含できる。また、前記第3制御信号CONT3は垂直同期信号Vsync、水平同期信号Hsync、クロック信号CLKに基づいて生成された信号を包含できる。
図1に示したように、前記データ駆動部200は前記データラインD1−Dmに連結され、外部から入力されたガンマ基準電圧GVDDを映像データR’、G’、B’に適するように変調してこれをデータ信号DRGB(図2参照)として前記データラインD1−Dmへ出力する。
前記データ駆動部200は前記データイネーブル信号DEと前記水平同期信号Hsyncとに基づいて前記表示区間DPの間に前記データ信号DRGBを前記データラインD1−Dmへ出力する。前記データ駆動部200は前記データイネーブル信号DEがローレベルである時、前記水平同期信号Hsyncに同期されて前記データ信号DRGBを出力する。
図1に示したように、前記ゲート駆動部300は前記ゲートラインG1〜Gnに連結される。前記ゲート駆動部300はゲート駆動電圧を受信し、ゲート信号をフレーム区間FRの間に前記ゲートラインG1〜Gnへ出力する。前記ゲート駆動部300は複数個のステージ回路で構成され得る。前記ゲート駆動電圧はゲートオン電圧VGH1、VGH2とゲートオフ電圧VGL1、VGL2とを包含できる。例えば、前記ゲートオン電圧VGHの極性は+(プラス)であり、前記ゲートオフ電圧VGLの極性は−(マイナス)であり得る。
前記ゲート駆動部300は前記垂直同期信号Vsyncとクロック信号CLKとに基づいて前記表示区間DPの間に前記ゲート信号を前記ゲートラインG1〜Gnへ順次的に出力する。前記ゲート駆動部300は図2に示したように、前記垂直同期信号Vsyncの下降エッジ(falling edge)から6番目のクロック以後に前記ゲート信号を出力することができる。
図1に示したように、前記ゲート駆動電圧生成部400は前記制御信号の中で一部の信号とアナログ駆動電圧AVDDとを受信する。また、前記ゲート駆動電圧生成部400は前記アナログ駆動電圧AVDDをゲート駆動電圧VGH1、VGH2、VGL1、VGL2に変換して前記フレーム区間(FP)の間に前記ゲート駆動部300へ出力する。前記ゲート駆動電圧生成部400は前記フレーム区間の中で一部の区間(以下、昇圧オン区間)の間に昇圧されたゲート駆動電圧(以下、昇圧オンゲート駆動電圧)VGH1、VGL1を出力し、残りの一部の区間(昇圧オフ区間)の間に昇圧されないゲート駆動電圧(昇圧オフゲート駆動電圧)VGH2、VGL2を出力する。
本実施形態で前記昇圧オン区間は前記表示区間DPに対応することができる。前記ゲート駆動電圧生成部400は前記ゲート駆動部300が前記ゲート信号を出力しない時、前記昇圧オンゲート駆動電圧VGH1、VGL1を前記ゲート駆動部300へ出力せず、前記昇圧オフゲート駆動電圧VGH2、VGL2を出力する。したがって、前記ブランク区間FPP、BPPの間に前記ゲート駆動部300へ入力される電圧は前記表示区間DPの間に入力される電圧よりレベルが低いので、前記ゲート駆動部300で測定される前記ゲートオン電圧は僅かに減少し、前記ゲートオフ電圧は僅かに増加する。即ち、前記ブランク区間FPP、BPPの間に前記ゲート駆動部300で前記ゲートオン電圧と前記ゲートオフ電圧との変動幅は従来の表示装置に比べて小さい。これにしたがう効果は図4A乃至図5Bを参照して後述する。
図3に示したように、前記ゲート駆動電圧生成部400は昇圧制御部410と昇圧部420とを包含できる。前記昇圧制御部410は第3制御信号CONT3を受信し、前記第3制御信号CONT3に基づいて昇圧部動作信号を生成して出力する。前記昇圧部420は前記アナログ駆動電圧AVDDを受信し、前記アナログ駆動電圧AVDDを昇圧させて前記昇圧オンゲート駆動電圧VGH1、VGL1を生成し、前記昇圧部動作信号に応答して前記昇圧オンゲート駆動電圧VGH1、VGL1及び前記昇圧オフゲート駆動電圧VGH2、VGL2を出力する。前記昇圧部420はチャージポンプのような昇圧回路(booster circuit)で構成され得る。図3に示したように、前記昇圧制御部410は動作信号生成部412、スイッチ部414、及びレベルシフタ416を包含できる。前記動作信号生成部412は前記第3制御信号CONT3を受信する。本実施形態で前記第3制御信号CONT3はデータイネーブル信号DEを包含できる。前記動作信号生成部412は前記データイネーブル信号DEの位相を反転させて昇圧部動作信号B_Dを生成する。
したがって、前記昇圧部動作信号B_Dは前記データイネーブル信号DEのローレベルに対応してハイレベルを有する第1区間BP_1及び前記データイネーブル信号DEのハイレベルに対応してローレベルを有する第2区間BP_2、BP_3を含む。本実施形態で、前記第1区間BP_1は前記昇圧オン区間であり、前記第2区間BP_2、BP_3は前記昇圧オフ区間である。
本実施形態で前記第1区間BP_1は前記表示区間DPに対応し、前記第2区間BP_2、BP_3は前記ブランク区間FPP、BPPに対応する。したがって、前記第2区間BP_2、BP_3は前記第1ポーチ区間FPPと第2ポーチ区間BPPとに対応する区間を包含できる。
一方、前記第3制御信号CONT3は垂直同期信号Vsync、クロック信号CLKであり得る。この時、前記動作信号生成部412は垂直同期信号Vsync、クロック信号CLKに基づいて前記昇圧部動作信号B_Dを生成することができる。例えば、前記第2区間BP_2、BP_3が前記第1ポーチ区間FPPと第2ポーチ区間BPPとに対応する区間を含む場合、前記垂直同期信号Vsyncの下降エッジ(falling edge)から6番目のクロックまでのクロック区間を前記第1ポーチ区間FPPに対応する第2区間BP_2として設定し、前記第2区間以後の多数のクロック区間を第1区間BP_1として設定し、前記第1区間BP_1以後の6番目のクロックまでのクロック区間を前記第2ポーチ区間BPPに対応する第2区間BP_3として設定することができる。
前記スイッチ部414は前記昇圧部動作信号B_Dと昇圧部イネーブル信号B_ENとを受信する。前記昇圧部イネーブル信号B_ENは前記昇圧部の動作を指示する信号である。前記昇圧部イネーブル信号B_ENは二進信号であり得る。例えば、前記スイッチ部414は前記昇圧部イネーブル信号B_ENが1である時、前記昇圧部動作信号B_Dを出力し、前記昇圧部イネーブル信号B_ENが0である時、前記昇圧部動作信号B_Dを出力しないこともあり得る。
前記レベルシフタ416は前記昇圧部動作信号B_Dの第1区間BP_1と第2区間BP_2、BP_3との区別が明確になるように前記昇圧部動作信号B_Dのレベルを調整する。前記レベルシフタ416は省略され得ることもあり得る。レベルが調整された昇圧部動作信号SB_Dは前記昇圧部420へ印加される。
前記昇圧部420はレベルが調整された昇圧部動作信号SB_Dを受信し、前記レベルが調整された昇圧部動作信号SB_Dの第1区間BP_1に対応して前記アナログ駆動電圧AVDDを昇圧して前記昇圧オンゲート駆動電圧VGH1、VGL1を前記ゲート駆動部300へ出力する。また、前記昇圧部420は前記レベルが調整された昇圧部動作信号SB_Dの第2区間BP_2に対応して前記アナログ駆動電圧AVDDを昇圧せず、前記昇圧オフゲート駆動電圧VGH2、VGL2を前記ゲート駆動部300へ出力する。
図4A乃至図5Bで、第1グラフG_1は垂直同期信号Vsyncを示す。図4Aの第2グラフG_2と図4Bの第3グラフG_3とは従来の表示装置で測定されたゲート駆動電圧を示したグラフである。図5Aの第4グラフG_4と図5Bの第5グラフG_5とは本発明の一実施形態による表示装置で測定したゲート駆動電圧を示したグラフである。
前記第2及び前記第4グラフG_2、G_4は前記ゲート駆動部300で測定した前記ゲートオン電圧を示し、前記第3及び前記第5グラフG_3、G_5は前記ゲート駆動部300で測定した前記ゲートオフ電圧を示す。
図4Aの第2グラフG_2に示したように、前記ブランク区間BPP+FPPの間に前記ゲート駆動部300の負荷が減少する反面、前記ゲート駆動部300は昇圧されたゲートオン電圧を受信するので、前記ゲート駆動部300で測定される前記ゲートオン電圧のレベルは増加する。前記ゲートオン電圧は表示区間DPに比べて約570mV増加する。図5Aの第4グラフG_4に示したように、前記ブランク区間BPP+FPPの間に前記ゲート駆動部300は昇圧されない前記ゲートオン電圧を受信するので、前記ゲート駆動部300で測定される前記ゲートオン電圧のレベルは減少する。前記ゲートオン電圧VGHは表示区間DPに比べて約52mV減少する。
図4A及び図5Aに示したように、本実施形態による表示装置は前記ブランク区間FPP、BPPの間に前記ゲートオン電圧VGHの変動幅が従来の表示装置に比べて小さい。したがって、本実施形態による表示装置は従来の表示装置に比べて前記ブランク区間(BPP+FPP)から前記表示区間に変換される時、短い時間内に前記ゲートオン電圧(VGH)が一定なレベルを有する。したがって、本実施形態による表示装置はゲート信号の変動及びリップルが減少される。
図4Bの第3グラフG_3に示したように、前記ブランク区間BPP+FPPの間に前記ゲート駆動部300の負荷が減少する反面、前記ゲート駆動部300は昇圧されたゲートオフ電圧を受信するので、前記ゲート駆動部300で測定される前記ゲートオフ電圧のレベルは減少する。前記ゲートオフ電圧は表示区間DPに比べて約488mV減少する。図5Bの第5グラフG_5に示したように、前記ブランク区間BPP+FPPの間に前記ゲート駆動部300へ昇圧された前記ゲートオフ電圧が印加されないので、前記ゲート駆動部300で測定される前記ゲートオフ電圧のレベルは増加する。前記ゲートオフ電圧は表示区間DPに比べて約47mV増加する。
図4B及び図5Bに示したように、本実施形態による表示装置は前記ブランク区間FPP、BPPの間に前記ゲートオフ電圧の変動幅が従来の表示装置に比べて小さい。したがって、本実施形態による表示装置は従来の表示装置に比べて前記ブランク区間BPP+FPPから前記表示区間に変換される時、短い時間内に前記ゲートオフ電圧VGLが一定なレベルを有する。
図4A乃至図5Bを参照して説明したように、本実施形態による表示装置は従来の表示装置に比べて前記ブランク区間BPP+FPPの間に前記ゲート駆動部300へ印加されるゲート駆動電圧の変動幅が小さい。したがって、下の表に表れたように表示装置のフリッカ偏差が減少する。
Figure 0006234662
前記表1で表示装置に表れるフリッカ値を表示パネルの上部、中間、下部で測定した。ここで、上部は表示パネルLCPの概ね第1番目のゲートラインG1に対応する地点の位置であり、下部は表示パネルLCPの大略n番目のゲートラインGnに対応する地点の位置であり、中間は表示パネルLCPの第1番目のゲートラインとn番目のゲートラインの中間に位置されたゲートラインに対応する地点の位置である。
表1に表れたように、本実施形態による表示装置は前記ブランク区間BPP+FPPの間に電圧変動の幅が狭いので、表示パネルの位置にしたがうフリッカ偏差が従来の表示装置に比べて小さい。したがって、表示装置で表示する映像の表示品質が向上される。
図6は本発明の他の実施形態による各信号のタイミング図であり、図7は本発明のその他の実施形態による各信号のタイミング図である。以下、図6及び図7を参照して本発明の他の実施形態による表示装置を検討する。一方、図1乃至図5を参照して説明した表示装置と同一な構成に対して同一な符号を付け、詳細な説明は省略する。
本発明の他の実施形態による表示装置は図1に示したように、表示パネルLDP、信号制御部100、データ駆動部200、ゲート駆動部300、ゲート駆動電圧生成部400を含む。
前記ゲート駆動電圧生成部400は前記表示区間DPに対応する区間のみでなく、前記ブランク区間FPP、BPPの一部に対応する区間にも前記昇圧オンゲート駆動電圧VGH1、VGL1を前記ゲート駆動部300へ提供する。ここで、前記表示区間DP及び前記ブランク区間FPP、BPPの一部に対応する区間は昇圧オン区間として定義され、前記ブランク区間FPP、BPPの残りの一部に対応する区間は昇圧オフ区間として定義される。
前記ゲート駆動電圧生成部400(図3参照)は前記昇圧制御部410と前記昇圧部420とを含む。前記第3制御信号CONT3は垂直同期信号Vsync、水平同期信号Hsync、クロック信号CLKを包含できる。前記動作信号生成部412は垂直同期信号Vsync、水平同期信号Hsync、及びクロック信号CLKに基づいて前記昇圧部動作信号B_Dを生成できる。前記昇圧部動作信号B_Dは前記表示区間DPに対応して第1駆動区間B_D1の間にハイレベルを有し、前記ブランク区間FPP、BPPの一部に対応して第2駆動区間B_D2の間にハイレベルを有する。反面に、前記昇圧部動作信号B_Dは前記ブランク区間FPP、BPPの残りの一部に対応する非駆動区間NB_Dの間にローレベルを有する。前記動作信号生成部412は前記垂直同期信号Vsyncとクロック信号CLKとに基づいて前記昇圧部動作信号B_Dの前記第1駆動区間B_D1と前記第1駆動区間B_D1以外の区間とを設定する。ここで、前記第1駆動区間B_D1以外の区間は前記ブランク区間FPP、BPPに対応する。
前記動作信号生成部412は前記水平同期信号Hsyncに基づいて前記ブランク区間FPP、BPPの一部に対応するように前記昇圧部動作信号B_Dの前記第2駆動区間B_D2を設定する。したがって、前記ブランク区間FPP、BPPの残りの一部に対応するように前記昇圧部動作信号B_Dの前記非駆動区間NB_Dが設定される。前記昇圧部動作信号B_Dは前記第1ポーチ区間FPPと前記第2ポーチ区間BPPとの各々に対応するように前記第2駆動区間B_D2と前記非駆動区間NB_Dとを包含できる。
この時、図6に示したように、前記昇圧部動作信号B_Dは前記ブランク区間FPP、BPPに対応して前記第2駆動区間B_D2と前記非駆動区間NB_Dとを交互に発生させる。前記水平同期信号Hsyncの1つの周期を前記第2駆動区間B_D2として設定し、次に1つの周期を前記非駆動区間NB_Dとして設定することができる。この時、前記第2駆動区間B_D2の長さと前記非駆動区間NB_Dの長さとは実質的に同一である。
前記昇圧部420は上述した昇圧部動作信号B_Dを受信し、前記第1駆動区間B_D1及び前記第2駆動区間B_D2に前記昇圧オンゲート駆動電圧VGH1、VGL1を前記ゲート駆動部300へ出力する。また、前記昇圧部420は前記非駆動区間NB_Dに前記昇圧オフゲート駆動電圧VGH2、VGL2を前記ゲート駆動部300へ出力する。
前記昇圧部動作信号B_Dの前記第2駆動区間B_D2は図7に示したように、前記ブランク区間FPP、BPPの中で複数個の水平同期信号Hsyncの周期に対応する長さを有することができる。例えば、前記水平同期信号Hsyncの2つの周期に対応する長さを有することができる。図7に示したように、前記第2ポーチ区間BPPの長さは4つの水平同期信号Hsyncの長さに対応することができる。この時、前記昇圧部動作信号B_Dは前記4つの水平同期信号Hsyncの中で2番目の水平同期信号Hsyncの下降エッジ(falling edge)に対応して上昇エッジ(rising edge)を有し、前記4つの水平同期信号Hsyncの中で2番目の水平同期信号Hsyncの下降エッジ(falling edge)に対応して上昇エッジ(rising edge)を有する。この時、前記ブランク区間FPP、BPPの間に、前記昇圧部動作信号B_Dの前記第2駆動区間B_D2と前記非駆動区間NB_Dとは交互に発生しないこともあり得る。
上述した実施形態による表示装置は前記ブランク区間FPP、BPPの中で一部区間の間に前記ゲート駆動部300へ前記昇圧オンゲート駆動電圧VGH1、VGL1をさらに提供する。前記昇圧部420は前記図6及び図7に示した前記昇圧部動作信号B_Dに応答して前記昇圧オンゲート駆動電圧VGH1、VGL1を出力する。したがって、前記ブランク区間FPP、BPPの間に、前記ゲート駆動部300で前記ゲートオン電圧が過度に減少したり、ゲートオフ電圧が過度に増加することを防止することができる。即ち、前記ブランク区間FPP、BPPの間に、前記ゲート駆動部300へ印加される前記ゲート駆動電圧の変動幅が減少される。
以上実施形態を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させ得ることを理解できる。また、本発明に開示された実施形態は本発明の技術思想を限定するためものでなく、下記の特許請求の範囲及びそれと同等な範囲内にある全て技術思想は本発明の権利範囲に含まれることと解析されなければならない。
100・・・信号制御部
200・・・データ駆動部
300・・・ゲート駆動部
400・・・ゲート駆動電圧生成部
DP・・・表示パネル
PX・・・画素
SW・・・スイッチング素子
Clc・・・液晶キャパシター

Claims (10)

  1. ブランク区間と表示区間とを含むフレーム区間を定義する垂直同期信号、水平同期信号、クロック信号、及びデータイネーブル信号に基づいて複数個の制御信号及び映像データを出力する信号制御部と、
    前記映像データを受信し、前記表示区間の間に前記映像データから変換されたデータ信号を出力するデータ駆動部と、
    一部の前記制御信号及びアナログ駆動電圧を受信し、前記フレーム区間の中の一部に対応する昇圧オン区間の間に、第1のゲートオン電圧と第1のゲートオフ電圧を含む昇圧オンゲート駆動電圧を出力し、前記フレーム区間の中の残りの部分に対応する昇圧オフ区間の間に、前記第1のゲートオン電圧よりも低い電圧を有する第2のゲートオン電圧と前記第1のゲートオフ電圧よりも高い電圧を有する第2のゲートオフ電圧を含む昇圧オフゲート駆動電圧を出力するゲート駆動電圧生成部と、
    前記昇圧オンゲート駆動電圧を受信し、前記表示区間の間にゲート信号を出力するゲート駆動部と、
    前記ゲート信号及び前記データ信号を受信し、映像を表示する表示パネルと、を含み、 前記ブランク区間には、前記ゲート駆動電圧生成部を駆動する第2駆動区間と非駆動区間を含み、前記第2駆動区間と前記非駆動区間とは前記ブランク区間の間に交互に発生される表示装置。
  2. 前記ゲート駆動電圧生成部は、
    前記一部の信号を受信し、前記一部の信号に基づいて昇圧部動作信号を生成して出力する昇圧制御部と、
    前記アナログ駆動電圧を受信し、前記昇圧部動作信号に応答して前記昇圧オンゲート駆動電圧及び前記昇圧オフゲート駆動電圧を出力する昇圧部と、を含むことを特徴とする請求項1に記載の表示装置。
  3. 前記昇圧部動作信号は前記昇圧オン区間の間に第1レベルを有し、前記昇圧オフ区間の間に前記第1レベルと異なる第2レベルとを有し、前記昇圧部は前記昇圧部動作信号のレベルにしたがって、前記昇圧オンゲート駆動電圧及び前記昇圧オフゲート駆動電圧を出力することを特徴とする請求項2に記載の表示装置。
  4. 前記昇圧オン区間は前記表示区間に対応することを特徴とする請求項3に記載の表示装置。
  5. 前記一部の信号は前記データイネーブル信号に基づいて生成され、前記データイネーブル信号は前記ブランク区間と前記表示区間とを定義し、
    前記昇圧制御部は前記データイネーブル信号の位相を反転させて前記第1レベルと前記第2レベルとを有する前記昇圧部動作信号を生成することを特徴とする請求項4に記載の表示装置。
  6. 前記昇圧オン区間は前記表示区間及び前記ブランク区間の一部に対応する区間を含むことを特徴とする請求項3に記載の表示装置。
  7. 前記一部の信号は前記垂直同期信号、前記水平同期信号、及び前記クロック信号に基づいて生成され、
    前記昇圧制御部は前記垂直同期信号と前記クロック信号とに基づいて前記表示区間に対応するように前記第1レベルを有する前記昇圧部動作信号の第1駆動区間を決定し、前記水平同期信号に基づいて前記ブランク区間の一部に対応するように前記第1レベルを有する前記昇圧部動作信号の第2駆動区間を決定することを特徴とする請求項6に記載の表示装置。
  8. 前記ブランク区間は、
    前記フレーム区間が始まる始点から前記表示区間が始まる始点に対応する第1ポーチ区間と、
    前記表示区間が終わる始点から前記フレーム区間が終わる始点に対応する第2ポーチ区間を含むことを特徴で請求項7に記載の表示装置。
  9. 前記昇圧部動作信号は前記ブランク区間に対応するように前記第2駆動区間及び前記第2レベルを有する前記非駆動区間を含み、
    前記第2駆動区間と前記非駆動区間とは前記ブランク区間の間に交互に発生されることを特徴とする請求項7に記載の表示装置。
  10. 前記昇圧部動作信号は前記ブランク区間に対応するように前記第2駆動区間及び前記第2レベルを有する前記非駆動区間を含み、
    前記第2駆動区間の長さは前記水平同期信号の複数個の周期に対応することを特徴とする請求項7に記載の表示装置。
JP2012131017A 2011-11-25 2012-06-08 表示装置 Active JP6234662B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110124354A KR102011324B1 (ko) 2011-11-25 2011-11-25 표시장치
KR10-2011-0124354 2011-11-25

Publications (3)

Publication Number Publication Date
JP2013114260A JP2013114260A (ja) 2013-06-10
JP2013114260A5 JP2013114260A5 (ja) 2015-07-16
JP6234662B2 true JP6234662B2 (ja) 2017-11-22

Family

ID=47708436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012131017A Active JP6234662B2 (ja) 2011-11-25 2012-06-08 表示装置

Country Status (6)

Country Link
US (1) US9123309B2 (ja)
JP (1) JP6234662B2 (ja)
KR (1) KR102011324B1 (ja)
CN (2) CN202749073U (ja)
DE (1) DE102012221033B4 (ja)
TW (1) TWI579816B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011324B1 (ko) * 2011-11-25 2019-10-22 삼성디스플레이 주식회사 표시장치
US9201483B2 (en) * 2013-01-16 2015-12-01 Novatek Microelectronics Corp. Image processing unit, image processing apparatus and image display system
CN105144278B (zh) * 2013-04-23 2017-12-26 夏普株式会社 液晶显示装置
KR102081253B1 (ko) * 2013-12-09 2020-02-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102148475B1 (ko) * 2013-12-13 2020-10-14 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR102208386B1 (ko) * 2014-01-22 2021-01-28 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR101563265B1 (ko) * 2014-05-08 2015-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
CN104299587B (zh) 2014-10-22 2016-05-04 重庆京东方光电科技有限公司 显示装置的驱动方法和显示装置
KR102283925B1 (ko) * 2014-10-29 2021-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
TWI576806B (zh) * 2015-09-23 2017-04-01 矽創電子股份有限公司 顯示系統中驅動裝置的電源供應模組及相關的驅動裝置及電源供應方法
US10497330B2 (en) 2015-12-02 2019-12-03 Sharp Kabushiki Kaisha Display device that performs pause driving
KR102453287B1 (ko) * 2015-12-14 2022-10-11 엘지디스플레이 주식회사 표시장치와 그 전원 집적 회로의 제어 방법
KR102533715B1 (ko) * 2016-05-27 2023-05-19 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN108461067B (zh) * 2017-02-20 2020-09-01 元太科技工业股份有限公司 电子纸显示器以及电子纸显示面板的驱动方法
KR102542826B1 (ko) * 2018-07-27 2023-06-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN116917975A (zh) * 2022-02-18 2023-10-20 京东方科技集团股份有限公司 显示面板的驱动方法及显示装置
CN117831476A (zh) * 2022-09-28 2024-04-05 华为技术有限公司 驱动芯片在显示设备中的配置方案、显示设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330089A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd 液晶表示装置
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
KR100878267B1 (ko) * 2002-05-08 2009-01-13 삼성전자주식회사 액정 표시 장치
JP2005062484A (ja) * 2003-08-12 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 表示装置、及び表示装置の駆動方法
KR100957580B1 (ko) * 2003-09-30 2010-05-12 삼성전자주식회사 구동장치, 이를 갖는 표시장치 및 이의 구동방법
KR20070040172A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 구동 전압 생성 회로 및 이를 포함하는 디스플레이 장치,그리고 구동 전압 생성 방법
KR100761827B1 (ko) * 2005-11-23 2007-09-28 삼성전자주식회사 소스 드라이버 제어 장치 및 소스 드라이버 제어 방법
KR100866952B1 (ko) * 2006-05-09 2008-11-05 삼성전자주식회사 홀드 타입의 디스플레이 패널 구동 장치 및 방법
KR101281667B1 (ko) * 2006-05-11 2013-07-03 엘지디스플레이 주식회사 액정표시장치의 소프트 페일 처리 회로 및 방법
KR20080111233A (ko) * 2007-06-18 2008-12-23 삼성전자주식회사 액정 표시 장치의 구동 장치와 이를 포함하는 액정 표시장치
JP2009053427A (ja) * 2007-08-27 2009-03-12 Toshiba Matsushita Display Technology Co Ltd 平面表示装置、および、平面表示装置の駆動方法
KR101385206B1 (ko) * 2008-01-07 2014-04-14 삼성디스플레이 주식회사 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
KR101493491B1 (ko) * 2008-09-03 2015-03-05 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101533666B1 (ko) * 2008-12-01 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US8299416B2 (en) 2009-03-01 2012-10-30 Tau Science Corporation High speed quantum efficiency measurement apparatus utilizing solid state lightsource
KR101887336B1 (ko) * 2010-04-23 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
CN101996561B (zh) * 2010-11-09 2012-08-29 华映视讯(吴江)有限公司 显示器的驱动电源控制装置
KR102011324B1 (ko) * 2011-11-25 2019-10-22 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
TW201322238A (zh) 2013-06-01
KR20130058378A (ko) 2013-06-04
CN202749073U (zh) 2013-02-20
US20130135282A1 (en) 2013-05-30
CN103137086B (zh) 2016-09-07
US9123309B2 (en) 2015-09-01
TWI579816B (zh) 2017-04-21
KR102011324B1 (ko) 2019-10-22
CN103137086A (zh) 2013-06-05
DE102012221033A1 (de) 2013-05-29
JP2013114260A (ja) 2013-06-10
DE102012221033B4 (de) 2020-11-26

Similar Documents

Publication Publication Date Title
JP6234662B2 (ja) 表示装置
US8605123B2 (en) Method of driving backlight assembly and display apparatus having the same
US10019927B2 (en) Display device and driving method thereof suppressing power voltage ripples
EP2365480B1 (en) Display device and operating method thereof with reduced flicker
US9142174B2 (en) Method of driving a display panel and a display apparatus for performing the method
US10229644B2 (en) Display device, control method, and semiconductor device
JP4982349B2 (ja) 液晶表示装置及びその駆動方法
KR20150000807A (ko) 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR102161702B1 (ko) 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
JP5353123B2 (ja) 表示装置
US10062332B2 (en) Display apparatus and a method of driving the same
US20110084948A1 (en) Lcd driver circuit and driving method thereof
KR101765799B1 (ko) 액정표시장치 및 그 구동방법
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR101451572B1 (ko) 액정 표시 장치 및 그 구동방법
KR102247133B1 (ko) 표시장치
JP2007065135A (ja) 液晶表示装置
JP2011085801A (ja) Tft液晶駆動回路、及びそれを用いたtft液晶駆動方法
KR20080094261A (ko) 액정표시장치 및 그의 구동 방법
KR20180023151A (ko) 표시 장치 및 이의 구동 방법
KR20080011853A (ko) 표시 장치
KR20080038506A (ko) 액정표시장치의 백라이트 구동 장치 및 방법
KR20170140624A (ko) 전원공급부를 포함하는 표시장치
KR20160037303A (ko) 액정표시장치의 구동회로
JP2011085701A (ja) 平面表示装置及び平面表示装置の駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171025

R150 Certificate of patent or registration of utility model

Ref document number: 6234662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250