KR101533666B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101533666B1
KR101533666B1 KR1020080120518A KR20080120518A KR101533666B1 KR 101533666 B1 KR101533666 B1 KR 101533666B1 KR 1020080120518 A KR1020080120518 A KR 1020080120518A KR 20080120518 A KR20080120518 A KR 20080120518A KR 101533666 B1 KR101533666 B1 KR 101533666B1
Authority
KR
South Korea
Prior art keywords
data signals
data
data signal
signal applied
voltage level
Prior art date
Application number
KR1020080120518A
Other languages
English (en)
Other versions
KR20100062087A (ko
Inventor
신승운
김영기
임성운
황준호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080120518A priority Critical patent/KR101533666B1/ko
Priority to US12/468,380 priority patent/US20100134401A1/en
Publication of KR20100062087A publication Critical patent/KR20100062087A/ko
Application granted granted Critical
Publication of KR101533666B1 publication Critical patent/KR101533666B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치 및 그 구동 방법을 제공한다. 본 발명의 액정 표시 장치는 제1 내지 제n 화소 행(단, n은 2이상의 자연수)을 구비하는 표시부와, 복수의 화소 행을 구비하는 비표시부를 갖는 표시 패널 및 제1 프레임 구간 동안 복수의 제1 데이터 신호를 표시부에 제공하고, 제2 프레임 구간 동안 복수의 제2 데이터 신호를 표시부에 제공하고, 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 비표시부에 블랭크 신호를 제공하되, 블랭크 신호는 복수의 제1 데이터 신호 중 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 복수의 제2 데이터 신호 중 제1 화소 행에 인가되는 데이터 신호의 전압 레벨 사이의 복수의 전압 레벨을 갖는 타이밍 컨트롤러를 포함한다.
액정 표시 장치, 반전 구동, 블랭크 구간

Description

액정 표시 장치 및 그 구동 방법 {Liquid crystal display and driving method of the same}
본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질이 향상되고 가청 소음(audible noise)이 감소된 액정 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 개재되어있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 화소 전극과 공통 전극에 각각 데이터 전압과 공통 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임 별로, 행 별로, 열 별로, 또는 화소 별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
최근 액정 표시 장치의 크기가 대형화되고 전송되는 신호의 주파수도 증가함에 따라, 데이터 전압의 극성이 급격히 반전되는 경우 액정 커패시터(capacitor)가 목표 전압으로 충전되기 위한 충분한 시간을 확보하지 못하여 표시 품질이 떨어지는 현상이 발생하였다.
또한, 각 화소에 인가되는 데이터 전압이 급격히 바뀌면서 각 데이터 라인에 흐르는 전류량도 급격히 변화하게 된다. 이로 인해, 구동 전압(Avdd)을 생성하는 멀티 커패시터의 전하도 급격하게 충전 및 방전되어 피에조 효과(Piezo effect)에 의한 멀티 커패시터의 진동을 유발할 수 있다. 나아가, 멀티 커패시터가 실장된 인쇄 회로 기판과 멀티 커패시터가 함께 진동하여 가청 주파수의 소음이 발생할 수도 있었다.
본 발명이 해결하고자 하는 과제는, 표시 품질이 향상되고 가청 소음이 감소된 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 표시 품질이 향상되고 가청 소음이 감소된 액정 표시 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 내지 제n 화소 행을 구비하는 표시부와, 복수의 화소 행을 구비하는 비표시부를 갖는 표시 패널 및 제1 프레임 구간 동안 복수의 제1 데이터 신호를 상기 표시부에 제공하고, 제2 프레임 구간 동안 복수의 제2 데이터 신호를 상기 표시부에 제공하고, 상기 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 상기 비표시부에 블랭크 신호를 제공하되, 상기 블랭크 신호는 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 상기 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨 사이의 복수의 전압 레벨을 갖는 타이밍 컨트롤러를 포함한다.
상기 다른 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은, 제1 내지 제n 화소 행(단, n은 2이상의 자연수)을 구비하는 표시부와 복수의 화소 행을 구비하는 비표시부를 갖는 표시 패널 및 상기 표시 패널과 연결되는 타이밍 컨트롤러를 포함하는 액정 표시 장치에 있어서, 제1 프레임 구간 동안 복수의 제1 데이터 신호를 상기 표시부에 제공하고, 제2 프레임 구간 동안 복수의 제2 데이터 신호를 상기 표시부에 제공하고, 상기 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 상기 비표시부에 블랭크 신호를 제공하되, 상기 블랭크 신호는 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨 사이의 복수의 전압 레벨을 갖는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상 의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시에에 따른 액정 표시 장치 및 그 구동 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치 및 그 구동 방법을 설명하기 위한 블록도이다. 도 2는 도 1의 표시 패널이 포함하는 한 화소의 등가 회로도이다. 도 3은 프레임 구간과 블랭크 구간을 설명하기 위한 개념도이다. 도 4는 도 1의 타이밍 컨트롤러를 설명하기 위한 블록도이다. 도 5는 도 4의 영상 신호 처리부를 설명하기 위한 블록도이다. 도 6은 본 발명의 실시예들에 따른 액정 표시 장치 및 그 구동 방법의 프레임 신호와 블랭크 신호에 대한 데이터 전압의 인가 방식을 설명하기 위한 개념도이다. 도 7은 도 1의 데이터 구동부를 설명하기 위한 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(300), 타이밍 컨트롤러(600), 게이트 구동부(400), 데이터 구동부(500), 및 계조 전압 발생부(700)를 포함할 수 있다.
표시 패널(300)은 다수의 게이트 라인(G1~Gn+a)과 데이터 라인(D1~Dm)이 교 차된 영역에 정의된 다수의 화소(PX)를 포함하며, 영상이 표시되는 표시부(DA)와 영상이 표시되지 않는 비표시부(PA)로 구분된다.
표시부(DA)는 다수의 게이트 라인(G1~Gn), 다수의 데이터 라인(D1~Dm), 스위칭 소자(미도시) 및 화소 전극(미도시)이 형성된 제1 기판(미도시)과, 컬러 필터(미도시)와 공통 전극(미도시)이 형성된 제2 기판(미도시), 제1 기판(미도시)과 제2 기판(미도시) 사이에 개재된 액정층(미도시)을 포함하여 영상을 표시한다. 게이트 라인(G1~Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 데이터 라인(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
비표시부(PA)는 다수의 게이트 라인(Gn+1~Gn+a), 다수의 데이터 라인(D1~Dm), 스위칭 소자 및 화소 전극이 형성된 제1 기판과, 제2 기판과, 제1 기판 및 제2 기판 사이에 개재된 액정층을 포함할 수 있다. 그러나, 비표시부(PA)는 표시 패널(300) 상에 영상이 표시되지 않는 부분이다. 예를 들어, 비표시부(PA)의 제2 기판은 컬러 필터를 포함하지 않을 수 있다.
다수의 화소(PX)는 다수의 화소 행(row) 및 다수의 화소 열(column)을 포함하는 매트릭스(matrix) 형태로 배치될 수 있다. 다수의 화소 행은 다수의 화소 중 각 게이트 라인(G1~Gn+a) 별로 커플링된 화소들을 의미하고, 다수의 화소 열은 다수의 화소 중 각 데이터 라인(D1~Dm) 별로 커플링된 화소들을 의미할 수 있다.
도 2를 참조하여 도 1의 한 화소(PX)에 대해 설명하면, 제1 기판(100)의 화소 전극(PE)과 대향하도록 제2 기판(200)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 예를 들어, i번째(i=1~n) 게이트 라인(Gi)과 j번 째(j=1~m) 데이터 라인(Dj)에 연결된 화소(PX)는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor, Clc) 및 유지 커패시터(storage capacitor, Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략될 수 있다.
공통 전극(CE)에는 전압 제공부(미도시)로부터 제공된 공통 전압(Vcom)이 인가되고, 화소 전극(PE)에는 데이터 구동부(500)로부터 제공된 데이터 전압이 데이터선(D1~Dm)을 통해 인가된다. 액정 커패시터(Clc)는 공통 전압(Vcom)과 데이터 전압의 전압 차를 충전하여 영상을 표시할 수 있다.
전압 제공부(미도시)는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성하여, 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 게이트 구동부(400)에 제공하고, 공통 전압(Vcom)을 도 2의 공통 전극(CE)에 제공할 수 있다.
다시 도 1을 참조하면, 타이밍 컨트롤러(600)는 원시 영상 신호(R, G, B) 및 이들의 표시를 제어하는 외부 제어 신호들(DE, Hsync, Vsync, Mclk)를 입력받아, 데이터 신호(DAT), 블랭크 신호(BLK), 게이트 제어 신호(CONT1), 및 데이터 제어 신호(CONT2)를 출력한다.
구체적으로 타이밍 컨트롤러(600)는 원시 영상 신호(R, G, B)를 입력받아 데이터 신호(DAT) 및 블랭크 신호(BLK)를 출력할 수 있다. 타이밍 컨트롤러(600)는 또한, 외부로부터 외부 제어 신호들(Vsync, Hsync, Mclk, DE)을 입력 받아 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 생성할 수 있다. 외부 제어 신호 의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭 신호(Mclk), 데이터 인에이블 신호(DE) 등이 있다. 게이트 제어 신호(CONT1)는 게이트 구동부(400)의 동작을 제어하기 위한 신호이고, 데이터 제어 신호(CONT1)는 데이터 구동부(500)의 동작을 제어하기 위한 신호이다.
타이밍 컨트롤러(600)는 복수의 프레임 구간과, 각 프레임 구간 사이에 배치된 블랭크 구간을 포함한다. 타이밍 컨트롤러(600)는 각 프레임 구간 동안에는 데이터 신호(DAT)를 제공하고, 블랭크 구간에는 블랭크 신호(BLK)를 제공한다.
더욱 구체적으로, 타이밍 컨트롤러(600)는 제1 프레임 구간 동안 제1 데이터 신호를 표시 패널(300)에 제공하고, 제2 프레임 구간 동안 제2 데이터 신호를 표시 패널(300)에 제공하고, 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 표시 패널에 블랭크 신호(BLK)를 제공한다.
블랭크 신호(BLK)는 제1 데이터 신호의 전압 레벨과 제2 데이터 신호의 전압 레벨 사이의 복수의 전압 레벨을 갖는다. 예를 들어, 제1 데이터 신호의 전압 레벨이 제2 데이터 신호의 전압 레벨보다 큰 경우에는 블랭크 신호의 복수의 전압 레벨은 순차적으로 감소하고, 제1 데이터 신호의 전압 레벨이 제2 데이터 신호의 전압 레벨보다 작은 경우에는 블랭크 신호의 복수의 전압 레벨은 순차적으로 증가할 수 있다. 이 때, 제1 데이터 신호와, 제2 데이터 신호는 서로 다른 극성을 가질 수 있다. 타이밍 컨트롤러(600)에 대한 더욱 상세한 설명은 후술하기로 한다.
게이트 구동부(400)는 타이밍 컨트롤러(600)로부터 게이트 제어 신호(CONT1)를 제공받아 게이트 라인(G1~Gn)에 게이트 신호를 순차적으로 제공한다. 여기서 게 이트 신호는 전압 발생부(미도시)로부터 제공된 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어질 수 있다.
게이트 구동부(400)는 예컨대, 도면에 도시된 바와 같이 표시 패널(300)의 비표시부(PA) 상에 형성되어 표시 패널(300)과 연결될 수 있다. 하지만, 이에 한정하는 것은 아니며 IC(Integrated Circuit)로써 테이프 캐리어 패키지(Tape Carrier Package; TCP)의 형태로 형성될 수도 있다. 또한, 도면에서는 표시 패널(300)의 일측에 게이트 구동부(400)가 배치되어 있는 것으로 도시하였으나 이에 한정하는 것은 아니며, 본 발명의 다른 실시예에 따른 표시 장치에서는 게이트 구동부가 제1 게이트 구동부 및 제2 게이트 구동부로 구성되어 표시 패널(300)의 양측에 배치될 수도 있다.
계조 전압 발생부(700)는 데이터 신호(DAT)가 가지는 계조에 따라서, 구동 전압(AVDD)을 분배한 데이터 전압을 제공할 수 있다. 계조 전압 발생부(700)는 구동 전압(AVDD)이 인가되는 노드와 그라운드 사이에 직렬로 연결된 복수의 저항을 포함하여, 구동 전압(AVDD)의 전압 레벨을 분배하여 다수의 계조 전압을 생성할 수 있다. 계조 전압 발생부(700)의 내부 회로는 이에 한정되지 않고, 다양하게 구현될 수 있다.
데이터 구동부(500)는 타이밍 컨트롤러(600)로부터 데이터 제어 신호(CONT2)를 제공받아 데이터 신호(DAT)에 대응하는 데이터 전압과, 블랭크 신호(BLK)에 대응하는 블랭크 전압을 데이터 라인(D1~Dm)에 인가한다. 데이터 전압 및 블랭크 전압은 계조 전압 발생부(700)로부터 제공된 전압일 수 있다.
도 3을 참조하면, 타이밍 컨트롤러(600)는 프레임 구간(F)과, 블랭크 구간(B)을 포함한다. 타이밍 컨트롤러(600)로 입력되는 수직 동기 신호(Vsync)는 한 프레임을 주기로 하고, 수평 동기 신호(Hsync)는 하나의 화소 행을 주기로 하며, 데이터 인에이블 신호(DE)는 각 화소에 대응하는 데이터 신호의 입력을 나타낼 수 있다.
블랭크 구간(B)은 데이터 인에이블 신호(DE)의 출력이 완료된 시점부터 수직 동기 신호(Vsync)가 제1 레벨, 예를 들어 로우 레벨로 변환되는 시점까지의 제1 블랭크 구간(A1)과, 수직 동기 신호(Vsync)가 제1 레벨로 변환된 시점부터 다음 프레임의 첫 번째 화소 행에 데이터 신호가 인가되는 시점까지의 제2 블랭크 구간(A2)을 포함할 수 있다. 또한, 블랭크 구간(B)은 각 프레임 구간(F) 사이에 배치된다.
상술한 바와 같이, 타이밍 컨트롤러(600)는 프레임 구간(F) 동안 데이터 신호(DAT)를 제공하고, 블랭크 구간(B) 동안 블랭크 신호(BLK)를 제공한다.
도 4를 참조하면, 타이밍 컨트롤러(600)는 영상 신호 처리부(610)와, 제어 신호 생성부(620)를 포함할 수 있다.
영상 신호 처리부(610)는 원시 영상 신호(R, G, B)를 입력받아 데이터 신호(DAT)와 블랭크 신호(BLK)를 출력할 수 있다. 상술한 바와 같이, 영상 신호 처리부(610)는 제1 프레임 구간 동안 제1 데이터 신호를 출력하고, 제2 프레임 구간 동안 제2 데이터 신호를 출력하고, 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 블랭크 신호를 출력할 수 있다.
영상 신호 처리부(610)는 제1 및 제2 데이터 신호, 블랭크 신호(BLK)를 각 화소 열별로 제공할 수 있다. 이 때, 제1 및 제2 데이터 신호, 블랭크 신호(BLK)는 다수의 화소 열이 각 화소 열별로 동일한 극성을 갖도록 할 수 있다. 즉, 다수의 화소는 화소 열 반전 구동을 할 수 있다.
나아가, 데이터 신호(DAT)는 표시 품질을 향상시키기 위해 데이터 신호(DAT)를 보정하는 부가적인 보정 단계를 더 포함할 수도 있다. 이 때, 데이터 신호(DAT)를 보정하기 위해 메모리에 이전 프레임의 데이터 신호를 저장할 수 있다. 상기 메모리는 블랭크 신호를 생성할 때에도 사용될 수 있다. 이에 대해서는 도 5를 참조하여 더욱 상세히 설명한다.
제어 신호 생성부(620)는 외부로부터 외부 제어 신호들(DE, Hsync, Vsync, Hsync, Mclk)을 입력받아 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 생성할 수 있다. 게이트 제어 신호(CONT1)는 게이트 구동부(400)의 동작을 제어하기 위한 신호이다. 게이트 제어 신호(CONT1)는 게이트 구동부(400)의 동작을 개시하는 수직 시작 신호(STV), 게이트 온 전압의 출력 시기를 결정하는 게이트 클럭 신호(CPV) 및 게이트 온 전압의 펄스 폭을 결정하는 출력 인에이블 신호(OE) 등을 포함할 수 있다. 데이터 제어 신호(CONT2)는 데이터 구동부(500)의 동작을 제어하는 신호이다. 데이터 제어 신호(CONT2)는 데이터 구동부(500)의 동작을 개시하는 수평 개시 신호(STH) 및 데이터 전압의 출력을 지시하는 출력 지시 신호(TP) 등을 포함할 수 있다.
도 5 및 도 6을 참조하면, 영상 신호 처리부(610)는 제1 데이터 신호(DAT1)가 저장된 제1 메모리(611)와, 제2 데이터 신호(DAT2)가 저장된 제2 메모리(613) 와, 제1 메모리(611) 및 제2 메모리(613)로부터 각 데이터 신호의 전압 레벨을 제공받아 블랭크 신호(BLK)를 생성하는 블랭크 신호 생성부(617)를 포함할 수 있다.
또한, 각 화소의 응답 속도를 향상시키기 위해 데이터 신호 보정부(615)는 데이터 신호를 보정, 예를 들어 DCC (Dynamic Capacitance Compensation) 보정을 수행할 수 있다. 이 때, 데이터 신호 보정부(615)는 제1 메모리(611) 및 제2 메모리(613)로부터 제1 데이터 신호(DAT1)와 제2 데이터 신호(DAT2)를 각각 제공받을 수 있다. 즉, 블랭크 신호 생성부(617)와, 데이터 신호 보정부(615)는 제1 및 제2 메모리(611, 613)를 공유할 수 있다. 이로써, 블랭크 신호(BLK)를 생성하기 위해 필요한 데이터 신호를 저장하기 위한 메모리를 추가로 구비하지 않아도 되는 장점이 있다.
도 6에 도시된 바와 같이, 제1 프레임 구간(F1) 동안 제1 데이터 신호(DAT1)가, 제2 프레임 구간(F2) 동안 제2 데이터 신호(DAT2)가, 제3 프레임 구간(F3) 동안 제3 데이터 신호(DAT3)가 제공되되, 각 프레임 구간 사이에는 블랭크 구간(B)이 배치되어 블랭크 신호(BLK)가 제공된다.
예를 들어, 다수의 화소 행은 제1 데이터 신호(DAT1), 제2 데이터 신호(DAT2), 또는 제3 데이터 신호(DAT3)를 각각 순차로 인가 받는 제1 내지 제n 화소 행과, 블랭크 신호를 순차로 인가 받는 제n+1 내지 제n+a 화소 행을 포함할 수 있다. 각 데이터 신호는 다수의 화소에 인가되는 전압에 대응되며, 각 데이터 신호(DAT)는 각 화소 행에 대응하는 n 개의 서브 데이터 신호(미도시)를 포함할 수 있다. 예를 들어, 다수의 화소에 대하여 화소 열 반전 구동을 하는 경우, 데이터 신호 및 블랭크 데이터 신호는 각 화소 열별로 인가될 수 있다. 즉, 도면에 도시된 제1 내지 제3 데이터 신호(DAT1~DAT3)는 제1 내지 제3 프레임 구간 동안 하나의 화소 열에 제공될 수 있다.
상술한 바와 같이, 블랭크 신호(BLK)는 복수의 전압 레벨을 포함할 수 있다. 복수의 전압 레벨은 제1 데이터 신호 중 제n 화소 행에 인가되는 전압 레벨과, 제2 데이터 신호 중 제1 화소 행에 인가되는 전압 레벨 사이의 전압 레벨일 수 있다. 예를 들어, 제1 데이터 신호 중 제n 화소 행에 7V의 전압 레벨이 인가되고, 제2 데이터 신호 중 제1 화소 행에 -7V의 전압 레벨이 인가될 경우, 복수의 전압 레벨은 여러 단계를 거쳐 7V에서 -7V까지 순차적으로 감소될 수 있다. 반대로, 제1 데이터 신호 중 제n 화소 행에 -7V의 전압 레벨이 인가되고, 제2 데이터 신호 중 제1 화소 행에 7V의 전압 레벨이 인가될 경우, 복수의 전압 레벨은 여러 단계를 거쳐 -7V에서 7V까지 순차적으로 증가될 수 있다.
복수의 전압 레벨이 증가 또는 감소하는 간격 및 개수는 임의로 정할 수 있다. 예를 들어, 도면에 도시한 바와 같이, 8 개의 전압 레벨을 두고, 전압 레벨을 등간격으로 증가 또는 감소시킬 수 있다. 나아가, 각 전압 레벨은 블랭크 구간(B) 내에서 서로 동일한 시간 동안 제공될 수 있다. 즉, 블랭크 구간(B) 동안 순차로 증가 또는 감소되는 복수의 전압 레벨이 각 화소에 동일한 시간 동안 제공될 수 있다.
결론적으로, 블랭크 신호 생성부(617)는 제1 데이터 신호 중 제n 화소 행에 인가되는 전압 레벨과, 제2 데이터 신호 중 제1 화소 행에 인가되는 전압 레벨을 이용하여 블랭크 신호의 복수의 전압 레벨을 결정할 수 있다. 이 때, 블랭크 신호 생성부(617)는 제1 메모리(611)와 제2 메모리(613)로부터 제1 데이터 신호 중 제n 화소 행에 인가되는 전압 레벨과, 제2 데이터 신호 중 제1 화소 행에 인가되는 전압 레벨을 각각 제공받을 수 있다. 도 5에서는 제1 메모리(611), 제2 메모리(613), 데이터 신호 보정부(615), 및 블랭크 신호 생성부(617)가 영상 신호 처리부(610)의 구성 요소들로 도시하였으나, 이에 한정되지 않고 각 구성 요소의 기능을 유지하면서 액정 표시 장치의 또 다른 영역에 배치될 수 있다.
도 7을 참조하면, 데이터 구동부(500)는 데이터 신호(DAT) 및 블랭크 신호(BLK)를 인가 받아 각 화소에 대응하는 데이터 전압 신호(S1~Sm)을 생성할 수 있다. 더욱 구체적으로 데이터 구동부(500)는 시프트 레지스터(510), 디지털-아날로그 컨버터(analog-digital converter; ADC)(520) 및 버퍼(530)를 포함할 수 있다.
시프트 레지스터(510)는 수평 개시 신호(STH)에 응답하여 데이터 신호(DAT) 및 블랭크 신호(BLK)를 샘플링한다. 구체적으로, 시프트 레지스터(510)는 수평 개시 신호(STH) 및 데이터 클럭 신호(HCLK)에 응답하여, 데이터 신호(DAT) 및 블랭크 신호(BLK)를 순차적으로 샘플링한다. 이러한 시프트 레지스터(510)의 데이터 신호(DAT) 및 블랭크 신호(BLK) 샘플링 동작은 예컨대, 수평 개시 신호(STH)의 라이징 에지(rising edge)에 응답하여 개시될 수 있다. 한편, 도면에는 도시하지 않았으나 데이터 구동부(500)가 다수의 서브 데이터 구동부로 구성될 경우, 첫 번째 서브 데이터 구동부에서 데이터 신호 및 블랭크 신호를 모두 샘플링하면 첫 번째 서브 데이터 구동부에서 다음 서브 데이터 구동부로 캐리 아웃(carry out) 신호가 전 송될 수 있다.
이와 같은 과정을 통해 시프트 레지스터(510)에 데이터 신호(DAT) 및 블랭크 신호(BLK)가 모두 샘플링되면, 시프트 레지스터(510)는 로드 신호(TP)에 응답하여 샘플링된 데이터 신호(DAT) 및 블랭크 신호(BLK)를 한번에 출력하여 디지털-아날로그 컨버터(520)에 제공한다. 이와 같은 시프트 레지스터(510)의 샘플링된 데이터 신호(DAT) 및 블랭크 신호(BLK)의 출력 동작은 예컨대, 로드 신호(TP)의 라이징 에지에 응답하여 수행될 수 있다.
디지털-아날로그 컨버터(520)는 시프트 레지스터(510)에서 샘플링된 데이터 신호(DAT) 및 블랭크 신호(BLK)를 제공받아, 샘플링된 데이터 신호(DAT) 및 블랭크 신호(BLK)에 대응하는 아날로그 데이터 신호를 출력한다. 구체적으로, 디지털-아날로그 컨버터(520)는 계조 전압 발생부(800)에서 제공되는 계조 전압을 이용하여, 샘플링된 데이터 신호(DAT) 및 블랭크 신호(BLK)에 대응하는 아날로그 데이터 신호를 버퍼(530)에 제공할 수 있다. 여기서, 디지털-아날로그 컨버터(520)에서 아날로그 데이터 신호를 출력하는 것은 예컨대, 로드 신호(TP)의 폴링 에지(falling edge)에 응답하여 수행될 수 있다.
버퍼(530)는 디지털-아날로그 컨버터(520)로부터 제공받은 아날로그 데이터 신호를 버퍼링하고, 이를 이용하여 데이터 전압 신호(S1~Sm)을 제공한다. 구체적으로 버퍼(530)는 반전 신호(RVS)에 응답하여 아날로그 데이터 신호의 극성을 선택한 후, 극성이 선택된 아날로그 데이터 신호를 표시 패널(300)의 데이터 라인(D1~Dm)에 데이터 전압 신호(S1~Sm)로 제공할 수 있다.
다시 도 6을 참조하면, 각 화소에는 데이터 전압 신호(S1~Sm)에 따라 데이터 전압(Vd)이 인가된다. 이 때, 제1 데이터 신호(DAT1)에 대응하는 데이터 전압(Vd)과, 제2 데이터 신호(DAT2)에 대응하는 데이터 전압(Vd)은 서로 다른 극성을 가질 수 있다. 또한, 제2 데이터 신호(DAT2)에 대응하는 데이터 전압(Vd)과, 제3 데이터 신호(DAT3)에 대응하는 데이터 전압(Vd)도 서로 다른 극성을 가질 수 있다. 예를 들어, 제1 데이터 신호(DAT1)의 데이터 전압(Vd)이 정극성의 전압 레벨을 가질 경우, 제2 데이터 신호(DAT2)의 데이터 전압(Vd)은 부극성, 제3 데이터 신호(DAT3)의 데이터 전압(Vd)은 정극성의 전압 레벨을 가질 수 있다. 이 때, 정극성 및 부극성은 공통 전압(Vcom)에 대한 데이터 신호의 전압 레벨의 극성을 의미할 수 있다. 요컨대, 데이터 신호(DAT) 및 블랭크 신호(BLK)는 각 화소 열별로 인가되고, 데이터 신호(DAT)가 각 프레임 구간(F) 별로 정극성 및 부극성 신호가 교대로 제공될 수 있다. 즉, 화소 열 반전 구동을 할 수 있다.
임의의 화소 열에 대하여, 제1 프레임 구간(F1) 동안 정극성의 제1 데이터 전압(Vd)이 제1 내지 제n 화소 행에 해당하는 각 화소에 순차로 제공되고, 블랭크 구간(B) 동안 순차로 감소하는 복수의 전압 레벨이 제n+1 내지 제n+a 화소 행에 해당하는 각 화소에 순차로 제공될 수 있다. 상술한 바와 같이, 데이터 전압(Vd)은 구동 전압(AVDD)에 의해 생성되므로, 데이터 전압(Vd)의 변화가 클수록 구동 전압(AVDD)에 매우 큰 리플(ripple)이 발생할 수 있다. 따라서, 본 발명과 같이 복수의 단계를 거쳐 순차적으로 증가 또는 감소하도록 블랭크 구간(B)의 데이터 전압(Vd)을 인가함으로써 데이터 전압(Vd)에 발생하는 리플의 크기를 감소시킬 수 있 다.
나아가, 블랭크 신호(BLK)의 복수의 전압 레벨의 마지막 전압 레벨은 각 블랭크 신호(BLK)에 후속되는 데이터 신호(DAT)의 첫 번째 전압 레벨과 동일할 수 있다. 더욱 구체적으로, 제1 데이터 신호(DAT1)와 제2 데이터 신호(DAT2) 사이에 배치된 블랭크 신호(BLK)의 경우, 제2 데이터 신호(DAT2)가 순차로 제공되는 제1 내지 제n 화소 행 중 제1 화소 행에 인가되는 전압과, 블랭크 신호(BLK)의 마지막 전압 래벨은 서로 동일할 수 있다. 이 경우, 제1 화소 행에 데이터 전압(Vd)이 인가될 때, 리플 현상이 거의 발생하지 않을 수 있다. 따라서, 제1 화소 행에 데이터 전압(Vd)이 충전되는 시간은, 나머지 화소 행들, 예를 들어 제2 내지 제n 화소 행 중 임의의 화소 행에 데이터 전압(Vd)이 충전되는 시간과 동일할 수 있다.
본 발명의 실시예들에 따른 액정 표시 장치 및 그 구동 방법에 따르면, 각 프레임 구간 사이에 배치된 블랭크 구간에 복수의 전압 레벨을 가지는 블랭크 신호를 제공함으로써, 구동 전압의 리플 현상을 감소시킬 수 있다. 나아가, 데이터 전압의 극성이 급격히 반전됨에 따라 구동 전압의 급격한 전류 변화가 감소될 수 있다. 즉, 구동 전압 발생부에서 발생하는 가청 소음을 감소시킬 수 있는 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치 및 그 구동 방법을 설명하기 위한 블록도이다.
도 2는 도 1의 표시 패널이 포함하는 한 화소의 등가 회로도이다.
도 3은 프레임 구간과 블랭크 구간을 설명하기 위한 개념도이다.
도 4는 도 1의 타이밍 컨트롤러를 설명하기 위한 블록도이다.
도 5는 도 4의 영상 신호 처리부를 설명하기 위한 블록도이다.
도 6은 본 발명의 실시예들에 따른 액정 표시 장치 및 그 구동 방법의 프레임 신호와 블랭크 신호에 대한 데이터 전압의 인가 방식을 설명하기 위한 개념도이다.
도 7은 도 1의 데이터 구동부를 설명하기 위한 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 액정 표시 장치 100: 제1 표시판
150: 액정층 200: 제2 표시판
300: 표시 패널 400: 게이트 구동부
500: 데이터 구동부 510: 시프트 레지스터
520: 디지털-아날로그 컨버터 530: 버퍼
600: 타이밍 컨트롤러 610: 제어 신호 생성부
611: 제1 메모리 613: 제2 메모리
615: 데이터 신호 보정부 617: 블랭크 신호 생성부
620: 영상 신호 처리부 700: 계조 전압 발생부

Claims (18)

  1. 제1 내지 제n 화소 행(단, n은 2이상의 자연수)을 구비하는 표시부와, 복수의 화소 행을 구비하는 비표시부를 갖는 표시 패널; 및
    제1 프레임 구간 동안 복수의 제1 데이터 신호를 상기 표시부에 제공하고, 제2 프레임 구간 동안 복수의 제2 데이터 신호를 상기 표시부에 제공하고, 상기 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 상기 비표시부에 블랭크 신호를 제공하되, 상기 블랭크 신호는 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨 사이의 복수의 전압 레벨을 갖는 타이밍 컨트롤러를 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨이 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨보다 큰 경우, 상기 블랭크 신호는 순차적으로 감소하고,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨이 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨보다 작은 경우, 상기 블랭크 신호는 순차적으로 증가하는 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호와, 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호는 서로 다른 극성을 가지는 액정 표시 장치.
  4. 제1 항에 있어서,
    상기 표시 패널은 상기 제1 내지 제n 화소 행과 제1 내지 제m 화소 열(단, m은 2이상의 자연수)을 갖는 다수의 화소를 포함하되, 상기 다수의 화소는 매트릭스 형태로 배치되고,
    상기 복수의 제1 데이터 신호, 상기 블랭크 신호, 및 상기 복수의 제2 데이터 신호는 상기 제1 내지 제m 화소 열별로 제공되고, 상기 제1 내지 제m 화소 열은 상기 각 화소 열별로 동일한 극성을 갖도록 화소 열 반전 구동하는 것을 포함하는 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 타이밍 컨트롤러는 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과, 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨을 이용하여 상기 블랭크 신호의 복수의 전압 레벨을 결정하는 액정 표시 장치.
  6. 제1 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 제1 프레임 구간의 상기 복수의 제1 데이터 신호를 저장하는 제1 메모리와,
    상기 제2 프레임 구간의 상기 복수의 제2 데이터 신호를 저장하는 제2 메모리를 포함하고,
    상기 제1 및 제2 메모리로부터 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호와, 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호를 각각 제공받는 액정 표시 장치.
  7. 제6 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 제1 및 제2 메모리에 각각 저장된 상기 복수의 제1 및 제2 데이터 신호를 이용하여 상기 각 화소의 응답 속도를 향상시키기 위한 DCC (Dynamic Capacitance Compensation) 보정을 수행하는 액정 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압이 상기 제1 화소 행에 충전되는 시간은,
    상기 복수의 제2 데이터 신호 중 나머지 데이터 신호의 전압이 상기 제2 내지 제n 화소 행 중 임의의 화소 행에 충전되는 시간과 동일한 액정 표시 장치.
  9. 제1 항에 있어서,
    상기 블랭크 신호의 각 전압 레벨은 상기 블랭크 구간 내에서 서로 동일한 시간 동안 상기 표시 패널에 제공되는 액정 표시 장치.
  10. 제1 항에 있어서, 상기 블랭크 신호의 복수의 전압 레벨은,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨을 등간격으로 분할한 것인 액정 표시 장치.
  11. 제1 내지 제n 화소 행(단, n은 2이상의 자연수)을 구비하는 표시부와 복수의 화소 행을 구비하는 비표시부를 갖는 표시 패널 및 상기 표시 패널과 연결되는 타이밍 컨트롤러를 포함하는 액정 표시 장치에 있어서,
    제1 프레임 구간 동안 복수의 제1 데이터 신호를 상기 표시부에 제공하고, 제2 프레임 구간 동안 복수의 제2 데이터 신호를 상기 표시부에 제공하고, 상기 제1 및 제2 프레임 구간 사이에 배치된 블랭크 구간 동안 상기 비표시부에 블랭크 신호를 제공하되, 상기 블랭크 신호는 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨 사이의 복수의 전압 레벨을 갖는 액정 표시 장치의 구동 방법.
  12. 제11 항에 있어서,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨이 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨보다 큰 경우, 상기 블랭크 신호는 순차적으로 감소하고,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨이 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨보다 작은 경우, 상기 블랭크 신호는 순차적으로 증가하는 액정 표시 장치의 구동 방법.
  13. 제11 항에 있어서,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호와, 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호는 서로 다른 극성을 가지는 액정 표시 장치의 구동 방법.
  14. 제11 항에 있어서,
    상기 표시 패널은 상기 제1 내지 제n 화소 행과 제1 내지 제m 화소 열(단, m은 2이상의 자연수)을 갖는 다수의 화소를 포함하되, 상기 다수의 화소는 매트릭스 형태로 배치되고,
    상기 복수의 제1 데이터 신호, 상기 블랭크 신호, 및 상기 복수의 제2 데이터 신호를 제공하는 것은,
    상기 복수의 제1 데이터 신호, 상기 블랭크 신호, 및 상기 복수의 제2 데이터 신호를 상기 제1 내지 제m 화소 열별로 제공하되, 상기 제1 내지 제m 화소 열별로 동일한 극성을 갖도록 화소 열 반전 구동하는 것을 포함하는 액정 표시 장치의 구동 방법.
  15. 제11 항에 있어서,
    상기 블랭크 신호를 제공하는 것은,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과, 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨을 이용하여 상기 블랭크 신호의 상기 복수의 전압 레벨을 결정하는 것을 포함하는 액정 표시 장치의 구동 방법.
  16. 제11 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 제1 프레임 구간의 상기 복수의 제1 데이터 신호를 저장하는 제1 메모리와,
    상기 제2 프레임 구간의 상기 복수의 제2 데이터 신호를 저장하는 제2 메모리를 더 포함하고,
    상기 블랭크 신호의 상기 복수의 전압 레벨을 결정하는 것은,
    상기 제1 및 제2 메모리로부터 상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과, 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨을 각각 제공받는 것을 포함하는 액정 표시 장치의 구동 방법.
  17. 제11 항에 있어서,
    상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압이 상기 제1 화소 행에 충전되는 시간은,
    상기 복수의 제2 데이터 신호 중 나머지 데이터 신호의 전압이 상기 제2 내지 제n 화소 행 중 임의의 화소 행에 충전되는 시간과 동일한 액정 표시 장치의 구동 방법.
  18. 제11 항에 있어서, 상기 복수의 전압 레벨은,
    상기 복수의 제1 데이터 신호 중 상기 제n 화소 행에 인가되는 데이터 신호의 전압 레벨과 상기 복수의 제2 데이터 신호 중 상기 제1 화소 행에 인가되는 데이터 신호의 전압 레벨을 등간격으로 분할한 것인 액정 표시 장치의 구동 방법.
KR1020080120518A 2008-12-01 2008-12-01 액정 표시 장치 및 그 구동 방법 KR101533666B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080120518A KR101533666B1 (ko) 2008-12-01 2008-12-01 액정 표시 장치 및 그 구동 방법
US12/468,380 US20100134401A1 (en) 2008-12-01 2009-05-19 Liquid Crystal Display and Method of Driving the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120518A KR101533666B1 (ko) 2008-12-01 2008-12-01 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20100062087A KR20100062087A (ko) 2010-06-10
KR101533666B1 true KR101533666B1 (ko) 2015-07-06

Family

ID=42222364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120518A KR101533666B1 (ko) 2008-12-01 2008-12-01 액정 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US20100134401A1 (ko)
KR (1) KR101533666B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011324B1 (ko) * 2011-11-25 2019-10-22 삼성디스플레이 주식회사 표시장치
KR102051664B1 (ko) * 2012-11-06 2019-12-03 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR102272252B1 (ko) 2014-12-29 2021-07-02 삼성디스플레이 주식회사 표시 장치
KR102259344B1 (ko) * 2015-01-30 2021-06-02 엘지디스플레이 주식회사 표시장치용 표시패널
KR102513819B1 (ko) * 2016-01-14 2023-03-27 삼성디스플레이 주식회사 표시 장치의 구동 방법, 이를 수행하는 표시 장치 및 이 표시 장치에 포함되는 타이밍 컨트롤러
KR20180023090A (ko) * 2016-08-23 2018-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동방법
US10607549B2 (en) 2017-09-01 2020-03-31 Apple Inc. Data signal adjustment for displays
CN108198540B (zh) * 2018-02-26 2019-12-13 惠科股份有限公司 一种显示装置的驱动方法及系统
KR102527844B1 (ko) * 2018-07-16 2023-05-03 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치
CN110114817B (zh) * 2019-03-25 2022-09-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
TWI751815B (zh) * 2019-12-30 2022-01-01 南韓商Ｌｇ顯示器股份有限公司 顯示裝置及用於控制顯示裝置的方法
KR20220014373A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 다중 주파수 구동을 수행하는 표시 장치, 및 표시 장치의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074316A (ko) * 2002-03-07 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 표시 장치 및 그 구동 방법
KR20040017157A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR20060017239A (ko) * 2004-08-20 2006-02-23 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2006145640A (ja) * 2004-11-16 2006-06-08 Nec Lcd Technologies Ltd 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175227A (ja) * 1999-12-17 2001-06-29 Nec Corp 液晶駆動回路
EP1564715A3 (en) * 2004-02-12 2006-11-08 Seiko Epson Corporation Driving circuit and driving method for electro-optical device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074316A (ko) * 2002-03-07 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 표시 장치 및 그 구동 방법
KR20040017157A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR20060017239A (ko) * 2004-08-20 2006-02-23 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2006145640A (ja) * 2004-11-16 2006-06-08 Nec Lcd Technologies Ltd 表示装置

Also Published As

Publication number Publication date
KR20100062087A (ko) 2010-06-10
US20100134401A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
KR101533666B1 (ko) 액정 표시 장치 및 그 구동 방법
EP2043083B1 (en) Liquid crystal display
US7817126B2 (en) Liquid crystal display device and method of driving the same
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
KR101361083B1 (ko) 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
US8674976B2 (en) Liquid crystal display capable of reducing power consumption and method for driving the same
EP2234098B1 (en) Display device and method for driving display device
US8542177B2 (en) Data driving apparatus and display device comprising the same
US8624814B2 (en) Liquid crystal display and inversion driving method thereof
KR20140120108A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US8471796B2 (en) Apparatus for providing grayscale voltages and display device using the same
US20120218317A1 (en) Method of driving display panel and display apparatus for performing the same
KR101485583B1 (ko) 표시 장치 및 그 구동 방법
GB2436887A (en) Liquid crystal display and driving method thereof
US10909938B2 (en) Display device and method of driving the same
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
US8179352B2 (en) Gate driving apparatus and method for liquid crystal display panel
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
US10847110B2 (en) Display device and method of driving the same
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
KR100811321B1 (ko) 액정 표시 장치
KR101900694B1 (ko) 액정표시장치
KR20080036283A (ko) 표시 장치 및 이의 구동방법
KR101432568B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치 및 방법
JP2006171041A (ja) 表示装置ならびにその駆動回路および駆動方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee