JP6231673B2

JP6231673B2 - トーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法

Info

Publication number: JP6231673B2
Application number: JP2016521360A
Authority: JP
Inventors: リン，グオシャン; ジョウ，ジアンピン; リウ，タオ; ジャン，ジュンミン
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2013-10-08
Filing date: 2014-06-20
Publication date: 2017-11-15
Anticipated expiration: 2034-06-20
Also published as: US20160241132A1; CN104518656B; EP3043460A4; EP3043460A1; CN104518656A; JP2016533147A; US9899909B2; WO2015051648A1; EP3043460B1

Description

本発明は給電技術分野に関し、特にトーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法に関する。

単相力率補正（PFC）整流技術の研究は高効率、高出力密度の動向へ発展しており、トーテムポールブリッジレスPFCトポロジはこのような動向に対応して提案されるものであり、図1に示す。トーテムポールブリッジレス昇圧コンバータ回路システムにおいて、交流入力電圧AC、1つの昇圧インダクタL、4つのスイッチトランジスタS1、S2、S3、S4、フィルタコンデンサCo及び負荷Roを備える。入力交流電圧ACが正の半サイクルである場合に、スイッチトランジスタS2をずっと閉合し、S1を切断し、スイッチトランジスタS4を閉合し、スイッチトランジスタS3を切断し、これはインダクタLの電流が大きくなる過程であり、エネルギーを貯蔵し、インダクタLのエネルギー貯蔵過程が完成した後に、スイッチトランジスタS3を閉合して、スイッチトランジスタS4を閉合する際に、これはインダクタLの電流が小さくなる過程であり、インダクタLはエネルギーを釈放し、入力交流電圧が負の半サイクルである場合に、スイッチトランジスタS1をずっと閉合し、S2を切断し、スイッチトランジスタS3を閉合し、スイッチトランジスタS4を切断し、この時、インダクタ電流が持続的に増加して、インダクタにエネルギー貯蔵を行い、インダクタLのエネルギー貯蔵が完成した後に、スイッチトランジスタS4を閉合して、スイッチトランジスタS3を切断し、この時、インダクタ電流が小さくなり、インダクタLがエネルギーを釈放する。

上記のトーテムポールブリッジレスPFC回路システムにおいて、該トポロジ構造自体の制限によって、トーテムポールPFCは双方向スイッチブリッジレスPFCのように、ファストリカバリーダイオードの特性を利用してEMIを改善することができず、それと同時にCCMモードのハードスイッチ特性によって業界で日々に増加している高効率の需要を満たすことができない。上記の問題を解決するために、TCM（triangular current mode）モードに基づく、トーテムポールに基づく簡単なトポロジ構造を使用でき、TCMモードで全交流入力電圧、全負荷範囲内のZVS（zero voltage switching）特性又はVS（valley switching）特性を実現するように制御すると、高出力密度、高効率の要求を同時に満たすことができる。

しかしながら、上記の制御方法を実践及び研究する過程において、従来のトーテムポール変換回路システムにおいて、タイムリで正確的にPFCのインダクタ電圧反転信号を検出する必要があり、電源周波数スイッチトランジスタS1、S2と高周波スイッチトランジスタS3、S4のタイミング制御を実現することに用いられることによって、TCMモードでの全入力交流電圧、全負荷範囲内のZVS又はVS制御を実現する。そうでないと、スイッチトランジスタには大きな電圧がある場合に導通して、トーテムポールブリッジレスPFCの効率を低下させる問題がある。

本発明の実施例はトーテムポールブリッジレスPFCの効率が低下する問題を解決するトーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法を提供する。

トーテムポールブリッジレス力率補正ソフトスイッチ制御装置であって、トーテムポールブリッジレスPFC回路を備え、前記トーテムポールブリッジレスPFC回路は第1接続点と第2接続点の間に並列接続される少なくとも2つのブリッジアームを含み、第1ブリッジアームは同方向に直列接続する2つのスイッチトランジスタ又はダイオードを含み、前記第2ブリッジアームは同方向に直列接続する2つのスイッチトランジスタを含み、前記トーテムポールブリッジレスPFC回路は少なくとも1つのPFCインダクタを含み、前記第1接続点と前記第2接続点の間にフィルタコンデンサと負荷が更に並列され、該装置は、
電圧検出モジュール、信号処理モジュール及びスイッチ制御モジュールを更に備え、
前記電圧検出モジュールは前記トーテムポールブリッジレスPFC回路のPFCインダクタに接続され、前記PFCインダクタにおける電圧を検出するように設定され、
前記信号処理モジュールは前記電圧検出モジュールに接続され、前記電圧検出モジュールが検出した電圧信号を受信し、前記PFCインダクタにおける電圧が正から負へ反転或いは負から正へ反転する際に方形波信号を出力し且つ一定の時間の遅延を経た後に前記方形波信号をスイッチトランジスタソフトスイッチ又はバレースイッチング信号として処理して前記スイッチ制御モジュールに提供するように設定され、
前記スイッチ制御モジュールは前記トーテムポールブリッジレスPFC回路の全部のスイッチトランジスタにいずれも接続される。

好ましくは、前記電圧検出モジュールは抵抗によって前記PFCインダクタの両端に接続される。

好ましくは、前記電圧検出モジュールは単一のインダクタ補助巻線によって前記PFCインダクタの磁気コアにカップリングされる。

好ましくは、前記電圧検出モジュールは第1インダクタ補助巻線と第2インダクタ補助巻線によって前記PFCインダクタの磁気コアにカップリングされ、前記第1インダクタ補助巻線の第1端と前記第2インダクタ補助巻線の第1端とはドット端末であり、前記第2インダクタ補助巻線の第2端は前記第2インダクタ補助巻線の第1端に接続され且つ接地する。

好ましくは、前記信号処理モジュールは、比較ユニット、遅延ユニット、入力電圧極性判断ユニット及びチャンネル選択ユニットを備え、
前記電圧検出モジュールは、2つの出力によって前記PFCインダクタ両端の電圧信号を出力し、前記電圧検出モジュールが前記2つの出力の一方によって前記比較ユニットの正相入力端に接続され、前記2つの出力の他方によって前記比較ユニットの反転入力端に接続されるように設定され、
前記PFCインダクタにおける電圧は正から負へ反転或いは負から正へ反転する際に、前記比較ユニットは前記遅延ユニットに方形波信号を出力するように設定され、前記遅延ユニットは一定の時間の遅延を経た後にチャンネル選択ユニットに送信するように設定され、前記チャンネル選択ユニットは、入力電圧極性判断ユニットが出力した入力電圧極性に基づき、対応する前記電圧検出モジュールの方形波信号をチャンネル選択した後に、前記スイッチ制御モジュールに送信するように設定される。

本発明の実施例は、上記のトーテムポールブリッジレス力率補正ソフトスイッチ制御装置を使用するトーテムポールブリッジレス力率補正ソフトスイッチ制御方法を更に提供し、
信号処理モジュールがPFCインダクタ電圧の反転を検出することと、
前記PFCインダクタにおける電圧の反転を検出した際に、前記信号処理モジュールがスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を生成して、スイッチ制御モジュールに送信することと、を含む。

好ましくは、前記信号処理モジュールがPFCインダクタ電圧の反転を検出するのは、
前記信号処理モジュールの比較ユニットは前記電圧検出モジュールが送信した前記PFCインダクタにおける電圧を受信することを含む。

好ましくは、前記PFCインダクタにおける電圧の反転を検出した際に、前記信号処理モジュールがスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を生成して、スイッチ制御モジュールに送信するのは、
前記比較ユニットは前記PFCインダクタにおける電圧が正から負へ反転或いは負から正へ反転する際に、方形波信号を生成して前記信号処理モジュールの遅延ユニットに送信することと、
前記遅延ユニットは前記方形波信号を遅延した後に、前記信号処理モジュールのチャンネル選択ユニットに送信することと、
前記チャンネル選択ユニットは前記信号処理モジュールの入力電圧極性判断ユニットが出力した電圧極性に基づき、対応するスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を選択して、前記スイッチ制御モジュールに送信することと、を含む。

好ましくは、前記PFCインダクタにおける電圧の反転を検出した際に、前記信号処理モジュールがスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を生成して、スイッチ制御モジュールに送信するステップの後に、
前記スイッチ制御モジュールは対応するスイッチトランジスタを強制的に導通させ、前記スイッチトランジスタのゼロ電圧スイッチング或いはバレースイッチングを行うことを更に含む。

好ましくは、該方法は、
前記トーテムポールブリッジレスPFC回路の中のいずれかのスイッチトランジスタを切断し、且つ該スイッチトランジスタのボディーダイオードの反転回復が完成した後に、前記トーテムポールブリッジレスPFC回路と前記スイッチトランジスタにおける接合コンデンサとが共振し、前記PFCインダクタにおける電圧が電圧反転を発生させることを更に含む。

本発明の実施例はトーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法を提供し、PFCインダクタ電圧の反転を検出し、前記PFCインダクタにおける電圧の反転を検出した際に、信号処理モジュールはスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を生成して、スイッチ制御モジュールに送信し、リアルタイムのPFCインダクタ電圧の監視及び該監視方式に基づく回路制御を実現し、トーテムポールブリッジレスPFC回路効率が低い問題を解決する。

図1はトーテムポールブリッジレスPFCシステムの構造模式図である。図2は本発明の実施例1によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置の構造模式図である。図3は本発明の実施例2によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置の構造模式図である。図4は本発明の実施例2に係る電圧検出モジュールと信号処理モジュールの内部構造模式図である。図5は交流入力電圧が二分の一の出力電圧より小さい場合の本発明の実施例2によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置の作動過程波形図である。図6は交流入力電圧が二分の一の出力電圧より大きい場合の本発明の実施例2によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置の作動過程波形図である。図7は図4における比較ユニットT2をインバーターで代替した後に得られた電圧検出モジュールと信号処理モジュールの内部構造模式図である。図8は単一の補助巻線を採用する両端が分圧抵抗とクランプダイオードを通した後にコンパレータの正負入力とする際の電圧検出モジュールと信号処理モジュールの内部構造模式図である。図9は本発明の実施例2によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置において直接に分圧抵抗によってインダクタ両端の電圧を直接に検出する回路模式図である。図10はトーテムポールブリッジレスPFC回路が互い違いに並列する構造模式図である。図11は図10に示すような互い違い並列構造のトーテムポールブリッジレスPFC回路ソフトスイッチ制御装置の構造模式図である。図12は本発明の実施例2によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置の信号処理回路の作動波形図である。図13は本発明の実施例3によるトーテムポールブリッジレス力率補正ソフトスイッチ制御方法のフローチャートである。

従来のトーテムポール変換回路システムにおいて、以上の制御思案に基づいて、タイムリで正確的にPFC回路のインダクタ電圧反転信号を検出する必要があり、電源周波数スイッチトランジスタS1、S2及び高周波スイッチトランジスタS3、S4のタイミング制御を実現することに用いられ、TCMモードでの全入力交流電圧、全負荷範囲内でのZVS又はVS制御を実現する。

上記の問題を解決するために、本発明の実施例はトーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法を提供する。以下、図面を参照して本発明の実施例を詳細的に説明する。なお、衝突しない場合に、本願における実施例及び実施例における特徴を互いに任意に組み合わせることができる。

まず、図面を参照して、本発明の実施例1を説明する。

本発明の実施例はトーテムポールブリッジレス力率補正ソフトスイッチ制御装置を提供し、スイッチトランジスタにはまだ大きな電圧がある場合に導通されることを回避し、トーテムポールブリッジレスPFC回路の効率を向上させる。

上記の目的を実現するために、本発明の実施例におけるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置構造は、図2に示すように、トーテムポールブリッジレスPFC回路、電圧検出モジュール、信号処理モジュール及びスイッチ制御モジュールを備え、
前記トーテムポールブリッジレスPFC回路は第1接続点と第2接続点の間に並列接続される少なくとも2つのブリッジアームを含み、第1ブリッジアームは同方向に直列接続する2つのスイッチトランジスタ又はダイオードを含み、第2ブリッジアームは同方向に直列接続する2つのスイッチトランジスタを含み、前記トーテムポールブリッジレスPFC回路は少なくとも1つのPFCインダクタを含み、前記第1接続点と前記第2接続点の間にフィルタコンデンサと負荷が更に並列される。前記電圧検出モジュールは前記トーテムポールブリッジレスPFC回路のPFCインダクタに接続され、前記PFCインダクタにおける電圧を検出するように設定され、
前記信号処理モジュールは前記電圧検出モジュールに接続され、前記電圧検出モジュールが検出した信号を受信し、前記PFCインダクタにおける電圧が正から負へ反転或いは負から正へ反転する際に方形波信号を出力し且つ一定の時間の遅延を経た後に前記方形波信号をスイッチトランジスタソフトスイッチ又はバレースイッチング信号として処理して前記スイッチ制御モジュールに提供するように設定され、
前記スイッチ制御モジュールは前記トーテムポールブリッジレスPFC回路の全部のスイッチトランジスタにいずれも接続される。

前記電圧検出モジュールは前記トーテムポールブリッジレスPFC回路のPFCインダクタに補助巻線を増加し、抵抗によってPFCインダクタ両端における電圧を直接に検出してもよく、インダクタにおける電圧を検出することに用いられる。好ましくは、電圧検出モジュールは抵抗によって前記PFCインダクタの両端に接続されてよく、単一のインダクタ補助巻線によって前記PFCインダクタの磁気コアにカップリングされてもよく、更に、第1インダクタ補助巻線と第2インダクタ補助巻線によって前記PFCインダクタの磁気コアにカップリングされてもよく、前記第1インダクタ補助巻線の第1端と前記第2インダクタ補助巻線の第1端とはドット端末であり、前記第2インダクタ補助巻線の第2端は前記第2インダクタ補助巻線の第1端に接続されて接地する。

前記PFCインダクタの電流は1つのスイッチ周期内で最小値から最大値に上昇し、次に、最大値から最小値に降下するため、PFCインダクタにおける電圧は1つのスイッチ周期内で2回の反転、即ち正電圧から負電圧までの反転及び負電圧から正電圧までの反転を発生し、
前記電圧検出モジュールが検出したPFCインダクタ電圧を比較ユニットに送信して処理し、前記比較ユニットの正相入力端はサンプリングされたPFCインダクタの一端の電圧信号に接続され、前記比較ユニットの反転入力端はサンプリングされたPFCインダクタの他端の電圧信号に接続され、PFCインダクタ電圧はインダクタ電流最大値と最小値で反転するため、比較ユニットはPFCインダクタ電流の最大及び最小のところで反転し、1つの方形波信号を取得し、
トーテムポールブリッジレスPFC回路のスイッチトランジスタを切断し、且つそのボディーダイオードの反転回復が完成した後に、PFCインダクタとスイッチトランジスタにおける接合コンデンサとは共振し、この時、PFCインダクタにおける電圧が反転して、負から正まで変わり、比較ユニットは1つの低レベルから高レベルまでの立ち上がりエッジを出力し、この立ち上がりエッジを遅延ユニットに通させ、一定時間の遅延を経て、この時、スイッチトランジスタの電圧がゼロまで共振或いはボトムまで共振し、この信号をスイッチ制御モジュールに送信して、スイッチトランジスタに対応するスイッチング判断信号として、前記のスイッチトランジスタを強制的に導通し、前記スイッチトランジスタのゼロ電圧スイッチング或いはバレースイッチングを実現する。

信号処理モジュールは比較ユニット、遅延ユニット、入力電圧極性判断ユニット及びチャンネル選択ユニットを更に備える。比較ユニットの正相入力端は前記トーテムポールブリッジレスPFC回路のPFCインダクタ電圧（或いは電圧基準）に接続され、反相入力端は前記トーテムポールブリッジレスPFC回路のPFCインダクタ電圧の他端に接続され、前記インダクタ電圧が反転する信号を検出し、出力端が信号処理モジュールの入力端に接続されるように設定される。比較ユニットにおける正相入力端の電圧と反相入力端の電圧は持続的に変化するため、比較ユニットの出力端は高低レベルを持続的に切り換え、このように、比較ユニットは1つの方形波信号を取得し、該信号が遅延ユニットに入る。前記遅延ユニットの入力端は前記電圧検出モジュールの比較ユニットの出力端に接続され、一定時間の遅延を経て、出力信号がチャンネル選択ユニットに入り、チャンネル選択ユニットの選択端は前記交流入力電圧極性判断ユニットの出力端に接続され、交流入力電圧の極性を判断することによって、異なる電圧検出モジュールの出力を選択し、この時、スイッチトランジスタにおける電圧（スイッチトランジスタがMOSFETであると、DS電圧である）は0V或いはボトムの最小値まで共振し、信号処理モジュールの出力信号をスイッチ制御モジュールに送信し、トーテムポールブリッジレスPFC回路に対応するスイッチトランジスタの導通をトリガーすることに用いられ、トーテムポールブリッジレスPFC回路のスイッチトランジスタのゼロ電圧導通或いはバレースイッチングを実現することができる。

以下、図面を参照して、本発明の実施例2を説明する。

図3は本発明の実施例によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置の構造模式図であり、図4は本発明の実施例に係る電圧検出モジュールと信号処理モジュールの内部構造模式図である。本発明の実施例は1つの応用例によって本発明の実施例におけるトーテムポールブリッジレスPFC回路のソフトスイッチ制御装置を説明する。勿論、該トーテムポールブリッジレス力率補正ソフトスイッチ制御装置は本実施例のこのような形態に制限されず、当業者は把握した専門的知識に基づきその他の類似形式を採用してもよく、上記の各モジュールの機能を実現すればよい。ここで、図4に示すように、電圧検出モジュールはトーテムポールブリッジレスPFCインダクタにおける電圧の検出を例として説明する。トーテムポールブリッジレスPFCインダクタに2つの補助巻線を追加して巻き付け、それぞれ交流入力電圧の正の半サイクルと交流入力電圧の負の半サイクルの時にインダクタにおける対応する異なる電圧を検出することに用いられ、補助巻線1のA1端と補助巻線2のB1端とはドット端末であり、補助巻線1のA2端は補助巻線2のB1端に接続されて接地する。補助巻線1のA1は分圧抵抗R1、R2に接続され、次に、クランプダイオードVD1とVD2を通し、検出した電圧範囲を0〜3.3Vにさせ、補助巻線2のB2端も同様にまず分圧抵抗R3、R4を通し、次にクランプダイオードVD3とVD4に接続され、同様に、検出した電圧信号も0〜3.3Vにクランプされる。補助巻線1のA1端と補助巻線2のB2端とは2つの異極性端であり、且つそれらの他端はともに接地するため、A1端が検出した信号はB2端が検出した信号とは反対である。

前記信号処理モジュールにおける2つの比較ユニットT1とT2は、補助巻線2のB2端が分圧抵抗とクランプダイオードを通した後の信号をコンパレータT1の正相入力信号とし、補助巻線1のA1端が分圧抵抗とクランプダイオードを通した後の信号をT1の反転入力信号とし、比較ユニットT2の正反相の入力信号は比較ユニット1のものと正反対である。このように、比較ユニットT1と比較ユニットT2の出力信号は正反対である。交流入力電圧が正の半サイクルである際に、その作動過程の波形図を図5と6に示すように、トーテムポールブリッジレスPFC回路のスイッチトランジスタはMOSFETを例とし、図5は交流入力電圧が二分の一の出力電圧より小さい場合であり、図6は交流入力電圧が二分の一の出力電圧より大きい場合である。交流入力電圧が電源周波数の正の半サイクルである際に、図3では、第2スイッチトランジスタS2をずっと導通し、第4スイッチトランジスタS4を導通する際に、PFCインダクタにおける電流が上昇し始め、補助巻線1のA1端が検出した電圧は正であり、補助巻線2のB2端が検出した電圧は負であるため、比較ユニットT2の出力は高レベルであり、比較ユニットT1の出力は低レベルである。インダクタ電流が最大値まで上昇する際に、第4スイッチトランジスタS4を切断し、第3スイッチトランジスタS3を導通し、この時、インダクタ電流は下が始め、インダクタ電流が0まで下がる際に、第3スイッチトランジスタS3を切断し、第3スイッチトランジスタS3のボディーダイオードに反転回復時間が存在するため、インダクタ電流は反転し始めて増加し、続いて、回路が共振状態にあり、スイッチトランジスタS4のDS電圧はゆっくりと0V或いはボトムまで共振し、インダクタ補助巻線1のA1端が検出した電圧Vaux1は正から負まで変わり、インダクタ補助巻線2のB2端が検出した電圧Vaux2は反対であるため、比較ユニットT2の出力信号は低レベルから高レベルまで反転し、この反転信号に一定時間の遅延を加え、スイッチ制御モジュールのトリガー条件として使用し、MOSトランジスタのGSのために駆動信号を発生して、第4スイッチトランジスタS4をスイッチングし、このように第4スイッチトランジスタのゼロ電圧導通或いはバレースイッチングを実現して、スイッチングの損耗を減少して、効率を向上させる。回路に対称性があるため、交流入力電圧は電源周波数の負の半サイクルである際に、コンパレータユニットT1は同様に1つの低レベルから高レベルまでの反転信号を取得し、同様にスイッチ制御モジュールのトリガー条件として、第3スイッチトランジスタS3をスイッチングし、このように交流入力電圧が負の半サイクルである際に第3スイッチトランジスタのゼロ電圧導通或いはバレースイッチングを実現でき、スイッチトランジスタ損耗を低下させ、効率を向上させる。

以上のように、比較ユニットT1と比較ユニットT2の出力信号は完全に反対であるため、比較ユニットT2をインバーターで代替することができ、図7に示すように、比較ユニットT1により電源周波数交流入力電圧が負の半サイクルである検出信号を出力し、次に、該信号がインバーターを通させ、電源周波数交流入力電圧が正の半サイクルである検出信号を取得し、該反転機能はハードウェアにより実現されることができ、デジタル信号処理（Digital Signal Processing、DSPと略称する）によりソフトウェアを使用して実現することもできる。

上記の補助巻線1と補助巻線2が検出した電圧は正反対であるため、単一の補助巻線の両端が分圧抵抗とクランプダイオードを通した後にコンパレータの正負入力とし、図8に示すように、交流入力電圧が負の半サイクルである際のインダクタ電圧信号の検出を取得でき、次に、インバーターを使用して交流入力電圧が正の半サイクルである際のインダクタ電圧検出を取得できる。

図9は本発明の実施例によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置において直接に分圧抵抗によってインダクタ両端の電圧を直接に検出する回路模式図である。

電源モジュールの出力密度を向上させるために、互い違いに並列するトーテムポールブリッジレスPFC回路を採用する場合が多い。図10に示すように、互い違いに並列するトーテムポールブリッジレスPFC回路の回路図である。

図11に示すのは図10に示すような互い違い並列構造を採用するトーテムポールブリッジレスPFC回路ソフトスイッチ制御装置であり、その実現原理は図3に示すようなトーテムポールブリッジレスPFC回路ソフトスイッチ制御装置と同じであり、第1相インダクタの両側に第1相インダクタ電圧検出モジュールが接続され、追加した第2相インダクタに同様に第2相インダクタ電圧検出モジュールが接続され、検出した信号を第2相スイッチトランジスタの導通条件として使用する。

図12に示すのは信号処理回路の作動波形であり、交流入力電圧Vinが正の半サイクルである際に、有効な電圧検出信号Vzcd2を取得し、Vzcd1が無効な信号であり、逆に、交流入力電圧Vinが負の半サイクルである際に、有効な電圧検出信号Vzcd1を取得し、Vzcd2が無効な信号である。このため、スイッチ制御ユニットを利用して正の半サイクルと負の半サイクルを代表する電源周波数信号V_Pos、V_Negを提供し、この2つの信号は図3における第1スイッチトランジスタと第2スイッチトランジスタのスイッチング又は閉合を制御するためのものであり、それぞれ正負の半サイクルの無用信号をシールドした後に、正負の半サイクルの両方が有効である電圧検出信号Vzcdを取得するためのものでもある。

説明しやすくするために、本発明の実施例においてトーテムポールブリッジレスPFC回路がスイッチトランジスタを使用するものを例とする。特に、ダイオードでスイッチトランジスタを代替してもよい。ダイオードを採用する際に、本発明の実施例によるトーテムポールブリッジレスPFC回路が備えた機能及び達成した効果はスイッチトランジスタを使用するものと同様であり、実現原理も同じであるため、ここで繰り返して説明しない。

以下、図面を参照して、本発明の実施例3を説明する。

本発明の実施例はトーテムポールブリッジレス力率補正ソフトスイッチ制御方法を提供し、本発明の実施例1及び実施例2によるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置に結合して、PFCインダクタ電圧をリアルタイムに検出し且つ検出した結果に基づきトーテムポールブリッジレスPFC回路におけるスイッチトランジスタを制御する。本発明の実施例において、トーテムポールブリッジレスPFC回路がスイッチトランジスタを使用するものを例とし、フローは図13に示すように、以下のステップ1301〜ステップ1303を含む。

ステップ1301、信号処理モジュールはPFCインダクタ電圧の反転を検出する。
該ステップにおいて、前記信号処理モジュールの比較ユニットは前記電圧検出モジュールが送信した前記PFCインダクタにおける電圧を受信する。

ステップ1302、前記PFCインダクタにおける電圧の反転を検出した際に、前記信号処理モジュールはスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を生成して、スイッチ制御モジュールに送信する。
本発明の実施例において、トーテムポールブリッジレスPFC回路におけるいずれかのスイッチトランジスタを切断し、且つ該スイッチトランジスタのボディーダイオードの反転回復が完成した後に、前記PFC回路と前記スイッチトランジスタにおける接合コンデンサとは共振し、前記PFCインダクタにおける電圧が電圧反転を発生する。本発明の実施例1及び実施例2における関連説明を参照する。

該ステップにおいて、
1、前記比較ユニットは前記PFCインダクタにおける電圧が正から負へ反転或いは負から正へ反転する際に、方形波信号を生成して前記信号処理モジュールの遅延ユニットに送信し、
2、前記遅延ユニットは前記方形波信号を遅延した後に、前記信号処理モジュールのチャンネル選択ユニットに送信し、
3、前記チャンネル選択ユニットは前記信号処理モジュールの入力電圧極性判断ユニットが出力した電圧極性に基づき、対応するスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を選択して、前記スイッチ制御モジュールに送信する。

ステップ1033、前記スイッチ制御モジュールは対応するスイッチトランジスタを強制的に導通し、前記スイッチトランジスタのゼロ電圧スイッチング或いはバレースイッチングを行う。

本発明の実施例はトーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法を提供し、PFCインダクタ電圧の反転を検出し、前記PFCインダクタにおける電圧の反転を検出した際に、信号処理モジュールはスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を生成して、スイッチ制御モジュールに送信し、リアルタイムのPFCインダクタ電圧の監視及び該監視方式に基づく回路制御を実現し、トーテムポールブリッジレスPFC回路の効率が低い問題を解決する。

当業者は、上記実施例の全部又は一部のステップがコンピュータプログラムプロセスで実現することができ、前記コンピュータプログラムはコンピュータ可読記憶媒体に記憶されることができ、前記コンピュータプログラムは対応するハードウェアプラットフォーム（例えばシステム、デバイス、装置、機器等）で実行し、実行する際、方法の実施例のステップの1つ又はその組み合わせを含むことを理解することができる。

選択的に、上記実施例の全部又は一部のステップは集積回路を使用して実現することもでき、これらのステップはそれぞれ一つ一つの集積回路モジュールに製造されるか、又はそれらの中の複数のモジュール又はステップを単一の集積回路モジュールに製造して実現することができる。このように、本発明はいかなる特定のハードウェアとソフトウェアの組合せに限定されない。

上記実施例における各装置/機能モジュール/機能ユニットは汎用の計算装置を採用して実現することができ、それらは単一の計算装置に集積されてもよく、複数の計算装置からなるネットワークに分布されてもよい。

上記実施例における各装置/機能モジュール/機能ユニットはソフトウェア機能モジュールで実現するとともに独立な製品として販売又は使用される場合、1つのコンピュータ読み取り可能な記憶媒体に記憶することができる。上記のコンピュータ読み取り可能な記憶媒体は読み取り専用メモリ、磁気ディスク又はCD等であってよい。

当業者が本発明に開示された技術範囲内において簡単に考えられる変化又は切替は、いずれも本発明の保護範囲に属すべきである。このため、本発明の保護範囲は請求の範囲に記載の保護範囲を標準とすべきである。

本発明の実施例はリアルタイムのPFCインダクタ電圧の監視及び該監視方式に基づく回路制御を実現し、トーテムポールブリッジレスPFC回路の効率が低い問題を解決する。

Claims

トーテムポールブリッジレス力率補正ソフトスイッチ制御装置であって、トーテムポールブリッジレス力率補正（PFC）回路を備え、前記トーテムポールブリッジレス力率補正（PFC）回路は第1接続点と第2接続点の間に並列接続される少なくとも2つのブリッジアームを含み、第1ブリッジアームは同方向に直列接続する2つのスイッチトランジスタ又はダイオードを含み、第2ブリッジアームは同方向に直列接続する2つのスイッチトランジスタを含み、前記トーテムポールブリッジレス力率補正（PFC）回路は少なくとも1つのPFCインダクタを含み、前記第1接続点と前記第2接続点の間にフィルタコンデンサと負荷が更に並列され、前記装置は、
電圧検出モジュール、信号処理モジュール及びスイッチ制御モジュールを更に備え、
前記電圧検出モジュールは前記トーテムポールブリッジレス力率補正（PFC）回路のPFCインダクタに接続され、前記PFCインダクタにおける電圧を検出するように設定され、
前記信号処理モジュールは前記電圧検出モジュールに接続され、前記電圧検出モジュールが検出した電圧信号を受信し、前記PFCインダクタにおける電圧が正から負へ反転或いは負から正へ反転する際に方形波信号を生成し且つ前記方形波信号を一定の時間遅延した後に、遅延した後の前記方形波信号をスイッチトランジスタソフトスイッチ又はバレースイッチング信号に処理して、前記スイッチトランジスタソフトスイッチ又はバレースイッチング信号を前記スイッチ制御モジュールに提供するように設定され、
前記スイッチ制御モジュールは前記トーテムポールブリッジレス力率補正（PFC）回路の全部のスイッチトランジスタにいずれも接続され、
前記信号処理モジュールは、比較ユニット、遅延ユニット、入力電圧極性判断ユニット及びチャンネル選択ユニットを備え、
前記電圧検出モジュールは更に、2つの出力によって前記PFCインダクタ両端の電圧信号を出力し、前記2つの出力の一方によって前記比較ユニットの正相入力端に接続され、前記2つの出力の他方によって前記比較ユニットの反転入力端に接続されるように設定され、
前記PFCインダクタにおける電圧は正から負へ反転或いは負から正へ反転する際に、前記比較ユニットは前記遅延ユニットに方形波信号を出力するように設定され、前記遅延ユニットは一定の時間の遅延を経た後に前記方形波信号をチャンネル選択ユニットに送信するように設定され、前記チャンネル選択ユニットは、入力電圧極性判断ユニットが出力した入力電圧極性に基づき、チャンネルを選択することで、対応する前記電圧検出モジュールの方形波信号を選択した後に、前記スイッチ制御モジュールに送信するように設定されるトーテムポールブリッジレス力率補正ソフトスイッチ制御装置。
前記電圧検出モジュールは抵抗によって前記PFCインダクタの両端に接続される請求項１に記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御装置。
前記電圧検出モジュールは単一のインダクタ補助巻線によって前記PFCインダクタの磁気コアにカップリングされる請求項１に記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御装置。
前記電圧検出モジュールは第１インダクタ補助巻線と第２インダクタ補助巻線によって前記PFCインダクタの磁気コアにカップリングされ、前記第１インダクタ補助巻線の第１端と前記第２インダクタ補助巻線の第１端とはドット端末であり、前記第１インダクタ補助巻線の第２端は前記第２インダクタ補助巻線の第１端に接続され且つ接地する請求項１に記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御装置。
信号処理モジュールがPFCインダクタ電圧の反転を検出することと、
前記PFCインダクタにおける電圧の反転を検出した際に方形波信号を生成して、前記方形波信号を一定の時間遅延した後に、遅延した後の前記方形波信号をスイッチトランジスタソフトスイッチ又はバレースイッチング信号に処理して、前記スイッチトランジスタソフトスイッチ又はバレースイッチング信号をスイッチ制御モジュールに送信することと、を含み、
前記PFCインダクタにおける電圧の反転を検出した際に方形波信号を生成して、前記方形波信号を一定の時間遅延した後に、遅延した後の前記方形波信号をスイッチトランジスタソフトスイッチ又はバレースイッチング信号に処理して、前記スイッチトランジスタソフトスイッチ又はバレースイッチング信号をスイッチ制御モジュールに送信することは、
前記比較ユニットは前記PFCインダクタにおける電圧が正から負へ反転或いは負から正へ反転する際に、方形波信号を生成して前記信号処理モジュールの遅延ユニットに送信することと、
前記遅延ユニットは前記方形波信号を遅延した後に、前記信号処理モジュールのチャンネル選択ユニットに送信することと、
前記チャンネル選択ユニットは前記信号処理モジュールの入力電圧極性判断ユニットが出力した電圧極性に基づき、対応するスイッチトランジスタソフトスイッチトリガー又はバレースイッチング信号を選択して、前記スイッチ制御モジュールに送信することと、を含み、
2つの出力によって前記PFCインダクタ両端の電圧信号を出力し、前記2つの出力の一方によって前記比較ユニットの正相入力端に接続され、前記2つの出力の他方によって前記比較ユニットの反転入力端に接続される請求項1〜4のいずれかに記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御装置を使用するトーテムポールブリッジレス力率補正ソフトスイッチ制御方法。
前記信号処理モジュールがPFCインダクタ電圧の反転を検出するのは、
前記信号処理モジュールの比較ユニットは前記電圧検出モジュールが送信した前記PFCインダクタにおける電圧を受信することを含む請求項５に記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御方法。
前記PFCインダクタにおける電圧の反転を検出した際に方形波信号を生成して、前記方形波信号を一定の時間遅延した後に、遅延した後の前記方形波信号をスイッチトランジスタソフトスイッチ又はバレースイッチング信号に処理して、前記スイッチトランジスタソフトスイッチ又はバレースイッチング信号をスイッチ制御モジュールに送信するステップの後に、
前記スイッチ制御モジュールは対応するスイッチトランジスタを強制的に導通し、前記スイッチトランジスタのゼロ電圧スイッチング或いはバレースイッチングをさせることを更に含む請求項５に記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御方法。
前記トーテムポールブリッジレス力率補正（PFC）回路の中のいずれか１つのスイッチトランジスタを切断し、且つ該スイッチトランジスタのボディーダイオードの反転回復が完成した後に、前記トーテムポールブリッジレス力率補正（PFC）回路と前記スイッチトランジスタにおける接合コンデンサとが共振し、前記PFCインダクタにおける電圧が電圧反転を発生することを更に含む請求項６に記載のトーテムポールブリッジレス力率補正ソフトスイッチ制御方法。