JP6223544B2 - オプトエレクトロニクス素子、支持体結合体及び複数のオプトエレクトロニクス素子を製造するための方法 - Google Patents

オプトエレクトロニクス素子、支持体結合体及び複数のオプトエレクトロニクス素子を製造するための方法 Download PDF

Info

Publication number
JP6223544B2
JP6223544B2 JP2016506963A JP2016506963A JP6223544B2 JP 6223544 B2 JP6223544 B2 JP 6223544B2 JP 2016506963 A JP2016506963 A JP 2016506963A JP 2016506963 A JP2016506963 A JP 2016506963A JP 6223544 B2 JP6223544 B2 JP 6223544B2
Authority
JP
Japan
Prior art keywords
casing
reinforcing body
support
optoelectronic
conductor frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016506963A
Other languages
English (en)
Other versions
JP2016516309A (ja
Inventor
ゲブーア トビアス
ゲブーア トビアス
ツィーライス クリスティアン
ツィーライス クリスティアン
ツィツルスペルガー ミヒャエル
ツィツルスペルガー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016516309A publication Critical patent/JP2016516309A/ja
Application granted granted Critical
Publication of JP6223544B2 publication Critical patent/JP6223544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、オプトエレクトロニクス素子に関する。
本明細書は、独国特許明細書102013206186.2号の優先権を主張するものであり、その開示内容は参照により含まれるものとする。
例えば照明システム内に配設することができるオプトエレクトロニクス素子は、多くの場合、取付面を備えている支持体を有している。取付面には、少なくとも一つの発光素子が配置されており、発光素子は取付面に配置されているコンタクト面を介して、支持体と導電性に接続されている。発光素子は発光チップ、例えば発光半導体チップを有することができる。支持体を、ポリマー材料から成る封止材料、例えばエポキシ化合物又はシリコーン化合物でもってコーティングすることができる。封止材料に生じる応答収縮によって、また更には、封止材料の膨張特性と支持体の材料の膨張特性とが異なることによって、支持体が、また場合によっては素子全体が不所望に変形するか、又は撓む虞がある。そのような変形又は撓みが、処理の安全性に関する問題及び/又は素子の品質の低下をもたらすこともある。素子の面積が大きくなるほど、それらの素子の負荷耐性は低くなり、これは素子の厚さが薄いことにも起因する。
この欠点を回避するために、例えば、素子又は素子の個々の部分の熱的及び/又は機械的な処理を事後的に行うことによって、素子に生じる歪み又は変形を低減することが公知である。特に、機械的な処理は素子又は素子の個々の部分にとって大きな負荷となるので、それによって亀裂が生じるか、又は、素子において剥離が発生する可能性がある。また、部分的に高い濃度でガラス粒子を添加することによって、封止材料の膨張率を支持体の材料の膨張率に適合させることが公知である。しかしながらガラス粒子を添加することによって、素子の各部分の処理が実質的に困難になる。更には、素子の寸法を大きくすることによって、例えば素子全体を高くすることによって、又は支持体を厚くすることによって、素子の機械的な特性を改善することが公知である。
種々の実施の形態は、素子の寸法を維持したまま、機械的な負荷を低減し、且つ、それと同時に素子を良好に加工することができる、形状安定性が改善されたオプトエレクトロニクス素子を提供する。
種々の実施の形態において、オプトエレクトロニクス素子は、取付面を備えている支持体と、取付面上に配置されており、且つ、支持体と導電的に接続されている、少なくとも一つの発光素子と、オプトエレクトロニクス素子に組み込まれている少なくとも一つの補強体と、を有している。
本発明の有利な実施の形態及び好適な発展形態は、従属請求項に記載されている。
一つ又は複数の補強体をオプトエレクトロニクス素子に嵌め込む又は挿入することによって、そのオプトエレクトロニクス素子の複合材料の機械的な撓み剛性が改善されていることに基づき、素子の寸法を大きくすることなく、及び/又は、素子の機械的な負荷が高まることなく、及び/又は、素子の加工性が劣化することなく、非常に良好な形状安定性を達成することができる。一つ又は複数の補強体を用いることによって、オプトエレクトロニクス素子の個々の部分の剛性、従ってオプトエレクトロニクス素子全体の剛性も改善することができるので、オプトエレクトロニクス素子の変形又は撓みを低減することができる。更に、素子に補強体が配置されることによって、素子の安定性を高めるために素子の個々の構成部材が付加的に熱的及び/又は機械的な負荷に晒されることがなくなることから、その結果、それらの構成部材の材料が保護される。また一つ又は複数の補強体を素子に配置することによって素子が全体的に強化され、それによって、オプトエレクトロニクス素子が破損する危険も低減することができる。補強体は任意の形状を有することができ、例えば、補強体を細長い補強リブとして形成することができる。オプトエレクトロニクス素子の製造時に、補強体を種々の位置において素子に嵌め込む又は挿入することができる。複数の補強体を種々の位置において素子に配置することもできるので、それによって例えば、オプトエレクトロニクス素子の個々の領域の撓み剛性を所期のように高めることもできる。
補強体を金属材料、半金属材料、繊維材料、セラミック材料、ポリマー材料、及び/又は、結晶材料から形成することができる。金属材料として、例えば、アルミニウム、例えば陽極酸化されたアルミニウムを使用することができる。半金属材料として、例えばケイ素を使用することができる。繊維材料として、例えば、ガラス繊維、アラミド繊維、及び/又は、炭素繊維を使用することができる。結晶材料として、例えばサファイアを使用することができる。補強体を形成するために、それぞれが異なる特性を備えているそれら複数の材料を相互に組み合わせて、素子に使用される際の補強体に課される要求に、補強体の特性を最適に適合させることも可能である。
補強体をオプトエレクトロニクス素子に形成されている凹部内に、又は、オプトエレクトロニクス素子に形成されている表面上に配置することによって、補強体をオプトエレクトロニクス素子に組み込むことができる。表面における補強体の配置は、例えば、補強体自体よりも薄い厚さを有している、オプトエレクトロニクス素子の構成部材において行うことができる。補強体が配置される、オプトエレクトロニクス素子の構成部材が、補強体よりも厚い場合には、補強体を、その構成部材に形成されている凹部内に配置することができる。
補強体が、素子に形成されている凹部内に、又は、素子内に形成されている表面上に配置された後には、補強体を封止材料又は押出材料によって少なくとも部分的に覆うことができるので、封止材料又は押出材料を注型成形するか又は射出成形することによって補強体を少なくとも部分的に囲むことができる。封止材料として、例えばシリコーン化合物又はエポキシ化合物を使用することができる。更には、封止材料又は押出材料を注型成形するか又は射出成形することによって、支持体及び発光素子も少なくとも部分的に囲むことができる。そのような注型成形又は射出成形の前に、補強体を、例えば接着による結合でもって、支持体上に固定することができる。
例えば、補強体をオプトエレクトロニクス素子の支持体に配置することができる。補強体が支持体に配置されている場合、補強体は例えば支持体の表面上に載置されており、且つ、その位置に確実に固定されている。支持体を例えば、打ち抜き加工された薄い銅薄板の形態の導体フレームとして形成することができる。しかしながら、支持体を回路基板として形成することもできる。
オプトエレクトロニクス素子は、更にケーシングを有することができ、その場合には、支持体及び少なくとも一つの発光素子をケーシング内に配置することができる。ケーシングは、例えば、キャビティを有することができ、そのキャビティ内に支持体及び少なくとも一つの発光素子を配置することができる。オプトエレクトロニクス素子に複数の発光素子が設けられており、且つ、全ての発光素子がケーシングのキャビティ内に配置されている場合には、オプトエレクトロニクス素子をいわゆるLEDパッケージとして形成することができる。しかしながらまた、複数の発光素子が設けられている場合に、ケーシング内の各発光素子に一つのキャビティを割り当て、それによって、各発光素子をケーシングの個別のキャビティ内に配置させることも可能である。
オプトエレクトロニクス素子がケーシングを有している場合には、補強体をケーシング内に配置することができる。例えば、支持体及び発光素子を配置することができるケーシング内の一つ又は複数のキャビティとは別個に、ケーシングに形成されている凹部に、補強体を配置することができる。ケーシング内に配置される一つ又は複数の補強体を、オプトエレクトロニクス素子の唯一の補強部として設けることができるが、しかしながら、支持体に配置されている一つ又は複数の補強部に付加的に設けることもできる。
本発明の複数の実施例を図面に示し、以下において詳細に説明する。
オプトエレクトロニクス素子の概略図を示す。 導体フレームとして形成されており、且つ、補強体及び第1の実施例による支持体結合体を有している、オプトエレクトロニクス素子の支持体の概略図を示す。 図2の線A−Aに沿った概略的な断面図を示す。 補強体が配置されている導体フレームの概略図を示す。 第2の実施例による支持結合体の概略図を示す。 第3の実施例による支持結合体の概略図を示す。 補強体の封止後の、図6に示した支持結合体の線C−Cに沿った概略的な断面図を示す。 オプトエレクトロニクス素子の概略図を示す。 補強体が配置されている別の導体フレームの概略図を示す。 補強体を備えているオプトエレクトロニクス素子のケーシングの概略図を示す。 図4の線B−Bに沿った概略的な断面図を示す。 補強体が設けられていない状態のオプトエレクトロニクス素子のケーシングの別の概略図を示す。 補強体が挿入された状態の図6に示したケーシングの概略図を示す。 封止材料が注型成形されることにより補強体が少なくとも部分的に囲まれている、図7に示したケーシングの概略図を示す。 二つの発光素子及び一つの補強体を備えている、オプトエレクトロニクス素子のケーシングの概略図を示す。 図15の線D−Dに沿った概略的な断面図を示す。
以下の詳細な説明においては添付の図面を参照するが、この図面は、本明細書の一部を成すものであり、また例示のために、本発明を実施することができる特定の実施の形態が示されている。この関係において、方向を示す術語、例えば「上方」、「下方」、「前方」、「後方」、「前面」、「背面」等は、説明する図面の向きを基準にして使用されている。種々の実施の形態における構成要素を種々の向きで配置することができるので、それらの方向を示す術語は例示のために用いられているに過ぎず、何の制限も意図していない。本発明の保護範囲から逸脱することなく、他の実施の形態も使用でき、また構造的又は論理的な変更も行うことができると解される。特に明記しない限りは、本明細書において説明する種々の実施例の特徴を相互に組み合わせることができると解される。従って、以下の詳細な説明は制限を意図したものではないと解され、本発明の保護範囲は添付の特許請求の範囲によって規定されている。
本明細書において、「結合されている」、「接続されている」並びに「連結されている」という語句は、直接的又は間接的な結合、若しくは、直接的又は間接的な接続、若しくは、直接的又は間接的な連結を表すために用いられる。図面においては、合理的な範囲において、同一又は類似する構成要素に対して同一の参照番号を付している。
図1には、取付面3を備えている支持体2を有しているオプトエレクトロニクス素子1が示されている。取付面3上には、第1のコンタクト面4及び第3のコンタクト面5が形成されている。第1のコンタクト面4上には発光素子6が配置されており、この発光素子6の下面は、第1のコンタクト面4と導電的に接続されており、且つ、上面は、導電性の接続素子7、例えばボンディングワイヤを介して、第2のコンタクト面5と導電的に接続されており、これによって発光素子6は支持体2と導電的に接続されている。支持体2及び発光素子6は共にケーシング9のキャビティ8内に配置されており、且つ、封止材料10の注型成形又は射出成形によって少なくとも部分的に取り囲まれている。
図2には、図1に示したオプトエレクトロニクス素子1の支持体2が示されている。支持体2は、打ち抜き加工された薄い銅薄板から形成されている導体フレームとして形成されている。支持体2の表面11上には、幅よりも遙かに大きい長さを有しており、従って細長く形成されている二つの補強体12が配置されている。ここでは、補強体12が支持体2の同一の表面11上に対向するように配置されているので、その結果、補強体12は相互に平行に配置されている。各補強体12は支持体2の縁部領域に近接して配置されているので、それらの補強体12によって支持体2の本来の機能が損なわれることはない。
製造時に、先ず、補強体12が支持体2の表面11に配置され、その位置に確実に固定され、続いて、封止材料10が注型成形されるか又は射出成形されることによって、支持体2は、補強体12及び支持体2上に配置されている発光素子6と共に、少なくとも部分的に囲まれる。しかしながら、そのような注型成形又は射出成形によって囲む前に補強体12を嵌め込むのではなく、予め設けられている凹部に補強体12を事後的に挿入するか又は嵌め込むことも可能である。
より詳細には、図2には、複数のオプトエレクトロニクス素子1を並行して製造するための支持体結合体100が示されている。導体フレーム110は、分割線105によって区切られる複数の支持体2を含んでいる。これによって、オプトエレクトロニクス素子1を製造するために必要とされるプロセスステップを、全てのオプトエレクトロニクス素子1に対して並行して実施することができ、これによって、個々のオプトエレクトロニクス素子1を個別に製造する場合に比べて、迅速且つ廉価な製造を実現する。
導体フレーム110の他に、支持体結合体100はケーシング結合体120を含んでいる。このケーシング結合体120は導体フレーム110を少なくとも部分的に包囲し、また、例えば注型材料又は押出材料でよいケーシング封止材料20を含んでいる。ケーシング結合体120を、射出成形法又はトランスファ成形法で作製することができる。ケーシング結合体120を形成するための適切な材料は、例えば、シリコーン、エポキシ樹脂又はプラスチック、例えばポリフタラミドのようなサーモプラストである。
ケーシング結合体120は複数のエミッタキャビティ21を有している。それらのエミッタキャビティ21は、例えば矩形のマトリクス状に配置することができ、また、二つの空間方向において規則的な間隔を有することができる。図2において、各支持体2の上にエミッタキャビティ21がそれぞれ一つずつ形成されている。エミッタキャビティ21の底部は支持体2の取付面3に対して開放されているので、その底部に発光素子6を配置し、支持体2に導電的に接続することができる。そのため、第1のコンタクト面4も第2のコンタクト面5もエミッタキャビティ21によって覆われていない。
分割線105に沿った支持体結合体100の分割が容易となるように、導体フレーム110及びケーシング結合体120を構成することができる。分割は、例えば、支持体結合体100に製造された複数のオプトエレクトロニクス素子1を個別化する過程において行うことができる。導体フレーム110は例えば、分割線105の領域において、導体フレーム110の個々の支持体2を繋いでいる細い分割ウェブだけを有することができる。これによって、例えば鋸引き又は折り曲げによって行うことができる個別化が容易になる。個別化の前に、発光素子6を取り付け、封止材料によって封止することができる。
導体フレーム110を、構成部材領域103と縁部領域102とに区分することができる。構成部材領域103は、支持体2の第1のコンタクト面4及び第2のコンタクト面5が配置されている領域を含む。構成部材領域103内には、ケーシング結合体120のエミッタキャビティ21も配置されている。縁部領域102は構成部材領域103を取り囲んでいる。また縁部領域102は例えば、オプトエレクトロニクス素子1の製造中の支持体結合体100の収容及び搬送が容易となるように構成することができる。
図2において、補強体12は導体フレーム110の縁部領域102内に配置されている。これによって、オプトエレクトロニクス素子1を個別化する際に、いずれのオプトエレクトロニクス素子1も補強体12又は補強体12の一部を複数含まないように、補強体12を切断ことができる。
図2において、補強体12は、複数の支持体2にわたり延びている長手方向の寸法106を有している。補強体12は支持体2の取付面3上に配置されており、従って、処理中の導体フレーム110を補強することができる。更に、補強体12はケーシング結合体120によって包囲されており、例えば、補強体12をケーシング結合体120内に封入することができる。大きい長手方向の寸法106を備えている補強体12を取り付けることによって、例えば、オプトエレクトロニクス素子1の製造中の導体フレーム110又は支持体結合体100の撓みを低減することができる。
図3には、図2に示されている線A−Aに沿った断面図が示されており、この断面図においては、支持体2の表面11に配置されている補強体12が、封止材料の注型成形又は射出成形によって、支持体2と共に少なくとも部分的に囲まれている。
支持体2は導体フレーム110の一部であってよく、また表面11として例えば支持体2の取付面3を使用することができる。ケーシング封止材料20は補強体12の5つの側面を包囲しており、補強体12の6番目の側面が導体フレーム110に載置されている。
図4には、第2の実施例による補強体12が上面に配置されている導体フレーム110が示されている。導体フレーム110は複数の支持体2の上に配置されており、それら複数の支持体2は図4に示されている分割線105によって区切られている。各支持体2上に一つのオプトエレクトロニクス素子1が製造されるので、一つの支持体結合体100は繋がっている複数のオプトエレクトロニクス素子1から成る。支持体2の構成要素を以下では、導体フレーム110の左下の角にある支持体2に基づき記述及び説明するが、その他のいずれの支持体2も以下において説明する構成要素を同様に有している。
支持体2は、それぞれ二つの発光素子6と接触接続するように構成されている。このために、支持体2は四つの個別電極112を有しており、その場合、それぞれ二つの個別電極112の取付面3は第1のコンタクト面4として、また残りの二つの個別電極112の取付面3は第2のコンタクト面5として形成されている。
支持体2はその縁部に複数の接続ウェブ111を有しており、それらの接続ウェブ111を介して、隣接して配置されている各支持体2が接続される。個別電極112及び接続ウェブ111は、導体フレーム110を基礎としたオプトエレクトロニクス素子1の個別化後に、個別電極112間に導電性の接続部がもはや存在しないように成形されて、相互に接続されている。接続ウェブ111は分割線105に沿って配置されており、且つ、幅狭に形成されている。これによって、オプトエレクトロニクス素子1の個別化の際の接続ウェブ111の切断を容易にすることができる。
導体フレーム110には三つの補強体12が配置されている。それらの補強体12は、幅よりも大きい長手方向の寸法106を有しており、従って棒状に形成されている。更に、補強体12は、複数の支持体2にわたり延びている長手方向の寸法106を有している。補強体を例えば一つの方向において、導体フレーム110全体にわたり延在させることができる。補強体12はその方向において、導体フレーム110を強化及び補強するよう機能する。特に、支持体結合体100の処理中の導体フレーム110の撓み又は割れを阻止することができる。補強体12は導体フレーム110上の位置において、例えば接着によって確実に固定することができる。
図5には、補強体12及びケーシング結合体120を備えている、図4に示した導体フレーム110を含む、第2の実施例による支持体結合体100が示されている。図示されているケーシング結合体120は、オプトエレクトロニクス素子1のための、相互に接続されている全部で20個のケーシング9を有している。各ケーシング9は分割線105によって区切られている。また各ケーシング9は、それぞれ二つの発光素子6を収容するように構成されており、且つ、それぞれ一つのエミッタキャビティ21を有している。エミッタキャビティ21の各底部は、そこに配置すべき発光素子6の接触接続を行うために、二つの第1のコンタクト面4及び二つの第2のコンタクト面5に対して開放されている。
ケーシング結合体120は、ケーシング封止材料20を有しており、また、そのケーシング封止材料20を注型成形するか、又は、射出成形するか、又は、押出成形することによって導体フレーム110及び補強体12を囲むことによって作製することができる。図示されている実施例において、ケーシング結合体120は補強体12を完全に包囲している。オプトエレクトロニクス素子1の個別化後に、補強体12の一部は製造されたオプトエレクトロニクス素子1内に残存する。補強体12の残存する部分は、特に個別電極112間の接合部を横切る方向において、オプトエレクトロニクス素子1を付加的に強化及び補強することができる。
図6には、補強体12、ケーシング結合体120及び導体フレーム110を備えている、支持体結合体100の第3の実施例が示されている。支持体結合体100は6個の個別のケーシング9を有しており、それらのケーシング9はここでもまた分割線105によって区切られている。この実施例において、各ケーシング9はそれぞれ一つの発光素子6を収容するように構成されている。従って、ケーシング結合体120のエミッタキャビティ21を、ケーシング9毎にそれぞれ一つの第1のコンタクト面4及び第2のコンタクト面5に対して開放させることができる。
図6に示されている実施の形態においては、補強体12はケーシング結合体120の収容部124内に配置されている。収容部124によって、ケーシング9の支持体2の取付面3が露出されているので、その結果、補強体12を取付面3に配置することができる。補強体12をこの実施例においては、また他の全ての実施例においても、取付面3上に載置することができるか、又は、その取付面3上の位置において例えば接着によって確実に固定することができる。
図6においては、補強体12が、複数の支持体2にわたり延びている長手方向の寸法106を有している。これによって、補強体12は、その長手方向の寸法106の方向において、支持体結合体100を補強するよう機能する。補強体12は、分割線105に沿ったケーシング9の個別化後にオプトエレクトロニクス素子1内に残存するので、補強体12の残存する部分は製造されたオプトエレクトロニクス素子1を補強するように機能することもできる。
図6に示されている支持体結合体100は、ケーシング封止材料20を注型成形するか、又は、射出成形するか、又は、押出成形することによって導体フレーム110を囲むことによって作製することができる。その際、エミッタキャビティ21の他に、収容部124も形成される。続いて、補強体12が収容部124内に配置される。それに続いて、補強体封止材料26を注型成形することによって、補強体12を囲むことができる。図7には、補強体12に補強体封止材料26を注型成形した後の、線C−Cに沿った概略的な断面図が示されている。
分割線105に沿って個別化することによって、図5及び図6に示した実施例の支持体結合体100から、個々のオプトエレクトロニクス素子1を完成させることができる。図8には、その種のオプトエレクトロニクス素子1の概略図が示されているが、とりわけ発光素子6及びそれを包囲する封止材料10は図示していない。個別化の際には、補強体12も切断されるので、補強体12は複数の部分となって個々のオプトエレクトロニクス素子1内に残存する。その場合、補強体12のそれらの部分は、一つの方向において長手方向の寸法106を有し、この寸法106は、その方向におけるオプトエレクトロニクス素子1の寸法に対応する。その際、補強体12の上述の部分の端部は、オプトエレクトロニクス素子1の第1の側面15及びそれとは反対側に位置する側面24において露出している。
図9には、第4の実施例による支持体結合体100を作製するための、複数の補強体12及び一つの導体フレーム110の配置構成が示されている。導体フレーム110は6個の個々の支持体2を含んでおり、各支持体2は、二つの発光素子6と接触接続されるように形成されており、且つ、第1のコンタクト面4及び第2のコンタクト面5を二つずつ有している。この実施の形態では、導体フレーム110上において、一つの支持体2につき二つの補強体12が配置されている。補強体12は長手方向の寸法106を有しており、この寸法106はその方向における支持体2の寸法よりも短い。
支持体結合体100を作製するために、ケーシング封止材料20を射出成形法によって射出することによって、導体フレーム110及びその導体フレーム110上に配置されている補強体12を囲むことができる。分割線105に沿って支持体結合体100を切断することによってオプトエレクトロニクス素子1を個別化し、支持体結合体100からオプトエレクトロニクス素子1を完成させると、補強体12はその長手方向の寸法が比較的短いことに起因して、ケーシング封止材料20によって完全に包囲されたまま残存する。
図10には、二つの補強体12がオプトエレクトロニクス素子1のケーシング9内に配置されている、オプトエレクトロニクス素子1の一つの実施の形態が示されている。ケーシング9においては、一つの補強体12につき一つの凹部13が設けられており、その凹部13に補強体12が挿入されているか又は嵌め込まれている。凹部13はケーシング9のキャビティ8に対して距離を置いて配置されており、ここで図示されている実施の形態においては、凹部13は、ケーシング9内のキャビティ8の相互に対向する二つの面の付近に形成されている。図11には、図10に示した実施の形態の線B−Bに沿った断面図が示されている。
図10に概略的に示されているが、とりわけ発光素子6及び接続素子7は図示されていない、オプトエレクトロニクス素子1の実施の形態は、ケーシング封止材料20を注型成形することによって、図9に示した導体フレーム110及び補強体12を囲み、それに続いて、分割線105に沿って個別化することによって製造することができる。
補強体12が配置されている凹部13は、ケーシング封止材料20を注型成形して補強体12を囲むことによって形成されたものである。補強体12の長手方向の寸法106は、対応する方向における支持体2及びケーシング9の寸法よりも短いので、補強体12はケーシング9によって完全に包囲されており、従って、第1の側面15とも、この第1の側面15とは反対側に位置する側面16とも接触していない。これによって、均一な見栄えの側面が得られる。更に、オプトエレクトロニクス素子1に一貫して平坦な境界面が生じることが回避される。そのような境界面が生じると、支持体2及びその上に配置される補強素子12におけるケーシング封止材料20の固着が困難になる虞がある。オプトエレクトロニクス素子1を個別化する際に、補強体12を切断する必要がないので、比較的短い長手方向の寸法106を備えている補強体の構成は個別化を容易にすることができる。
線B−Bに沿った、図11に示されている断面図から見て取れるように、補強体12は第1のコンタクト面4及び第2のコンタクト面5の領域において、支持体2の取付面3上に載置されている。支持体2の個々の表面が固く繋がっていることによって、支持体2は安定し、またそれによって補強される。これによって、オプトエレクトロニクス素子1の剛性を維持したまま、支持体2をより薄く形成することができる。
図12から図14には、補強体12がオプトエレクトロニクス素子1のケーシング9内に配置される経過が示されている。
図12においては、キャビティ8及び凹部13を備えているケーシング9が示されており、キャビティ8内には別の構成部材は配置されておらず、また凹部13内にも構成部材は配置されていない。
図13においては、補強リブとして形成されている補強体12がケーシング9の凹部13に挿入されている。
挿入後に、封止材料10が注型成形されるか又は射出成形されることによって、凹部13内に配置されている補強体12が少なくとも部分的に囲まれ、その結果、図14に示されているように、凹部13は封止材料10で充填される。
封止材料10によって形成されている補強体封止材料26は、オプトエレクトロニクス素子1の補強及び強化に特別に適合されている材料を有することができるが、しかしながら、発光素子6を封止するための透明な封止材料と同じ材料を有することもできる。
図12から図14に示した実施例のケーシング9は、発光素子6のためのキャビティ8を形成するエミッタキャビティ21の他に、補強体12を配置するための凹部13を形成する補強体キャビティ22も有している。図9から図11の実施例に示されているように、補強体12は、二つの個別電極112間の固い接続を確立することによって、個別化されたオプトエレクトロニクス素子1を補強及び強化する。
図15には、発光素子6をケーシング9内に収容するように形成されているエミッタキャビティ21内に補強体12が配置されている、オプトエレクトロニクス素子1の概略図が示されている。オプトエレクトロニクス素子1の支持体2は、第1の直列回路コンタクト面17と、第2の直列回路コンタクト面18と、第3の直列回路コンタクト面19と、を有している。第1の直列回路コンタクト面17及び第2の直列回路コンタクト面18の上にはそれぞれ一つの発光素子6が配置されている。それらの直列回路コンタクト面17,18,19及び発光素子6は、発光素子6が直列に結線されるように、接続素子7を介して相互に接続されている。
補強体12は、第1の直列回路コンタクト面17の第2の直列回路コンタクト面18に対する相対運動を低減し、それによってオプトエレクトロニクス素子1を補強するように、第1のキャビティ21内に配置されている。
図16には、図15の実施例に則したオプトエレクトロニクス素子1の線D−Dに沿った断面図が示されている。発光素子6は封止材料10によって封止されており、この封止材料10を透過性封止材料25によって形成することができる。透過性封止材料25によって発光素子6を封止することは、オプトエレクトロニクス素子1の図示した他の全ての実施の形態においても行うことができる。図15及び図16に示されている実施の形態においては、発光素子6も補強体12も透過性封止材料25によって封止されている。
補強体12が発光素子6をある空間方向30において遮蔽するように、補強体12を発光素子6の近傍に配置することができる。このために、補強体12の発光素子6側の側面107を光吸収性に形成することができる。上述の空間方向30において可能な限り良好な遮蔽が行われるようにするために、補強体12は発光素子6と同じ、又はそれ以上の高さを有することができる。
しかしながら、エミッタキャビティ21内に配置されている補強体12は、反射性に形成されている発光素子6側の側面107を有することもできる。これによって、補強体12は、オプトエレクトロニクス素子1を補強する以外に、放出される光の光束を形成することもできる。
オプトエレクトロニクス素子1を製造するための方法は、一つのステップとして、相互に接続されており、且つ、それぞれが一つの取付面3を備えている複数の支持体2から成る導体フレーム110を提供するステップを備えている。別のステップとして、この方法は、一つ又は複数の補強体12を導体フレーム110に配置するステップを備えている。本方法の更なるステップにおいては、ケーシング封止材料20が注型成形される、射出成形されるか、押出成形されることによって導体フレーム110が囲まれることによって、ケーシング結合体120が作製される。これによって、導体フレーム110及びケーシング結合体120を含む支持体結合体100が生じる。
この場合、ケーシング結合体120は複数のエミッタキャビティ21を有しており、それらのエミッタキャビティ21内には、別のステップにおいて、発光素子6が配置される。続いて、発光素子6が透過性封止材料25によって封止される。最後に、本方法は、支持体結合体100を個別化し、個々のオプトエレクトロニクス素子1を製造するステップを備えている。
本方法の一つの実施の形態においては、ケーシング結合体120を作製する前に、補強体12が導体フレーム110に配置される。その場合、補強体12を支持体の取付面3に配置し、導体フレーム110の縁部領域102内又は構成部材領域103内に位置決めすることができる。それらの補強体12を例えば付加的に導体フレーム上の所定の位置に例えば接着によって確実に固定することができる。続いて、ケーシング封止材料20を注型成形するか、又は、射出成形するか、又は、押出成形することによって、補強体12が導体フレーム110と共に囲まれる。このために、例えばトランスファ成形法を使用することができる。
この実施の形態においては、ケーシング封止材料20を注型成形して囲む間に、補強体12が配置されている凹部13が補強体12自体によって形成され、補強体の材料はケーシング封止材料20と接触する。導体フレーム110の構成部材領域103に補強体12が配置される場合には、それらの補強体12は少なくとも部分的に、個別化されたオプトエレクトロニクス素子1内に残存するので、オプトエレクトロニクス素子1を補強及び強化することができる。
補強体12が導体フレーム110の構造部材領域103に配置される場合、それらの補強体12は、導体フレームの複数の支持体2にわたり延びている長手方向の寸法106を有することができるか、又は、複数の支持体2の各々の支持体しか覆わない長手方向の寸法106を有することができる。
補強体12が複数の支持体2にわたり延在している場合には、導体フレーム110をカバーするために少数の補強体12しか必要とされず、これによって、導体フレーム110への補強体12の取り付けが容易になる。更には、導体フレーム110の大部分に延在している補強体12は、処理中の導体フレーム110の撓みを非常に効果的に低減することができる。
各補強体12がそれぞれ一つの支持体2しか覆わない場合には、図10に示されているように、ケーシング封止材料20は個別化後も補強体12を更に完全に包囲する。従って、端面15,16が補強体12によって途切れることはなくなり、このことは、補強体12に沿ったケーシング封止材料20の剥離又は割れを阻止する。更には、個別化の際に補強体12を例えば鋸引きによって切断する必要がないので、長い補強体12に比べて、オプトエレクトロニクス素子1の個別化が容易になる。
本方法の一つの別の実施の形態においては、例えばトランスファ成形法によって行うことができるケーシング結合体120の作製後に、補強体12が導体フレーム110に配置される。このために、ケーシング結合体120に補強体キャビティ22又は収容部124を形成することができ、それによりそれらの補強体キャビティ22又は収容部124は補強体12を収容するための凹部13を形成する。しかしながらまた、補強体12を発光素子6用の第1のキャビティ21内に配置することも可能である。この実施の形態においても、補強体12は、複数の支持体2にわたり延びている長手方向の寸法106を有することができるか、又は、個々の支持体2のみを覆う長手方向の寸法106を有することができる。
ケーシング結合体120の作製後に補強体12が導体フレーム110に配置される場合には、それらの補強体12を封止材料によって凹部13内に封止することができる。この封止材料を補強体封止材料26によって形成することができ、その特性を、導体フレーム110の補強及び強化に関して、また例えば、補強体封止材料26と補強体12とケーシング封止材料20との間の良好な付着に関して特別に調整することができる。
特に、補強体12がエミッタキャビティ21内に配置される場合には、補強体12を、発光素子6も包囲する透過性封止材料25でもって封止することもできる。これによって、透過性封止材料25を注型成形することで、補強体12及び発光素子6を一つの処理ステップで囲むことができる。
補強体封止材料26及び透過性封止材料25は例えばエポキシ樹脂又はシリコーンを有することができる。更に、透過性封止材料25内に散乱粒子又は変換粒子を含有させることもできる。
完成したオプトエレクトロニクス素子1の補強は、特に、構成部材の厚さに比べて大きい長さ及び/又は幅を有している大面積のオプトエレクトロニクス素子1において有利である。例えば、オプトエレクトロニクス素子1は1mmから10mmの長さ及び幅と、0.2mmから0.8mmの厚さを有することができる。複数の発光素子6を含んでいるオプトエレクトロニクス素子1では補強が特に有利である。何故ならば、そのようなオプトエレクトロニクス素子1においては支持体2が非常に多くの中断個所を有しているからである。オプトエレクトロニクス素子1を例えば、いわゆる「QFN(Quad Flat No Leads)」モジュールとして形成することができ、このQFNモジュールにおいて外部と接触接続するために設けられているコンタクト面はオプトエレクトロニクス素子1の側面に平坦に設けられている。
導体フレーム110、従って支持体2は例えば0.1mmから0.4mmの厚さを有することができる。これは、高さが非常に低いオプトエレクトロニクス素子1の製造を容易にすることができる。
補強体12を非導電性の材料から作製することができ、例えばプラスチック、サファイア、セラミック材料、ガラス繊維材料又はアラミド繊維材料を有することができる。また補強体12は金属のような導電性の材料又は半導体材料を有することもできる。オプトエレクトロニクス素子1内に残存する補強体12の部分が、支持体2の相互に電気的に絶縁されるべき複数の部分にわたり延びている場合には、少なくとも補強体12の表面は、例えば適切なコーティングによって絶縁性に実施する必要がある。
導体フレーム110及び/又はオプトエレクトロニクス素子1を補強及び強化するために、補強体12が棒状に形成されていることは必ずしも必要ではない。補強体12を、角を有するように、例えば直角を有するように形成することができるか、又は矩形のフレームとして形成することもできる。補強体12がフレームとして形成されている場合には、発光素子6を例えばフレームの内部に配置することができる。
複数の補強体12を支持体2の同一の面に配置することができ、その面には発光素子6を配置するための取付面3も設けられている。この場合、オプトエレクトロニクス素子1は反対側の面に平坦なコンタクト面を有しているので、オプトエレクトロニクス素子1を簡単に、例えばはんだによって回路基板に固定することができる。平坦なコンタクト面によって、オプトエレクトロニクス素子1をQFNモジュールとして簡単に実施することもできる。
大面積のオプトエレクトロニクス素子1の用途は、特に、自動車技術の分野であり、そこでは大面積のオプトエレクトロニクス素子1をヘッドライト又はテールランプに使用することができる。特にヘッドライトでは、例えば車両のロービーム用の照明を行う際に、発光素子6を遮蔽することが有利である。
1 オプトエレクトロニクス素子
2 支持体
3 取付面
4 第1のコンタクト面
5 第2のコンタクト面
6 発光素子
7 接続素子
8 キャビティ
9 ケーシング
10 封止材料
11 表面
12 補強体
13 凹部
15 第1の側面
16 第2の側面
17 第1の直列回路コンタクト面
18 第2の直列回路コンタクト面
19 第3の直列回路コンタクト面
20 ケーシング封止材料
21 エミッタキャビティ
22 補強体キャビティ
23 第1の側面
24 反対側に位置する側面
25 透過性封止材料
26 補強体封止材料
30 空間方向
100 支持体結合体
102 縁部領域
103 構成部材領域
105 分割線
106 長手方向の寸法
107 側面
110 導体フレーム
111 接続ウェブ
112 個別電極
120 ケーシング結合体
124 ケーシング結合体の収容部

Claims (14)

  1. オプトエレクトロニクス素子(1)において、
    ・取付面(3)を備えている支持体(2)と、
    ・前記取付面(3)上に配置されており、且つ、前記支持体(2)と導電的に接続されている、少なくとも一つの発光素子(6)と、
    ・前記オプトエレクトロニクス素子(1)に組み込まれている少なくとも一つの補強体(12)と、
    ・ケーシング封止材料(20)又はケーシング押出材料から成るケーシング(9)と、
    ・補強体キャビティと、
    を有しており、
    前記発光素子(6)は、前記ケーシング(9)のエミッタキャビティ(21)内に配置されており、
    前記補強体キャビティ内には前記補強体(12)が配置されており、該補強体(12)は、補強体封止材料(26)が注型成形されるか又は射出成形されることによって、完全に又は部分的に囲まれており、
    前記補強体(12)は、前記支持体(2)の前記取付面(3)上に配置されており、かつ、前記補強体(12)は、細長い棒として形成されている、
    ことを特徴とする、オプトエレクトロニクス素子(1)。
  2. 前記補強体は、非導電性に形成されており、且つ、繊維材料及び/又はセラミック材料及び/又は結晶材料及び/又はプラスチック材料を有している、請求項1に記載のオプトエレクトロニクス素子(1)。
  3. 前記補強体(12)は、前記オプトエレクトロニクス素子(1)の第1の側面(15)から、前記オプトエレクトロニクス素子(1)の反対側に位置する側面(16)まで延びている、長手方向の寸法(106)を有している、請求項1または2に記載のオプトエレクトロニクス素子(1)。
  4. 前記補強体(12)は、前記ケーシング(9)の補強体キャビティ(22)内に、又は、収容部(124)内に配置されて、かつ、補強体封止材料(26)で部分的又は完全に封止又は包囲されている、
    請求項1乃至3のいずれか一項に記載のオプトエレクトロニクス素子(1)。
  5. 導体フレーム(110)及びケーシング結合体(120)を有している、複数のオプトエレクトロニクス素子(1)を製造するための支持体結合体(100)において、
    前記導体フレーム(110)は、相互に接続されている複数の支持体(2)を有しており、
    前記支持体(2)は、取付面(3)を備えており、
    前記ケーシング結合体(120)は、ケーシング封止材料(20)又はケーシング押出材料を有しており、前記導体フレーム(110)を部分的又は完全に包囲しており、且つ、エミッタキャビティ(21)を有しており、該エミッタキャビティ(21)は、発光素子(6)を前記取付面(3)上に配置し、且つ、該発光素子(6)を前記支持体(2)に電気的に接触接続させるために形成されており、
    前記支持体結合体(100)は、少なくとも一つの補強体(12)を有しており、該補強体(12)は、完全に又は部分的に前記ケーシング結合体(120)によって包囲されており、
    前記補強体(12)は、前記ケーシング結合体(120)の補強体キャビティ(22)内に配置されており、
    前記補強体(12)は、前記支持体(2)の前記取付面(3)上に配置されており、かつ、前記補強体(12)は、細長い棒として形成されている、
    ことを特徴とする、支持体結合体(100)。
  6. 前記補強体(12)は、非導電性に形成されている、及び/又は、繊維材料及び/又はセラミック材料及び/又は結晶材料及び/又はプラスチック材料を有している、請求項に記載の支持体結合体(100)。
  7. 前記補強体(12)は、前記導体フレーム(110)の縁部領域(102)に配置されている、請求項またはに記載の支持体結合体(100)。
  8. 前記補強体(12)は、前記導体フレーム(110)の構成部材領域(103)に配置されている、請求項またはに記載の支持体結合体(100)。
  9. 前記補強体(12)は、複数の支持体(2)にわたり延びている長手方向の寸法(106)を有している、請求項乃至のいずれか一項に記載の支持体結合体(100)。
  10. 前記支持体結合体(100)は、別の複数の補強体(12)を有しており、
    各支持体(2)上に、それぞれ少なくとも一つの補強体(12)が配置されている、請求項乃至のいずれか一項に記載の支持体結合体(100)。
  11. 請求項1乃至のいずれか一項に記載の複数のオプトエレクトロニクス素子(1)を製造するための方法において、
    それぞれが一つの取付面(3)を備えており且つ相互に接続されている複数の支持体(2)から成る、導体フレーム(110)を準備するステップと、
    一つ又は複数の補強体(12)を、前記導体フレーム(110)の取付面(3)上に配置するステップと、
    発光素子(6)を前記取付面(3)上に配置し、且つ、該発光素子(6)を前記支持体(2)に電気的に接触接続させるために形成されているエミッタキャビティ(21)を有しているケーシング結合体(120)を、ケーシング封止材料(20)又はケーシング押出材料を前記導体フレーム(110)に注型成形するか又は射出成形するか又は押出成形して囲むことによって作製するステップと、
    発光素子(6)を前記エミッタキャビティ(21)内に配置し、該発光素子(6)を透過性封止材料(25)でもって封止するステップと、
    前記導体フレーム(110)の支持体(2)を個別化するステップと、
    を備えており、
    ただし、前記補強体(12)は、完全に又は部分的に前記ケーシング結合体(120)によって包囲されおり、かつ、前記補強体(12)は、細長い棒として形成されている、
    ことを特徴とする、複数のオプトエレクトロニクス素子(1)を製造するための方法。
  12. 前記補強体(12)を、前記導体フレーム(110)の縁部領域(102)又は構成部材領域(103)に配置する、請求項11に記載の方法。
  13. 前記補強体(12)を、前記ケーシング結合体(120)の作製前に、前記導体フレーム(110)に配置し、
    前記ケーシング結合体(120)の作製時に、前記ケーシング封止材料(20)又はケーシング押出材料を注型成形するか又は押出成形するか又は射出成形することによって、前記補強体(12)を部分的に又は完全に囲む、請求項11又は12に記載の方法。
  14. 前記補強体(12)を、前記ケーシング結合体(120)の作製後に、前記ケーシング結合体(120)の前記エミッタキャビティ(21)内に配置し、前記透過性封止材料(25)でもって封止する、請求項11乃至13のいずれか一項に記載の方法。
JP2016506963A 2013-04-09 2014-04-09 オプトエレクトロニクス素子、支持体結合体及び複数のオプトエレクトロニクス素子を製造するための方法 Active JP6223544B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013206186.2 2013-04-09
DE102013206186.2A DE102013206186A1 (de) 2013-04-09 2013-04-09 Optoelektronisches Bauelement
PCT/EP2014/057196 WO2014167021A1 (de) 2013-04-09 2014-04-09 Lichtemittierendes halbleiterbauelement

Publications (2)

Publication Number Publication Date
JP2016516309A JP2016516309A (ja) 2016-06-02
JP6223544B2 true JP6223544B2 (ja) 2017-11-01

Family

ID=50479169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506963A Active JP6223544B2 (ja) 2013-04-09 2014-04-09 オプトエレクトロニクス素子、支持体結合体及び複数のオプトエレクトロニクス素子を製造するための方法

Country Status (6)

Country Link
US (1) US9614134B2 (ja)
JP (1) JP6223544B2 (ja)
KR (1) KR20150140369A (ja)
CN (1) CN105264679B (ja)
DE (2) DE102013206186A1 (ja)
WO (1) WO2014167021A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107660A1 (de) * 2015-05-15 2016-11-17 Osram Opto Semiconductors Gmbh Elektronisches Bauteil sowie Verfahren zur Herstellung eines elektronischen Bauteils
DE102015112757A1 (de) * 2015-08-04 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102016114571A1 (de) * 2016-08-05 2018-02-08 Osram Opto Semiconductors Gmbh Filament mit einem träger
US11677059B2 (en) 2017-04-26 2023-06-13 Samsung Electronics Co., Ltd. Light-emitting device package including a lead frame
KR102335216B1 (ko) * 2017-04-26 2021-12-03 삼성전자 주식회사 발광소자 패키지
JP7089167B2 (ja) * 2018-04-23 2022-06-22 日亜化学工業株式会社 発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697743B2 (ja) 1989-05-29 1998-01-14 富士通株式会社 樹脂封止型半導体装置
JPH0498858A (ja) * 1990-08-16 1992-03-31 Nec Kyushu Ltd 半導体装置用リードフレーム
JP2761193B2 (ja) * 1994-03-10 1998-06-04 日本モトローラ株式会社 外部リードを固定したリードフレーム及びこれを利用した半導体装置並びにその製造方法
DE10020465A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit Lumineszenzkonversionselement
DE10214121C1 (de) * 2002-03-28 2003-12-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit mehreren Halbleiterchips
JP2004193294A (ja) 2002-12-11 2004-07-08 Shinko Electric Ind Co Ltd 半導体用中空樹脂パッケージ
JP4341832B2 (ja) * 2003-12-08 2009-10-14 鈴鹿富士ゼロックス株式会社 Ledプリントヘッドの製造方法
JP2006237289A (ja) * 2005-02-25 2006-09-07 Toppan Printing Co Ltd リードフレーム構造体及びその製造方法
DE202007018552U1 (de) * 2007-08-15 2008-10-23 Zender, Arnold Verformbares Beleuchtungsmodul
DE102008053489A1 (de) 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
DE102009031008A1 (de) 2009-06-29 2010-12-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
KR101114197B1 (ko) 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
WO2012049854A1 (ja) * 2010-10-14 2012-04-19 パナソニック株式会社 発光装置及びこれを用いた面光源装置
CN105845816A (zh) 2010-11-02 2016-08-10 大日本印刷株式会社 附有树脂引线框及半导体装置
DE102011056810B4 (de) * 2011-12-21 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement

Also Published As

Publication number Publication date
CN105264679A (zh) 2016-01-20
CN105264679B (zh) 2018-09-18
DE102013206186A1 (de) 2014-10-09
DE112014001884B4 (de) 2024-05-02
JP2016516309A (ja) 2016-06-02
US20160043291A1 (en) 2016-02-11
WO2014167021A1 (de) 2014-10-16
DE112014001884A5 (de) 2015-12-24
KR20150140369A (ko) 2015-12-15
US9614134B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
JP6223544B2 (ja) オプトエレクトロニクス素子、支持体結合体及び複数のオプトエレクトロニクス素子を製造するための方法
KR101843402B1 (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
TWI257692B (en) Leadframe-based component-housing, leadframe-band, surface-mountable electronic component and its production method
US8569777B2 (en) Lead frame unit, package structure and light emitting diode device having the same
EP2833419B1 (en) Lead frame, lead frame with resin attached thereto, resin package, light emitting device, and method for manufacturing a resin package
US20150171282A1 (en) Resin package and light emitting device
TW200830560A (en) Housing for optoelectronic component, optoelectronic component and method of manufacturing housing for optoelectronic component
US8455970B2 (en) Lead frame assembly, package structure and LED package structure
JP2011023621A (ja) 発光装置
JP5904001B2 (ja) Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム
WO2013039052A1 (ja) パッケージ及び発光装置
JP6314493B2 (ja) 発光素子実装用リードフレーム、発光素子実装用樹脂成型体、表面実装型発光装置、及び表面実装型発光装置の製造方法
JP2009302241A (ja) 樹脂封止体の製造方法、ledチップ実装用基板の製造方法、ledチップ実装用基板のモールド金型、ledチップ実装用基板、及び、led
JP2006049624A (ja) 発光素子
JP2005353713A (ja) 半導体装置
US20160322531A1 (en) Semiconductor device and optical coupling device
JP5884789B2 (ja) リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2013232506A (ja) Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム
JP3966838B2 (ja) 光半導体デバイス
JP4638949B2 (ja) 半導体発光装置およびその製造方法
JP2008147575A (ja) 発光ダイオード
JP2013030561A (ja) リードフレーム、成形金型、半導体装置及びパッケージ
JP5888098B2 (ja) Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム
JP6350683B2 (ja) Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム
US20120146208A1 (en) Semiconductor module and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6223544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250