JP6220263B2 - 基準電圧発生装置およびスイッチング電源装置 - Google Patents

Description

本発明の実施形態は、基準電圧発生装置およびスイッチング電源装置に関する。

従来の技術として、消費電力を抑える基準電圧発生装置が知られている。この基準電圧発生装置は、オペアンプを有しており、基準電圧発生装置の通常動作時に、このオペアンプを間欠的に所定時間のみ動作させる間欠動作手段を有している。その動作切り替えは、ディジタル信号により制御される。ディジタル信号は、オシレータによってそのオンオフが切り替えられる。オンのときに、キャパシタに電荷を充電し、オフのときは、基準電圧を供給するオペアンプが止まり、代わりにキャパシタが基準電圧を供給し続ける。

しかしながら、上記した従来技術においては、キャパシタで保持される電圧は、キャパシタの寄生抵抗によりいずれグラウンド電位にセトリングしてしまう。そのため、一定時間毎にキャパシタに基準電圧を充電する必要があり、間欠期間（オフの期間）を延ばせないので、消費電力を下げることができない。

特許登録第3293584号

この発明の実施形態は、間欠期間を延ばすことにより消費電力を低減することを可能にした基準電源発生装置およびスイッチング電源回路を提供することを目的とする。

本発明の実施形態としての基準電圧発生装置は、基準電圧源と、電圧保持部と、スイッチと、制御部とを備える。

前記基準電圧源は、基準電圧を生成する。

前記電圧保持部は、少なくとも抵抗成分を含み、一端に第一の電圧が供給される第一の素子部と、抵抗成分と容量成分とを含み、一端に第二の電圧が供給される第二の素子部とを有し、前記第一の素子部の他端と前記第二の素子部の他端の接続ノードの電圧を出力する。

前記スイッチは、前記接続ノードと前記基準電圧源間に接続される。

前記制御部は、前記基準電圧源と前記スイッチを制御する。

第一の実施形態に係る基準電圧発生装置の回路構成図。 第一の実施形態に係る動作波形図。 第一の実施形態に係る電圧保持部の回路構成図。 第一の実施形態に係る電圧保持部の回路構成図。 第一の実施形態に係る電圧保持部の回路構成図。 第二の実施形態に係る基準電圧発生装置の回路構成図。 第二の実施形態に係る動作波形図。 第二の実施形態に係る電圧保持部の回路構成図。 第二の実施形態に係る電圧保持部の回路構成図。 第二の実施形態に係る電圧保持部の回路構成図。 第三の実施形態に係る基準電圧発生装置の回路構成図。 第四の実施形態に係る基準電圧発生装置の回路構成図。 第五の実施形態に係る基準電圧発生装置の回路構成図。 第六の実施形態に係る基準電圧発生装置の回路構成図。 第六の実施形態に係る動作波形図。 第七の実施形態に係る基準電圧発生装置の回路構成図。 第八の実施形態もしくは第五の実施形態に係る基準電圧発生装置を用いたスイッチング電源装置の回路構成図。

以下、図面を参照しながら本実施の形態について詳細に説明する。

（第一の実施形態）
図１は、第一の実施形態に係る基準電圧発生装置の回路構成図である。

図１の基準電圧発生装置は、基準電圧源１０１と制御部１０２と電圧保持部１０３とスイッチ１０４とを備える。

基準電圧源１０１は、プロセス・電源・温度に対する依存性が少ない電源であり、基準電圧Ｖｒｅｆを供給する。

制御部１０２は、基準電圧源１０１とスイッチ１０４を制御する制御部である。制御部１０２は、クロック信号CLKが入力される。制御部１０２は、クロック信号CLKが入力されている間、基準電圧源１０１に第一の信号を出力する。第一の信号は、例えば一定の周期でオンになり、一定時間オンが継続するとオフになる信号である。基準電圧源１０１は、第一の信号がオンの間、基準電圧VrefをノードAに出力し続ける。

電圧保持部１０３は、少なくとも抵抗成分を含み、一端である端子１に第一の電圧が供給される第一の素子部１１と、抵抗成分と容量成分とを含み、一端である端子２に第二の電圧が供給される第二の素子部１２とを有する。電圧保持部１０３は、第一の素子部１１の他端と第二の素子部１２の他端の接続ノード１３の電圧を出力する。

より詳細には、電圧保持部１０３は、第一の電圧が入力される端子１と、第二の電圧が入力される端子２とを有する。端子１と端子２の間には直列に抵抗成分Ra1、Rb1が入っており、第一の電圧と第二の電圧の分圧により電圧Vcaを生成し、ノードBに出力する。抵抗成分Rb1と並列にキャパシタC1が接続され、キャパシタC1が電圧Vcaを保持している。この電圧Vcaは、電圧保持部１０３の出力電圧であり、以下では保持電圧と呼ぶ。

ここで抵抗成分Ra1、Rb1は、キャパシタの寄生抵抗や、オフトランジスタのドレインソース間の抵抗などであり、数G―TΩ程度と非常に大きい。図示の例では、抵抗成分Rb1は、キャパシタC1の寄生抵抗である。抵抗成分Ra1は、一例として、オフトランジスタのドレインソース間の抵抗である。ただし、キャパシタを第一の素子部に配置して、Ra1をキャパシタの抵抗成分としてもよい。

ノードAとノードBはスイッチ１０４により接続されていて、その開閉は制御部１０２によって行われる。制御部１０２は第二の信号を出力することでスイッチ１０４の開閉を制御する。一例として、第二の信号がオンのときは、スイッチ１０４は閉じ（オンする）、第二の信号がオフのときは、スイッチ１０４は開く（オフする）。

基準電圧源１０１が、制御部１０２からのオン信号を受けて基準電圧Vrefを出力している間に、スイッチ１０４が制御部１０２によりオンになり、基準電圧Vrefが電圧保持部１０３のキャパシタC1に充電される。充電後、制御部１０２はスイッチ１０４をオフし、その後、基準電圧源１０１をオフにする。これにより、電圧保持部１０３のキャパシタC1に、基準電圧Vrefが保持される。

電圧保持部１０３の抵抗成分Ra1、Rb1は、保持電圧Vcaが基準電圧Vrefと同じになるような抵抗分圧比に設定する。保持電圧Vcaは、分圧抵抗で決まるDC電圧へセトリングする。

しかしながら、キャパシタの寄生抵抗（抵抗成分Rb1等）などは厳密には設計できないパラメータなので、セトリングする電圧を厳密に基準電圧Vrefにすることは難しい。よって、一定期間毎にスイッチを閉めて、キャパシタ（C1,Rb1）に基準電圧Vrefを充電する必要がある。この際、セトリングする値が基準電圧Vrefに近い値のため、保持期間中の保持電圧Vcaの変動は小さくなる。よって、キャパシタC1をVrefへ充電する間隔が長くなるので、間欠期間を延ばすことができる。

たとえば、第一の電位を２．４V、第二の電位を０V、Vrefを１．２Vとすると、電圧保持部１０３の抵抗成分により１／２に分圧し、１．２Vを出力できるようにすれば、保持電圧Vcaは常に１．２Vである。同じ容量のキャパシタで端子１と端子２の間を１：１に直列に接続すれば、１／２に分圧できる。しかしながら、キャパシタの寄生抵抗は、厳密に１／２分圧設定にすることが困難であるため、１．２Vに近い１．２V以外の値に収束する。収束する電位がDC電圧１．１Vだとすると、電圧変動が０．１Vと小さい。

図２は、第一の実施形態の動作波形図を示す。クロック信号CLKが制御部１０２に入力されており、第一の信号があるタイミングでオンになり（A11）、基準電圧源１０１から基準電圧Vrefが出力される。次に第二の信号がオンになって（A12）、スイッチ１０４が閉じ、保持電圧Vcaが基準電圧Vrefと同じ電圧になる（A13）。第二の信号がオンの期間がキャパシタの充電期間に対応する。その後、第二の信号をオフにして（A14）、第一の信号をオフにする（A15）。保持電圧Vcaは、電圧保持部１０３で決まるDC電圧１．１Vに向けてセトリングしていく（A16）。一定時間たつと、再度第一の信号と第二の信号をオンして（A17、A18）、保持電圧Vcaを基準電圧Vrefに戻す（A19）。上記の動作を繰り返す。間欠期間が長くなるため、低消費電力な基準電圧発生装置となる。

なお、キャパシタの容量が変わると、セトリングまでの時間も変わり、容量が大きいとセトリング時間までの時間が長くなるが、Vrefまでの充電時間も長くなる。容量が小さいとセトリング時間までの時間が短くなるが、Vrefまでの充電時間が短くなる。適切な容量のキャパシタを用いればよい。可変容量キャパシタを用いて容量を制御部から制御するようにしてもよい。

また、第一の信号をオンしてから、第二の信号をオンにするまでの時間は事前に決めておけばよい。第二の信号をオフにしてから、第一の信号をオフにするまでの時間、あるいは第一の信号をオンにしてからオフにするまでの時間も事前に決めておけばよい。第二の信号と第一の信号を同時にオフにする構成も可能である。

図３は、第一の実施形態に係る電圧保持部の回路構成図である。図１に示した電圧保持部１０３と同一の構成を有しているが、参照符号を振り直している。

端子１から第一の電圧が、端子２から第二の電圧が入力されて、保持電圧Vcaが出力される。第一の電圧が入力される端子１と、第二の電圧が入力される端子２間に、抵抗成分Ra2と抵抗成分Rb2が直列に接続され、これらの抵抗で分圧された電圧が保持電圧Vcaである。キャパシタC2が抵抗成分（寄生抵抗）Rb2と並列に接続されている。抵抗分圧で設定される保持電圧が、基準電圧Vrefと同じ電圧になるように、Ra2とRb2の抵抗を設定する。基準電圧VrefがキャパシタC2に充電された後、時間経過とともに抵抗分圧で決まるDC電圧に保持電圧Vcaがセトリングしていく。

図４は、第一の実施形態に係る電圧保持部の回路構成図である。

第一の電圧が入力される端子１と第二の電圧が入力される端子２間に、キャパシタC31-C36が接続されている。より詳細に、第一の素子部においてキャパシタC31,C32,C33が並列に接続され、第二の素子部においてキャパシタC34,C35,C36が並列に接続されている。また、キャパシタC31,C32,C33とキャパシタC34,C35,C36が直列に接続されている。それぞれのキャパシタの寄生抵抗をR31-R36により示す。寄生抵抗R31-R36は、キャパシタC31-C36と並列に付加されている。これらの寄生抵抗で分圧されたDC電圧が保持電圧Vcaのセトリング先である。寄生抵抗により、DC電圧をVrefになるように設定する。

なお、本実施形態の第一の素子部および第二の素子部ではそれぞれ、キャパシタが並列に接続されているが、それぞれキャパシタを直列に接続してもよいし、直並列に接続してもよい。これは後述する図５、図９、図１０においても同様である。

第一の電圧が2.4V、第二の電圧が0V、として、1.2Vを保持電圧にするには、C31-C33の合計とC34-C36の合計の容量を同じすると、これらに、付随する寄生抵抗も１：１となり、1.2Vとなる。しかしながら、寄生抵抗はばらつきや温度やプロセスやモデリングなどにより厳密に抵抗分圧できないため、セトリング先は1.2Vよりも少しずれた値となる。基準電圧発生装置内部のスイッチ１０４のオンにより、基準電圧源１０１の基準電圧Vrefが電圧保持部１０３に充電されるが、時間経過とともに電圧保持部１０３で決まるDC電圧に変動していく。

図５は、第一の実施形態の電圧保持部の回路構成図である。第一の電圧が入力される端子１と第二の電圧が入力される端子２間に、キャパシタC41-C44が接続されている。より詳細に、キャパシタC41,42が並列に接続され、キャパシタC43,C44が並列に接続されている。また、キャパシタC41,42がキャパシタC43,C44と直列に接続されている。それぞれのキャパシタの寄生抵抗をR41-R44により示す。寄生抵抗R41-R44は、キャパシタC41-C44と並列に接続されている。

さらに、端子１と端子２間にはトランジスタTr41-Tr42が直列に接続されている。トランジスタTr41は、キャパシタC41,C42と並列に接続され、トランジスタTr42は、キャパシタC43,C44と並列に接続されている。トランジスタTr41のゲート端子は端子１に電気的に接続され、トランジスタTr42のゲート端子は端子２に電気的に接続されている。この接続により、トランジスタTra41,Tra42はともに常時、オフにされる。このため、トランジスタTra41,Tra42は、数G-数TΩ程度の抵抗に相当する。このようにオフトランジスタも、電圧保持部１０３の抵抗成分として用いることができる。

以上、本実施形態によれば、電圧保持部の出力ノードの電圧変動を抑えて保持できるため、基準電圧源の間欠動作時間を長く設定できて、消費電力を抑えることができる。

（第二の実施形態）
図６は、第二の実施形態に係る基準電圧発生装置の回路構成図である。

この基準電圧発生装置は、基準電圧源２０１と減算器２０２と制御部２０３と電圧保持部２０４とスイッチ２０５とを備える。基準電圧源２０１とスイッチ２０５は第一の実施形態と同じである。

減算器２０２には、電圧保持部２０４の出力である保持電圧Vcaと、基準電圧源２０１の出力である基準電圧Vrefが入力されて、制御部２０３にVrefからVcaを減じた演算結果（Vref−Vca）を出力する。

電圧保持部２０４は、端子１と端子２と端子３とを持つ。端子１から第一の電圧が、端子２から第二の電圧が入力されて、保持電圧VcaをノードBに出力する。端子１と端子２の間には直列に抵抗成分Ra6、Rv6が入っており、分圧により保持電圧Vcaを出力する。端子１または端子２とノードB間に、少なくとも一つのキャパシタ成分があり、電圧Vcaを保持している。この例では端子２とノードBとの間にキャパシタC6がある。

第一の実施形態と同様に、抵抗成分は、キャパシタの寄生抵抗や、オフトランジスタのドレインソース間の抵抗などであり、数G―TΩ程度と非常に大きい。抵抗成分Rv6（たとえばトランジスタ）の値は、制御部２０３から出力する設定信号により調整可能になっている。設定信号は端子３に入力されて、抵抗成分の値が変えられる。抵抗成分の値を変えることで、抵抗成分の分圧比を変えることができる。分圧比が変わると保持電圧Vcaのセトリング先が変わる。

制御部２０３は、クロック信号CLKと減算器２０２の演算結果を入力とし、基準電圧源２０４への第一の信号、スイッチ２０５への第二の信号、減算器２０２への第三の信号、電圧保持部２０４への設定信号を出力とする。制御部２０３は、クロック信号CLKが入力されている間、例えば一定周期ごとのタイミングで、第一の信号と、第三の信号をオンにする。演算器２０２はオンの第三の信号が入力されると、演算を行い、演算結果を出力する。制御部２０３は演算結果に応じて設定信号を出力するとともに、オンの第二の信号を出力する。設定信号の値は２種類でもよいし、よりきめ細かく分圧比を制御する場合は、３種類以上でもよい。演算結果の値に応じて、出力すべき設定信号の値を決定してもよい。制御部２０３は、第二の信号をオンにした後、一定時間後、オフにする。続けて、第一の信号も、第二の信号のオフから一定時間後、オフにする。第二の信号と第一の信号を同時にオフにしてもよい。

減算器２０２の演算結果の入力に応じて、基準電圧Vrefと保持電圧Vcaが同じになるように分圧比を変更することで負帰還をかける。制御部２０３に減算器２０２の演算結果として、正の値が入力されると、保持電圧Vcaが大きくなるように電圧保持部２０４の抵抗分圧比を変更し、負の値が入力されると保持電圧Vcaが小さくなるように電圧保持部２０４の抵抗分圧比を変更する。

今、Vref＞Vcaとすると、減算器２０２の出力はVref-Vca＞０なので、正の値が制御部２０３に出力される。制御部２０３は、正の値が入力されると、例えば端子２と出力ノード間の抵抗成分Rv6の値を大きくする設定信号を電圧保持部２０４に与えて、保持電圧Vcaを大きくする。またスイッチをオンして、Vca=Vrefになった後にスイッチをオフにして、電圧保持部の端子１と端子２に直列に接続される抵抗成分によって決まるセトリング先の電圧が、Vrefに近づいていく。この負帰還を繰り返すことにより、セトリング先の電圧がVrefとなる。

図７は、第二の実施形態を説明する動作波形図である。

制御部２０３に、クロック信号CLKが入力されており、まず、第一の信号がオンになり（B11）、基準電圧Vrefを出力する。また第三の信号がオンになり（B12）、減算器２０２が基準電圧Vrefと保持電圧Vcaを比較する。Vref-Vca＞０なので、制御部２０３は、電圧保持部２０４に設定信号を出力することにより、保持電圧Vcaが上がるような抵抗分圧比を設定する。次に第二の信号がオンになり（B13）、抵抗分圧比が変更された電圧保持部２０４に基準電圧Vrefを充電する。また、クロック信号CLKのオフにより第三の信号がオフになる（B14）。第二の信号は、オンから一定期間後、オフになり（B15）、さらにその後、第一の信号がオフになる（B16）。この動作を繰り返すことで、保持電圧VcaのDC電圧は、基準電圧Vrefに近づいていく。

電圧保持部２０４の抵抗成分は、プロセス・電源・温度依存などにより実際の回路では予想することが難しく、動作中も変化する。そのため、設計で合わせることが困難である。しかしながら、プロセス・電源・温度などの依存の少ない基準電圧Vrefと、保持電圧Vcaを比較し続けることで、保持電圧Vcaもプロセス・電源・温度などに依存しない電圧に設定可能である。電圧保持部２０４の抵抗成分で決まるセトリング先の電圧が基準電圧Vrefに近づくと、基準電圧源２０１からスイッチ２０５を通して基準電圧Vrefを充電する期間が短くなるため、消費電力を削減できる。

図８は、第二の実施形態に係る電圧保持部の回路構成図である。図６に示した電圧保持部１０３と同様の構成を有しているが、参照符号を振り直している。

端子１に第一の電圧が入力されて、端子２に第二の電圧が入力される。端子１と端子２に直列に抵抗Ra7と可変抵抗Rv7が接続され、保持電圧Vcaの出力ノードと端子２間にキャパシタC7が接続されている。可変抵抗Rv7は、制御部が出力する設定信号により値を変動できるので、設定信号によって抵抗分圧比を調整できる。これにより保持電圧Vcaの値が変更できる。

図９は、第二の実施形態の電圧保持部の回路構成図である。図４に示した第一の実施形態に係る電圧保持部の各コンデンサと、出力ノードBとの間にそれぞれスイッチの追加した構成に相当する。

より詳細に、第一の電圧が入力される端子１と第二の電圧が入力される端子２との間にキャパシタC81、C82、C83、スイッチSw81、Sw82、Sw83、スイッチSw84、Sw85、Sw86、キャパシタC84、C85、C86が直列に接続され、かつこれらの直列接続が並列に接続されている。キャパシタの寄生抵抗をそれぞれR81、R82、R83、R84、R85、R86に示す。配線が、スイッチSw81、Sw82、Sw83の一端と、スイッチSw84、Sw85、Sw86の一端に共通に接続され、配線の電圧が保持電圧Vcaに対応する。

制御部から出力する設定信号により、スイッチSw81、Sw82、Sw83、Sw84、Sw85、Sw86のオンオフが制御される。設定信号により各スイッチをオンオフすることで端子１と端子２間の抵抗分圧比が変えることができる。これにより保持電圧Vcaの値が変更できる。なお、各スイッチのオンオフのパターンは、減算部の演算結果の値に応じて予め決定しておけばよい。

図１０は、第二の実施形態の電圧保持部の回路構成図である。図９に示した電圧保持部のコンデンサC81および抵抗成分R81をトランジスタTr91に置換し、コンデンサC84および抵抗成分R84をトランジスタTr92に置換した構成に相当する。その他の構成は、図９と同様である。すなわち、図１０のキャパシタC91、C92、C93、C94は図９のキャパシタC82、C83、C85、C86に対応し、キャパシタの寄生抵抗をR91、R92、R93、R94はR82、R83、R85、R86に対応する。各スイッチを設定信号によりオンオフすることで、第一の電圧と第二の電圧間の抵抗分圧比を変えることができる。これにより保持電圧Vcaの値が変更できる。

以上、本実施形態によれば、電圧保持部の抵抗成分に保持電圧が基準電圧に一致するように負帰還をかけることによって、温度等のばらつきにより抵抗成分が変化しても、基準電圧と同じ電圧の保持電圧を安定して供給できる。

（第三の実施形態）
図１１は、第三の実施形態に係る基準電圧発生装置の回路構成図である。第二の実施形態の減算器（図６参照）を比較器に変更したものである。図６と同一名称の要素には同一の符号を付して、拡張または変更された処理を除き、重複する説明を省略する。

比較器２０７は、入力電圧の大小を比較し、その比較結果を２値で制御部２０３に出力する。本例では、比較器２０７は、基準電圧Vrefと保持電圧Vcaを比較し、Vref＞Vcaであれば１（ハイレベル）、Vref＜Vcaであれば、０（ローレベル）の信号を出力する。あるいは、大小関係と信号の出力レベルの関係はこれと逆でも良い。

制御部２０３は、基準電圧Vrefと保持電圧Vcaの差が小さくなるように、電圧保持部２０４における抵抗成分の分圧比を変更する。Vref＞Vcaのときは、電圧保持部２０４の保持電圧Vcaが上がるように、抵抗分圧比を切り替える。Vref＜Vcaのときは、電圧保持部２０４の保持電圧Vcaが下がるように、抵抗分圧比を切り替える。減算器を比較器２０７に置換することで、制御部２０３への入力が多値から２値になるため、制御部２０３の構成が簡素になる効果がある。つまり、減算器では、Vref-Vcaが多値として出力されるが、比較器では、その結果は二値である。そのために制御部の回路構成も簡易になる。

（第四の実施形態）
図１２は、第四の実施形態に係る基準電圧発生装置の回路構成図である。図６と同一名称の要素には同一の符号を付して、拡張または変更された処理を除き、重複する説明を省略する。

第四の実施形態では、第二の実施形態（図６参照）の制御部２０３にパワーオン信号POが入力される点が異なる。制御部２０３は、この信号を受け取ることで、クロック信号CLKが入力されていなくても、第一の信号と第二の信号をオンにして、電圧保持部２０４に基準電圧Vrefを充電する。制御部２０３は、クロック信号が一回もしくは複数回入力されてから、第二の実施形態の動作を行う。すなわち、クロック信号が安定して供給されることを確認してから動作を行う。これにより、安定した動作が可能となる。

このように、パワーオン信号を入力することにより、クロック信号が入力されていなくても、保持電圧を基準電圧と同じにして出力することができる。

（第五の実施形態）
図１３は、第五の実施形態に係る基準電圧発生装置の回路構成図である。図１１と同一名称の要素には同一の符号を付して、拡張または変更された処理を除き、重複する説明を省略する。

第五の実施形態では、第三の実施形態（図１１参照）の制御部にパワーオン信号POが入力される点が異なる。制御部２０３は、この信号を受け取ることで、クロック信号CLKが入力されていなくても、第一の信号と第二の信号をオンにして、電圧保持部２０４に基準電圧Vrefを充電する。クロック信号が一回もしくは複数回入力されてから、第三の実施形態の動作を行う。すなわち、クロック信号が安定して供給されることを確認してから第三の実施形態の動作を行う。これにより、安定した動作が可能となる。

このように、パワーオン信号を入力することにより、クロック信号が入力されていなくても、保持電圧を基準電圧と同じにして出力することができる。

（第六の実施形態）
図１４は、第六の実施形態に係る基準電圧発生装置の回路構成図である。図６と同一名称の要素には同一の符号を付して、拡張または変更された処理を除き、重複する説明を省略する。

第六の実施形態では、第二の実施形態（図６参照）の減算器２０２と基準電圧源２０１の間に電圧調整部２０６が接続される点が異なる。制御部２０３は、クロック信号CLKと減算器２０２の演算結果を入力とし、第一、第二、第三、第四の信号を出力とする。制御部２０３は、第一の信号をオンにした後、続けて第四の信号をオンにする。電圧調整部２０６はオンの第四の信号が入力されると、基準電圧源２０１から入力される基準電圧Vrefに基づき、比較電圧Vcoを生成する。比較電圧Vcoは、基準電圧Vrefと異なる大きさを有する。比較電圧Vcoは減算器２０２に入力される。これにより、減算器２０２が比較する電圧がVrefからVcoに変更される。

電圧調整部２０６が基準電圧Vrefから比較電圧Vcoを生成する方法として、基準電圧VrefにＤＣオフセット電圧Vosを加えてVco＝Vref+Vosとする方法や、基準電圧Vrefを利得αで増幅してVco＝α×Vrefとする方法などがある。Vosやαは任意に設定することができる。また、Vosやαを併用して、Vco＝α×Vref+Vosとしてもよい。Vosやαの値に応じて、比較電圧Vcoは、基準電圧Vrefより大きくすることも、基準電圧より小さくすることも可能である。

このように減算器２０２が比較する電圧をVrefからVcoに変更することで、電圧保持部２０４の保持電圧Vcaの値を、基準電圧Vref以外の任意の値に設定することができる。また、基準電圧Vrefからセトリング電圧（ノードＢのＤＣ電圧）へ遷移する保持電圧Vcaの遷移の方向を、増加方向又は減少方向に限定することができる。

例えば、Vco＝Vref×1.01として、比較電圧Vcoを基準電圧Vrefよりも高い値に設定することで、保持電圧Vcaのセトリング電圧が基準電圧Vrefよりも高くなるため、保持電圧Vcaが基準電圧Vrefから増加するように補償することができる。一方、Vco＝Vref×0.99として、比較電圧Vcoを基準電圧Vrefよりも低い値に設定することで、保持電圧Vcaのセトリング電圧が基準電圧Vrefよりも低くなるため、保持電圧Vcaが基準電圧Vrefから減少するように補償することができる。

図１５は、第六の実施形態を説明する動作波形図である。

制御部２０３に、クロック信号CLKが入力されており、一定周期ごとのあるタイミングで、第一の信号がオンになる（E11）。第一の信号がオンの間、基準電圧源２０１から基準電圧Vrefが出力される。次に、第四の信号がオンになり（E12）、これにより電力調整部２０６が、基準電圧Vrefから比較電圧Vcoを生成して、減算器２０２に出力する。この例では、電力調整部２０６は基準電圧VrefにＤＣオフセット電圧Vosを加算し、Vco＝Vref+Vosとすることで、比較電圧Vcoを生成する。次に、第三の信号がオンになり（E13）、減算器２０２が比較電圧Vcoと保持電圧Vca（図１５の一番下の実線の曲線）を比較し、Vco-Vcaの演算結果を出力する。ここでは、Vco-Vca＜０のため、制御部２０３は、電圧保持部２０４に設定信号を出力することにより、保持電圧Vcaが下がるような抵抗分圧比を設定する。これによりノードBのDC電圧（図１５の一番下の破線の折れ線）が低下される。次に第二の信号がオンになり（E14）、抵抗分圧比が変更された電圧保持部２０４に基準電圧Vrefを充電する。第二の信号がオンになると、第三の信号と第四の信号がオフになる（E15、E16）。第二の信号は、オンから一定期間後、オフになり（E17）、さらにその後、第一の信号がオフになる（E18）。

次に第三の信号がオンになったとき（E19）、Vco-Vca＜０のため、制御部２０３は、保持電圧Vcaが下がるように抵抗分圧比を設定する。これによりノードBのDC電圧がさらに低下される（Vcoより低くなる）。さらに次に第三の信号がオンになったときは（E20）、Vco-Vca＞０のため、制御部２０３は、保持電圧Vcaが上がるように抵抗分圧比を設定する。この動作を繰り返すことで、保持電圧Vcaのセトリング電圧は、比較電圧Vcoに近づいていく。

（第七の実施形態）
図１６は、第七の実施形態に係る基準電圧発生装置の回路構成図である。第六の実施形態の減算器（図１４参照）を比較器に変更したものである。図１４と同一名称の要素には同一の符号を付して、拡張または変更された処理を除き、重複する説明を省略する。

比較器２０７は、入力電圧の大小を比較し、その比較結果を２値で制御部２０３に出力する。本例では、比較器２０７は、比較電圧Vcoと保持電圧Vcaを比較し、Vco＞Vcaであれば１（ハイレベル）、Vco＜Vcaであれば、０（ローレベル）の信号を出力する。あるいは、大小関係と信号の出力レベルの関係はこれと逆でも良い。

制御部２０３は、比較電圧Vcoと保持電圧Vcaの差が小さくなるように、電圧保持部２０４における抵抗成分の分圧比を変更する。Vco＞Vcaのときは、電圧保持部２０４の保持電圧Vcaが上がるように、抵抗分圧比を切り替える。Vco＜Vcaのときは、電圧保持部２０４の保持電圧Vcaが下がるように、抵抗分圧比を切り替える。減算器を比較器２０７に置換することで、制御部２０３への入力が多値から２値になるため、制御部２０３の構成が簡素になる効果がある。つまり、減算器では、Vco-Vcaが多値として出力されるが、比較器では、その結果は二値である。そのために制御部２０３の回路構成も簡易になる。

（第八の実施形態）
図１７は、第四の実施形態もしくは第五の実施形態の基準電圧発生装置を用いたスイッチング電源装置の回路構成図である。

スイッチング電源装置は、スイッチング部３０１と、第四の実施形態もしくは第五の実施形態を用いた基準電圧発生装置３０２とを備える。スイッチング電源装置は、入力電圧が入力されて、保持電圧Vcaに比例する電圧を、出力電圧として出力する。

スイッチング部３０１は、入力電圧と基準電圧発生装置３０２からの出力である保持電圧Vcaが入力され、クロック信号CLKを基準電圧発生装置３０２に出力し、出力電圧を出力する。

スイッチング部３０１において、出力電圧と入力電圧の間に少なくとも一つのスイッチが介在している。スイッチング部３０１は、保持電圧Vcaと出力電圧を比較して、出力電圧が保持電圧Vcaに比例した電圧になるようにスイッチを切り替えて、出力電圧を調整する。このスイッチに同期して、クロック信号CLKが基準電圧発生装置３０２に入力される。

このスイッチング電源発生装置の動作開始時には、まず基準電圧発生装置３０２にパワーオン信号POが入力される。これにより、クロック信号CLKの入力がなくても、基準電圧発生装置３０２から保持電圧Vcaが出力される。スイッチング部３０１は、保持電圧Vcaと入力電圧が入力されて、出力電圧を保持電圧Vcaに比例した値になるようにスイッチング部３０１内部のスイッチのオンオフによって切り替える。基準電圧発生装置３０２にはスイッチング部３０１のスイッチに同期したクロック信号CLKが入力されて、第四の実施形態または第五の実施形態の基準電圧発生装置の動作を行う。

スイッチング電源装置には、高効率化のために低消費電力な基準電圧発生装置が必要であり、第四の実施形態または第五の実施形態の基準電圧発生装置を備えることで、高効率化が実現可能である。

すなわち、スイッチング電源装置に使用する際に、スイッチング周期に同期したクロック信号を本実施形態に係る基準電圧発生装置３０２に与えれば、新たなクロック源を必要としないため、保持電圧の出力に新たなクロック源が不要になる。

また、本実施形態に係る基準電圧発生装置３０２をスイッチング電源装置に使用すれば、特に低負荷電流（１００ｕＡ以下）の時に高効率になる効果がある。動作開始時は保持電圧が０Vかつクロック信号が発生しないので、それを基準電圧Vrefに設定するために、パワーオン信号が必要となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (19)

1. 基準電圧を生成する基準電圧源と、
   少なくとも抵抗成分を含み、一端に第一の電圧が供給される第一の素子部と、抵抗成分と容量成分とを含み、一端に第二の電圧が供給される第二の素子部とを有し、前記第一の素子部の他端と前記第二の素子部の他端の接続ノードの電圧を出力する電圧保持部と、
   前記接続ノードと前記基準電圧源間に接続されたスイッチと、
   前記基準電圧源と前記スイッチを制御する制御部と
   を備えた基準電圧発生装置。
2. 前記制御部は、前記基準電圧源から前記基準電圧を発生させている間の少なくとも一部の期間、前記スイッチをオンにする
   請求項１に記載の基準電圧発生装置。
3. 前記基準電圧は、前記第一の電圧と前記第二の電圧の間の電圧である
   請求項１または２に記載の基準電圧発生装置。
4. 前記基準電圧源が発生する基準電圧と、前記電圧保持部の出力電圧の差分を計算する演算器を備え、
   前記制御部は、前記差分に応じて前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
   請求項１ないし３のいずれか一項に記載の基準電圧発生装置。
5. 前記基準電圧源が発生する基準電圧に基づき、前記基準電圧と異なる大きさの比較電圧を生成する電圧調整部を備え、
   前記演算器は、前記比較電圧と、前記電圧保持部の出力電圧の差分を計算し、
   前記制御部は、前記差分に応じて前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
   請求項４に記載の基準電圧発生装置。
6. 前記制御部は、前記差分の正負に応じて、前記抵抗成分の値を制御する
   請求項４または５に記載の基準電圧発生装置。
7. 前記制御部は、前記基準電圧が前記出力電圧よりも大きいときは、前記出力電圧が大きくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御し、前記基準電圧が前記出力電圧よりも小さいときは、前記出力電圧が小さくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
   請求項４または６に記載の基準電圧発生装置。
8. 前記制御部は、前記比較電圧が前記出力電圧よりも大きいときは、前記出力電圧が大きくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御し、前記比較電圧が前記出力電圧よりも小さいときは、前記出力電圧が小さくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
   請求項５に記載の基準電圧発生装置。
9. 前記基準電圧源が発生する基準電圧と、前記電圧保持部の出力電圧を比較する比較器を備え、
   前記制御部は、前記比較器の比較結果に応じて前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
   請求項１ないし３のいずれか一項に記載の基準電圧発生装置。
10. 前記制御部は、前記基準電圧が前記出力電圧よりも大きいときは、前記出力電圧が大きくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御し、前記基準電圧が前記出力電圧よりも小さいときは、前記出力電圧が小さくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
    請求項９に記載の基準電圧発生装置。
11. 前記基準電圧源が発生する基準電圧に基づき、前記基準電圧と異なる大きさの比較電圧を生成する電圧調整部を備え、
    前記比較器は、前記比較電圧と、前記電圧保持部の出力電圧を比較し、
    前記制御部は、前記比較器の比較結果に応じて前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
    請求項９に記載の基準電圧発生装置。
12. 前記制御部は、前記比較電圧が前記出力電圧よりも大きいときは、前記出力電圧が大きくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御し、前記比較電圧が前記出力電圧よりも小さいときは、前記出力電圧が小さくなるように前記第一の素子部および前記第二の素子部のうちの少なくとも一方に含まれる抵抗成分の値を制御する
    請求項１１に記載の基準電圧発生装置。
13. 前記制御部は、外部から入力されるクロック信号に応じて前記基準電圧源、前記スイッチ、前記演算器および前記抵抗成分の制御を行う
    請求項４ないし８のいずれか一項に記載の基準電圧発生装置。
14. 前記制御部は、外部から入力されるクロック信号に応じて前記基準電圧源、前記スイッチ、前記比較器および前記抵抗成分の制御を行う
    請求項９ないし１２のいずれか一項に記載の基準電圧発生装置。
15. 前記制御部は、前記クロック信号が入力されていない状態で、外部からパワーオン信号が入力されると、前記基準電圧源に前記基準電圧を発生させるとともに、前記スイッチをオンにする
    請求項１３または１４に記載の基準電圧発生装置。
16. 前記第一の素子部は、抵抗素子とコンデンサとの少なくとも一方を１つ以上並列、直列または直並列に接続したものを含む
    請求項１ないし１５のいずれか一項に記載の基準電圧発生装置。
17. 前記第二の素子部は、コンデンサと抵抗素子のうちの少なくともコンデンサを１つ以上並列、直列または直並列に接続したものを含む
    請求項１ないし１６のいずれか一項に記載の基準電圧発生装置。
18. 前記抵抗素子は、トランジスタである
    請求項１６または１７のいずれか一項に記載の基準電圧発生装置。
19. 請求項１５に記載の基準電圧発生装置と、
    前記基準電圧発生装置から出力される前記出力電圧に応じてスイッチング動作を行うことにより第一の出力電圧を生成するとともに、前記スイッチング動作に同期したクロック信号を生成するスイッチング部とを備え、
    前記基準電圧発生装置の前記制御部は、前記スイッチング部により生成されたクロック信号を入力とする
    スイッチング電源装置。

Images