JPH11194838A

JPH11194838A - 内部降圧電源発生回路および当該内部降圧電源発生回路を備える半導体集積装置

Info

Publication number: JPH11194838A
Application number: JP10000088A
Authority: JP
Inventors: Makoto Ishitani; 真石谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-01-05
Filing date: 1998-01-05
Publication date: 1999-07-21

Abstract

(57)【要約】【課題】ヒューズを用いることなく、電圧レベルを補
正することにより所望の内部降圧電源電圧を発生するこ
とができる内部降圧電源発生回路および当該内部降圧電
源発生回路を備える半導体集積回路を提供する。【解決手段】電源投入後一定期間、基準電圧が発生す
る。発振器８は、初期化信号に応答して、クロック信号
Ｔ１を出力する。カウンタ回路１０３は、クロック信号
Ｔ１に応答して、内部降圧電源参照電圧と基準電圧との
比較結果に基づきカウント値を更新する。抵抗回路１０
４は、カウント値に応答して抵抗値を変える。参照電圧
発生回路１０５は、抵抗回路１０４の抵抗値に応答し
て、内部降圧電源参照電圧を発生する。比較器５０は、
内部降圧電源参照電圧に基づき、内部降圧電源電圧ＶＣ
Ｃのレベルを補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、内部降圧電源発生
回路および半導体集積装置に関し、発生した内部降圧電
圧のレベルを内部で補正する回路を備える内部降圧電源
発生回路および当該内部降圧電源発生回路を備える半導
体集積装置に関するものである。

【０００２】

【従来の技術】半導体集積装置に設けられる従来の内部
降圧電源発生回路の具体的構成の一例を図７に示す。

【０００３】図７に示す従来の内部降圧電源発生回路９
００は、可変抵抗回路５５および５６、参照電圧発生回
路１０５ならびに比較器５０を含む。

【０００４】可変抵抗回路５５は、複数のヒューズＦと
複数の抵抗６０とを含む。複数のヒューズＦはそれぞ
れ、複数の抵抗６０に対応して設けられる。ヒューズＦ
を切ることにより、可変抵抗回路５５の抵抗値は変化す
る。

【０００５】可変抵抗回路５６は、複数のヒューズＦと
複数の抵抗６１とを含む。複数のヒューズＦはそれぞ
れ、複数の抵抗６１に対応して設けられる。ヒューズＦ
を切断することにより、可変抵抗回路５６の抵抗値は変
化する。

【０００６】参照電圧発生回路１０５は、トランジスタ
７ａ、７ｂ、７ｃ、７ｄ、７ｅおよび７ｆを含む。トラ
ンジスタ７ａ、７ｂおよび７ｃは、それぞれＰチャネル
型ＭＯＳトランジスタであり、トランジスタ７ｄ、７ｅ
および７ｆは、それぞれＮチャネル型ＭＯＳトランジス
タである。

【０００７】トランジスタ７ｄおよび７ｅはカレントミ
ラー回路を構成する。トランジスタ７ｄの一方の導通端
子とトランジスタ７ａのゲート電極とはノードＮ１０に
おいて可変抵抗回路５５と接続される。また、トランジ
スタ７ｃの一方の導通端子は、ノードＮ１１において可
変抵抗回路５６と比較器５０とに接続される。

【０００８】比較器５０は、ノードＮ１１における内部
降圧電源参照電圧ＶＲＥＦと比較器５０が出力する内部
降圧電源電圧ＶＣＣとを比較し、内部降圧電源電圧ＶＣ
Ｃのレベルを補正して出力する。

【０００９】次に、図７に示す従来の内部降圧電源発生
回路９００の動作について説明する。

【００１０】半導体集積装置に電源電圧が与えられる
と、トランジスタ７ａのしきい値と可変抵抗回路５５の
抵抗値とにより決まる電流ｉが電源電圧からトランジス
タ７ａおよび７ｄを介して接地電位へと流れる。

【００１１】このときトランジスタ７ｄおよび７ｅで構
成されるカレントミラー回路により、トランジスタ７ａ
および７ｅのそれぞれにも電流ｉと同じ大きさの電流が
流れる。トランジスタ７ｅのサイズとトランジスタ７ｆ
のサイズとを一定の比により構成しておけば、トランジ
スタ７ｅおよび７ｆには、ｉ×Ｑｆ／Ｑｅの電流が流れ
る（ここで、Ｑｆは、トランジスタ７ｆのコンダクタン
スを、Ｑｅはトランジスタ７ｅのコンダクタンスをそれ
ぞれ示す）とともに、同量の電流がトランジスタ７ｃに
も流れる。この電流が可変抵抗回路５６を流れること
で、ノードＮ１１には式（１）で示される内部降圧電源
参照電圧ＶＲＥＦが発生する。

【００１２】ＶＲＥＦ＝Ｒ５６×（Ｖｔｈ（７ａ）／Ｒ５５×Ｑｆ／Ｑｅ）…（１）ここで、Ｒ５６とは、可変抵抗回路５６における抵抗値
を示し、Ｒ５５は、可変抵抗回路５５における抵抗値を
それぞれ示す。また、Ｖｔｈ（７ａ）は、トランジスタ
７ａのしきい値電圧を示す。すなわち、式（１）より、
内部降圧電源参照電圧ＶＲＥＦのレベルは、可変抵抗回
路５６の抵抗値Ｒ５６とトランジスタ７ｃを流れる電流
量（可変抵抗回路５５の抵抗値Ｒ５５に依存）との積で
決定される。

【００１３】比較器５０は、式（１）で表わされる内部
降圧電源参照電圧ＶＲＥＦと内部降圧電源電圧ＶＣＣと
を比較し、内部降圧電源電圧ＶＣＣの電圧レベルを補正
して出力する。

【００１４】内部降圧電源電圧ＶＣＣが必要とされるレ
ベル（目標値）より低い場合には、可変抵抗回路５６に
おけるヒューズＦを切り、可変抵抗回路５６の抵抗値を
上げる。これにより、内部降圧電源電圧ＶＣＣの電圧レ
ベルを高くすることができる。

【００１５】また、内部降圧電源電圧ＶＣＣのレベルが
目標値よりも高い場合は、可変抵抗回路５５のヒューズ
Ｆを切り、可変抵抗回路５５の抵抗値を上げる。これに
より、内部降圧電源参照電圧ＶＲＥＦのレベルを低くす
ることができる。

【００１６】

【発明が解決しようとする課題】以上のように、従来の
内部降圧電源発生回路９００においては、所望の内部降
圧電源電圧ＶＣＣを発生するため、ヒューズＦを切るこ
とで電圧の調整を行なっている。

【００１７】このため、ヒューズが十分に切れていなか
った場合、所望の電圧レベルが得られず、半導体集積装
置が正常に動作しなくなるという問題があった。

【００１８】そこで、本発明は係る問題を解決するため
になされたものであり、その目的は、ヒューズを切るこ
となく、発生した内部降圧電源電圧のレベルを補正し所
望の内部降圧電源電圧を発生することができる内部降圧
電源発生回路を提供することにある。

【００１９】さらに、本発明の他の目的は、発生した内
部降圧電源電圧のレベルを補正することができる内部降
圧電源発生回路を備えることにより、高精度に動作する
ことができる半導体集積装置を提供することにある。

【００２０】

【課題を解決するための手段】請求項１に係る内部降圧
電源発生回路は、電源電圧を降圧して内部降圧電源電圧
を発生する内部降圧電源発生回路であって、基準電圧を
発生する基準電圧発生手段と、基準電圧と内部降圧電源
電圧とを比較する比較手段と、比較手段における比較結
果に応答して抵抗値が決定される可変抵抗手段と、可変
抵抗手段における抵抗値に応答して、電源電圧を降圧し
て内部降圧電源電圧を発生する降圧手段とを備える。

【００２１】請求項２に係る内部降圧電源発生回路は、
請求項１に係る内部降圧電源発生回路であって、電源電
圧が入力されてから一定期間、パルス信号を発生するパ
ルス信号発生手段をさらに備え、基準電圧発生手段は、
電源電圧が入力されてから一定期間、基準電圧を発生
し、比較手段は、パルス信号に応答して、基準電圧と内
部降圧電源電圧とを比較し、可変抵抗手段は、複数の抵
抗素子と、複数の抵抗素子のそれぞれに対応して設けら
れ、ＯＮ／ＯＦＦすることにより対応する抵抗素子を選
択／非選択して抵抗値を決定する複数のスイッチ手段
と、パルス信号に応答して、比較手段における比較結果
に基づき複数のスイッチ手段のＯＮ／ＯＦＦを制御する
制御手段とを含む。

【００２２】請求項３に係る内部降圧電源発生回路は、
請求項１に係る内部降圧電源発生回路であって、可変抵
抗手段は、複数の抵抗素子と、複数の抵抗素子のそれぞ
れに対応して設けられ、ＯＮ／ＯＦＦすることにより対
応する抵抗素子を選択／非選択して抵抗値を決定する複
数のスイッチ手段と、比較手段における比較結果に基づ
き複数のスイッチ手段のＯＮ／ＯＦＦを制御する制御手
段とを含む。

【００２３】請求項４に係る内部降圧電源発生回路は、
請求項２に係る内部降圧電源発生回路であって、制御手
段は、パルス信号に応答して、比較手段の比較結果に基
づき値がカウントされるカウンタ手段を含む。

【００２４】請求項５に係る内部降圧電源発生回路は、
請求項３に係る内部降圧電源発生回路であって、制御手
段は、比較手段の比較結果に基づき値がカウントされる
カウンタ手段を含む。

【００２５】請求項６に係る内部降圧電源発生回路は、
請求項２に係る内部降圧電源発生回路であって、基準電
圧は、第１の基準電圧と、第１の基準電圧と異なる第２
の基準電圧とを含み、比較手段は、パルス信号に応答し
て、第１の基準電圧と内部降圧電源電圧とを比較する第
１の比較手段と、パルス信号に応答して、第２の基準電
圧と内部降圧電源電圧とを比較する第２の比較手段とを
含み、可変抵抗手段は、第１の可変抵抗手段と、第２の
可変抵抗手段とを含み、第１の可変抵抗手段における制
御手段は、パルス信号に応答して、第１の比較手段の比
較結果に基づき値がカウントされる第１のカウンタ手段
を含み、第２の可変抵抗手段における制御手段は、パル
ス信号に応答して、第２の比較手段の比較結果に基づき
値がカウントされる第２のカウンタ手段を含み、降圧手
段は、第１の可変抵抗手段における抵抗値と第２の可変
抵抗手段における抵抗値とに基づき内部降圧電源電圧を
発生する。

【００２６】請求項７に係る内部降圧電源発生回路は、
請求項２に係る内部降圧電源発生回路であって、可変抵
抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段
とを含み、第１の可変抵抗手段における制御手段は、パ
ルス信号に応答して、比較手段の比較結果に基づき値が
カウントされる第１のカウンタ手段を含み、第２の可変
抵抗手段における制御手段は、パルス信号に応答して、
比較手段の比較結果に基づき値がカウントされる第２の
カウンタ手段を含み、降圧手段は、第１の可変抵抗手段
における抵抗値と第２の可変抵抗手段における抵抗値と
に基づき内部降圧電源電圧を発生する。

【００２７】請求項８に係る内部降圧電源発生回路は、
請求項３に係る内部降圧電源発生回路であって、基準電
圧は、第１の基準電圧と、第１の基準電圧と異なる第２
の基準電圧とを含み、比較手段は、第１の基準電圧と内
部降圧電源電圧とを比較する第１の比較手段と、第２の
基準電圧と内部降圧電源電圧とを比較する第２の比較手
段とを含み、可変抵抗手段は、第１の可変抵抗手段と、
第２の可変抵抗手段とを含み、第１の可変抵抗手段にお
ける制御手段は、第１の比較手段の比較結果に基づき値
がカウントされる第１のカウンタ手段を含み、第２の可
変抵抗手段における制御手段は、第２の比較手段の比較
結果に基づき値がカウントされる第２のカウンタ手段を
含み、降圧手段は、第１の可変抵抗手段における抵抗値
と第２の可変抵抗手段における抵抗値とに基づき内部降
圧電源電圧を発生する。

【００２８】請求項９に係る内部降圧電源発生回路は、
請求項２に係る内部降圧電源発生回路であって、可変抵
抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段
とを含み、第１の可変抵抗手段における制御手段は、比
較手段の比較結果に応答して値がカウントされる第１の
カウンタ手段を含み、第２の可変抵抗手段における制御
手段は、比較手段の比較結果に応答して値がカウントさ
れる第２のカウンタ手段を含み、降圧手段は、第１の可
変抵抗手段における抵抗値と第２の可変抵抗手段におけ
る抵抗値とに基づき内部降圧電源電圧を発生する。

【００２９】請求項１０に係る半導体集積装置は、電源
電圧を降圧して内部降圧電源電圧を発生する内部降圧電
源発生手段と、内部降圧電源電圧に基づき動作する内部
回路とを備え、内部降圧電源発生手段は、基準電圧を発
生する基準電圧発生手段と、基準電圧と内部降圧電源電
圧とを比較する比較手段と、比較手段における比較結果
に応答して抵抗値が決定される可変抵抗手段と、可変抵
抗手段における抵抗値に応答して、電源電圧を降圧して
内部降圧電源電圧を発生する降圧手段とを含む。

【００３０】請求項１１に係る半導体集積装置は、請求
項１０に係る半導体集積装置であって、電源電圧が入力
されてから一定期間、初期化信号を出力する信号発生手
段をさらに備え、内部降圧電源発生手段は、初期化信号
に応答して、パルス信号を発生するパルス信号発生手段
をさらに含み、基準電圧発生手段は、初期化信号に応答
して基準電圧を発生し、比較手段は、パルス信号に応答
して、基準電圧と内部降圧電源電圧とを比較し、可変抵
抗手段は、複数の抵抗素子と、複数の抵抗素子のそれぞ
れに対応して設けられ、ＯＮ／ＯＦＦすることにより対
応する抵抗素子を選択／非選択して抵抗値を決定する複
数のスイッチ手段と、パルス信号に応答して、比較手段
における比較結果に基づき、複数のスイッチ手段のＯＮ
／ＯＦＦを制御する制御手段とを含む。

【００３１】請求項１２に係る半導体集積装置は、請求
項１０に係る半導体集積装置であって、可変抵抗手段
は、複数の抵抗素子と、複数の抵抗素子のそれぞれに対
応して設けられ、ＯＮ／ＯＦＦすることにより対応する
抵抗素子を選択／非選択して抵抗値を決定する複数のス
イッチ手段と、比較手段における比較結果に応答して、
複数のスイッチ手段のＯＮ／ＯＦＦを制御する制御手段
とを含む。

【００３２】請求項１３に係る半導体集積装置は、請求
項１１に係る半導体集積装置であって、制御手段は、パ
ルス信号に応答して、比較手段の比較結果に基づき値が
カウントされるカウンタ手段を含む。

【００３３】請求項１４に係る半導体集積装置は、請求
項１２に係る半導体集積装置であって、制御手段は、比
較手段の比較結果に基づき値がカウントされるカウンタ
手段を含む。

【００３４】請求項１５に係る半導体集積装置は、請求
項１１に係る半導体集積装置であって、基準電圧は、第
１の基準電圧と、第１の基準電圧と異なる第２の基準電
圧とを含み、比較手段は、パルス信号に応答して、第１
の基準電圧と内部降圧電源電圧とを比較する第１の比較
手段と、パルス信号に応答して、第２の基準電圧と内部
降圧電源電圧とを比較する第２の比較手段とを含み、可
変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗
手段とを含み、第１の可変抵抗手段における制御手段
は、パルス信号に応答して、第１の比較手段の比較結果
に基づき値がカウントされる第１のカウンタ手段を含
み、第２の可変抵抗手段における制御手段は、パルス信
号に応答して、第２の比較手段の比較結果に基づき値が
カウントされる第２のカウンタ手段を含み、降圧手段
は、第１の可変抵抗手段における抵抗値と第２の可変抵
抗手段における抵抗値とに基づき内部降圧電源電圧を発
生する。

【００３５】請求項１６に係る半導体集積装置は、請求
項１１に係る半導体集積装置であって、可変抵抗手段
は、第１の可変抵抗手段と、第２の可変抵抗手段とを含
み、第１の可変抵抗手段における制御手段は、パルス信
号に応答して、比較手段の比較結果に基づき値がカウン
トされる第１のカウンタ手段を含み、第２の可変抵抗手
段における制御手段は、パルス信号に応答して、比較手
段の比較結果に基づき値がカウントされる第２のカウン
タ手段を含み、降圧手段は、第１の可変抵抗手段におけ
る抵抗値と第２の可変抵抗手段における抵抗値とに基づ
き内部降圧電源電圧を発生する。

【００３６】請求項１７に係る半導体集積装置は、請求
項１２に係る半導体集積装置であって、基準電圧は、第
１の基準電圧と、第１の基準電圧と異なる第２の基準電
圧とを含み、比較手段は、第１の基準電圧と内部降圧電
源電圧とを比較する第１の比較手段と、第２の基準電圧
と内部降圧電源電圧とを比較する第２の比較手段とを含
み、可変抵抗手段は、第１の可変抵抗手段と、第２の可
変抵抗手段とを含み、第１の可変抵抗手段における制御
手段は、第１の比較手段の比較結果に応答して値がカウ
ントされる第１のカウンタ手段を含み、第２の可変抵抗
手段における制御手段は、第２の比較手段の比較結果に
応答して値がカウントされる第２のカウンタ手段を含
み、降圧手段は、第１の可変抵抗手段における抵抗値と
第２の可変抵抗手段における抵抗値とに基づき内部降圧
電源電圧を発生する。

【００３７】請求項１８に係る半導体集積装置は、請求
項１２に係る半導体集積装置であって、可変抵抗手段
は、第１の可変抵抗手段と、第２の可変抵抗手段とを含
み、第１の可変抵抗手段における制御手段は、第１の比
較手段の比較結果に応答して値がカウントされる第１の
カウンタ手段を含み、第２の可変抵抗手段における制御
手段は、第２の比較手段の比較結果に応答して値がカウ
ントされる第２のカウンタ手段を含み、降圧手段は、第
１の可変抵抗手段における抵抗値と第２の可変抵抗手段
における抵抗値とに基づき内部降圧電源電圧を発生す
る。

【００３８】

【発明の実施の形態】［実施の形態１］本発明の実施の
形態１における内部降圧電源発生回路および当該内部降
圧電源発生回路を備える半導体集積装置について説明す
る。

【００３９】本発明の実施の形態１における内部降圧電
源発生回路は、ヒューズを用いることなく、電源投入時
に発生した内部降圧電源電圧を補正することを可能とす
るものである。

【００４０】まず、半導体集積装置に本発明の実施の形
態１の内部降圧電源発生回路を搭載した場合の一例につ
いて図１を用いて説明する。

【００４１】図１は、本発明の実施の形態１の内部降圧
電源発生回路１００を半導体集積装置１０００に適用し
た場合の一例を示す概略図である。

【００４２】図１に示すように、内部降圧電源発生回路
１００は、基準電圧発生回路１０１、コンパレータ回路
１０２、カウンタ回路１０３、抵抗回路１０４、参照電
圧発生回路１０５、発振器８および比較器５０を含む。

【００４３】基準電圧発生回路１０１および発振器８
は、初期化信号発生回路５００から出力される初期化信
号ＺＰＯＲに応答して動作する。

【００４４】初期化信号発生回路５００は、電源（Ｖｄ
ｄ）投入時に、Ｌレベルになり、一定期間経過した後に
電源電圧Ｖｄｄと同レベルになる初期化信号ＺＰＯＲを
出力する。

【００４５】基準電圧発生回路１０１は、初期化信号発
生回路５００の出力する初期化信号ＺＰＯＲに応答し
て、基準電圧を出力する。コンパレータ回路１０２は、
後述する参照電圧発生回路１０５で生成される内部降圧
電源参照電圧ＶＲＥＦと基準電圧とを比較する。

【００４６】発振器８は、初期化信号発生回路５００の
出力する初期化信号ＺＰＯＲに応答して、電源投入時か
ら一定期間、パルス信号を出力する。

【００４７】カウンタ回路１０３は、発振器８から出力
されるパルス信号に応答して、コンパレータ回路１０２
の比較結果に基づきカウンタの値を変更する。

【００４８】抵抗回路１０４は、カウンタ回路１０３の
出力するカウンタ値に基づき抵抗値を変化させる。参照
電圧発生回路１０５は、抵抗回路１０４から出力される
電圧に応答して、内部降圧電源参照電圧ＶＲＥＦを発生
する。

【００４９】比較器５０は、この内部降圧電源参照電圧
ＶＲＥＦと比較器５０から出力される内部降圧電源電圧
ＶＣＣとを比較して、内部降圧電源電圧ＶＣＣの電圧レ
ベルを補正する。

【００５０】このように、本発明の実施の形態１におい
ては、電源投入時に内部降圧電源参照電圧ＶＲＥＦのレ
ベルを補正することにより、所望の内部降圧電源電圧Ｖ
ＣＣが生成される。生成された内部降圧電源電圧ＶＣＣ
は、内部回路６００に供給される。

【００５１】次に、内部降圧電源発生回路１００の具体
的構成について図２を用いて説明する。

【００５２】図２は、本発明の実施の形態１における内
部降圧電源発生回路１００の具体的構成の一例を示す回
路図である。図７に示す従来の内部降圧電源発生回路９
００と同じ構成要素には、同じ符号および記号を付しそ
の説明を省略する。

【００５３】まず、基準電圧発生回路１０１について説
明する。基準電圧発生回路１０１は、トランジスタ２な
らびに抵抗３、４および５を含む。トランジスタ１と抵
抗３、４および５とは、電源電圧と接地電位との間に直
列に接続される。トランジスタ１は、Ｐチャネル型ＭＯ
Ｓトランジスタであって、そのゲート電極には、上述し
た初期化信号ＺＰＯＲが入力される。

【００５４】抵抗３と抵抗４との接続ノードであるノー
ドＮ１の電位が基準電圧Ｖ１となる。また、抵抗４と抵
抗５との接続ノードであるノードＮ２の電位が基準電圧
Ｖ２となる。

【００５５】なお、抵抗３、４および５のそれぞれの抵
抗値は、基準電圧Ｖ１が所望の内部降圧電源参照電圧Ｖ
ＲＥＦより高く、かつ基準電圧Ｖ２が所望の内部降圧電
源参照電圧ＶＲＥＦより低くなるように設定する。

【００５６】次に、発振器８について説明する。発振器
８は、電源投入時に初期化信号ＺＰＯＲがＬレベルの状
態にあるときに活性化する発振器である。発振器８は、
クロック信号Ｔ１を出力する。

【００５７】次に、コンパレータ回路１０２について説
明する。コンパレータ回路１０２は、比較器９および１
０を含む。比較器９および１０は、発振器８から出力さ
れるクロック信号Ｔ１がＨレベルの活性状態にあるとき
に活性化される。

【００５８】比較器９は、内部降圧電源参照電圧ＶＲＥ
Ｆと基準電圧Ｖ１とを比較し、比較結果として信号Ｓ１
を出力する。

【００５９】具体的には、内部降圧電源参照電圧ＶＲＥ
Ｆが基準電圧Ｖ１よりも高い場合は、Ｈレベルの信号Ｓ
１が出力され、それ以外の場合はＬレベルの信号Ｓ１が
出力される。

【００６０】比較器１０は、内部降圧電源参照電圧ＶＲ
ＥＦと基準電圧Ｖ２とを比較し、比較結果として信号Ｓ
２を出力する。

【００６１】具体的には、基準電圧Ｖ２が内部降圧電源
参照電圧ＶＥＲＦよりも高い場合は、Ｈレベルの信号Ｓ
２が出力され、それ以外の場合はＬレベルの信号Ｓ２が
出力される。

【００６２】次に、カウンタ回路１０３について説明す
る。カウンタ回路１０３は、ＮＡＮＤ回路１１および１
２、ならびにカウンタ１３および１４を含む。

【００６３】ＮＡＮＤ回路１１は、比較器９の出力する
信号Ｓ１と発振器８の出力するクロック信号Ｔ１とを入
力に受ける。ＮＡＮＤ回路１２は、比較器１０の出力す
る信号Ｓ２と発振器８の出力するクロック信号Ｔ１とを
入力に受ける。

【００６４】ＮＡＮＤ回路１１は、信号Ｓ１とクロック
信号Ｔ１とがともにＬレベルの場合に、Ｈレベルの信号
を出力する。ＮＡＮＤ回路１２は、信号Ｓ２とクロック
信号Ｔ１とがともにＬレベルの場合に、Ｈレベルの信号
を出力する。

【００６５】カウンタ１３は、ＮＡＮＤ回路１１の出力
する信号に応答して、カウント値Ｃ１（１）、Ｃ１
（２）、…、Ｃ１（ｎ）の内容を更新して出力する。

【００６６】カウント値Ｃ１（１）、Ｃ１（２）、…、
Ｃ１（ｎ）は、電源投入直後はＬレベルの状態にある。
カウント値Ｃ１（１）、…、Ｃ１（ｋ）（ただし、１≦
ｋ≦ｎ−１）がＨレベルの状態でさらにＮＡＮＤ回路１
１からＬレベルの信号が出力された場合、カウント値Ｃ
１（ｋ＋１）がＬレベルからＨレベルに変化する。

【００６７】カウンタ１４は、ＮＡＮＤ回路１２の出力
する信号に応答して、カウント値Ｃ２（１）、Ｃ２
（２）、…、Ｃ２（ｍ）の内容を更新して出力する。

【００６８】カウント値Ｃ２（１）、Ｃ２（２）、…、
Ｃ２（ｍ）は、電源投入直後にはＨレベルの状態にあ
る。カウント値Ｃ２（１）、…、Ｃ２（ｋ）（ただし、
１≦ｋ≦ｍ−１）がＬレベルの状態でさらにＮＡＮＤ回
路１２からＬレベルの信号が出力されると、カウント値
Ｃ２（ｋ＋１）がＨレベルからＬレベルに変化する。

【００６９】次に、抵抗回路１０４について説明する。
抵抗回路１０４は、可変抵抗回路１５および１６を含
む。可変抵抗回路１５は、トランジスタ１７．１、１
７．２、…、１７．ｎと抵抗１８．１、１８．２、…、
１８．ｎ、１８．ｎ＋１とを含む。

【００７０】抵抗１８．１、…、１８．ｎ＋１は、電源
電圧とノードＮ１０（参照電圧発生回路１０５のトラン
ジスタ７ａのゲート電極とトランジスタ７ｄとの接続ノ
ード）との間に直列に接続される。

【００７１】トランジスタ１７．１、１７．２、…、１
７．ｎは、Ｐチャネル型ＭＯＳトランジスタであって、
トランジスタ１７．ｉ（ただし、１≦ｉ≦ｎ）は、抵抗
１８．ｉと抵抗１８．ｉ＋１との接続ノードと電源電圧
との間に接続される。トランジスタ１７．ｉのゲート電
極には、カウンタ１３から出力されるカウント値Ｃ１
（ｉ）が入力される。カウント値Ｃ１（ｉ）に応答して
トランジスタ１７．ｉ（ただし、１≦ｉ≦ｎ）がＯＮ
（導通）／ＯＦＦ（非導通）することにより、可変抵抗
回路１５の抵抗値が変化する。

【００７２】可変抵抗回路１６は、トランジスタ１９．
１、１９．２、…、１９．ｍと抵抗２０．１、２０．
２、…２０．ｍ＋１とを含む。抵抗２０．１、…、２
０．ｍ＋１は、接地電位とノードＮ１１（参照電圧発生
回路１０５のトランジスタ７ｃと比較器５０との接続ノ
ード）との間に直列に接続される。

【００７３】トランジスタ１９．１、１９．２、…、１
９．ｍは、Ｎチャネル型ＭＯＳトランジスタであって、
トランジスタ１９．ｉ（ただし、１≦ｉ≦ｍ）は、抵抗
２０．ｉと抵抗２０．ｉ＋１との接続ノードと接地電位
との間に接続される。トランジスタ１９．ｉのゲート電
極には、カウンタ１４から出力されるカウント値Ｃ２
（ｉ）が入力される。カウント値Ｃ２（ｉ）に応答して
トランジスタ１９．ｉ（ただし、１≦ｉ≦ｍ）がＯＮ／
ＯＦＦすることにより、可変抵抗回路１６の抵抗値が変
化する。

【００７４】参照電圧発生回路１０５は、従来例で説明
したように、可変抵抗回路１５および１６の抵抗値に基
づき、内部降圧電源参照電圧ＶＲＥＦを発生する。

【００７５】続いて、図１〜図２に示す本発明の実施の
形態１における内部降圧電源発生回路１００の動作につ
いて説明する。

【００７６】電源投入直後、初期化信号ＺＰＯＲはＬレ
ベル状態になる。基準電圧発生回路１０１におけるトラ
ンジスタ２が導通状態となり、ノードＮ１およびＮ２の
それぞれにおいて基準電圧Ｖ１およびＶ２が発生する。

【００７７】発振器８からは、初期化信号ＺＰＯＲがＨ
レベルになるまで（電源投入時から一定期間後まで）、
一定周期でＨレベルとＬレベルとを繰返すクロック信号
Ｔ１が出力される。

【００７８】カウンタ１３から出力されるカウント値Ｃ
１（１）、Ｃ１（２）、…、Ｃ１（ｍ）はすべてＬレベ
ルの状態にあり、可変抵抗回路１５におけるトランジス
タ１７．１、１７．２、…、１７．ｎはすべて導通状態
にある。したがって、可変抵抗回路１５の抵抗値は、初
期状態においては最小値となっている。

【００７９】同様に、カウンタ１４の出力するカウント
値Ｃ２（１）、Ｃ２（２）、…、Ｃ２（ｎ）は電源投入
直後においてはすべてＨレベルであり、可変抵抗回路１
６に含まれるトランジスタ１９．１、１９．２、…、１
９．ｍはすべて導通状態ある。したがって、可変抵抗回
路１６の抵抗値は、初期状態においては最小値となって
いる。

【００８０】続いて、発振器８から出力されるクロック
信号Ｔ１がＨレベルになると、比較器９および１０が活
性化され、参照電圧発生回路１０５の出力する内部降圧
電源参照電圧ＶＲＥＦと基準電圧Ｖ１、Ｖ２とがそれぞ
れ比較される。

【００８１】内部降圧電源参照電圧ＶＲＥＦが基準電圧
Ｖ１よりも高い場合は、比較器９からＨレベルの信号Ｓ
１が出力され、比較器１０からＬレベルの信号Ｓ２が出
力される。ＮＡＮＤ回路１１は、Ｈレベルの信号Ｓ１と
Ｈレベルのクロック信号Ｔ１とを受けて、Ｌレベルの信
号を出力する。一方、ＮＡＮＤ回路１２は、Ｌレベルの
信号Ｓ２とＨレベルのクロック信号Ｔ１とを入力に受け
て、Ｈレベルの信号を出力する。

【００８２】これにより、カウンタ１３の出力するカウ
ント値Ｃ１（１）、Ｃ１（２）、…、Ｃ１（ｎ）が順に
ＨレベルからＬレベルの状態へと変化する。たとえば、
いずれか１つのカウント値Ｃ１（ｉ）がＬレベルからＨ
レベルに変化した場合、トランジスタ１７．ｉが非導通
状態となり、抵抗値が抵抗１８．ｉ＋１の分だけ大きく
なる。この結果、内部降圧電源参照電圧ＶＲＥＦが下が
る。

【００８３】次に、カウント値Ｃ１（ｉ）がＨレベルに
なった後に、クロック信号Ｔ１がＨレベルになった時点
で内部降圧電源参照電圧ＶＲＥＦが基準電圧Ｖ１よりも
高い状態であれば、さらにカウント値Ｃ１（ｉ＋１）
（ただし、１≦ｉ≦ｎ−１）がＬレベルからＨレベルの
状態に変化する。これにより、抵抗値がさらに抵抗１
８．ｉ＋２の分だけ大きくなる。この結果、内部降圧電
源参照電圧ＶＲＥＦがさらに下がる。

【００８４】この動作を内部降圧電源参照電圧ＶＲＥＦ
が基準電圧Ｖ１よりも低くなるまで繰返すことで、内部
降圧電源参照電圧ＶＲＥＦは所望の目標値に設定され
る。

【００８５】また、内部降圧電源参照電圧ＶＲＥＦが基
準電圧Ｖ２によりも低い場合は、クロック信号Ｔ１がＨ
レベルになった時に、ＮＡＮＤ回路１２からＬレベルの
信号が出力される。これにより、カウンタ１４の出力す
るカウント値Ｃ２（１）、Ｃ２（２）、…、Ｃ２（ｍ）
が順にＨレベルからＬレベルの状態へと変化する。この
結果、可変抵抗回路１６の抵抗値が上がり、内部降圧電
源参照電圧ＶＲＥＦの電圧レベルが上がることになる。

【００８６】上述した動作を電源投入時から一定期間繰
返すことにより、内部降圧電源参照電圧ＶＲＥＦは、基
準電圧Ｖ２よりも高く、基準電圧Ｖ１よりも低くなり、
所望の内部降圧電源レベル（ＶＣＣ）を得ることができ
る。

【００８７】このように、内部降圧電源発生回路１００
は、電源投入後に抵抗値を調整することが可能であり、
ヒューズが切れなかったときの動作不良等を防ぐことが
できる。また、ヒューズを切る作業も不要となる。ま
た、半導体集積装置１０００において内部降圧電源発生
回路１００を備えることにより、精度の高い動作が保証
される。

【００８８】［実施の形態２］本発明の実施の形態２に
おける内部降圧電源発生回路２００について説明する。

【００８９】図３は、本発明の実施の形態２の内部降圧
電源発生回路２００の具体的構成の一例を示す回路図で
ある。図２に示す内部降圧電源発生回路１００と同じ構
成要素には、同じ記号および同じ符号を付しその説明を
省略する。

【００９０】本発明の実施の形態２における内部降圧電
源発生回路２００が、内部降圧電源発生回路１００と異
なる点は、基準電圧発生回路１０１に代わって１つの基
準電圧を発生する基準電圧発生回路１１１を備えるこ
と、およびコンパレータ回路１０２に代わってコンパレ
ータ回路１１２を備えることにある。

【００９１】基準電圧発生回路１１１は、トランジスタ
２２と抵抗２３および２４とを含む。トランジスタ２２
と抵抗２３および２４とは、電源電圧と接地電位との間
に直列に接続される。

【００９２】トランジスタ２２は、Ｐチャネル型ＭＯＳ
トランジスタであって、そのゲート電極には上述した初
期化信号ＺＰＯＲが入力される。

【００９３】抵抗２３と抵抗２４との接続ノードである
ノードＮ３の電位が基準電圧Ｖ３となる。抵抗２３およ
び２４の抵抗値は、基準電圧Ｖ３が所望の内部降圧電源
参照電圧ＶＲＥＦと等しくなるように設定する。

【００９４】次に、コンパレータ回路１１２について説
明する。コンパレータ回路１１２は、比較器２９および
インバータ回路２７を含む。

【００９５】比較器２９は、発振器８の出力するクロッ
ク信号Ｔ１がＨレベルのときに活性化される。比較器２
９は、内部降圧電源参照電圧ＶＲＥＦと基準電圧Ｖ３と
を比較し、比較結果として信号Ｓ３を出力する。インバ
ータ回路２７は、信号Ｓ３を反転して出力する。

【００９６】具体的には、内部降圧電源参照電圧ＶＲＥ
Ｆが基準電圧Ｖ３よりも高ければ、Ｈレベルの信号Ｓ３
が出力される。これ以外の場合は、Ｌレベルの信号Ｓ３
が出力される。インバータ回路２７は、信号Ｓ３を反転
して出力する。

【００９７】カウンタ１０３に含まれるＮＡＮＤ回路１
１は、インバータ回路２７の出力信号とクロック信号Ｔ
１とを入力に受ける。また、カウンタ１０３に含まれる
ＮＡＮＤ回路１２は、比較器２９の出力する信号Ｓ３と
クロック信号Ｔ１とを入力に受ける。

【００９８】次に、図３に示す本発明の実施の形態２に
おける内部降圧電源発生回路２００の動作について説明
する。

【００９９】電源投入時に初期化信号ＺＰＯＲはＬレベ
ルの状態にある。これにより、基準電圧発生回路１１１
のトランジスタ２２が導通状態となり、基準電圧Ｖ３が
発生する。発振器８からは、初期化信号ＺＰＯＲがＨレ
ベルになるまで一定周期でＨレベルとＬレベルとを繰返
すクロック信号Ｔ１が出力される。

【０１００】カウンタ１３の出力するカウント値Ｃ１
（１）、Ｃ１（２）、…、Ｃ１（ｎ）はすべてＬレベル
の状態であり、可変抵抗回路１５に含まれるトランジス
タ１７．１、１７．２、…、１７．ｎはすべて導通状態
にある。したがって、可変抵抗回路１５の抵抗値は、初
期状態においては最小値となっている。

【０１０１】同様に、カウンタ１４の出力するカウント
値Ｃ２（１）、Ｃ２（２）、…、Ｃ２（ｍ）はすべてＨ
レベルであり、可変抵抗回路１６に含まれるトランジス
タ１９．１、１９．２、…、１９．ｍはすべて導通状態
である。したがって、可変抵抗回路１６の抵抗値は、初
期状態においては最小値となっている。

【０１０２】クロック信号Ｔ1 がＨレベルの状態になる
とコンパレータ回路１１２における比較器２９が活性化
され、内部降圧電源参照電圧ＶＲＥＦと基準電圧Ｖ３と
が比較される。

【０１０３】たとえば、内部降圧電源参照電圧ＶＲＥＦ
が基準電圧Ｖ３よりも高い場合は、比較器２９からＬレ
ベルの信号Ｓ３が出力される。Ｌレベルの信号Ｓ３が発
生した場合、カウンタ回路１０３におけるＮＡＮＤ回路
１１には、インバータ回路２７で反転したＨレベルの信
号とＨレベルのクロック信号Ｔ１が入力される。したが
って、ＮＡＮＤ回路１１からはＬレベルの信号が出力さ
れる。一方、ＮＡＮＤ回路１２には、Ｌレベルの信号Ｓ
３とＨレベルのクロック信号Ｔ１とが入力される。この
結果、ＮＡＮＤ回路１２からはＨレベルの信号が出力さ
れる。

【０１０４】これにより、カウンタ１３の出力するカウ
ント値Ｃ１（１）、Ｃ１（２）、…、Ｃ１（ｎ）が順に
ＨレベルからＬレベルの状態へと変化する。たとえば、
いずれか１つのカウント値Ｃ１（ｉ）がＬレベルからＨ
レベルの状態に変化すると、対応するトランジスタ１
７．ｉが非導通状態となり、可変抵抗回路１５の抵抗値
が抵抗１８．ｉ＋１の分だけ上がる。この結果、内部降
圧電源参照電圧ＶＲＥＦが下がる。

【０１０５】カウント値Ｃ１（ｉ）がＨレベルの状態に
なった後に、クロック信号Ｔ１がＨレベルになった時点
で内部降圧電源参照電圧ＶＲＥＦが基準電圧Ｖ３の電圧
レベルよりも高い状態であれば、さらにカウント値Ｃ１
（ｉ＋１）（ただし、１≦ｉ≦ｎ−１）がＬレベルから
Ｈレベルの状態に変化する。これにより、可変抵抗回路
１５の抵抗値がさらに抵抗１つ分大きくなり、内部降圧
電源参照電圧ＶＲＥＦが下がることになる。

【０１０６】この動作を内部降圧電源参照電圧ＶＲＥＦ
が基準電圧Ｖ３の電圧レベルよりも低くなるまで繰返す
ことで、内部降圧電源参照電圧ＶＲＥＦを所望の値に設
定することができる。

【０１０７】また、内部降圧電源参照電圧ＶＲＥＦが基
準電圧Ｖ３よりも低い場合には、ＮＡＮＤ回路１２の出
力がＬレベルとなり、カウンタ１４の出力するカウント
値Ｃ２（１）、Ｃ２（２）、…、Ｃ２（ｍ）が順番にＨ
レベルからＬレベルへと変化する。これにより、可変抵
抗回路１６における抵抗値が上がり、これを受けて内部
降圧電源参照電圧ＶＲＥＦが上がる。

【０１０８】上記動作を電源投入時に繰返すことによ
り、内部降圧電源参照電圧ＶＲＥＦは、基準電圧Ｖ３に
ほぼ等しいレベルとなり、所望の内部降圧電源レベルを
得ることができる。

【０１０９】このように、実施の形態２においては実施
の形態１と異なり基準電圧を１つにして比較回路を１つ
設けるように構成することで、実施の形態１と同様の効
果をより少ない回路構成で得ることができる。

【０１１０】したがって、半導体集積装置１０００にお
いて図１〜図２に示す内部降圧電源発生回路１００に代
わって内部降圧電源発生回路２００を備えることによ
り、精度の高い動作が保証されるとともに、チップ面積
を縮小することができる。

【０１１１】［実施の形態３］本発明の実施の形態３に
おける内部降圧電源発生回路および当該内部降圧電源発
生回路を備える半導体集積装置について説明する。

【０１１２】まず、半導体集積装置に本発明の実施の形
態３の内部降圧電源発生回路を搭載した場合の一例につ
いて図４を用いて説明する。

【０１１３】図４は、本発明の実施の形態３の内部降圧
電源発生回路３００を半導体集積装置２０００に適用し
た場合の一例を示す概略図である。

【０１１４】図４に示す本発明の実施の形態３の内部降
圧電源発生回路３００が、図２に示す内部降圧電源発生
回路１００と異なる点は、基準電圧発生回路１０１に代
わって基準電圧発生回路１２１を備えること、および発
振器８に代わって発振器３８を備える点にある。

【０１１５】次に、内部降圧電源発生回路３００の具体
的構成について図５を用いて説明する。

【０１１６】図５は、本発明の実施の形態３の内部降圧
電源発生回路３００の具体的構成の一例を示す回路図で
ある。図２に示す内部降圧電源発生回路１００と同じ構
成要素には、同じ符号および記号を付しその説明を省略
する。

【０１１７】基準電圧発生回路１２１について説明す
る。基準電圧発生回路１２１は、抵抗３３、３４および
３５を含む。抵抗３３、３４および３５は、電源電圧と
接地電位との間に直列に接続される。

【０１１８】抵抗３３と抵抗３４との接続ノードである
ノードＮ５の電位は、基準電圧Ｖ５となる。抵抗３４と
抵抗３５との接続ノードであるノードＮ６の電圧が基準
電圧Ｖ６となる。

【０１１９】抵抗値３３、３４および３５の抵抗値は、
基準電圧Ｖ５が所望の内部降圧電源参照電圧ＶＲＥＦの
電圧レベルよりも高く、かつ基準電圧Ｖ６が所望の内部
降圧電源参照電圧ＶＲＥＦの電圧レベルよりも低くなる
ように設定する。

【０１２０】実施の形態１および実施の形態２と異な
り、基準電圧Ｖ５およびＶ６は、常時出力されている。

【０１２１】発振器３８は、一定周期でＨレベルとＬレ
ベルとを繰返すクロック信号Ｔ２を出力する。実施の形
態１および実施の形態２と異なり、クロック信号Ｔ２
は、常時出力される。

【０１２２】コンパレータ回路１０２における比較器９
および１０は、クロック信号Ｔ２に応答して活性化され
る。また、カウンタ回路１０３に含まれるＮＡＮＤ回路
１１およびＮＡＮＤ回路１２の一方の入力ノードは、ク
ロック信号Ｔ２を受ける。

【０１２３】次に、図４〜図５に示す本発明の実施の形
態３における内部降圧電源発生回路３００の動作につい
て説明する。

【０１２４】初期状態において、カウンタ１３から出力
されるカウンタ値Ｃ１（１）、Ｃ１（２）、…、Ｃ１
（ｎ）は、すべてＬレベルの状態であり、可変抵抗回路
１５に含まれるトランジスタ１７．１、１７．２、…、
１７．ｎはすべて導通状態となっている。またカウンタ
１４から出力されるカウント値Ｃ２（１）、Ｃ２
（２）、…、Ｃ２（ｍ）はすべてＨレベルであり、可変
抵抗回路１６に含まれるトランジスタ１９．１、１９．
２、…、１９．ｍはすべて導通状態にある。

【０１２５】発振器３８は、一定周期でＨレベルとＬレ
ベルとを繰返すクロック信号Ｔ２を出力する。クロック
信号Ｔ２がＨレベルになった時点で、比較器９および１
０は活性化され、内部降圧電源参照電圧ＶＲＥＦと基準
電圧Ｖ５、Ｖ６とをそれぞれ比較し、信号Ｓ１、Ｓ２を
出力する。

【０１２６】内部降圧電源参照電圧ＶＲＥＦが基準電圧
Ｖ５よりも高い場合には、比較器９からＨレベルの信号
Ｓ１が出力される。これを受けて、ＮＡＮＤ回路１１か
らＬレベルの信号が出力され、カウント値Ｃ１（１）、
Ｃ１（２）、…、Ｃ１（ｎ）が順にＬレベルからＨレベ
ルの状態に変化する。これにより、可変抵抗回路１５の
抵抗値が上がり、この結果、内部降圧電源参照電圧ＶＲ
ＥＦが下がる。

【０１２７】内部降圧電源参照電圧ＶＲＥＦが基準電圧
Ｖ６よりも低い場合は、比較器１０からＨレベルの信号
Ｓ２が出力され、ＮＡＮＤ回路１２からＬレベルの信号
が出力される。これにより、カウント値Ｃ２（１）、Ｃ
２（２）、…、Ｃ２（ｍ）が順にＨレベルからＬレベル
の状態に変化する。これにより、可変抵抗回路１６の抵
抗値が下がり、この結果、内部降圧電源参照電圧ＶＲＥ
Ｆの電圧レベルが上がる。

【０１２８】上記動作を繰返すことにより内部降圧電源
参照電圧ＶＲＥＦは、基準電圧Ｖ６より高く、基準電圧
Ｖ５よりも低くなり、所望の内部降圧電源レベルＶＣＣ
を得ることができる。

【０１２９】この場合、基準電圧Ｖ５およびＶ６ならび
にクロック信号Ｔ２を常時出力することで、抵抗値の調
整を常時行なうことになり、内部電源電圧の補正が常時
行なうことが可能となる。この結果、半導体集積装置の
動作が常時保証される。

【０１３０】［実施の形態４］本発明の実施の形態４に
おける内部降圧電源発生回路について説明する。

【０１３１】図６は、本発明の実施の形態４における内
部降圧電源発生回路４００の具体的構成の一例を示す回
路図である。図３に示す内部降圧電源発生回路２００と
同じ構成要素には同じ符号および記号を付し、その説明
を省略する。

【０１３２】図６に示す発明の実施の形態４における内
部降圧電源発生回路４００が、本発明の実施の形態２に
おける内部降圧電源発生回路２００と異なる点は、基準
電圧発生回路１１１に代わって、基準電圧発生回路１３
１を備えること、および発振器８に代わって発振器３８
を備えることにある。

【０１３３】基準電圧発生回路１３１について説明す
る。基準電圧発生回路１３１は、抵抗４４および４５を
含む。抵抗４４および４５は、電源電圧と接地電位との
間に直列に接続される。抵抗４４と抵抗４５との接続ノ
ードであるノードＮ７の電位が基準電圧Ｖ７となる。

【０１３４】抵抗４４および４５の抵抗は、基準電圧Ｖ
７が所望の内部降圧電源参照電圧ＶＲＥＦの電圧レベル
と等しくなるように値が設定する。

【０１３５】実施の形態１および実施の形態２と異な
り、基準電圧Ｖ７は、常時出力されている。

【０１３６】発振器３８は、実施の形態３で説明したよ
うに常時一定周期でＨレベルとＬレベルとを繰返すクロ
ック信号Ｔ２を出力する。

【０１３７】コンパレータ回路１１２における比較器２
９は、クロック信号Ｔ２に応答して活性化される。比較
器２９は、内部降圧電源参照電圧ＶＲＥＦと基準電圧Ｖ
７とを比較し、比較結果として信号Ｓ３を出力する。イ
ンバータ回路２７は、信号Ｓ３を反転してＮＡＮＤ回路
１１に出力する。

【０１３８】次に、図６に示す本発明の実施の形態４に
おける内部降圧電源発生回路４００の動作について説明
する。

【０１３９】初期状態において、カウンタ１３の出力す
るカウント値Ｃ１（１）、Ｃ１（２）、…、Ｃ１（ｎ）
はすべてＬレベルの状態であり、可変抵抗回路１５に含
まれるトランジスタはすべて導通状態にある。同様にカ
ウンタ１４から出力されるカウント値Ｃ２（１）、Ｃ２
（２）、…、Ｃ２（ｍ）の出力はすべてＨレベルの状態
であり、可変抵抗回路１６に含まれるトランジスタはす
べて導通状態である。

【０１４０】発振器３８により、一定周期でＨレベルと
Ｌレベルとを繰返すクロック信号Ｔ２が出力される。

【０１４１】クロック信号Ｔ２がＨレベルになると、比
較器２９が活性化され内部降圧電源参照電圧ＶＲＥＦと
基準電位Ｖ７とを比較し、比較結果として信号Ｓ３を出
力する。

【０１４２】内部降圧電源参照電圧ＶＲＥＦが基準電圧
Ｖ７よりも高い場合には、比較器２９からＬレベルの信
号Ｓ３が出力される。この結果、ＮＡＮＤ回路１１から
はＬレベルの信号が出力され、カウンタ１３の出力する
カウント値Ｃ１（１）、Ｃ１（２）、…、Ｃ１（ｎ）が
順にＬレベルの状態からＨレベルの状態に変化する。こ
れにより、可変抵抗回路１５の抵抗値が抵抗１つ分高く
なり、内部降圧電源参照電圧ＶＲＥＦが下がる。

【０１４３】一方、内部降圧電源参照電圧ＶＲＥＦが基
準電圧Ｖ７よりも低い場合には、Ｈレベルの信号Ｓ３が
出力され、ＮＡＮＤ回路１２からＬレベルの信号が出力
され、カウンタ１４の出力するカウント値Ｃ２（１）、
Ｃ２（２）、…、Ｃ２（ｍ）が順にＨレベルの状態から
Ｌレベルの状態に変化する。これを受けて、可変抵抗回
路１６の抵抗値が高くなり、内部降圧電源参照電圧ＶＲ
ＥＦが上がる。

【０１４４】上記動作を繰返すことにより内部降圧電源
参照電圧ＶＲＥＦは基準電圧Ｖ７にほぼ等しいレベルと
なり、必要な内部降圧電源レベルを得ることができる。
しかも、基準電圧Ｖ７およびクロック信号Ｔ２を常時出
力することで、可変抵抗回路１５および１６の抵抗値の
調整を常時行なうことができる。

【０１４５】また、実施の形態４においては実施の形態
３と異なり基準電圧を１つにして比較回路を１つ設ける
ように構成することで、実施の形態３と同様の効果をよ
り少ない回路構成で得ることができる。

【０１４６】したがって、半導体集積装置２０００にお
いて図４〜図５に示す内部降圧電源発生回路３００に代
わって内部降圧電源発生回路４００を備えることによ
り、精度の高い動作が常時保証されるとともに、チップ
面積を縮小することができる。

【０１４７】

【発明の効果】以上のように、請求項１に係る内部降圧
電源発生回路によれば、発生した内部降圧電源電圧と基
準電位との比較結果に基づき、抵抗値が変化する可変抵
抗回路を備えることにより、ヒューズによらず抵抗値を
調整することが可能となる。

【０１４８】この結果、ヒューズを用いる場合に比べて
動作不良を防止することができ、さらにヒューズを切る
作業が不要となる。また、電源投入後に内部降圧電源電
圧を補正することが可能となる。

【０１４９】請求項２または４に係る内部降圧電源発生
回路は、請求項１に係る内部降圧電源発生回路であっ
て、初期設定時（電源投入時から一定期間）に抵抗値を
デジタル的に調整することが可能となる。

【０１５０】請求項３または５に係る内部降圧電源発生
回路は、請求項１に係る内部降圧電源発生回路であっ
て、常時、抵抗値をデジタル的に調整することが可能と
なる。

【０１５１】請求項６に係る内部降圧電源発生回路は、
請求項２に係る内部降圧電源発生回路であって、可変抵
抗回路を２つ設け、２つの基準電圧のぞれぞれと内部降
圧電源電圧とを比較して、それぞれの抵抗値を調整す
る。これにより、発生する内部降圧電源電圧は、一方の
基準電圧より高く、他方の基準電圧より低く設定するこ
とが可能となる。

【０１５２】請求項７に係る内部降圧電源発生回路は、
請求項２に係る内部降圧電源発生回路であって、可変抵
抗回路を２つ設け、１つの基準電圧と内部降圧電源電圧
とを比較して、それぞれの抵抗値を調整する。これによ
り、回路構成が簡単となり、回路面積を縮小させること
が可能となる。

【０１５３】請求項８に係る内部降圧電源発生回路は、
請求項３に係る内部降圧電源発生回路であって、可変抵
抗回路を２つ設け、２つの基準電圧のぞれぞれと内部降
圧電源電圧とを比較して、それぞれの抵抗値を調整す
る。これにより、発生する内部降圧電源電圧は、一方の
基準電圧より高く、他方の基準電圧より低く設定するこ
とが可能となる。

【０１５４】請求項９に係る内部降圧電源発生回路は、
請求項３に係る内部降圧電源発生回路であって、可変抵
抗回路を２つ設け、１つの基準電圧と内部降圧電源電圧
とを比較して、それぞれの抵抗値を調整する。これによ
り、回路構成が簡単となり、回路面積を縮小させること
が可能となる。

【０１５５】さらに、請求項１０に係る半導体集積装置
によれば、発生した内部降圧電源電圧と基準電位との比
較結果に基づき、抵抗値が変化する可変抵抗回路を含む
内部降圧電源発生回路を備えることにより、ヒューズに
よらず抵抗値を調整して、所望の内部降圧電源電圧を得
ることが可能となる。

【０１５６】この結果、ヒューズを用いる場合に比べて
動作不良を防止することができ、さらにヒューズを切る
作業が不要となる。また、電源投入後に内部降圧電源電
圧を補正することが可能となる。これにより、内部回路
の精度の高い動作が保証される。

【０１５７】請求項１１または１３に係る半導体集積装
置は、請求項１０に係る半導体集積装置であって、内部
降圧電源発生回路は、初期設定時（電源投入時から一定
期間）に抵抗値をデジタル的に調整することが可能とな
る。

【０１５８】請求項１２または１４に係る半導体集積装
置は、請求項１０に係る半導体集積装置であって、内部
降圧電源発生回路は、常時、抵抗値をデジタル的に調整
することが可能となる。

【０１５９】請求項１５に係る半導体集積装置は、請求
項１１に係る半導体集積装置であって、内部降圧電源発
生回路は、可変抵抗回路を２つ含み、２つの基準電圧の
ぞれぞれと内部降圧電源電圧とを比較して、それぞれの
抵抗値を調整する。これにより、発生する内部降圧電源
電圧は、一方の基準電圧より高く、他方の基準電圧より
低く設定することが可能となる。

【０１６０】請求項１６に係る半導体集積装置は、請求
項１１に係る半導体集積装置であって、内部降圧電源発
生回路は、可変抵抗回路を２つ含み、１つの基準電圧と
内部降圧電源電圧とを比較して、それぞれの抵抗値を調
整する。これにより、回路構成が簡単となり、チップ面
積を縮小させることが可能となる。

【０１６１】請求項１７に係る半導体集積装置は、請求
項１２に係る半導体集積装置であって、内部降圧電源発
生回路は、可変抵抗回路を２つ含み、２つの基準電圧の
ぞれぞれと内部降圧電源電圧とを比較して、それぞれの
抵抗値を調整する。これにより、発生する内部降圧電源
電圧は、一方の基準電圧より高く、他方の基準電圧より
低く設定することが可能となる。

【０１６２】請求項１８に係る半導体集積装置は、請求
項１２に係る半導体集積装置であって、内部降圧電源発
生回路は、可変抵抗回路を２つ含み、１つの基準電圧と
内部降圧電源電圧とを比較して、それぞれの抵抗値を調
整する。これにより、回路構成が簡単となり、チップ面
積を縮小させることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の内部降圧電源発生回
路１００を半導体集積装置１０００に適用した場合の一
例を示す概略図である。

【図２】本発明の実施の形態１の内部降圧電源発生回
路１００の具体的構成の一例を示す回路図である。

【図３】本発明の実施の形態２における内部降圧電源
発生回路２００の具体的構成の一例を示す回路図であ
る。

【図４】本発明の実施の形態３の内部降圧電源発生回
路３００を半導体集積装置２０００に適用した場合の一
例を示す概略図である。

【図５】本発明の実施の形態３における内部降圧電源
発生回路３００の具体的構成の一例を示す回路図であ
る。

【図６】本発明の実施の形態４における内部降圧電源
発生回路４００の具体的構成の一例を示す回路図であ
る。

【図７】従来の内部降圧電源発生回路９００の具体的
構成の一例を示す回路図である。

【符号の説明】

１０１，１１１，１２１，１３１基準電圧発生回路、
１０２，１１２コンパレータ回路、１０３カウンタ
回路、１０４抵抗回路、１０５参照電圧発生回路、
８，３８発振器、５００初期化信号発生回路、９，
１０，２９，５０比較器、１１，１２ＮＡＮＤ回路
１３，１４カウンタ、１５，１６可変抵抗回路、１
００〜４００内部降圧電源発生回路、６００内部回
路、１０００, ２０００半導体集積装置。

Claims

【特許請求の範囲】

【請求項１】電源電圧を降圧して内部降圧電源電圧を
発生する内部降圧電源発生回路であって、基準電圧を発生する基準電圧発生手段と、前記基準電圧と前記内部降圧電源電圧とを比較する比較
手段と、前記比較手段における比較結果に応答して抵抗値が決定
される可変抵抗手段と、前記可変抵抗手段における前記抵抗値に応答して、前記
電源電圧を降圧して前記内部降圧電源電圧を発生する降
圧手段とを備える、内部降圧電源発生回路。
【請求項２】前記電源電圧が入力されてから一定期
間、パルス信号を発生するパルス信号発生手段をさらに
備え、前記基準電圧発生手段は、前記電源電圧が入力されてか
ら前記一定期間、前記基準電圧を発生し、前記比較手段は、前記パルス信号に応答して、前記基準
電圧と前記内部降圧電源電圧とを比較し、前記可変抵抗手段は、複数の抵抗素子と、前記複数の抵抗素子のそれぞれに対応して設けられ、Ｏ
Ｎ／ＯＦＦすることにより対応する前記抵抗素子を選択
／非選択して前記抵抗値を決定する複数のスイッチ手段
と、前記パルス信号に応答して、前記比較手段における比較
結果に基づき前記複数のスイッチ手段のＯＮ／ＯＦＦを
制御する制御手段とを含む、請求項１記載の内部降圧電
源発生回路。
【請求項３】前記可変抵抗手段は、複数の抵抗素子と、前記複数の抵抗素子のそれぞれに対応して設けられ、Ｏ
Ｎ／ＯＦＦすることにより対応する前記抵抗素子を選択
／非選択して前記抵抗値を決定する複数のスイッチ手段
と、前記比較手段における比較結果に基づき前記複数のスイ
ッチ手段のＯＮ／ＯＦＦを制御する制御手段とを含む、
請求項１記載の内部降圧電源発生回路。
【請求項４】前記制御手段は、前記パルス信号に応答して、前記比較手段の比較結果に
基づき値がカウントされるカウンタ手段を含む、請求項
２記載の内部降圧電源発生回路。
【請求項５】前記制御手段は、前記比較手段の比較結果に基づき値がカウントされるカ
ウンタ手段を含む、請求項３記載の内部降圧電源発生回
路。
【請求項６】前記基準電圧は、第１の基準電圧と、前記第１の基準電圧と異なる第２の基準電圧とを含み、前記比較手段は、前記パルス信号に応答して、前記第１の基準電圧と前記
内部降圧電源電圧とを比較する第１の比較手段と、前記パルス信号に応答して、前記第２の基準電圧と前記
内部降圧電源電圧とを比較する第２の比較手段とを含
み、前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記第１の比較手段の比較
結果に基づき値がカウントされる第１のカウンタ手段を
含み、前記第２の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記第２の比較手段の比較
結果に基づき値がカウントされる第２のカウンタ手段を
含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項２記載の内部降圧電源
発生回路。
【請求項７】前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記比較手段の比較結果に
基づき値がカウントされる第１のカウンタ手段を含み、前記第２の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記比較手段の比較結果に
基づき値がカウントされる第２のカウンタ手段を含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項２記載の内部降圧電源
発生回路。
【請求項８】前記基準電圧は、第１の基準電圧と、前記第１の基準電圧と異なる第２の基準電圧とを含み、前記比較手段は、前記第１の基準電圧と前記内部降圧電源電圧とを比較す
る第１の比較手段と、前記第２の基準電圧と前記内部降圧電源電圧とを比較す
る第２の比較手段とを含み、前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記第１の比較手段の比較結果に基づき値がカウントさ
れる第１のカウンタ手段を含み、前記第２の可変抵抗手段における前記制御手段は、前記第２の比較手段の比較結果に基づき値がカウントさ
れる第２のカウンタ手段を含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項３記載の内部降圧電源
発生回路。
【請求項９】前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記比較手段の比較結果に応答して値がカウントされる
第１のカウンタ手段を含み、前記第２の可変抵抗手段における前記制御手段は、前記比較手段の比較結果に応答して値がカウントされる
第２のカウンタ手段を含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項３記載の内部降圧電源
発生回路。
【請求項１０】電源電圧を降圧して内部降圧電源電圧
を発生する内部降圧電源発生手段と、前記内部降圧電源電圧に基づき動作する内部回路とを備
え、前記内部降圧電源発生手段は、基準電圧を発生する基準電圧発生手段と、前記基準電圧と前記内部降圧電源電圧とを比較する比較
手段と、前記比較手段における比較結果に応答して抵抗値が決定
される可変抵抗手段と、前記可変抵抗手段における前記抵抗値に応答して、前記
電源電圧を降圧して前記内部降圧電源電圧を発生する降
圧手段とを含む、半導体集積装置。
【請求項１１】前記電源電圧が入力されてから一定期
間、初期化信号を出力する信号発生手段をさらに備え、前記内部降圧電源発生手段は、前記初期化信号に応答して、パルス信号を発生するパル
ス信号発生手段をさらに含み、前記基準電圧発生手段は、前記初期化信号に応答して前
記基準電圧を発生し、前記比較手段は、前記パルス信号に応答して、前記基準
電圧と前記内部降圧電源電圧とを比較し、前記可変抵抗手段は、複数の抵抗素子と、前記複数の抵抗素子のそれぞれに対応して設けられ、Ｏ
Ｎ／ＯＦＦすることにより対応する前記抵抗素子を選択
／非選択して前記抵抗値を決定する複数のスイッチ手段
と、前記パルス信号に応答して、前記比較手段における比較
結果に基づき、前記複数のスイッチ手段のＯＮ／ＯＦＦ
を制御する制御手段とを含む、請求項１０記載の半導体
集積装置。
【請求項１２】前記可変抵抗手段は、複数の抵抗素子と、前記複数の抵抗素子のそれぞれに対応して設けられ、Ｏ
Ｎ／ＯＦＦすることにより対応する前記抵抗素子を選択
／非選択して前記抵抗値を決定する複数のスイッチ手段
と、前記比較手段における比較結果に応答して、前記複数の
スイッチ手段のＯＮ／ＯＦＦを制御する制御手段とを含
む、請求項１０記載の半導体集積装置。
【請求項１３】前記制御手段は、前記パルス信号に応答して、前記比較手段の比較結果に
基づき値がカウントされるカウンタ手段を含む、請求項
１１記載の半導体集積装置。
【請求項１４】前記制御手段は、前記比較手段の比較結果に基づき値がカウントされるカ
ウンタ手段を含む、請求項１２記載の半導体集積装置。
【請求項１５】前記基準電圧は、第１の基準電圧と、前記第１の基準電圧と異なる第２の基準電圧とを含み、前記比較手段は、前記パルス信号に応答して、前記第１の基準電圧と前記
内部降圧電源電圧とを比較する第１の比較手段と、前記パルス信号に応答して、前記第２の基準電圧と前記
内部降圧電源電圧とを比較する第２の比較手段とを含
み、前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記第１の比較手段の比較
結果に基づき値がカウントされる第１のカウンタ手段を
含み、前記第２の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記第２の比較手段の比較
結果に基づき値がカウントされる第２のカウンタ手段を
含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項１１記載の半導体集積
装置。
【請求項１６】前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記比較手段の比較結果に
基づき値がカウントされる第１のカウンタ手段を含み、前記第２の可変抵抗手段における前記制御手段は、前記パルス信号に応答して、前記比較手段の比較結果に
基づき値がカウントされる第２のカウンタ手段を含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項１１記載の半導体集積
装置。
【請求項１７】前記基準電圧は、第１の基準電圧と、前記第１の基準電圧と異なる第２の基準電圧とを含み、前記比較手段は、前記第１の基準電圧と前記内部降圧電源電圧とを比較す
る第１の比較手段と、前記第２の基準電圧と前記内部降圧電源電圧とを比較す
る第２の比較手段とを含み、前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記第１の比較手段の比較結果に応答して値がカウント
される第１のカウンタ手段を含み、前記第２の可変抵抗手段における前記制御手段は、前記第２の比較手段の比較結果に応答して値がカウント
される第２のカウンタ手段を含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項１２記載の半導体集積
装置。
【請求項１８】前記可変抵抗手段は、第１の可変抵抗手段と、第２の可変抵抗手段とを含み、前記第１の可変抵抗手段における前記制御手段は、前記第１の比較手段の比較結果に応答して値がカウント
される第１のカウンタ手段を含み、前記第２の可変抵抗手段における前記制御手段は、前記第２の比較手段の比較結果に応答して値がカウント
される第２のカウンタ手段を含み、前記降圧手段は、前記第１の可変抵抗手段における前記抵抗値と前記第２
の可変抵抗手段における前記抵抗値とに基づき前記内部
降圧電源電圧を発生する、請求項１２記載の半導体集積
装置。