JP6218933B2 - オプトエレクトロニクス半導体チップを製造する方法 - Google Patents
オプトエレクトロニクス半導体チップを製造する方法 Download PDFInfo
- Publication number
- JP6218933B2 JP6218933B2 JP2016513348A JP2016513348A JP6218933B2 JP 6218933 B2 JP6218933 B2 JP 6218933B2 JP 2016513348 A JP2016513348 A JP 2016513348A JP 2016513348 A JP2016513348 A JP 2016513348A JP 6218933 B2 JP6218933 B2 JP 6218933B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- functional semiconductor
- sacrificial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 128
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000005693 optoelectronics Effects 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 87
- 230000003647 oxidation Effects 0.000 claims description 48
- 238000007254 oxidation reaction Methods 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Weting (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Element Separation (AREA)
Description
オプトエレクトロニクス半導体チップを製造する方法が提供される。
１つの目的は、オプトエレクトロニクス半導体チップを製造するための改善された方法の提供にある。
オプトエレクトロニクス半導体チップを製造するために、基板上に半導体層配列をエピタキシャル成長させることが可能である。更に、「薄膜チップ」を製造するために、エピタキシャル成長させた半導体層構造をエピタキシャル成長後に担体に接合し、基板を除去しうる。基板は、例えば、薄切とその後の湿式化学エッチングによって除去される。しかしながら、基板は失われ再使用できない。
オプトエレクトロニクス半導体チップを製造する方法の少なくとも１つの実施形態によれば、当該製造方法は、基板を提供する工程と、犠牲層を付着させる工程と、機能半導体層配列を付着させる工程と、機能半導体層配列を横方向にパターニングする工程と、犠牲層を湿式熱酸化工程で酸化させる工程とを含む。有利には、犠牲層の酸化は、基板から機能半導体層配列を取り外すことを可能にする。これは、有利には、基板を破壊することなく機能半導体層配列と基板を分離させることができる。機能半導体層配列の横方向パターニングにより、犠牲層の酸化が有利に単純化される。機能半導体層配列の横方向パターニングは、犠牲層の大きい領域の均一な酸化を可能にする。
ここで述べる方法では、特に、エッチングを行わずに機能半導体層配列と基板を分離することを可能にする。即ち、犠牲層が酸化され、エッチングされない。詳細には、更に、エッチングを行わずに機能半導体層配列と基板を分離することが可能となる。これにより、分離する際に基板をほとんど破損させないか全く破損させないことができる。基板の分離を、エッチング液を用いずに純粋に機械的に進めうる。
方法の一実施形態では、犠牲層は、ＡｌＡｓを含む。次に、有利には、前記犠牲層の酸化中に犠牲層の領域内で剥離が行われてもよく、前記剥離によって、機能半導体層配列が基板から分離される。
方法の一実施形態では、犠牲層は、ＡｌxＧａ1-xＡｓを含む。この場合、アルミニウムとガリウムの比率は、８０対２０、好ましくは９３対７を超える。この場合、有利には、犠牲層の酸化中に、犠牲層の領域内に多孔質層ができることがあり、この多孔質層は、機能半導体層配列の基板からの分離を単純化する。
一実施形態では、ＡｌＯxＨyは、犠牲層の酸化中に形成される。この場合、有利には、犠牲層の酸化中に形成された材料は、基板から機能半導体層配列を分離するために、エッチング液によって除去されてもよい。
方法の一実施形態では、犠牲層の酸化後、基板から機能半導体層配列を分離する更に他の工程が行なわれる。有利には、これにより基板を後で再使用でき、したがって、この方法は、低コストかつ高資源効率で行なわれうる。
方法の一実施形態では、基板から機能半導体層配列の分離は、犠牲層の酸化中に形成された酸化物のエッチング液による除去を含む。有利には、これにより、基板から機能半導体層配列を単純で機械的に優しく分離できる。
方法の一実施形態では、フッ化水素酸を含むエッチング液が使用される。有利には、フッ化水素酸は、特に酸化犠牲層を除去するのに有効であることが判明している。
方法の一実施形態では、基板から機能半導体層配列を分離する際、機能半導体層配列に剪断力が加えられる。有利には、これにより、機能半導体層配列を基板から分離しやすくなる。
方法の一実施形態では、基板は再利用される。有利には、これにより、この方法を低コストかつ高資源効率で行なわれうる。
方法の一実施形態では、横方向パターニングは、機能半導体層配列内のトレンチの形成を含む。有利には、機能半導体層配列内にトレンチを形成することで、犠牲層の酸化の攻撃箇所ができる。この場合、エッチング液は、例えば、トレンチを通って犠牲層に浸透しうる。横方向パターニングは、犠牲層がその表面全体に一様かつ確実に酸化することを担保する。
方法の一実施形態では、前記方法は、さらに機能半導体層配列を担体に接合する工程を含む。有利には、担体は、基板の除去後に機能半導体層配列を機械的に安定させる働きをする。更に、機能半導体層配列を電気接触させるための電気接点が、担体上に配置されてもよい。
方法の一実施形態では、機能半導体層配列を担体に接合する工程は、犠牲層の酸化前に行われる。有利には、それにより、半導体層構造は、酸化中に高い機械的安定性を示す。更に、犠牲層の酸化中に、担体及び機能半導体層配列の熱膨張が異なるので、圧縮歪が増大することがあるので、基板から機能半導体層配列を分離する際に役立つ。
方法の別の実施形態では、機能半導体層配列を担体に接合する工程は、犠牲層の酸化後に行われる。有利には、犠牲層の酸化後に、エッチング液は、犠牲層まで特に効率的に浸透しうる。
方法の一実施形態では、担体は、シリコン又はゲルマニウムを含む。これは、有利には、担体の低コストの生産を可能にする。
方法の一実施形態では、基板は、ＧａＡｓを含む。この場合、有利には、機能半導体層配列は、例えば材料系ＩｎＧａＡｌＰを主成分としてもよい。
本発明の前述の特徴、機能及び利点、並びにこれらが達成される手法は、図面に関連してより詳しく説明される例示的実施形態のこの記述から、より明確でより明瞭に理解可能になるであろう。図面では、各場合に概略的な断面描写である。
図１は、基板１００の概略断面描写を示す。基板１００は、例えば半導体スライス（ウェハ）の形態をとってもよい。例えば、基板１００は、ガリウムヒ素（ＧａＡｓ）を含んでもよい。
バッファ層１１０は、基板１００の最上部に配置される。バッファ層１１０は、例えば、基板１００と同じ材料を含む。バッファ層１１０は、基板１００の最上部にエピタキシャルに付着されてもよい。
図２は、図１の描写の時間的に後の処理状態における基板１００の概略断面描写を示す。犠牲層１２０は、基板１００から遠いバッファ層１１０の最上部に配置されている。犠牲層１２０は、例えばエピタキシャル成長によって付着されてもよい。
犠牲層１２０は、ヒ化アルミニウムガリウム（ＡｌxＧａ1-xＡｓ）を含む。ここで、アルミニウム（Ａｌ）の含有率ｘは、ガリウム（Ｇａ）の含有率１−ｘよりできるだけ高い。アルミニウム含有率ｘは、好ましくは８０％を超えている。特に好ましくは、アルミニウム含有率ｘは、９３％を超えている。また、犠牲層１２０は、ガリウムを含まずヒ化アルミニウム（ＡｌＡｓ）を含みうる。犠牲層１２０は、成長方向に例えば３０ｎｍ〜３００ｎｍ厚さを有しうる。しかしながら、犠牲層１２０は、これより小さいか又は大きい厚さを有してもよい。
図３は、更に、図２の描写の時間的に後の処理状態における基板１００と基板１００上に配置された層の概略断面描写を示す。機能半導体層配列１３０は、バッファ層１１０から離れた犠牲層１２０の最上部に付着される。例えば、機能半導体層配列１３０は、エピタキシャル成長によって付着されてもよい。機能半導体層配列１３０は、例えばＩｎＧａＡｌＰ材料系に基づいてもよい。
機能半導体層配列１３０は、発光ダイオード構造を構成する。機能半導体層配列１３０は、成長方向に連続して第１のドープ層１４０、活性層１５０及び第２のドープ層１６０を含む。第１のドープ層１４０は、ｐ型ドープ又はｎ型ドープである。第２のドープ層１６０は、第１のドープ層１４０とは反対のドーピングを含み、即ち、ｎ型ドープ又はｐ型ドープである。活性層１５０は、電磁放射を生成するために提供され、例えば１つ以上の量子薄膜を含んでもよい。
図４は、図３の描写の時間的に後の処理状態における基板１００上に配置された半導体層構造の概略断面描写を示す。半導体層構造は、メサエッチング工程で横方向にパターニングされる結果、トレンチ１７０の格子状機構が形成される。トレンチ１７０は、半導体層構造内に、基板１００から離れた機能半導体層配列１３０の最上部から、成長方向と逆方向に延在する。本工程で、トレンチ１７０は、機能半導体層配列１３０と犠牲層１２０を分割し、エッチストップ層として働くバッファ層１１０内で終わる。トレンチ１７０は、例えば、異方性ドライエッチング工程（例えば、イオンエッチング工程）によって形成される。
トレンチ１７０のシステムは、半導体層構造を横方向に、好ましくは矩形又は正方形の個別の横方向部分に細分する。後の処理工程で、それぞれの場合に、これらの横方向部分から半導体チップが形成される。
隣接トレンチ１７０の間に配列された半導体層構造の横方向部分は、横方向に特徴的チップサイズ１７１を有する。チップサイズ１７１は、例えば、３００μｍｘ３００μｍとなる。
図５は、基板１００の上に形成された半導体層構造を、図４の描写の時間的に後の処理状態における更なる概略断面描写で示す。犠牲層１２０が湿式熱酸化工程で酸化されることで、酸化犠牲層１２５が得られる。
湿式熱酸化工程は、例えば３００℃〜５００℃の温度で行なわれてもよい。湿式熱酸化工程は、３５０℃〜４８０℃の温度で行なわれることが好ましい。
湿式熱酸化工程中に、湿式酸化媒体は、基板１００の上に配置された半導体層構造より先に送られる。湿式酸化媒体は、例えば、蒸発器を介して供給される流量６ｍｌ／分の水（Ｈ2Ｏ）と流量４ｓｌ／分の窒素（Ｎ2）とを有する。
酸化媒体は、トレンチ１７０を通って犠牲層１２０に浸入し酸化させて酸化犠牲層１２５を生成することがある。半導体層構造の上部に向けた開口したトレンチ１７０は、湿式酸化媒体の流入と流出を妨害しないので、酸化率を高め必要酸化期間を短くできる。半導体層構造の横方向においてトレンチ１７０の格子が規則的なので、基板１００の上に配置された半導体層構造の横方向領域全体に犠牲層１２０の酸化が均一になることが保証される。
図６は、図５の描写の時間的に後の処理状態における基板１００上に形成された半導体層構造の更なる概略断面描写を示す。基板１００から離れた機能半導体層配列１３０の上面が、担体１８０に接合される。担体１８０は、例えば、シリコン又はゲルマニウムを含む。担体１８０は、例えば、ウェハの形態をとる。
図７は、図６の描写の時間的に後の処理状態における、基板１００と担体１８０に接合された機能半導体層配列１３０の更なる概略断面描写を示す。機能半導体層配列１３０は、基板１００から分離されている。機能半導体層配列１３０と基板１１０は、酸化犠牲層１２５の領域内で互いから分離されている。
犠牲層１２０が、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）を含む場合は、犠牲層１２０の酸化中に多孔質水酸化アルミニウム（ＡｌＯxＨy）が形成されて酸化犠牲層１２５が生成される。この場合、酸化犠牲層１２５は、エッチング液（例えば、フッ化水素酸（ＨＦ）によるエッチング液）によって除去されてもよい。このようにして、機能半導体層配列１３０は、バッファ層１１０と基板１００から分離されている。機能半導体層配列１３０を基板１００から分離し易くするために、機能半導体層配列１３０に剪断力を加えることも可能である。
犠牲層１２０が、ガリウムを含まないヒ化アルミニウム（ＡｌＡｓ）からなる場合、犠牲層１２０の酸化中にバッファ層１２０と基板１００から機能半導体層配列１３０が直接的に剥離されることで酸化犠牲層１２５が生じる。基板１００に対して機能半導体層配列１３０に剪断力を加えることによって当該剥離が支援される。
機能半導体層配列１３０の剥離後、基板１００は、図１〜図７に関して説明された製造方法を実施するために、清浄され、すすがれ、次に再使用されうる。これにより、当該製造方法を実行することでコストが削減され好都合である。
機能半導体層配列１３０に接合された担体１８０を、機能半導体層配列１３０内に配置されたトレンチ１７０の方向に分割する更なる処理工程によって、機能半導体層１３０と担体１８０から複数のオプトエレクトロニクス半導体チップ１０が作成されうる。オプトエレクトロニクス半導体チップ１０は、例えば、発光ダイオードチップ（ＬＥＤチップ）である。
図８は、前述の製造方法の変形例にしたがって作成された場合に、図４の描写の時間的に後の処理状態における、基板１００と基板１００の上に形成された半導体層構造の概略断面描写を示す。図１〜図４に関して説明された処理工程は、この変形例では同一に実行される。図１〜図７の描写の要素に対応する半導体層構造の要素は、後述する図では、前述の図と同じ参照符号で提供される。
図４の処理状態から始まって、基板１００から離れた機能半導体層配列１３０の上面が、ボンディング工程によって担体１８０に接合される。機能半導体層配列１３０と犠牲層１２０内に以前に形成されたトレンチ１７０は、チャネル１７５を構成し、このチャネル１７５は、横方向に半導体層構造の側縁に向けて開口しており、最上部と最下部で担体１８０と基板１００又はバッファ層１１０とによって区切られる。
図９は、図８の描写の時間的に後の処理状態における、基板１００と担体１８０の半導体層構造の更なる概略断面描写を示す。湿式熱酸化工程によって、犠牲層１２０を酸化させることで酸化犠牲層１２５を得られる。図５に関して述べたように、犠牲層１２０の酸化が進むことがある。犠牲層１２０の酸化中、使用される酸化媒体が、半導体層構造内のチャネル１７５に流されることで、犠牲層１２０が侵され酸化されて酸化犠牲層１２５が得られる。
図１０は、図９の描写の時間的に後の処理状態における、機能半導体層配列１３０と基板１００を有する担体１８０の概略断面描写である。機能半導体層配列１３０は、基板１００と基板１００上に配置されたバッファ層１１０から分離される。
機能半導体層配列１３０の、基板１００とバッファ層１１０からの分離は、酸化犠牲層１２５の領域内で行われ、図７に関して述べたように、機能半導体層配列１３０上に基板１００に対する剪断力を加えること、かつ／又は酸化犠牲層１２５をエッチング液によって除去することによって行われる。
担体１８０がシリコンを含む場合、犠牲層１２０を酸化させて酸化犠牲層１２５を得る際に、熱膨張率が異なるので機能半導体層配列１３０に圧縮歪みが増大することがある。このようにして、犠牲層１２０を酸化して酸化犠牲層１２５を得る際に、酸化犠牲層１２５の領域内で圧縮応力が増大することがある。これは、酸化犠牲層１２５の領域内で機能半導体層配列１３０を基板１００から分離させる際に役立つ。
後の更なる処理工程では、機能半導体層配列１３０と担体１８０から、複数のオプトエレクトロニクス半導体チップ１０が製造されてもよい。基板１００は、上述した方法の更なる実行のために再使用されうる。
上述した方法により製造されたオプトエレクトロニクス半導体チップ１０の半導体層構造は、概略図に示された層に加えて、更に他の層を含んでもよい。詳細には、更なる層は、基板１００とバッファ層１１０との間、バッファ層１１０と犠牲層１２０との間、犠牲層１２０と機能半導体層配列１３０との間、及び機能半導体層配列１３０の上に提供されてもよい。機能半導体層配列１３０は、図示された層１４０，１５０，１６０より多い層を含んでもよい。
例えば、犠牲層１２０と機能半導体層配列１３０との間にマーカ層が提供されてもよい。マーカ層は、例えば、ＧａＡｓを含む。トレンチ１７０（図４）を製造するために使用されるメサエッチング工程において、マーカ層は、犠牲層１２０、したがって必要なエッチング深さに到達しそうなことを示すインジケータとして働くことがある。
本発明は、好ましい例示的な実施形態を参照することで詳細に説明されたが、本発明は、開示された例に限定されるものではない。より正確に言うと、本発明の技術的範囲を越えない程度において変形例が当業者によって導出されうる。
本特許出願は、ドイツ国特許出願第１０２０１３１０５０３５．２号による優先権の利益を主張しており、その開示の内容は、参照により本明細書中に含まれる。
１０：オプトエレクトロニクス半導体チップ
１００：基板
１１０：バッファ層
１２０：犠牲層
１２５：酸化犠牲層
１３０：機能半導体層配列
１４０：第１のドープ層
１５０：活性層
１６０：第２のドープ層
１７０：トレンチ
１７１：チップサイズ
１７５：チャネル
１８０：担体
１００：基板
１１０：バッファ層
１２０：犠牲層
１２５：酸化犠牲層
１３０：機能半導体層配列
１４０：第１のドープ層
１５０：活性層
１６０：第２のドープ層
１７０：トレンチ
１７１：チップサイズ
１７５：チャネル
１８０：担体
Claims (19)
- オプトエレクトロニクス半導体チップ（１０）を製造する方法であって、
基板（１００）を提供する工程と、
犠牲層（１２０）を付着させる工程と、
機能半導体層配列（１３０）を付着させる工程と、
前記機能半導体層配列（１３０）内に、前記基板（１００）に到達しないトレンチ（１７０）を形成することで、前記機能半導体層配列（１３０）を横方向にパターニングする工程と、
前記犠牲層（１２０）を湿式熱酸化工程で酸化させる工程と、
を含み、
前記犠牲層（１２０）に先立って、バッファ層（１１０）が前記基板（１００）の最上部に配置され、
前記バッファ層（１１０）は、前記機能半導体層配列（１３０）のパターニングの間、エッチストップ層として機能する、
方法。 - 前記基板（１００）は、ＧａＡｓを含むか又はＧａＡｓのみから成り、
前記犠牲層（１２０）は、ＡｌxＧａ1-xＡｓを含むか又はＡｌxＧａ1-xＡｓのみから成り、
アルミニウムとガリウムの比率は、８０対２０よりも大きく、好ましくは９３対７よりも大きく、
ＡｌＯxＨyは、前記犠牲層（１２０）の酸化中に形成される、請求項１に記載の方法。 - 前記犠牲層（１２０）は、ＡｌＡｓを含むか又はＡｌＡｓのみから成る、請求項１又は２に記載の方法。
- 前記犠牲層（１２０）は、ＡｌxＧａ1-xＡｓを含むか又はＡｌxＧａ1-xＡｓのみから成り、
アルミニウムとガリウムの比率が、８０対２０よりも大きく、好ましくは９３対７よりも大きく、
前記酸化させる工程の間、前記犠牲層（１２０）の領域内に多孔質層が形成される、
請求項１〜３のうちいずれか一項に記載の方法。 - 前記犠牲層（１２０）の酸化中にＡｌＯxＨyが形成される、請求項１〜４のうちいずれか一項に記載の方法。
- 前記犠牲層（１２０）の酸化後に、
前記基板（１００）から前記機能半導体層配列（１３０）を分離する工程が実行される、請求項１〜６のうちいずれか一項に記載の方法。 - 前記基板（１００）から前記機能半導体層配列（１３０）を分離する工程は、前記犠牲層（１２０）の酸化中に形成された酸化物（１２５）のエッチング液による除去を含む、
請求項１〜６のうちいずれか一項に記載の方法。 - 前記フッ化水素酸を含むエッチング液が使用される、請求項１〜７のうちいずれか一項に記載の方法。
- 前記基板（１００）からの前記機能半導体層配列（１３０）の分離中に、前記機能半導体層配列（１３０）に剪断力が加えられる、請求項１〜８のうちいずれか一項に記載の方法。
- 前記基板（１００）が再利用される、請求項１〜９のうちいずれか一項に記載の方法。
- 前記基板（１００）から前記機能半導体層配列（１３０）を分離する工程は、エッチングを含まず、純粋に機械的に行われる、請求項１〜１０のうちいずれか一項に記載の方法。
- 前記機能半導体層配列（１３０）を担体（１８０）に接合する工程が更に行われ、
前記担体（１８０）は、前記機能半導体層配列（１３０）を機械的に安定させる働きをし、
前記機能半導体層配列（１３０）を電気接触するための電気接点が前記担体（１８０）上に配置されている、
請求項１〜１１のうちいずれか一項に記載の方法。 - 前記機能半導体層配列（１３０）を前記担体（１８０）に接合する工程は、前記犠牲層（１２０）の酸化前に行われる、請求項１〜１２のうちいずれか一項に記載の方法。
- 前記機能半導体層配列（１３０）を前記担体（１８０）に接合する工程は、前記犠牲層（１２０）の酸化後に行われる、請求項１〜１３のうちいずれか一項に記載の方法。
- 前記担体（１８０）は、シリコン又はゲルマニウムを含む、請求項１〜１４のうちいずれか一項に記載の方法。
- 前記基板（１００）は、ＧａＡｓを含むか又はＧａＡｓのみから成り、
前記機能半導体層配列は、ＩｎＧａＡｌＰ系材料に基づく、
請求項１〜１５のうちいずれか一項に記載の方法。 - オプトエレクトロニクス半導体チップ（１０）を製造する方法であって、
基板（１００）を提供する工程と、
犠牲層（１２０）を付着させる工程と、
機能半導体層配列（１３０）を付着させる工程と、
前記機能半導体層配列（１３０）内に、前記基板（１００）に到達しないトレンチ（１７０）を形成することで、前記機能半導体層配列（１３０）を横方向にパターニングする工程と、
前記犠牲層（１２０）を湿式熱酸化工程で酸化させる工程と、
を含み、
前記基板（１００）は、ＧａＡｓを含むか又はＧａＡｓのみから成り、
前記犠牲層（１２０）は、ＡｌxＧａ1-xＡｓを含むか又はＡｌxＧａ1-xＡｓのみから成り、
アルミニウムとガリウムの比率は、８０対２０よりも大きく、好ましくは９３対７よりも大きく、
ＡｌＯxＨyは、前記犠牲層（１２０）の酸化中に形成され、
前記犠牲層（１２０）に先立って、バッファ層（１１０）が前記基板（１００）の最上部に配置され、
前記バッファ層（１１０）は、前記機能半導体層配列（１３０）のパターニングの間、エッチストップ層として機能し、
前記基板（１００）から前記機能半導体層配列（１３０）を分離する工程は、エッチングを含まず、純粋に機械的に行われ、
前記基板（１００）からの前記機能半導体層配列（１３０）の分離中に、前記機能半導体層配列（１３０）に剪断力が加えられる、
方法。 - 前記湿式熱酸化工程は、３００℃から５００℃の間の温度で行われる、
請求項１〜１７のうちいずれか一項に記載の方法。 - 前記トレンチ（１７０）は、異方性ドライエッチング工程によって形成され、
前記トレンチ（１７０）は、前記機能半導体層配列（１３０）を矩形又は正方形の個別の横方向部分に細分し、
前記横方向部分は、固有のチップサイズを有する、
請求項１〜１８のうちいずれか一項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102013105035.2A DE102013105035A1 (de) | 2013-05-16 | 2013-05-16 | Verfahren zum Herstellen eines optoelektronischen Halbleiterchips |
| DE102013105035.2 | 2013-05-16 | ||
| PCT/EP2014/059840 WO2014184240A1 (de) | 2013-05-16 | 2014-05-14 | Verfahren zum herstellen eines optoelektronischen halbleiterchips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016522992A JP2016522992A (ja) | 2016-08-04 |
| JP6218933B2 true JP6218933B2 (ja) | 2017-10-25 |
Family
ID=50733060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016513348A Active JP6218933B2 (ja) | 2013-05-16 | 2014-05-14 | オプトエレクトロニクス半導体チップを製造する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9799801B2 (ja) |
| JP (1) | JP6218933B2 (ja) |
| KR (1) | KR102262228B1 (ja) |
| CN (1) | CN105210200B (ja) |
| DE (2) | DE102013105035A1 (ja) |
| WO (1) | WO2014184240A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014115253A1 (de) * | 2014-10-20 | 2016-04-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung |
| US10062803B2 (en) * | 2016-03-29 | 2018-08-28 | X Development Llc | Micro-size devices formed by etch of sacrificial epitaxial layers |
| KR101889352B1 (ko) | 2016-09-13 | 2018-08-20 | 한국과학기술연구원 | 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| FR3061357B1 (fr) * | 2016-12-27 | 2019-05-24 | Aledia | Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance |
| DE102017103041B4 (de) | 2017-02-15 | 2023-12-14 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement |
| CN108807324B (zh) * | 2018-06-11 | 2020-06-23 | 中国电子科技集团公司第十三研究所 | 微同轴结构的制备方法及微同轴结构 |
| DE102019108701A1 (de) * | 2019-04-03 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen |
| DE102021128546A1 (de) * | 2021-11-03 | 2023-05-04 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442852B1 (ko) | 1997-09-12 | 2004-09-18 | 삼성전자주식회사 | 트렌치 소자분리 영역 형성방법 |
| US6320206B1 (en) * | 1999-02-05 | 2001-11-20 | Lumileds Lighting, U.S., Llc | Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks |
| US6280523B1 (en) * | 1999-02-05 | 2001-08-28 | Lumileds Lighting, U.S., Llc | Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting |
| JP3923733B2 (ja) | 2001-01-29 | 2007-06-06 | 東芝マイクロエレクトロニクス株式会社 | 透過型電子顕微鏡の試料作製方法 |
| KR100755656B1 (ko) * | 2006-08-11 | 2007-09-04 | 삼성전기주식회사 | 질화물계 반도체 발광소자의 제조방법 |
| JP5171016B2 (ja) | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| JP2009094144A (ja) * | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
| KR101018244B1 (ko) * | 2008-11-05 | 2011-03-03 | 삼성엘이디 주식회사 | 질화물계 반도체 발광소자의 제조방법 |
| TWI411129B (zh) * | 2009-12-31 | 2013-10-01 | Epistar Corp | 發光二極體的形成方法 |
| KR100993077B1 (ko) * | 2010-02-17 | 2010-11-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 |
| US9455242B2 (en) * | 2010-09-06 | 2016-09-27 | Epistar Corporation | Semiconductor optoelectronic device |
| JP2012195407A (ja) | 2011-03-16 | 2012-10-11 | Stanley Electric Co Ltd | 半導体発光素子の製造方法 |
| DE102011015725B4 (de) * | 2011-03-31 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln eines Bauelementverbunds |
| KR101235239B1 (ko) | 2011-05-20 | 2013-02-21 | 서울대학교산학협력단 | 반도체 박막 구조 및 그 형성 방법 |
| JP5770542B2 (ja) | 2011-06-14 | 2015-08-26 | キヤノン・コンポーネンツ株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-05-16 DE DE102013105035.2A patent/DE102013105035A1/de not_active Withdrawn
-
2014
- 2014-05-14 JP JP2016513348A patent/JP6218933B2/ja active Active
- 2014-05-14 CN CN201480027683.8A patent/CN105210200B/zh active Active
- 2014-05-14 DE DE112014002434.1T patent/DE112014002434B4/de active Active
- 2014-05-14 KR KR1020157032335A patent/KR102262228B1/ko active IP Right Grant
- 2014-05-14 WO PCT/EP2014/059840 patent/WO2014184240A1/de active Application Filing
- 2014-05-14 US US14/891,658 patent/US9799801B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016522992A (ja) | 2016-08-04 |
| KR102262228B1 (ko) | 2021-06-09 |
| DE112014002434A5 (de) | 2016-02-18 |
| US20160104819A1 (en) | 2016-04-14 |
| CN105210200A (zh) | 2015-12-30 |
| DE112014002434B4 (de) | 2022-01-05 |
| WO2014184240A1 (de) | 2014-11-20 |
| KR20160009554A (ko) | 2016-01-26 |
| CN105210200B (zh) | 2018-01-02 |
| DE102013105035A1 (de) | 2014-11-20 |
| US9799801B2 (en) | 2017-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6218933B2 (ja) | オプトエレクトロニクス半導体チップを製造する方法 | |
| TWI240434B (en) | Method to produce semiconductor-chips | |
| JP5819923B2 (ja) | 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子 | |
| US7579202B2 (en) | Method for fabricating light emitting diode element | |
| TW201225171A (en) | Method of manufacturing a semiconductor device | |
| US9048086B2 (en) | Substrate recycling method | |
| US8969175B2 (en) | Method for producing singulated semiconductor devices | |
| TWI398022B (zh) | Separation method of epitaxial substrate of photovoltaic element | |
| KR20120083307A (ko) | 화합물 반도체 결정의 제조 방법, 전자 디바이스의 제조 방법, 및 반도체 기판 | |
| JP2014103397A (ja) | 基板再生方法及び再生基板 | |
| WO2017171947A1 (en) | Micro-size devices formed by etch of sacrificial epitaxial layers | |
| TWI474507B (zh) | 固態發光元件之製作方法 | |
| US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
| JP4638000B2 (ja) | 半導体基板の製造方法 | |
| KR20130035685A (ko) | 질화물 반도체 소자 제조 방법 | |
| CN110600990B (zh) | 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法 | |
| KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| KR20140011071A (ko) | 질화물 반도체층과 성장 기판 분리 방법 | |
| JP6836191B2 (ja) | 発光素子の製造方法 | |
| KR101652791B1 (ko) | 반도체 소자 제조 방법 | |
| US10453989B2 (en) | Method for producing a plurality of semiconductor chips and semiconductor chip | |
| KR101018244B1 (ko) | 질화물계 반도체 발광소자의 제조방법 | |
| KR20140081068A (ko) | 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자 | |
| JP2011049565A (ja) | 半導体基板の製造方法 | |
| KR20150016759A (ko) | 발광 소자 제조용 템플릿 재생 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170726 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170926 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6218933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |