JP6218426B2 - 発光素子及び発光素子パッケージ - Google Patents

発光素子及び発光素子パッケージ Download PDF

Info

Publication number
JP6218426B2
JP6218426B2 JP2013096214A JP2013096214A JP6218426B2 JP 6218426 B2 JP6218426 B2 JP 6218426B2 JP 2013096214 A JP2013096214 A JP 2013096214A JP 2013096214 A JP2013096214 A JP 2013096214A JP 6218426 B2 JP6218426 B2 JP 6218426B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
buffer layer
electrode
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013096214A
Other languages
English (en)
Other versions
JP2013254939A (ja
JP2013254939A5 (ja
Inventor
クォン・オーミン
ウォン・ジョンハク
ベク・クァンスン
ソ・ソンジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013254939A publication Critical patent/JP2013254939A/ja
Publication of JP2013254939A5 publication Critical patent/JP2013254939A5/ja
Application granted granted Critical
Publication of JP6218426B2 publication Critical patent/JP6218426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光素子に関する。
本発明は、発光素子パッケージに関する。
発光ダイオード（Light-Emitting Diode：ＬＥＤ）は、電流を光に変換させる半導体発光素子（semiconductor light emitting device）である。
発光素子は、高輝度を有する光を得ることができるので、ディスプレイ用光源、自動車用光源、及び照明用光源に幅広く使われている。
発光素子は、多様な蛍光物質と多様な色の発光ダイオードを組み合わせることによって、光効率と色再現性に優れる白色光を得ることができる。このような白色光の発光素子は、照明分野、ディスプレイ分野、そして自動車分野に広く使用できる。
発光素子は、光効率、放熱性能、及び取扱の最適化のためにパッケージ化した発光素子パッケージに広く活用されている。
本発明の目的は、指向角を拡張することができる発光素子を提供することにある。
本発明の他の目的は、光出力を増加させることができる発光素子パッケージを提供することにある。
本発明の様々な実施形態によれば、発光素子は、基板、前記基板の上にバッファ層、及び前記バッファ層の上に発光構造物を含み、前記バッファ層の屈折率は前記発光構造物から前記基板に行くほど減少する。
本発明の様々な実施形態によれば、発光素子は、基板、前記基板の上にバッファ層、及び前記バッファ層の上に導電型半導体層を含み、前記バッファ層は多数のサブ層を含み、前記発光構造物から前記基板に行くほど前記各サブ層の屈折率は減少する。
本発明の第１実施形態に従う発光素子を示す断面図。 本発明の第２実施形態に従う発光素子を示す断面図。 本発明の第１及び第２実施形態のバッファ層の屈折率分布を示す第１例示図。 本発明の第１及び第２実施形態におけるバッファ層の屈折率分布を示す第２例示図。 本発明の第１及び第２実施形態におけるバッファ層の屈折率分布を示す第３例示図。 本発明の第１及び第２実施形態におけるバッファ層の屈折率分布を示す第４例示図。 本発明の第１及び第２実施形態におけるバッファ層の屈折率分布を示す第５例示図。 本発明の第１及び第２実施形態におけるバッファ層の屈折率分布を示す第６例示図。 本発明の第１及び第２実施形態におけるバッファ層の屈折率分布を示す第７例示図。 屈折率に従う光の進行経路を示す図。 屈折率に従う光の進行経路を示す図。 本発明の実施形態に従う水平型発光素子を示す断面図。 本発明の実施形態に従うフリップ型発光素子を示す断面図。 本発明の実施形態に従う垂直型発光素子を示す断面図。 本発明の実施形態に従う発光素子パッケージを示す断面図。
本発明を説明するに当たって、各層（膜）、領域、パターン、または構造物が、基板、各層（膜）、領域、パッド、またはパターンの“上（on）”に、または“下（under）”に形成されるという記載は、直接（directly）または他の層を介して形成されることを全て含む。また、各層の上または下に対する基準は、図面を基準として説明する。
以下、添付した図面を参照して実施形態を説明すると、次の通りである。図面において、各層の厚さやサイズは説明の便宜及び明確性のために誇張、省略、または概略的に図示された。また、各構成要素のサイズは実際のサイズを全的に反映するものではない。
図１は、本発明の第１実施形態に従う発光素子を示す断面図である。
図１を参照すると、第１実施形態に従う発光素子１００Ａは、基板１、バッファ層３、及び発光構造物１０を含むことができる。
前記基板１は、前記発光構造物１０を成長させるための部材として機能することができるが、これに対しては限定するものではない。
前記発光構造物１０を安定的に成長させるために、前記基板１は前記発光構造物１０との格子定数ができる限り小さい差を有する物質で形成できる。
前記基板１は、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、及びＧｅからなるグループから選択された少なくとも１つで形成できる。
前記基板１と前記発光構造物１０との間にバッファ層３が配置できる。前記バッファ層３は、前記基板１と前記発光構造物１０との間の格子定数差を緩和してくれるために形成できる。例えば、前記バッファ層３の格子定数は前記基板１と前記発光構造物１０との間の値を有することができるが、これに対して限定するものではない。
したがって、前記バッファ層３により前記バッファ層３の上に形成される発光構造物１０の結晶性が優れるになり、応力（strain）の生成が抑制され、格子欠陥のような不良が除去されるので、発光素子１００Ａの電気的特性だけでなく、光学的特性が向上できる。
前記バッファ層３と前記発光構造物１０の各々はII-VI族またはIII-V族化合物半導体材料で形成できる。
前記発光構造物１０は、例えば、第１導電型半導体層５、活性層７、及び第２導電型半導体層９を含むことができるが、これに対して限定するものではない。前記第１導電型半導体層５は前記バッファ層３の上に形成され、前記活性層７は前記第１導電型半導体層５の上に形成され、前記第２導電型半導体層９は前記活性層７の上に形成できる。
前記第１導電型半導体層５は、例えば、ｎ型ドーパントを含むｎ型半導体層でありうる。前記第１導電型半導体層５は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の組成式を有する化合物半導体材料で形成できる。例えば、前記第１導電型半導体層５は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、及びＡｌＩｎＮからなるグループから選択された少なくとも１つを含むことができるが、これに対して限定するものではない。前記ｎ型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎなどを含むことができるが、これに対して限定するものではない。
前記第１導電型半導体層５の上には前記活性層７が形成できる。
前記活性層７は、前記第１導電型半導体層５を通じて注入される第１キャリア、例えば電子と前記第２導電型半導体層９を通じて注入される第２キャリア、例えば正孔が互いに結合されて、前記活性層７の形成物質に従うエネルギーバンドギャップ（Energy bandgap）の差に相応する波長を有する光を放出することができる。
前記活性層７は単一量子井戸構造、多重量子井戸構造（ＭＱＷ）、量子点構造、及び量子線構造のうち、いずれか１つを含むことができる。前記活性層７は、井戸層と障壁層とを１周期にするII-VI族またはIII-V族化合物半導体が繰り返して形成できる。
前記活性層７は、 ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の組成式を有する化合物半導体材料で形成できる。例えば、前記活性層７は、ＩｎＧａＮ／ＧａＮの周期、ＩｎＧａＮ／ＡｌＧａＮの周期、ＩｎＧａＮ／ＩｎＧａＮの周期などで形成できる。前記障壁層のバンドギャップは前記井戸層のバンドギャップより大きく形成できる。
前記活性層７の上に前記第２導電型半導体層９が形成できる。前記第２導電型半導体層９は、例えば、ｐ型ドーパントを含むｐ型半導体層でありうる。前記第２導電型半導体層９は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の組成式を有する化合物半導体材料で形成できる。前記第２導電型半導体層９は、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、及びＡｌＩｎＮからなるグループから選択された少なくとも１つを含むことができるが、これに対して限定するものではない。前記ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含むが、これに対して限定するものではない。
前述したように、前記バッファ層３は前記基板１と前記発光構造物１０との間の格子定数を緩和させてくれる役割をすることができる。
併せて、前記バッファ層３は前記活性層７で生成されてバッファ層３に進行された光がより広く広がって出射されるようにする役割をすることもできる。
ここで、光がより広く出射されるということは、指向角が拡張されるということを意味することができる。例えば、１００゜の指向角が１２０゜の指向角になれば、２０゜だけ指向角がより拡張されるということを意味する。
指向角とは、光の広がり程度を表す角度であって、垂直法線を基準として左右に広がる全体角度を指称することができる。
発光素子がディスプレイの光源として使われるためには、指向角が最大（例えば、１８０゜）に近接するほど好ましい。即ち、指向角の狭い場合、光は主に垂直法線の周辺に集中的に出射できる。ディスプレイの光源はディスプレイパネルの下に多数の発光素子が一列に配置できる。もし、発光素子の指向角の狭い場合、各発光素子に対応するディスプレイパネルの第１領域には比較的光輝度の大きい光が照射され、各発光素子の間に対応するディスプレイパネルの第２領域には比較的光輝度の小さな光が照射されるので、ディスプレイパネルに入射される光が位置によって均一な輝度を有することができなくなる。これは、画質不均一のような致命的な欠陥をもたらすことができる。
第１実施形態の発光素子１００Ａは、外部パッケージ段でない、発光素子１００Ａの内部のバッファ層３の光特性、例えば屈折率を調節することによって、前記のような外部光抽出調整、例えば指向角調節が可能である。
第１実施形態のバッファ層３は、活性層７で生成されてバッファ層３に進行された光の指向角を拡張させて、ディスプレイ光源などに採択される場合、ディスプレイパネルの全領域で均一な輝度を得るようにすることができる。
このために、前記バッファ層３は前記発光構造物１０に隣接した第１領域から前記基板１に隣接した第２領域に行くほど屈折率が小さくなるように形成できる。前記第１及び第２領域の各々は多数のサブ層を含むことができるが、これに対して限定するものではない。
図１０ａに示すように、例えば第１層の屈折率がｎ１であり、第２層の屈折率がｎ２であり、ｎ１＜ｎ２の関係式を有する場合、垂直法線に対して入射角がθ１の入射光が第１層と第２層の境界面に到達した場合、前記入射光は前記第１層と前記第２層との境界面で垂直法線に対して出射角θ２の出射光で出射できる。このような場合、前記出射角（θ２）は入射角（θ１）より小さい角度を有することができる。
言い換えると、光が入射される第１層の屈折率（ｎ１）より光が出射される第２層の屈折率（ｎ２）がより大きい場合、入射角（θ１）より小さい出射角（θ２）に光が出射されることが分かる。
図１０ｂに示すように、例えば第１層の屈折率がｎ１であり、第２層の屈折率がｎ２であり、ｎ１＞ｎ２の関係式を有する場合、垂直法線に対して入射角がθ１の入射光が第１層と第２層との境界面に到達した場合、前記入射光は前記第１層と前記第２層との境界面で垂直法線に対して出射角θ２の出射光で出射できる。このような場合、前記出射角（θ２）は入射角（θ１）より大きい角度を有することができる。
言い換えると、光が入射される第１層の屈折率（ｎ１）が光が出射される第２層の屈折率（ｎ２）より大きい場合、入射角（θ１）より大きい出射角（θ２）に光が出射されることが分かる。
したがって、第１実施形態では前記発光構造物１０に隣接した前記バッファ層３の第１領域から前記基板１に隣接した前記バッファ層３の第２領域に行くほど屈折率が小さくなるようにすることによって、前記活性層７で生成されて前記バッファ層３に進行された光がより広く広がって前記基板１に入射されるようにすることができる。このように、バッファ層３によりさらに広く広がった光が出射されることによって、光指向角が拡張されて窮極的には光出力が増加できる。
図３乃至図９には、前記バッファ層３で発光構造物１０に隣接した第１領域から前記基板１に隣接した第２領域に行くほど屈折率が小さくなるようにするための多様な実施形態が図示されている。
図３の第１例示図に示すように、前記バッファ層３は互いに相異する屈折率を有し、互いに同一な厚さ（Ｓ１乃至Ｓ５）を有する多数のサブ層を含むことができる。前記バッファ層３の厚さはＴ１と定義できる。
例えば、図面には５個のサブ層からなるバッファ層３が図示されているが、これに対して限定するものではない。
例えば、前記バッファ層３は２つのサブ層乃至３０個のサブ層を含むことができる。サブ層を複数層で構成するために、２つ以上でなければならない。併せて、サブ層が３０個以上の場合、前記バッファ層３の厚さが厚くなるようになって、窮極的に発光素子の厚さも厚くなることができる。
図面に示すように、前記基板１の屈折率（Ａ）は１．７７であり、前記発光構造物１０の屈折率（Ｃ）は２．４３でありうる。例えば、前記基板１はサファイアであり、前記発光構造物の第１導電型半導体層５はＧａＮでありうる。
したがって、前記バッファ層３の屈折率は前記基板１よりは大きく、前記発光構造物１０よりは小さな屈折率を有することができる。
屈折率（Ａ）１．７７と屈折率（Ｃ）２．４３との間に該当する屈折率を有するＩＩＩ−Ｖ族化合物半導体材質にはＡｌＮがあるが、これに対して限定するものではない。ＡｌＮの屈折率（Ｂ）は２．１５でありうる。
したがって、前記バッファ層３はＡｌｘＧａ（１−ｘ）Ｎ（但し、０≦ｘ≦１）のＩＩ-ＶＩ族またはＩＩＩ−Ｖ族化合物半導体材質で形成できる。例えば、ｘ＝０であればＧａＮであり、ｘ＝１であればＡｌＮでありうる。
前記バッファ層３は、前記基板１から前記第１導電型半導体層５の間の厚さ方向に沿ってＡｌＮ、ＡｌＧａＮ、及びＧａＮが形成できる。
例えば、前記基板１に隣接する前記バッファ層３はＡｌＮを含み、その以後からはＡｌＧａＮを含んでから、最後にはＧａＮを含むことができる。
一方、前記バッファ層３は、ＡｌｘＧａ（１−ｘ）Ｎ（但し、０＜ｘ≦１）の２族乃至６族化合物半導体材質で形成できる。このような場合、前記バッファ層３はＡｌＮ及びＡｌＧａＮのみを含み、ＧａＮは含まないようになる。
前記バッファ層３はＡｌ含有量が前記基板１から前記第１導電型半導体層５の間の厚さ方向に沿って可変されるように調節できる。即ち、前記基板１に隣接する前記バッファ層３の第２領域でＡｌ含有量が最大になるようにし、前記第２領域で前記発光構造物１０に隣接する前記バッファ層３の第１領域に行くほどＡｌ含有量が減ることができる。
例えば、前記基板１に隣接してＡｌ含有量が最大（ｘ＝１）のＡｌＮを含む第１サブ層が形成できる。
前記第１サブ層に隣接してＡｌ含有量がｘ１のＡｌ（ｘ１）Ｇａ（１−ｘ１）Ｎを含む第２サブ層が形成できる。ｘ１は１より小さいことがあるが、これに対して限定するものではない。
前記第２サブ層に隣接してＡｌ含有量がｘ２に減ったＡｌ（ｘ２）Ｇａ（１−ｘ２）Ｎを含む第３サブ層が形成できる。ｘ２はｘ１より小さいことがある。
前記第３サブ層に隣接してＡｌ含有量がｘ３に減ったＡｌ（ｘ３）Ｇａ（１−ｘ３）Ｎを含む第４サブ層が形成できる。ｘ３はｘ２より小さいことがある。
前記第４サブ層に隣接してＡｌ含有量がｘ４に減ったＡｌ（ｘ４）Ｇａ（１−ｘ４）Ｎを含む第５サブ層が形成できる。ｘ４はｘ３より小さいことがある。
図３の第１例示図に示すように、第１乃至第５サブ層の間の屈折率の差は一定になるが、これはＡｌ含有量の減少幅を一定にすることにより得られるが、これに対して限定するものではない。
前記Ａｌ含有量が減少幅により隣接するサブ層の間の屈折率の差が決定できる。したがって、第１乃至第５サブ層の間の屈折率の差を一定にするためには、前記Ａｌ含有量の減少幅も一定にすることができる。
前記第１サブ層から前記第５サブ層に行くほど一定の屈折率差を有して屈折率が増加できる。
Ａｌ含有量が小さくなるほど屈折率は大きくなる。
例えば、図面に示すように、ＧａＮの屈折率（Ｃ）が２．４３であり、ＡｌＮの屈折率（Ｂ）は２．１５であるので、ＧａＮの屈折率とＡｌＮの屈折率との差は０．２８である。
例えば、前記前記バッファ層３に５個のサブ層が含まれる場合、各サブ層の間には０．２８／５＝０．０５６の一定の屈折率の差が存在することができる。
即ち、前記第２サブ層はＡｌＮの前記第１サブ層の屈折率より０．０５６高い２．２０６の屈折率を有することができる。前記第３サブ層は前記第２サブ層の屈折率より０．０５６高い２．２６２の屈折率を有することができる。前記第４サブ層は前記第３サブ層の屈折率より０．０５６高い２．３１８の屈折率を有することができる。前記第５サブ層は前記第４サブ層の屈折率より０．０５６高い２．３７４の屈折率を有することができる。ＧａＮの第１導電型半導体層５は、前記第５サブ層の屈折率より０．０５６高い２．４３の屈折率（Ｃ）を有することができる。
ＧａＮの屈折率は前記バッファ層３の第５サブ層の屈折率より大きく、前記第５サブ層の屈折率は前記第４サブ層の屈折率より大きく、前記第４サブ層の屈折率は前記第３サブ層の屈折率より大きく、前記第３サブ層の屈折率は前記第２サブ層の屈折率より大きく、前記第２サブ層の屈折率は前記第１サブ層の屈折率より大きいことがある。
一方、前記第１サブ層から前記第５サブ層に行くほど、前記各サブ層の間の屈折率の差が増加または減少することもあるが、これに対して限定するものではない。前記屈折率の差は線形的にまたは非線形的に増加または減少することができる。
前記活性層７で生成された光は前記第１導電型半導体層５に進行できる。前記第１導電型半導体層５の屈折率が前記バッファ層３の前記第５サブ層の屈折率より大きいので、前記第１導電型半導体層５に進行された光は前記第１導電型半導体層５と前記第５サブ層との間の第１境界面で垂直法線に対して入射角より大きい出射角を有する光が出射できる。即ち、前記第１境界面から出射された出射光は前記第１境界面に入射された入射光の入射角より大きい出射角でより広く広がることができる。
前記第５サブ層の屈折率が前記第４サブ層の屈折率より大きいので、前記第５サブ層に進行された光は前記第５サブ層と前記第４サブ層との間の第２境界面で垂直法線に対して入射角より大きい出射角を有する光が出射できる。即ち、前記第２境界面から出射された出射光は前記第２境界面に入射された入射光の入射角より大きい出射角でより広く広がることができる。
前記第４サブ層の屈折率が前記第３サブ層の屈折率より大きいので、前記第４サブ層に進行された光は前記第４サブ層と前記第３サブ層との間の第３境界面で垂直法線に対して入射角より大きい出射角を有する光が出射できる。即ち、前記第３境界面から出射された出射光は前記第３境界面に入射された入射光の入射角より大きい出射角でより広く広がることができる。
前記第３サブ層の屈折率が前記第２サブ層の屈折率より大きいので、前記第３サブ層に進行された光は前記第３サブ層と前記第２サブ層との間の第４境界面で垂直法線に対して入射角より大きい出射角を有する光が出射できる。即ち、前記第４境界面から出射された出射光は前記第４境界面に入射された入射光の入射角より大きい出射角でより広く広がることができる。
前記２サブ層の屈折率は前記第１サブ層の屈折率より大きいので、前記第２サブ層に進行された光は前記第２サブ層と前記第１サブ層との間の第５境界面で垂直法線に対して入射角より大きい出射角を有する光が出射できる。即ち、前記第５境界面から出射された出射光は前記第５境界面に入射された入射光の入射角より大きい出射角でより広く広がることができる。
前記第１サブ層の屈折率は前記基板１の屈折率より大きいので、前記第１サブ層に進行された光は前記第１サブ層と前記基板１との間の第６境界面で垂直法線に対して入射角より大きい出射角を有する光が出射できる。即ち、前記第６境界面から出射された出射光は前記第６境界面に入射された入射光の入射角より大きい出射角でより広く広がることができる。
このように、前記バッファ層３の各サブ層の間の境界面でより広く広がった出射光が出射されるので、前記バッファ層３の全厚さ（Ｔ１）に亘って光の広がりはより増加できる。このような光の広がりの増加によって指向角がより拡張されて光出力が増加できる。
図４の第２例示図に示すように、前記バッファ層３は互いに相異する屈折率を有する多数のサブ層を含むことができる。
併せて、図４の第２例示図では図３の第１例示図とは異なり、各サブ層の厚さ（Ｓ１乃至Ｓ５）が可変できる。
即ち、前記基板１から前記第１導電型半導体層５に行くほど、前記バッファ層３の各サブ層の厚さ（Ｓ１乃至Ｓ５）が徐々に厚くなるように形成できる。
例えば、前記第２サブ層の厚さ（Ｓ２）は前記第１サブ層の厚さ（Ｓ１）より厚く、前記第３サブ層の厚さ（Ｓ３）は前記第２サブ層の厚さ（Ｓ２）より厚く、前記第４サブ層の厚さ（Ｓ４）は前記第３サブ層の厚さ（Ｓ３）より厚く、前記第５サブ層の厚さ（Ｓ５）は前記第４サブ層の厚さ（Ｓ４）より厚く形成できる。
また、前記各サブ層の厚さ（Ｓ１乃至Ｓ５）が線形的または非線形的に厚くなることができる。前記各サブ層の厚さ（Ｓ１乃至Ｓ５）の厚さの割合は一定であるか、相異することができる。
例えば、前記各サブ層の厚さ（Ｓ１乃至Ｓ５）が５％ずつ一定に厚くなることができるが、これに対して限定するものではない。
一方、前記各サブ層の厚さ（Ｓ１乃至Ｓ５）が線形的または非線形的に厚くなることができる。例えば、第２サブ層の厚さ（Ｓ２）は第１サブ層の厚さ（Ｓ１）より１％厚くなり、前記第３サブ層の厚さ（Ｓ３）は前記第２サブ層の厚さ（Ｓ２）より２％厚くなり、前記第４サブ層の厚さ（Ｓ４）は前記第３サブ層の厚さ（Ｓ３）より４％厚くなり、前記第５サブ層の厚さ（Ｓ５）は前記第４サブ層の厚さ（Ｓ４）より８％厚くなることができるが、これに対して限定するものではない。
例えば、第２サブ層の厚さ（Ｓ２）は第１サブ層の厚さ（Ｓ１）より１％厚くなり、前記第３サブ層の厚さ（Ｓ３）は前記第２サブ層の厚さ（Ｓ２）より３％厚くなり、前記第４サブ層の厚さ（Ｓ４）は前記第３サブ層の厚さ（Ｓ３）より８％厚くなり、前記第５サブ層の厚さ（Ｓ５）は前記第４サブ層の厚さ（Ｓ４）より１８％厚くなることができるが、これに対して限定するものではない。
このように、各サブ層の厚さ（Ｓ１乃至Ｓ５）が互いに異なっても、前記各サブ層の屈折率が互いに異なるので、前記活性層７で生成されてバッファ層３に進行された光は、例えば第１乃至第５サブ層の間の境界面により、さらに広く広がって出射されるので、出射光の指向角がより拡張できる。
図５の第３例示図に示すように、前記バッファ層３は互いに相異する屈折率を有する多数のサブ層を含むことができる。
併せて、図５の第３例示図は、図３の第１例示図とは異なり、各サブ層の厚さ（Ｓ１乃至Ｓ５）が可変できる。
図５の第３例示図は図４の第２例示図と類似している。
しかしながら、図５の第３例示図は図４の第２例示図とは異なり、前記基板１から前記第１導電型半導体層５に行くほど前記バッファ層３の各サブ層の厚さ（Ｓ１乃至Ｓ５）が徐々に薄くなるように形成できる。
例えば、前記第２サブ層の厚さ（Ｓ２）は前記第１サブ層の厚さ（Ｓ１）より薄く、前記第３サブ層の厚さ（Ｓ３）は前記第２サブ層の厚さ（Ｓ２）より薄く、前記第４サブ層の厚さ（Ｓ４）は前記第３サブ層の厚さ（Ｓ３）より薄く、前記第５サブ層の厚さ（Ｓ５）は前記第４サブ層の厚さ（Ｓ４）より薄く形成できる。
前記各サブ層の厚さ（Ｓ１乃至Ｓ５）の薄くなる割合は一定であるか、相異することができる。
また、前記各サブ層の厚さ（Ｓ１乃至Ｓ５）が線形的または非線形的に薄くなることができる。
図６の第４例示図に示すように、前記バッファ層３は互いに相異する屈折率を有する多数のサブ層を含むことができる。
併せて、図６の第４例示図は図３の第１例示図とは異なり、各サブ層の厚さ（Ｓ１乃至Ｓ５）が可変できる。
図６の第４例示図は図４の第２例示図または図５の第３例示図と類似している。
しかしながら、図６の第４例示図は図４の第２例示図とは異なり、前記バッファ層３の中心層、例えば第３サブ層から前記基板１または前記第１導電型半導体層５に行くほど前記バッファ層３の各サブ層の厚さ（Ｓ１乃至Ｓ５）が徐々に厚くなるように形成できる。例えば、前記バッファ層３で含まれた第１乃至第５サブ層のうち、前記第３サブ層の厚さ（Ｓ３）が最も薄く形成できる。
前記第２サブ層の厚さ（Ｓ２）は前記第３サブ層の厚さ（Ｓ３）より厚く、前記第１サブ層の厚さ（Ｓ１）は前記第２サブ層の厚さ（Ｓ２）より厚くなることができる。同様に、前記第４サブ層の厚さ（Ｓ４）は前記第３サブ層の厚さ（Ｓ３）より厚く、前記第５サブ層の厚さ（Ｓ５）は前記第４サブ層の厚さ（Ｓ４）より厚くなることができる。
前記第３サブ層から前記第１サブ層または前記第５サブ層に行くほど厚くなる前記各サブ層の厚さ（Ｓ１乃至Ｓ５）の割合は一定であるか、相異することができる。
前記第３サブ層を基準として前記第３サブ層と前記基板１との間、そして前記第３サブ層と前記第１導電型半導体層５との間の各サブ層の厚さ（Ｓ１、Ｓ２、Ｓ４、Ｓ５）は互いに対称的であることがあるが、これに対して限定するものではない。
例えば、前記第２サブ層と前記第４サブ層とは同一な厚さ（Ｓ２、Ｓ４）を有することができる。また、前記第１サブ層と前記第５サブ層とは同一な厚さ（Ｓ１、Ｓ５）を有することができる。
また、前記各サブ層の厚さ（Ｓ１乃至Ｓ５）が線形的または非線形的に厚くなることができる。
一方、図面に図示してはいないが、図６の第４例示図とは異なり、前記バッファ層３の中心層、例えば第３サブ層から前記基板１または前記第１導電型半導体層５に行くほど、前記バッファ層３の各サブ層の厚さ（Ｓ１乃至Ｓ５）が徐々に薄くなるように形成できる。
図７の第５例示図に示すように、前記バッファ層３は線形的に増加する屈折率を有することができるが、これに対して限定するものではない。
即ち、前記バッファ層３は前記基板１から前記第１導電型半導体層５に行くほど線形的に屈折率が増加できる。
前記基板１と接する前記バッファ層３はＡｌＮを含み、ＡｌＮを含む層を除外した残りのバッファ層３はＡｌｘＧａ（１−ｘ）Ｎ（０≦ｘ＜１）を含むことができる。
ＡｌＮは、ＡｌｘＧａ（１−ｘ）Ｎでｘ＝１の時を意味する。したがって、前記バッファ層３の全ての領域はＡｌｘＧａ（１−ｘ）Ｎを含むということができる。
図８の第６例示図に示すように、前記バッファ層３は非線形の屈折率を有することができる。具体的に、前記バッファ層３の屈折率は前記基板１から前記バッファ層３の厚さ（Ｔ１）の中間（Ｔ１／２）までは増加してから、前記バッファ層３の厚さ（Ｔ１）の中間（Ｔ１／２）から前記第１導電型半導体層５までは急激に増加することができる。前記バッファ層３の屈折率は凹な曲線形状を有することができる。
図９の第７例示図に示すように、前記バッファ層３は非線形の屈折率を有することができる。具体的に、前記バッファ層３の屈折率は前記基板１から前記バッファ層３の厚さ（Ｔ１）の中間（Ｔ１／２）までは急激に増加してから、前記バッファ層３の厚さ（Ｔ１）の中間（Ｔ１／２）から前記第１導電型半導体層５までは増加することができる。前記バッファ層３の屈折率は凸な曲線形状を有することができる。
以上、説明したように、図３の第１例示図乃至図９の第７例示図に示すように、前記基板１から前記第１導電型半導体層５に行くほど、前記バッファ層３の屈折率が階段型（図３乃至図６）、線形（図７）、非線形（図８、図９）、凹な曲線（図８）、及び凸な曲線（図９）に増加するように形成できる。このような場合、前記活性層７で生成されて前記バッファ層３に進行された光はより拡張された指向角を有して出射されることで、このようなバッファ層３を有する発光素子１００Ａが発光素子パッケージに採用される場合、光出力を向上させることができる。
図２は、本発明の第２実施形態に従う発光素子を示す断面図である。
第２実施形態（図２）に従う発光素子１００Ｂは第１実施形態（図１）とは異なり、基板１の上に多数の突起部２が形成できる。前記突起部２は上方に突出した凸な半球形状を有することができるが、これに対して限定するものではない。側方向から見た時、前記突起部２は上方に突出した四角形状、円形状、楕円形状、三角形状などを有することができる。
前記多数の突起部２は互いに離隔したドット形状を有することができる。前記多数の突起部２は一方向に沿って長く形成されたラインストライプ形状（line stripe shape）を有することができる。その他にも、前記多数の突起部２は多様な実施形態を有することができるが、これに対して限定するものではない。
前記突起部２は前記基板１の上面から上方に延長されて形成できる。このような場合、前記突起部２は前記基板１と同一な物質で形成できるが、これに対して限定するものではない。前記突起部２は基板１の上面を部分的にまたは選択的にエッチングして形成することもできるが、これに対して限定するものではない。
または、前記突起部２は前記基板１とは別に形成できる。即ち、多数の突起部２が予め加工されて前記基板１の上に付着できる。
前記突起部２は前記活性層７で生成されて基板１に進行される光を乱反射させて光をより多く抽出させることができる。
前記多数の突起部２は、前記基板１の上で互いに離隔するように配置できる。
前記隣接する突起部２の間の前記基板１の上にはバッファ層３が形成できる。
前記バッファ層３の厚さをＴ１とし、前記突起部２の厚さをＴ２とすれば、前記バッファ層３の厚さ（Ｔ１）は前記突起部２の厚さ（Ｔ２）より薄く形成できるが、これに対して限定するものではない。したがって、前記突起部２は前記バッファ層３の上面から上方に突出して露出できる。
前記突出した突起部２は前記第１導電型半導体層５によりカバーできる。即ち、前記第１導電型半導体層５は前記突起部２及び前記バッファ層の間に形成できる。
前記バッファ層３の構造は前述したような多様な例示図（図３乃至図９）のように変形できるが、これに対して限定するものではない。
前記バッファ層３に進行された光は図１の第１実施形態で説明したように、より広がるようになることができる。
前記活性層７で生成されて基板１に進行する光の一部は、前記基板１の上に形成された多数の突起部２により乱反射されて光抽出効率が向上できる。
前記活性層７で生成されて基板１に進行する光の他の一部は、前記突起部２の間の前記基板１の上に配置されたバッファ層３により、さらに広がって出射されるので、結局、光指向角が拡張できる。
図示してはいないが、第１実施形態（図１）及び第２実施形態（図２）の基板１の背面には前記バッファ層３によりさらに広がって進行された光を反射させることができる反射層が形成できるが、これに対して限定するものではない。
もし、第１実施形態（図１）及び第２実施形態（図２）の発光素子１００Ａ、１００Ｂが反射特性を有する電極層の上に実装される場合、前記基板１の背面に反射層が形成されないこともある。
図１の第１実施形態及び図２の実施形態は、水平型発光素子２００Ａ、フリップ型発光素子２００Ｂ、及び垂直型発光素子２００Ｃに採用できる。
図１１は、本発明の実施形態に従う水平型発光素子を示す断面図である。
図１１を参照すると、実施形態に従う水平型発光素子２００Ａは、基板１、バッファ層３、発光構造物１０、透明電極層１１、及び第１及び第２電極１３、１５を含むことができる。
前記基板１、前記バッファ層３、及び前記発光構造物１０は、先の図１の第１実施形態と図２の第２実施形態で詳細に説明されたので、これ以上の説明は省略する。
前記発光構造物１０は、第１導電型半導体層５、活性層７、及び第２導電型半導体層９を含むことができる。
前記第１導電型半導体層５は、図１の第１実施形態のように前記基板１の上に形成されるか、図２の第２実施形態のように前記基板１の上に形成された多数の突起部２と、前記多数の突起部２の間に形成されたバッファ層３の上に形成できる。
前記活性層７は、前記第１導電型半導体層５の上に形成できる。
前記第２導電型半導体層９は、前記活性層７の上に形成できる。
前記第１導電型半導体層５で生成された第１キャリア、即ち電子は前記活性層７に供給され、前記第２導電型半導体層９で生成された第２キャリア、即ち正孔は前記活性層７に供給できる。
前記活性層７は、前記電子と前記正孔との再結合により前記活性層７のバンドギャップに相応する波長を有する光が生成できる。
前記発光構造物１０の一部はエッチング工程により除去できる。即ち、エッチング工程により前記第２導電型半導体層９と前記活性層７とが除去されて前記第１導電型半導体層５が露出できる。
前記第１導電型半導体層５の上面の一部はエッチングにより除去できるが、これに対して限定するものではない。
前記露出された第１導電型半導体層５の上に第１電極１３が形成され、前記第２導電型半導体層９の上に第２電極１５が形成できる。
前記第１及び第２電極１３、１５は、伝導性に優れる金属物質で形成できる。前記金属物質には、例えばＡｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ｐｔ、Ａｕ、Ｗ、Ｃｕ、及びＭｏからなるグループから選択された１つまたはこれらの積層を含むことができるが、これに対して限定するものではない。
前記第２電極１５に使われた金属物質は不透明であるので光を遮断させることができる。したがって、前記第２電極１５により光が遮断されるので、光効率が低下することがある。
したがって、前記第２電極１５はできる限り小さな面積を有することが好ましいが、前記第２電極１５の面積を減らすことには限界がある。
一方、前記第２電極１５の面積が小さい場合、前記第２電極１５に印加された電流は前記第２電極１５に対応する第２導電型半導体層９を通じて活性層７に印加できる。言い換えると、前記第２電極１５に印加された電極は前記第２電極１５に対応する第２導電型半導体層９を除外した大部分の第２導電型半導体層９には電流が流れないので、正孔の生成が充分でなくなって光効率が低下し、光が均一に生成できない。
このような短所を解決するために、前記第２導電型半導体層９の上に透明電極層１１が形成できる。
前記透明電極層１１は前記第２導電型半導体層９とオーミックコンタクトを形成してくれて、前記第２電極１５に印加された電流が円滑に第２導電型半導体層９に流れるようにしてくれることができる。
併せて、前記透明電極層１１は前記第２電極１５に印加された電流を透明電極層１１の全領域に速かに流れるようになることができる。このように、前記透明電極層１１の全領域に流れた電流は前記透明電極層１１の全領域に接する第２導電型半導体層９にそのまま流れるようになるので、前記第２導電型半導体層９の全領域で電流が均一に活性層７に印加できる。したがって、前記活性層７の全領域で均一な光を得ることができ、光効率が向上できる。
前記透明電極層１１は、光が透過される透明な導電物質で形成できる。前記透明な導電物質には、ＩＴＯ、ＩＺＯ（Ｉｎ−ＺｎＯ）、ＧＺＯ（Ｇａ−ＺｎＯ）、ＡＺＯ（Ａｌ−ＺｎＯ）、ＡＧＺＯ（Ａｌ−Ｇａ ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ ＺｎＯ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つが含まれることができるが、これに対して限定するものではない。
図１２は、本発明の実施形態に従うフリップ型発光素子を示す断面図である。
図１２を参照すると、実施形態に従うフリップ型発光素子２００Ｂは、基板１、バッファ層３、発光構造物１０、反射電極層２１、及び第１及び第２電極２３、２５を含むことができる。
実施形態に従うフリップ型発光素子２００Ｂは、実施形態に従う水平型発光素子２００Ａとほとんど類似している。即ち、実施形態に従う水平型発光素子２００Ａの第２導電型半導体層９と第２電極２５との間に配置された透明電極層１１が反射電極層２１に取り替えられ、前記水平型発光素子２００Ａが１８０度覆ることによって、実施形態に従うフリップ型発光素子２００Ｂが製造できる。
前記基板１、前記バッファ層３、前記発光構造物１０、及び前記第１及び第２電極２３、２５は、実施形態に従う水平型発光素子２００Ａで詳細に説明されたので、これ以上の説明は省略する。
前記反射電極層２１は、前記第２導電型半導体層９の上に形成できる。前記反射電極層２１は、光を反射させるための反射機能と、前記第２導電型半導体層９に電流を円滑に供給するようにするオーミックコンタクト機能と、電流を前記第２導電型半導体層９に供給してくれるための電極機能を有することができるが、これに対して限定するものではない。
前記反射電極層２１は、反射特性とオーミック特性に優れる導電物質で形成できる。例えば、前記反射電極層２１は、Ａｇ、Ｎｉ、Ｒｈ、Ｐｄ、Ｒｕ、Ｐｔ、及びＡｕからなるグループから選択された１つまたはこれらの積層を含むことができるが、これに対して限定するものではない。
図１３は、本発明の実施形態に従う垂直型発光素子を示す断面図である。
図１３を参照すると、実施形態に従う垂直型発光素子２００Ｃは、バッファ層３、発光構造物１０、電流遮断層３１、電極層３５、第１保護層３３、接合層３７、伝導性支持部材３９、第２保護層４１、及び電極４３を含むことができる。
実施形態に従う垂直型発光素子２００Ｃは、図１の第１実施形態の発光素子１００Ａや図２の第２実施形態の発光素子１００Ｂに基づいて製造できる。
したがって、前記バッファ層３及び前記発光構造物１０は、図１の第１実施形態や図２の第２実施形態で既に詳細に説明されたので、詳細な説明は省略する。
前記電流遮断層３１は、電流の垂直方向への集中を防止するために、前記電極４３と少なくとも一部が重畳されるように形成できる。
前記電流遮断層３１は、前記発光構造物１０とショットキーコンタクト（Schottky contact）できる。これによって、前記電流遮断層３１とショットキーコンタクトされる前記発光構造物１０に電流は前記電流遮断層３１を通じて完全に流れなかったり、前記電流遮断層３１を通じて相対的に小さく流れることがある。これに反して、電流は前記第２導電型半導体層９と接する前記電極層３５を通じては完全に流れるので、電流が前記発光構造物１０の全領域に均一に流れるようになって発光効率が向上できる。
前記電流遮断層３１は、前記電極層３５より小さな電気伝導性を有するか、前記電極層３５より大きい電気絶縁性を有するか、前記発光構造物１０とショットキー接触を形成する材質を用いて形成できる。前記電流遮断層３１は、例えば、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＡＺＯ、ＩＧＺＯ、ＩＧＴＯ、ＡＺＯ、ＡＴＯ、ＺｎＯ、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯｘ、Ｔｉ、Ａｌ、及びＣｒからなるグループから選択された少なくとも１つを含むことができる。ここで、前記ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３は絶縁物質でありうる。
前記発光構造物１０の第２導電型半導体層９の下に電極層３５が形成できる。
前記電極層３５は前記発光構造物１０から入射される光を反射させてくれて、光抽出効率を改善させることができる。
前記電極層３５は、前記発光構造物１０とオーミックコンタクトされて、電流が発光構造物１０に流れるようにすることができる。
前記電極層３５は、前記接合層３７の上面に接触して形成された反射層と前記反射層の上面と前記発光構造物１０の下面との間に形成されたオーミックコンタクト層を含むことができる。
前記電極層３５は、前記反射物質とオーミックコンタクト物質とが混合された単一層に形成できる。
前記反射物質には、例えば、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、及びＨｆからなるグループから選択された少なくとも１つまたは２つ以上の合金が使われるが、これに対して限定するものではない。前記オーミックコンタクト物質には、伝導性物質と金属物質を選択的に使用することができる。即ち、前記オーミックコンタクト物質には、ＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＩＺＴＯ（indium zinc tin oxide）、ＩＡＺＯ（indium aluminum zinc oxide）、ＩＧＺＯ（indium gallium zinc oxide）、ＩＧＴＯ（indium gallium tin oxide）、ＡＺＯ（aluminum zinc oxide）、ＡＴＯ（antimony tin oxide）、ＧＺＯ（gallium zinc oxide）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つが使用できる。
前記電極層３５は、例えば、ＩＺＯ／Ｎｉ、ＡＺＯ／Ａｇ、ＩＺＯ／Ａｇ／Ｎｉ、及びＡＺＯ／Ａｇ／Ｎｉのうち、いずれか１つを含む多層に構成できる。
前記電極層３５は、少なくとも前記発光構造物１０とオーミックコンタクトできる。したがって、前記電極層３５とオーミックコンタクトされる前記発光構造物１０に円滑に電流が供給されて発光効率が向上できる。
前記電極層３５の下に接合層３７が形成できる。前記接合層３７はボンディング層であって、前記電極層３５と前記導電性支持部材との間に形成できる。前記接合層３７は、電極層３５と前記導電性支持部材との間の接着力を強化させる媒介体の役割をすることができる。
前記接合層３７は、バリアー金属またはボンディング金属などを含むことができる。前記接合層３７は、接合性と熱伝導性の高い金属物質で形成できる。前記接合層３７は、例えば、Ｔｉ、Ａｕ、Ｓｎ、Ｎｉ、Ｎｂ、Ｃｒ、Ｇａ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｇ、及びＴａからなるグループから選択された少なくとも１つを含むことができる。
前記伝導性支持部材３９は、金属物質または半導体物質で形成できる。前記伝導性支持部材３９は、電気伝導性と熱伝導性の高い物質で形成できる。前記伝導性支持部材３９は、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、銅合金（Cu Alloy）、モリブデン（Ｍｏ）、及び銅−タングステン（Ｃｕ−Ｗ）のうち、少なくとも１つを含むことができる。
前記伝導性支持部材３９は、前記発光構造物１０の下にメッキまたは／及び蒸着されるか、シート（sheet）形態に付着され、これに対して限定するものではない。
前記電極層３５の上に第１保護層３３が形成できる。例えば、前記電極層３５のエッジ領域の周りに沿って前記第１保護層３３が形成できる。即ち、前記第１保護層３３は、前記発光構造物１０と前記電極層３５との間の周り領域に形成できる。具体的に、前記第１保護層３３は、前記電極層３５及び前記発光構造物１０に少なくとも一部が囲まれるように形成できる。例えば、前記第１保護層３３の上面の一部領域は第１導電型半導体層５と接触され、前記第１保護層３３の内側面及び下面は前記電極層３５と接触できるが、これに対して限定するものではない。
前記第１保護層３３により外部の異質物による前記電極層３５の側面と前記発光構造物１０の側面との間の電気的なショートを防止することができる。
前記第１保護層３３が前記発光構造物１０と接触する面積を確保して複数個のチップを個別チップ単位で分離するレーザースクライビング（Laser Scribing）工程と、基板１を除去するレーザーリフトオフ（ＬＬＯ）工程の時、前記発光構造物１０が前記電極層３５から剥離されることを効果的に防止することができる。
前記第１保護層３３は絶縁物質、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３からなるグループから選択された少なくとも１つを含むことができる。また、前記第１保護層３３は金属物質で形成されることができるが、これに対して限定するものではない。
前記第１保護層３３は前記電流遮断層３１と同一物質で形成されることもでき、異なる物質で形成されることもできる。即ち、第１保護層３３と前記電流遮断層３１とは前記絶縁物質で形成できる。
前記発光構造物１０の上に第２保護層４１が形成できる。例えば、前記発光構造物１０の少なくとも側面の上には第２保護層４１が形成できる。具体的には、前記第２保護層４１は一端が前記第２導電型半導体層９の上面の周り領域に形成され、前記第２導電型半導体層９の側面、前記活性層７の側面、及び第１導電型半導体層５の側面を経由したり横切って他端が前記第１保護層３３の上面の一部領域に形成できるが、これに対して限定するものではない。
前記第２保護層４１は、前記発光構造物１０と支持基板１との間の電気的ショートを防止する役割をすることができる。前記第２保護層４１は、透明性と絶縁性に優れる材質で形成できる。前記第１保護層３３は、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、ＴｉＯ２、及びＡｌ２Ｏ３からなるグループから選択された１つを含むことができるが、これに対して限定するものではない。
前記第２保護層４１は、前記第１保護層３３と前記電流遮断層３１と同一な物質を含むことができるが、これに対して限定するものではない。
前記発光構造物１０の上には電極４３が形成できる。前記電極４３は、前記発光構造物１０の全体面積をカバーせず、局部的に形成されたパターン形状を有することができる。
図示してはいないが、前記電極４３はワイヤーがボンディングされる少なくとも１つ以上の電極パッド（図示せず）と、前記電極パッドから少なくとも一側以上に分岐されて前記発光構造物１０の全領域に均等に電流を供給するための多数の電極ライン（図示せず）を含むことができる。
前記電極パッドは、上面視して、四角形、円形、楕円形、多角形を有することができるが、これに対して限定するものではない。
前記電極４３はＶ、Ｗ、Ａｕ、Ｔｉ、Ｎｉ、Ｐｄ、Ｒｕ、Ｃｕ、Ａｌ、Ｃｒ、Ａｇ、及びＰｔからなるグループから選択された少なくとも１つを含む単層または多層構造で形成できる。
一方、前記電極ラインは透光性及び電気伝導性を有する材質、例えば、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＡＺＯ、ＩＧＺＯ、ＩＧＴＯ、ＡＺＯ、ＡＴＯ、ＺｎＯのうち、少なくとも１つで形成されることもできる。
図１４は、本発明の実施形態に従う発光素子パッケージを示す断面図である。
図１４を参照すると、実施形態に従う発光素子パッケージ３００は、パッケージ胴体３０１と、前記パッケージ胴体３０１に設置された第１リード電極３０３、及び第２リード電極３０５と、前記パッケージ胴体３０１に設置されて前記第１リード電極３０３及び第２リード電極３０５から電源の供給を受ける水平型発光素子２００Ａと、フリップ型発光素子２００Ｂ及び垂直型発光素子２００Ｃのうちのいずれか１つの発光素子と、前記発光素子２００Ａ、２００Ｂ、２００Ｃを囲むモールディング部材３０７とを含む。
図面では説明の便宜上、水平型発光素子２００Ａのみを図示しているが、実施形態に従う発光素子パッケージ３００にはフリップ型２００Ｂまたは垂直型発光素子２００Ｃも採択できる。
前記パッケージ胴体３０１は、シリコン材質、合成樹脂材質、または金属材質を含んで形成されることができ、前記発光素子２００Ａ、２００Ｂ、２００Ｃの周囲に傾斜面が形成できる。
前記第１リード電極３０３及び第２リード電極３０５は互いに電気的に分離され、前記発光素子２００Ａ、２００Ｂ、２００Ｃに電源を提供する。
また、前記第１及び第２リード電極３０３、３０５は、前記発光素子２００Ａ、２００Ｂ、２００Ｃで生成された光を反射させて光効率を増加させることができ、前記発光素子２００Ａ、２００Ｂ、２００Ｃで生成された熱を外部に排出させる役割をすることもできる。
前記発光素子２００Ａ、２００Ｂ、２００Ｃは、前記第１リード電極３０３、第２リード電極３０５、及び前記パッケージ胴体３０１のうち、いずれか１つの上に設置されることができ、ワイヤー方式、ダイボンディング方式などにより前記第１及び第２リード電極３０３、３０５に電気的に連結できるが、これに対して限定するものではない。
実施形態では水平型発光素子２００Ａが例示されており、２つのワイヤー３１１、３１５を介して前記第１及び第２リード電極３０３、３０５と電気的に連結されたものが例示されている。
もし、フリップ型発光素子２００Ｂが採択される場合、前記ワイヤー３１１、３１５は不要であり、前記フリップ型発光素子２００Ｂの第１及び第２電極２３、２５が前記第１及び２リード電極３０３、３０５と直接接触するように形成されることができ、垂直型発光素子２００Ｃが採択される場合、前記垂直型発光素子２００Ｃの導電型支持部材３９は、例えば第２リード電極３０５の上に設置され、前記垂直型発光素子２００Ｃの電極４３はワイヤー３１１を用いて前記第１リード電極３０３と電気的に連結できる。
前記モールディング部材３０７は、前記発光素子２００Ａ、２００Ｂ、２００Ｃを囲んで前記発光素子２００Ａ、２００Ｂ、２００Ｃを保護することができる。
一方、前記モールディング部材３０７は、前記発光素子２００Ａ、２００Ｂ、２００Ｃで生成された光の波長を変化させることができる蛍光体３０９を含むことができるが、これに対して限定するものではない。
実施形態に従う発光素子パッケージ３００は、ＣＯＢ（Chip On Board）タイプを含み、前記パッケージ胴体３０１の上面は平らで、前記パッケージ胴体３０１には複数の発光素子、例えば赤色発光素子、緑色発光素子、及び青色発光素子が設置できるが、これに対して限定するものではない。
実施形態に従う発光素子パッケージ３００は、指向角が拡張された水平型発光素子２００Ａ、フリップ型発光素子２００Ｂ、または垂直型発光素子２００Ｃの採用により光出力が向上できるが、これに対して限定するものではない。
一方、図１４に示すように、実施形態に従う発光素子パッケージでは光の広がりを増加させることができるバッファ層を含む発光素子２００Ａ、２００Ｂ、２００Ｃが採用されることによって、光の広がりにより光抽出が向上し、これによって、指向角が比較例に比べて格段に拡張できる。
実施形態は、基板、バッファ層、及び発光構造物を含む発光素子で発光構造物から基板に行くほどバッファ層の屈折率が減少するように形成されることによって、発光素子の光指向角が拡張できる。このように光指向角が拡張された発光素子を発光素子パッケージに採択することによって、発光素子パッケージの光出力が増加できる。

Claims (8)

  1. 発光構造物と、
    前記発光構造物の下に配置される電極層と、
    前記発光構造物の上に配置される電極と、
    前記発光構造物と前記電極の間に配置されるバッファ層と、
    前記電極と少なくとも一部領域が重畳されて前記発光構造物と前記電極層の間に配置される電流遮断層と、を含み、
    前記電極は、前記バッファ層の一部領域上に配置されて前記バッファ層の他の領域は外部に露出し、
    前記バッファ層の屈折率は、前記発光構造物から前記電極に行くほど非線形的に減少し、
    前記発光構造物から前記バッファ層の厚さの中間までの非線形的に減少される前記バッファ層の屈折率の可変幅は、前記バッファ層の厚さの中間から前記電極までの非線形的に減少される前記バッファ層の屈折率の可変幅より大きいことを特徴とする、垂直型発光素子。
  2. 前記発光構造物から前記電極に行くほど前記バッファ層のＡｌ含有量は増加することを特徴とする、請求項１に記載の垂直型発光素子。
  3. 前記バッファ層は前記発光構造物よりは低い屈折率を有する化合物半導体材質を含むことを特徴とする、請求項１または２に記載の垂直型発光素子。
  4. 前記バッファ層は、ＡｌｘＧａ（１−ｘ）Ｎ（但し、０≦ｘ≦１）であることを特徴とする、請求項１乃至３のうち、いずれか１項に記載の垂直型発光素子。
  5. 前記バッファ層は、ＡｌｘＧａ（１−ｘ）Ｎ（但し、０＜ｘ≦１）であることを特徴とする、請求項１乃至３のうち、いずれか１項に記載の垂直型発光素子。
  6. 発光構造物と、
    前記発光構造物の下に配置される電極層と、
    前記発光構造物の上に配置される電極と、
    前記発光構造物と前記電極の間に配置されるバッファ層と、
    前記電極と少なくとも一部領域が重畳されて前記発光構造物と前記電極層の間に配置される電流遮断層と、を含み、
    前記電極は、前記バッファ層の一部領域上に配置されて前記バッファ層の他の領域は外部に露出し、
    前記発光構造物から前記電極に行くほど前記バッファ層の屈折率は、非線形的に減少し、
    前記発光構造物から前記バッファ層の厚さの中間までの非線形的に減少される前記バッファ層の屈折率の可変幅は、前記バッファ層の厚さの中間から前記電極までの非線形的に減少される前記バッファ層の屈折率の可変幅より小さいことを特徴とする、垂直型発光素子。
  7. 前記バッファ層は、ＡｌｘＧａ（１−ｘ）Ｎ（但し、０≦ｘ≦１）であることを特徴とする、請求項６に記載の垂直型発光素子。
  8. 前記電極に隣接するバッファ層は最大のＡｌ含有量を含むことを特徴とする、請求項６または７に記載の垂直型発光素子。
JP2013096214A 2012-06-07 2013-05-01 発光素子及び発光素子パッケージ Active JP6218426B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120060751A KR20130137295A (ko) 2012-06-07 2012-06-07 발광 소자 및 발광 소자 패키지
KR10-2012-0060751 2012-06-07

Publications (3)

Publication Number Publication Date
JP2013254939A JP2013254939A (ja) 2013-12-19
JP2013254939A5 JP2013254939A5 (ja) 2016-06-16
JP6218426B2 true JP6218426B2 (ja) 2017-10-25

Family

ID=48537897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096214A Active JP6218426B2 (ja) 2012-06-07 2013-05-01 発光素子及び発光素子パッケージ

Country Status (4)

Country Link
US (1) US9082929B2 (ja)
EP (1) EP2672530B1 (ja)
JP (1) JP6218426B2 (ja)
KR (1) KR20130137295A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015907B1 (ko) * 2013-01-24 2019-08-29 삼성전자주식회사 반도체 발광소자
JP2015119108A (ja) * 2013-12-19 2015-06-25 パナソニックＩｐマネジメント株式会社 紫外線発光素子
CN103700739B (zh) * 2014-01-03 2016-11-16 合肥彩虹蓝光科技有限公司 一种避免大尺寸外延片裂片的外延生长方法
CN108916688B (zh) * 2017-04-24 2020-08-18 京东方科技集团股份有限公司 光源和照明装置
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
CN114342094A (zh) * 2021-11-22 2022-04-12 厦门市三安光电科技有限公司 发光二极管及制备方法和显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751752A (en) * 1994-09-14 1998-05-12 Rohm Co., Ltd. Semiconductor light emitting device and manufacturing method therefor
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3505357B2 (ja) * 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
KR100753147B1 (ko) * 1998-03-12 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP2000228535A (ja) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその製造方法
JP3626423B2 (ja) * 2000-05-22 2005-03-09 日本碍子株式会社 フォトニックデバイスの製造方法
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
KR100639026B1 (ko) * 2005-11-25 2006-10-25 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP2008288397A (ja) * 2007-05-17 2008-11-27 Eudyna Devices Inc 半導体発光装置
EP2020691A2 (en) * 2007-07-31 2009-02-04 Epivalley Co., Ltd. III-Nitride semiconductor light emitting device
KR20100064383A (ko) * 2007-09-19 2010-06-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 패터닝 된 기판 상의 (Ａｌ,Ｉｎ,ＧＡ,Ｂ）Ｎ 장치구조
JP2010161354A (ja) * 2008-12-08 2010-07-22 Showa Denko Kk 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
TWI399871B (zh) * 2009-02-03 2013-06-21 Huga Optotech Inc 光電元件及其形成方法
JP5139519B2 (ja) * 2009-09-01 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
WO2011108422A1 (ja) * 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
CN102244168A (zh) * 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
US9082929B2 (en) 2015-07-14
US20130328056A1 (en) 2013-12-12
JP2013254939A (ja) 2013-12-19
EP2672530A3 (en) 2015-12-23
KR20130137295A (ko) 2013-12-17
EP2672530A2 (en) 2013-12-11
EP2672530B1 (en) 2020-04-01

Similar Documents

Publication Publication Date Title
JP6218426B2 (ja) 発光素子及び発光素子パッケージ
US9786814B2 (en) Ultraviolet light emitting device
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
JP5736479B2 (ja) 発光素子、発光素子製造方法
US20170114979A1 (en) Lens and light-emitting device module comprising the same
US9349914B2 (en) Light emitting device and light emitting device package
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20220012215A (ko) 발광 다이오드 칩들을 위한 상호접속부들
CN107851688B (zh) 发光二极管及发光二极管封装
KR102378952B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR20130119616A (ko) 발광 소자
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR102342713B1 (ko) 발광 소자
US20230047372A1 (en) Semiconductor light emitting device
EP2722898B1 (en) Electrode for Light Emitting Diode
KR102346649B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102404655B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR102336432B1 (ko) 발광소자 및 발광소자 패키지
KR102181503B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102353844B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR101189429B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR101148189B1 (ko) 핑거를 갖는 발광 다이오드 및 발광 다이오드 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6218426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250