JP6216229B2

JP6216229B2 - 撮像素子及び撮像システム

Info

Publication number: JP6216229B2
Application number: JP2013240256A
Authority: JP
Inventors: 俊明小野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-11-20
Filing date: 2013-11-20
Publication date: 2017-10-18
Anticipated expiration: 2033-11-20
Also published as: US20150138415A1; JP2015100092A; US9438837B2

Description

本発明はAD変換回路を搭載した撮像素子及び撮像システムに関する。

特許文献１には、AD変換回路を搭載したCMOSイメージセンサにおいて、データ保持部に不良ビットが発生した場合に、エラーを救済する技術が開示されている。

特開2012-060334

しかしながら上記の従来の技術においては、第１に、データ保持部の不良ビットを特定するために、通常に撮像する以外のタイミングでデータ保持部に対して特殊な駆動を実行していた。すなわち、検査のための操作を必要とした。

第２に、不良ビットを特定するための駆動を行った時は正常であっても、その後に不良ビットが発生するとその不良を救済できなかった。たとえば、工場出荷時に１度のみ不良ビットを特定するための駆動を行って不良ビットの情報を取得する場合、その後の経年劣化や電気的・物理的ダメージなどにより新たに不良ビットが発生したときにはエラーを救済できない。あるいは、電源投入時などあるタイミングで不良ビットを特定するための駆動を行って不良ビットに関する情報を取得する場合であっては、その後通常の撮像中に、温度依存を持つ不良ビットが発生したときにはエラーを救済できない。あるいは、ソフトエラーのように、ある時にだけ突発的に不良が発生する場合もエラーを救済できない。そこで本発明は、撮像を行っている際に、撮像素子内でデータに不良ビットが突発的に発生した場合でも、データ中の不良ビットを特定し、エラーを修復することができる撮像素子を提供することを目的とする。

本発明の撮像素子は、複数の画素が行列状に配置された画素部と、前記列ごとに設けられ、前記画素部から出力される画素信号をAD変換してデジタルデータを出力するAD変換回路であって、前記画素信号と基準信号とを比較する比較器を有するAD変換回路と、基準クロックをカウントしてカウント信号を発生するカウンタ回路と誤り訂正符号の生成ルールに基づいて前記カウント信号から前記デジタルデータを訂正するための冗長データを生成する冗長データ生成部とを備えるカウント信号発生器と、前記比較器からの出力信号に応じて、前記冗長データと前記デジタルデータとして前記カウント信号とを格納するメモリと、を備えることを特徴とする。

撮像を行っている際に、撮像素子内でデータに不良ビットが突発的に発生した場合でも、データ中の不良ビットを特定し、エラーを修復することができる撮像素子を提供する。

第１の実施例に係る撮像素子の構成図第１の実施例に係る列AD変換回路の構成図 BCH(15,11)符号の復号化に係る誤りビットの対応表第２の実施例に係る列AD変換回路の構成図第３の実施例に係るカウント信号発生器の構成図ハミング(7,4)符号の復号化に係る誤りビットの対応表第４の実施例に係るカウント信号発生器の構成図第５の実施例に係るRS符号の概念図本発明の撮像素子を用いた撮像システムの構成図

（実施例１）
本発明の第1の実施例を、図１〜図３を用いて説明する。図１は撮像素子の構成例である。撮像素子は、複数の画素が行列状に配置された画素部１０、垂直走査回路１１、列AD変換回路１２、ランプ信号発生器１３、カウント信号発生器１４、水平読み出し回路１５、水平走査回路１６、デジタル信号処理部１７を有する。列AD変換回路１２は、比較器１２１、メモリ１２２を含む。比較器１２１の一方の入力に垂直走査回路１１により選択された行の画素１０１から読み出されたアナログ信号が、列出力線１０２を介して入力され、もう一方の入力に基準信号が供給される。基準信号は、ランプ信号発生器１３から出力された一定の傾斜で上昇するランプ信号である。本実施例では、比較器の出力は、ランプ信号の値がアナログ信号の値を上回ると反転するものとする。

カウント信号発生器１４には、基準クロックcclkが供給されてカウンタ回路として動作するバイナリアップカウンタ１４１を有する。バイナリアップカウンタ１４１は、ランプ信号の時間に対する変化の開始と同期して基準クロックcclkをカウントし、カウントした値をカウント信号としてメモリ１２２に供給する。メモリ１２２は、比較器１２１の出力が反転したタイミングで、バイナリアップカウンタ１４１が発生するカウント信号を読み込んで、画素信号に対応するデジタルデータとして保持する。ここで、比較器１２１には、カウント信号発生器１４に供給されているクロックと同じ基準クロックcclkが供給されており、比較器出力の反転タイミングと、カウント信号の遷移タイミングとは同期が取れる構成となっている。水平読み出し回路１５は、水平走査回路１６の制御に従い、各列のメモリ１２２に保持されたデータを読み出して、デジタル信号処理部１７に転送する出力回路である。デジタル信号処理部１７は、転送されたデータに対して演算処理を行い、外部へデータを出力する。

図２は、列AD変換回路１２の構成例の詳細を示したものである。カウント信号発生器１４は、メモリの不良ビットを検出して誤りを訂正できるようにするための冗長データを生成する冗長データ生成部１４２を有する。冗長データは、バイナリカウンタ１４１の出力する有効データであるカウント信号に対して、誤り訂正符号の生成ルールに基づき生成されるデータである。本実施例では、バイナリカウンタ１４１の出力するカウント信号の有効データのビット数をMとし、冗長データのビット数と合わせた合計のビット数をNとしている（N＞M）。したがって、カウント信号発生器１４はNビットのデータを出力する。メモリ１２２は各列ごとに設けられており、有効データと冗長データの合計のNビット分のデータを格納するよう構成されている。水平読み出し回路１５はメモリ１２２からＮビットのデータを読み出してデジタル信号処理部１７へ転送する出力回路である。デジタル信号処理部１７は転送されたデータを元に、誤り訂正符号の復号ルールに従って、データに誤りがあるかどうかを検出し、誤りがある場合は誤り訂正を行ったうえで、有効データのMビットを撮像素子の外部に出力する。ここで、誤りの検出と誤り訂正は撮像素子内部で行わずに、有効データと冗長データの値をそのまま撮像素子の外部に出力し、撮像素子の外部の信号処理部で誤りの検出と誤り訂正を行ってもよい。ただしその場合、撮像素子の外部にNビット分の信号を出力する必要がある。N＞Mであるので、撮像素子内で誤り訂正を行ってから有効データを出力した方が、出力ビット数が少なくなるので有利である。

本実施例では、誤り訂正符号として、BCH符号(15,11)を適用した例を示す。BCH符号(15,11)は、１１ビットの有効データに対して４ビットの冗長データを付加し、計１５ビットの信号で構成されていることを表す。BCH符号(15,11)は、この１５ビットのデータ中に誤りが１ビットのみ存在した場合は誤り訂正が可能となる符号である。本実施例では、１１ビットのバイナリカウンタ１４１の出力データcnt[0]〜cnt[10]のデータcnt[10:0]を１１ビット長の有効データとする。データcnt[10:0]の値からBCH符号(15,11)の生成ルールに基づき、冗長データ生成部１４２が４ビットの冗長データcnt[11]〜cnt[14]のデータcnt[14:11]を生成する。

ここで、BCH符号(15,11)の生成ルールは下記の式で表わされる。ここで例えばcnt[11]〜cnt[14]はBCH符号(15,11)におけるビットの位置と値を表している。
cnt[11] = cnt[0] XORcnt[1]XORcnt[2]XORcnt[3] XOR cnt[5] XOR cnt[7] XOR cnt[8]
cnt[12] = cnt[1] XORcnt[2]XORcnt[3]XORcnt[4] XOR cnt[6] XOR cnt[8] XOR cnt[9]
cnt[13] = cnt[2] XORcnt[3]XORcnt[4]XORcnt[5] XOR cnt[7] XOR cnt[9] XOR cnt[10]
cnt[14] = cnt[0] XORcnt[1]XORcnt[2]XORcnt[4] XOR cnt[6] XOR cnt[7] XOR cnt[10]
ここでXORは排他的論理和を示す演算子である。

カウント信号発生器１４からの有効データcnt[10:0]の１１ビットに、上記の計算式により求められた冗長データcnt[14:11]の４ビットが付加されて、カウント信号発生器１４からの出力は計１５ビットとなる。そのため本実施例では、メモリ１２２は列ごとに１５ビット分のデータが保持できるように設けられており、メモリ１２２は列ごとに有効データcnt[10:0]と冗長データcnt[14:11]の両者を保持することができる。

メモリからデータを読み出すための水平方向のデータ線は、データd[14:0]の１５ビット分設けられている。水平読み出し回路によりメモリから読み出されたデータは水平方向のデータ線に転送される。デジタル信号処理部１７には有効データと冗長データの両者が入力される。デジタル信号処理部１７は、BCH符号(15,11)の復号ルールに基づき、入力された１５ビットのデータに誤りがあるかどうかを判定し、誤りがある場合はデータを訂正する。BCH符号(15,11)の復号ルールは次のとおりである。デジタル信号処理部１７は入力された１５ビットのデータd[14:0]の値から、下記の式で表わされるR1〜R4を求める。
R1 = d[0] XOR d[1] XOR d[2]XORd[3]XORd[5]XOR d[7] XOR d[8] XOR d[11]
R2 = d[1] XOR d[2] XOR d[3]XORd[4]XORd[6]XOR d[8] XOR d[9] XOR d[12]
R3 = d[2] XOR d[3] XOR d[4]XORd[5]XORd[7]XOR d[9] XOR d[10] XOR d[13]
R4 = d[0] XOR d[1] XOR d[2] XORd[4]XORd[6]XORd[7] XOR d[10] XOR d[14]
データd[14:0]がBCH符号(15,11)の生成ルールに則ったデータである場合、データに誤りがなければ必ずR1=R2=R3=R4=0となる。すなわち、デジタル信号処理部に誤りのないデータd[14:0]入力されている場合、R1=R2=R3=R4=0となる。

もし、メモリ１２２からデジタル信号処理部１７に出力される経路（すなわち、メモリ１２２およびデータの転送経路など）において不良ビットが発生した場合、データd[14:0]がBCH符号(15,11)の生成ルールから外れたデータとなる。つまり、R1〜R4のいずれかが１となる。さらに、R1〜R4のうちのどれが１になっているかによって、データd[14:0]のどのビットが誤っているのかを特定することができる。上記式で求めたR1からR4の値と誤ったビットの位置との対応関係を図３に示す。データd[14:0]の各ビットはバイナリデータ（０か１）なので、誤っているビットの位置が特定されれば、そのビットを反転すれば正しいデータとなる。このように、デジタル信号処理部１７において、入力されたデータd[14:0]が正しいデータかどうかの判別が可能となり、誤りがあった場合は正しいデータに訂正することも可能となる。

デジタル信号処理部１７は、データd[14:0]の復号を行い、データd[14:0]が正しい場合は、その有効データであるデータd[10:0]をそのままデータdout[10:0]として出力する。データd[14:0]に誤りがあった場合は正しいデータに訂正してからデータdout[10:0]を出力する。なお、BCH符号(15,11)を使った場合、１５ビットのデータ中の１ビットまでの誤りは訂正できるので、デジタル信号処理部１７に入力された各列の１５ビットのデータ中で１ビットのみ不良が存在した場合、不良の救済が可能である。複数の列にまたがって複数の不良ビットが存在した場合は、それぞれの列の１５ビットのデータ中の不良が１ビット以内という条件を満たす限り、不良の救済できる。つまり、ある列の１５ビットのデータ中に１ビットの不良、別の列の１５ビットのデータ中に１ビットの不良、というような場合は不良の救済ができる。この条件を満たす限り、メモリ内で発生した不良ビットであっても、水平読み出し回路により転送されるときに発生した不良ビットであっても、また両者において発生した不良ビットであってもその不良を救済できる。BCH符号(15,11)を使った場合、各列の１５ビットのデータ中で不良ビットは１ビット以内という条件を満たす限り、エラーを訂正できる。

以上述べたように、本実施例では誤り検出・訂正の一連のシーケンスは、撮像してデータをデジタル信号処理部１７に読み出すたびに行うことが可能である。これは、カウント信号発生器１４は常に、有効データに冗長データを付加したデータcnt[14:0]を出力しているので、メモリ１２２が画像信号に応じたデジタルデータを取り込んで保持する際に、冗長データを含めて保持することができる。したがって、デジタル信号処理部１７はデータd[14:0]が入力されるたびに、データd[14:0]をもとに誤り訂正が可能である。

本実施例では、撮像した出力に対してつねに誤り訂正が行われる。これにより、不良を検査するための特別な操作を実行する必要がなく、検査のための余計な時間を必要としない。また、撮像中に突発的に不良ビットが発生した場合や検査後に後発的に不良ビットが発生した場合でも、不良を救済することが可能となる。

なお、本実施例では、BCH符号(15,11)を適用した例を説明した。BCH符号(15,11)は有効データが１１ビットに冗長データが４ビットの計１５ビットから構成され、１５ビットのデータ中に１ビットの誤りがあっても訂正できる符号である。BCH符号には他にも多数の種類がある。たとえば、BCH(31,26)、BCH(15,7)、BCH(31,21)などである。BCH符号(31,26)は、有効データの長さが２６ビット、冗長データの長さが５ビットの計３１ビットで構成されており、３１ビットのデータ中に１ビットの誤りが発生しても訂正できる符号である。BCH符号(15,7)は、有効データの長さが７ビット、冗長データの長さが８ビットの計１５ビットで構成されており、１５ビットのデータ中に２ビットまでの誤りが発生しても訂正できる符号である。BCH符号(31,21)は、有効データの長さが２１ビット、冗長データの長さが１０ビットの計３１ビットで構成されており、３１ビットのデータ中に２ビットまでの誤りが発生しても訂正できる符号である。本発明はBCH符号(15,11)に限定されるものではなく、有効データのビット数や訂正するビット数を適宜選択し、必要に合った符号を使用することができる。

（実施例２）
本発明の第２の実施例を、図４、５を用いて説明する。第１の実施例と同様な構成は説明を省略する。実施例１においては、カウント信号出力の有効データであるデータcnt[10:0]は単純なバイナリコードであったが、本実施例では、カウント信号発生器１４からの出力である有効データをグレイコードに変換して出力する。そのために、カウント信号発生器１４の内部に、バイナリ−グレイ変換器１４３を備えている。バイナリコードを使用する場合、カウント信号が１カウントアップするときに、同時に多数のビットが反転することがある。グレイコードは、１カウントアップするときに必ず１ビットしか反転しない。このため、カウント信号の遷移タイミングと比較器の反転タイミングの同期がずれて、カウント信号の遷移途中でメモリに取り込まれることがあったとしても、その影響を最小限に抑えることができる。

バイナリアップカウンタ１４１からの有効データをBCH(15,11)符号化するためには、グレイコードに変換された後の有効データcnt[10:0]の値に対応する４ビットの冗長データcnt[14:11]を生成して、有効データに付加する。メモリ１２２、メモリ１２２からのデータの出力、およびデジタル信号処理部１７の構成および動作については実施例１と同様である。本実施例では、デジタル信号処理部１７に入力されるデータd[14:0]のうち有効データd[10:0]はグレイコードであるため、そのままではデジタル信号処理部１７から出力されるデータdout[10:0]もグレイコードとなってしまう。通常のバイナリコードに変換して出力したい場合には、デジタル信号処理部１７内にグレイコードをバイナリコードに変換する変換器を追加してもよい。

（実施例３）
本発明の第３の実施例を、図５、６を用いて説明する。カウント信号発生器１４以外の構成は、実施例１と同様である。本実施例では、カウント信号の有効データを１２ビットとした時に、誤り訂正符号としてハミング符号(7,4)を用いる例を説明する。ハミング符号(7,4)は、有効データが４ビットの時に冗長データを３ビットとした計７ビットのデータであり、データ７ビット中に１ビットの誤りがあったときにエラーを訂正できる符号である。４ビットの有効データのa[0]〜a[3]をデータa[3:0]とし、３ビットの冗長データのb[0]〜 b[2]をデータb[2:0]とした場合、符号生成ルールは下記の式で表わされる。
b[0] = a[0] XOR a[1] XOR a[2]
b[1] = a[1] XOR a[2] XOR a[3]
b[2] = a[0] XOR a[1] XOR a[3]
復号ルールは下記の式で表わされる。
R1 = a[0] XOR a[1] XOR a[2] XOR b[0]
R2 = a[1] XOR a[2] XOR a[3] XOR b[1]
R3 = a[0] XOR a[1] XOR a[3] XOR b[2]

上記式で得たR1〜3の値と、誤りビットの位置との対応関係を図６に示す。カウント信号の有効データの長さが１２ビットである場合には、これを４ビットずつの３のブロックに分割して各ブロック（４ビット）にハミング符号(7,4)のルールを適用する。具体的には図５に示すように、有効データcnt[11:0]を、cnt[11:8]、cnt[7:4]、cnt[3:0]の３ブロックに分割して考える。冗長データ生成部１４２−１〜１４２−３を各ブロックに対応して１つずつ設ける。データcnt[3:0]の４ビットから３ビットの冗長データcnt[14:12]が生成され、データcnt[7:4]の４ビットから３ビットの冗長データcnt[17:15]が生成される。データcnt[11:8]の４ビットから３ビットの冗長データcnt[20:18]が生成される。合計で有効データ１２ビット＋冗長データ９ビットの２１ビットのデータcnt[20:0]がカウント信号発生器１４から出力される。実施例１と同様に、比較器１２１の出力が反転した時にデータcnt[20:0]は各列ごとに設けられた２１ビットのメモリ１２２に読み取られる。メモリからのデータｄ[20:0]は水平走査回路１６の制御によりデジタル信号処理部１７へ転送される。

デジタル信号処理部１７は、メモリから読み出されたデータd[3:0]とデータd[14:12]の計７ビットから復号を行い４ビットの有効データdout[3:0]を生成する。同様に、データd[7:4]とデータd[17:15]の計７ビットから復号を行い４ビットの有効データdout[7:4]を生成する。さらに、データd[11:8]とデータd[20:18]の計７ビットから復号を行い４ビットの有効データdout[11:8]を生成する。結果として、１２ビットの有効データdout[11:0]をデジタル信号処理部１７の出力として得ることができる。ここで、ハミング符号(7,4)は７ビット中の１ビットの誤りを訂正できる符号である。したがって、データd[3:0]とデータd[14:12] 、データd[7:4]とデータd[17:15]、データd[11:8]とデータd[20:18]の各７ビット中に各１ビットの不良ビットが発生しても不良を救済できる。つまりデータ中に最大３ビットの不良ビットが発生しても不良を救済することが可能となる。

（実施例４）
本発明の第４の実施例を、図７を用いて説明する。カウント信号発生器１４以外の構成は、実施例１と同様である。本実施例では、カウント信号の有効データの長さが１２ビットの時に、誤り訂正符号としてBCH(15,11)符号を用いた例を説明する。前述のとおり、BCH(15,11)は有効データの長さが１１ビットに対応した符号である。したがって、カウント信号の有効データが１２ビットだと、１ビット分は符号化できない。本実施例では、図７に示すように、冗長データ生成部１４２は、１２ビットの有効データcnt[11:0]のうち、最下位のビットcnt[0]を除いた上位側１１ビットのデータcnt[11:1]に対して冗長データを生成して付加する。そうするとデータcnt[15:1]の１５ビット中の１ビットのエラーは誤り訂正できるが、ビットcnt[0]にエラーが存在した場合は訂正できない。

しかしながら、ビットcnt[0]は最下位ビット（LSB）であるため、値が誤ったとしても、画像に与える影響は軽微である。このように、カウント信号の有効データのビット数が、適用する誤り訂正符号の有効データのビット数よりも多い場合、有効データの上位側のビットのみを符号化の対象とし、下位側のビットを符号化の対象外とすることにより冗長データのビット数を抑える。本実施例によれば、ビット数の増加が抑制されると共に画像の劣化は最小限に抑えられる。

（実施例５）
本発明の第５の実施例を、図８を用いて説明する。図８はリードソロモン（RS）符号のうちRS符号(7,5)の概念を示した図である。RS符号(7,5)は、３ビットをまとめて１バイトとして捉え、バイト単位で符号化、復号化を行う符号である。RS符号(7,5)は、有効データの長さが５バイト、冗長データの長さが２バイト、計７バイトの符号であり、７バイト中の１バイトの誤りを訂正できる符号である。言い換えれば、RS符号(7,5)は、有効データは１５ビット、冗長データは６ビットの合計２１ビットの符号であり、最大３ビットのエラーが存在しても、それらが同一バイト内に存在する場合はエラー訂正ができるという符号である。よって、リードソロモン符号は、不良が近傍のバイトに固まって存在する場合に有効な符号となっている。本実施例では、具体的には図８に示すように、カウント信号発生器は有効データa[14:0]をA1〜5の５バイトのデータとして捉え、冗長データ生成部１４２はC1・C2という２バイトの冗長データを生成して有効データに付加して出力する。

（実施例６）
図９は、本発明の第６の実施例による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像素子１００、画像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像部８２０は、撮像素子１００及び画像信号処理部８３０を有する。撮像素子１００は、先の実施例で説明した撮像素子が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子１００の、複数の画素が行列状に配置された画素部１０２に結像させ、被写体の像を形成する。撮像素子１００は、タイミング制御部８５０からの信号に基づくタイミングで、画素部１０２に結像された光に応じた信号を出力する。撮像素子１００からの出力信号は、画像信号処理部８３０に入力され、画像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。画像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、画像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像素子１００及び画像信号処理部８３０の駆動タイミングを制御する。

以上述べてきたが、本発明において誤り訂正符号はどのような種類を使用してもよい。カウント信号の有効データのビット数や、訂正したい不良ビット数や、不良ビットが単発の可能性が高いか又は固まって存在する可能性が高いか、符号化・復号化に必要な回路規模、処理時間などに応じて適切な符号を選択することが可能である。また、ランプ信号と比較するタイプのAD変換回路を例に説明したが、本発明ではAD変換回路の形式は問わない。例えば逐次比較型のAD変換回路を各列に設け、各列のAD変換回路の出力する有効データに対して冗長データを生成して付加することにより実施することができる。

Claims

複数の画素が行列状に配置された画素部と、
前記列ごとに設けられ、前記画素部から出力される画素信号をAD変換してデジタルデータを出力するAD変換回路であって、前記画素信号と基準信号とを比較する比較器を有するAD変換回路と、
基準クロックをカウントしてカウント信号を発生するカウンタ回路と誤り訂正符号の生成ルールに基づいて前記カウント信号から前記デジタルデータを訂正するための冗長データを生成する冗長データ生成部とを備えるカウント信号発生器と、
前記比較器からの出力信号に応じて、前記冗長データと前記デジタルデータとして前記カウント信号とを格納するメモリと、を
備えることを特徴とする撮像素子。
前記デジタルデータと前記冗長データとを出力することを特徴とする請求項１に記載の撮像素子。
前記デジタルデータはグレイコードであって、前記冗長データ生成部は前記グレイコードに対して誤り訂正符号の生成ルールに基づく冗長データを生成することを特徴とする請求項１又は２に記載の撮像素子。
前記デジタルデータは複数のブロックに分割され、前記冗長データ生成部は、複数のブロックごとに誤り訂正符号の生成ルールに基づく冗長データを生成することを特徴とする、請求項１乃至３のいずれか１項に記載の撮像素子。
前記冗長データ生成部は、前記デジタルデータを構成する複数のビットのうち、少なくとも最下位ビットを除くビットについてのみ冗長データを生成することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
前記誤り訂正符号はBCH符号であることを特徴とする、請求項１乃至５のいずれか１項に記載の撮像素子。
前記誤り訂正符号はハミング符号であることを特徴とする、請求項１乃至５のいずれか１項に記載の撮像素子。
前記誤り訂正符号はリードソロモン符号であることを特徴とする、請求項１乃至５のいずれか１項に記載の撮像素子。
前記比較器は前記基準クロックに同期して動作することを特徴とする請求項１乃至８のいずれか１項に記載の撮像素子。
前記カウンタ回路は、前記カウント信号をグレイコードとして出力することを特徴とする請求項９に記載の撮像素子。
請求項１乃至１０のいずれか１項に記載の撮像素子からの出力を処理するデジタル信号処理部を備え、前記デジタル信号処理部は、前記出力を前記誤り訂正符号の復号ルールに基づいて誤り訂正することを特徴とする撮像素子。
請求項１１に記載の撮像素子と、前記撮像素子へ光を結像する光学系と、前記撮像素子からの出力信号を処理する画像信号処理部とを有することを特徴とする撮像システム。