JP6215523B2 - Ｒｕ含有酸素拡散バリア - Google Patents

Ｒｕ含有酸素拡散バリア Download PDF

Info

Publication number
JP6215523B2
JP6215523B2 JP2012228244A JP2012228244A JP6215523B2 JP 6215523 B2 JP6215523 B2 JP 6215523B2 JP 2012228244 A JP2012228244 A JP 2012228244A JP 2012228244 A JP2012228244 A JP 2012228244A JP 6215523 B2 JP6215523 B2 JP 6215523B2
Authority
JP
Japan
Prior art keywords
forming
lower electrode
layer
dielectric layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012228244A
Other languages
English (en)
Other versions
JP2013089964A (ja
Inventor
キム・ミンス
クリスチャン・カイヤ
ヨハン・スウェルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2013089964A publication Critical patent/JP2013089964A/ja
Application granted granted Critical
Publication of JP6215523B2 publication Critical patent/JP6215523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体デバイスの分野に関し、特に、例えばキャパシタ構造のような半導体メモリデバイスの分野に関する。更に、本発明は、そのようなメモリデバイス中の酸素拡散バリアとしてＲｕおよび／またはＲｕＯ２を選択的に形成する方法と、そのようなＲｕ系拡散バリアを有するメモリデバイスに関する。
将来のＭＩＭ（金属−絶縁体−金属）キャパシタデバイスにおいて、ＲｕおよびＲｕＯ２は、現在のＴｉＮ下部および上部電極を置き換えるため最も興味ある候補である。ＲｕＯ２がＲｕに還元されてＯ２をキャパシタ誘電体中に放出し、ＳｒＴｉＯ３のようなｈｉｇｈ−ｋ金属を通る動作電圧でのキャパシタリークを抑圧するのを助けるおかげで、ＲｕＯ２はよりふさわしい候補である。
しかしながら、ＲｕＯ２膜の形成を選択する際に、酸化によるＲｕからＲｕＯ２への変換は、多くの粗い表面モフォロジーを形成して、代わりにリーク電流を悪化させる。その上に、ＣＶＤＲｕまたは堆積させたままのＲｕＯ２プロセスは、プラグ／バリア金属を含む基板を酸化させて、より高いコンタクト抵抗にする。これまで、酸化バリアとしてＴｉＮがもっとも広く使用されてきたが、下部および／または上部の電極として新しいＲｕやＲｕＯ２を有する場合、酸化雰囲気での金属または金属酸化物の堆積中に下層の金属が酸化されるのを防止するために、ＴｉＮより強い酸化バリアが必要である。
本発明の具体例の目的は、ＲｕＯ２の形成前に、強力な酸化バリアを形成することである。
上記目的は、本発明の具体例にかかる方法により成し遂げられる。
一つの形態では、本発明はＭＩＭキャパシタ構造を形成する方法を提供する。この方法は、
リセスを備えたベース構造を得る工程であって、リセスは導電性下部電極プラグを露出させる工程と、
ベース構造材料に比較した下部電極プラグ上へのＲｕ成長の培養時間（incubation time）の違いに基づいて、下部電極プラグ上にＲｕを選択成長させる工程と、
選択成長したＲｕを酸化する工程と、
酸化したＲｕの上にＲｕ含有下部電極を堆積する工程と、
Ｒｕ含有下部電極の上に誘電体層を形成する工程と、
誘電体層の上に導電性上部電極を形成する工程と、を含む。
本発明の具体例にかかる方法の長所は、ＭＩＭキャパシタ構造を形成するための従来の方法に比較した場合、低減されたＥＯＴ、低減されたリーク電流Ｊｇおよび／またはストレージノードと電気コンタクトプラグとの間の低減されたコンタクト抵抗を提供することである。
本発明の１つのタイプの具体例にかかる方法では、ＭＩＭキャパシタ構造を形成する工程が、内部キャパシタ、即ちリセス中のキャパシタを形成する工程を含んでも良い。
内部キャパシタを形成するための、本発明の具体例にかかる方法において、Ｒｕ含有下部電極を堆積する工程は、リセス中にＲｕ含有材料層のコンフォーマル堆積（conformal deposition）工程を含む。導電性上部電極を形成する工程は、続いて導電性材料層の堆積とエッチバックを含み、これにより、導電性材料でリセスを実質的に完全に充填する。
本具体例の代わりのタイプにかかる方法では、ＭＩＭキャパシタ構造を形成する工程は、外部キャパシタ、即ちベース構造から突き出したキャパシタ構造を形成する工程を含む。
本発明の具体例にかかる方法では、Ｒｕ含有下部電極の堆積工程は、Ｒｕ含有材料の堆積およびエッチバックを含み、これにより実質的にＲｕ含有材料でリセスを完全に充填する工程を含む。本発明の具体例にかかる方法は、更に、導電性上部電極を形成する前に、リセスを規定する側壁を除去する工程を含む。
本発明の具体例にかかる方法では、選択成長したＲｕを酸化する工程は、５００℃より低い温度で行われる酸化工程を含む。
本発明の具体例にかかる方法では、誘電体層を形成する工程は、ｈｉｇｈ−ｋ層を形成する工程を含む。
本発明の特別で好適な形態は、添付の独立および従属の請求項中に明記される。従属請求項の特徴は、必要に応じて独立請求項の特徴および他の従属請求項の特徴と組み合わせてもよく、単に請求項に明確に記載されたものではない。
本発明と、従来技術を超えて得られる長所を簡単に示すために、本発明の所定の目的と長所が上のように示された。もちろん、本発明の特定の具体例に関して、そのようなすべての目的や長所を達成する必要が無いことが理解される。このように、例えば、ここで教示または示唆される他の目的または長所を達成する必要なしに、ここで教示された１つの長所や長所の組み合わせを達成または最適化するような方法で、本発明が具体化または実施されることを、当業者は認識するであろう。
本発明の上記または他の形態は、以降に記載した具体例から明らかになり、かつ明瞭になるであろう。
本発明は、添付の図面を参照しながら、例示の方法で更に記載される。
酸化雰囲気中でＴｉＮプラグの上にＭＩＭキャパシタの下部プレートとしてＣＶＤＲｕを用いた場合に、下部電極がＴｉＮプラグの酸化を示すＥＯＴシフトを示すことを表す。 本発明の具体例にかかる方法の基本的な工程を示す一般的なフローチャートである。 内部ＭＩＭキャパシタを形成するために、本発明の第１の具体例で使用される一連の方法の工程を示す。 内部ＭＩＭキャパシタを形成するために、本発明の第１の具体例で使用される一連の方法の工程を示す。 内部ＭＩＭキャパシタを形成するために、本発明の第１の具体例で使用される一連の方法の工程を示す。 内部ＭＩＭキャパシタを形成するために、本発明の第１の具体例で使用される一連の方法の工程を示す。 内部ＭＩＭキャパシタを形成するために、本発明の第１の具体例で使用される一連の方法の工程を示す。 外部ＭＩＭキャパシタを形成するために、本発明の第２の具体例で、図３から図５に示す方法の工程を行った後に使用される一連の方法の工程を示す。 外部ＭＩＭキャパシタを形成するために、本発明の第２の具体例で、図３から図５に示す方法の工程を行った後に使用される一連の方法の工程を示す。
図面は模式的であり、限定的ではない。図面において、いくつかの要素のサイズは、図示目的で誇張されて縮尺通りには描かれていない。寸法と相対寸法は、本発明の実施の実際の縮尺に対応する必要はない。
請求項中の参照符号は、その範囲を限定するものと解釈すべきではない。異なる図面において、同一参照符号は、同一または類似の要素を表す。
本発明は、特別な具体例と所定の図面に関して記載されるが、本発明はこれには限定されず、請求の範囲によってのみ限定される。
明細書や請求の範囲中の、第１、第２等の用語は、類似の要素の間で区別するために使用され、順序や他の方法で、一時的、空間的な順序を示す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載または図示されたものとは異なる順序によっても操作できることを理解すべきである。
また、明細書や請求の範囲中の、上、下等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載または図示されたものと異なる位置でも操作できることを理解すべきである。
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される手段に限定して解釈されること排除するものであり、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分の存在を規定するものと解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この明細書を通じて参照される「一の具体例（one embodiment）」または「具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例（one embodiment）」または「具体例（an embodiment）」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、１またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の記載中において、明細書を能率的にし、多くの発明の形態の１またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその記載中にまとめられることを評価すべきである。しかしながら、この明細書の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の態様は、１つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は幾つかの特徴で、他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組み合わせにおいても使用することができる。
本発明の所定の特徴または形態を表す場合の特定の用語の使用は、その用語が関連する本発明の長所または形態の特定の特徴を含むように限定されるように、その用語がここで再定義されることを暗示するものととるべきではない。
ここで与えられる明細書において、多くの特別な細部が示される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
本発明の文脈中で、ＭＩＭは、第１金属層、絶縁層、および第２の金属層を含む構造に関する。そのような構造はキャパシタを形成する。ＭＩＭキャパシタ構造のキャパシタンスは、誘電体層の厚さを含む多くの変数により影響され、この膜厚さは逆にプロセス条件により影響される。
本発明の文脈では、酸素バリアは、拡散から酸素を実質的に阻止し、または完全に阻止し、これにより例えば下層のような近傍の層を、その酸化を防止することにより保護する。
第１の形態では、本発明はＭＩＭキャパシタ構造を形成する方法に関する。
近年、ＭＩＭキャパシタは、例えば下部および上部プレートのために金属をスパッタし、その間に誘電体層を形成することにより形成される。下部プレートは、例えば、部分相互接続の第１層の、メタル０であり、これは、例えばＴｉＮまたはＷプラグのような導電性プラグを介して電源に接続される。
本発明により、ｈｉｇｈ−ｋ／ＴｉＮの上のＭＩＭキャパシタの上部プレートとして酸化雰囲気中でＣＶＤＲｕを用いた場合、図１の一方において示すように、下部電極は約０．４から０．６ｎｍのＥｏＴシフトを示し、ＴｉＮ下部電極、Ｓｒリッチ９ｎｍＳＴＯ誘電体、ＣＶＤＲｕ上部電極からなるキャパシタデバイスに対して、等価酸化膜厚保ＥＯＴの関数として、リーク電流Ｊｇの測定値１０で示され、一方、ＴｉＮ下部電極、Ｓｒリッチ９ｎｍＳＴＯ誘電体、ＴｉＮ上部電極からなるキャパシタデバイスに対して、ＥｏＴの関数として、リーク電流の測定値１１で示される。これは、ＴｉＮ酸化抵抗は、ＣＶＤＲｕプロセス中の出来事から、下部電極の酸化を防ぐのには十分ではないことを支持する。
本発明の具体例にかかる方法２０のフローチャートは、図２に示される。
本発明の第１の具体例では、内部ＭＩＭキャパシタを形成するための方法が提案される。キャパシタストレージノードコンテナが、その中にキャパシタ構造が形成される、例えば基板中のリセスまたはトレンチ中に形成されることを意味する。
図３から図７は、本発明の第１の具体例にかかる方法中の異なる工程を示す。
第１工程２１では、キャパシタストレージノードコンテナ３１を含むベース構造３０が得られる。本発明の具体例では、「ベース構造」３０の文言は、使用される、またはその上に本発明の具体例にかかるキャパシタ構造が形成される下層の材料を含む。特別な具体例では、このベース構造３０は、ドープされたまたはドープされないシリコン、ガリウムアーセナイド（ＧａＡｓ）、ガリウムアーセナイドフォスファイド（ＧａＡｓＰ）、インジウムフォスファイド（ＩｎＰ）、ゲルマニウム（Ｇｅ）、またはシリコンゲルマニウム（ＳｉＧｅ）基板のような半導体基板を含む。ベース構造３０は、半導体基板部分に加えて、例えばＳｉＯ２またはＳｉ３Ｎ４層のような絶縁層を含んでも良い。このように、ベース構造の文言は、また、例えばシリコン−オン−ガラスのようなセミコンダクタ−オン−ガラス、またはシリコン−オン−サファイア構造のようなセミコンダクタ−オン−サファイアを含む。ベース構造の文言は、このように、興味のある部分や層を下に横たえる層のための要素を一般に定義するためにしようされる。また、ベース構造３０は、例えばガラスまたは金属層のような、その上に層が形成される他のベースを含んでも良い。
キャパシタストレージノードコンテナ３１は、キャパシタを形成するために使用されるリセスである。キャパシタストレージノードコンテナ３１は、ベース３０の中、またはベース構造３０の上に形成された１またはそれ以上の層の中に形成された孔またはトレンチでも良い。本発明の具体例では、キャパシタストレージノードコンテナ３１は、（絶縁層の上でのＲｕの上での長い核生成時間により）その上にＲｕが成長しにくい絶縁層の中に形成される。例えば、記載された具体例では、ＳｉＯ２層３２のような誘電体層がベース構造３０の上に形成され、キャパシタストレージノードコンテナ３１が、例えばＳｉＯ２層３２のような誘電体中に形成される。本発明の具体例では、キャパシタストレージノードコンテナ３１はこのように絶縁材料中に形成され、この絶縁材料はベース構造の材料、またはベース構造を形成する材料の上に形成される１またはそれ以上の層の材料でも良い。本発明の第１の具体例では、誘電体材料の手段により違いに分離された、下部プレートと上部プレートを有するキャパシタ構造が、キャパシタストレージノードコンテナ３１中に形成される。導電材料のプラグ３３が、キャパシタ構造の下部プレートを電気的に接続するために、ベース構造３０の中に形成される。プラグ３３は、例えばバイアである。プラグは、例えばＴｉＮまたはＷからなる。
少なくともプラグの上面３３が、キャパシタストレージノードコンテナ３１の中に隠される。任意的に、リセス３４はプラグ３３の周囲のベース構造中に形成されても良い。このように、導電性プラグ３３の上部は、キャパシタストレージノードコンテナ３１中に隠される。
Ｒｕは選択成長の特徴的な特性を有し、絶縁材料の上に成長しないが、例えばＴｉＮのような窒化物のような金属材料のような導電性材料の上には成長することが知られている。金属基板上より酸化物基板上で、より大きな成長の遅れが観察された。本発明の第１の具体例にかかる方法の第２工程２２では、Ｒｕの層４０はキャパシタストレージノードコンテナ３１中に隠れた導電性材料の上に選択的に成長し、特に図４に示す具体例では、プラグ３３の表面上に成長する。本発明の具体例では、成長したＲｕ層の膜さは約５ｎｍである。Ｒｕ層４０は、例えば、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、またはプラズマ強化原子層堆積（ＰＥＡＬＤ）により形成される。ＡＬＤとＰＥＡＬＤの双方は、原子層精度を有する材料の堆積のための表面制御されたレイヤバイレイヤプロセスである。ＰＥＡＬＤは熱活性化反応よりむしろＰＦプラズマ活性化を使用し、これにより従来のＡＬＤに比較すてより低い温度で実施できる。ＰＥＡＬＤＲｕは、例えば、Ｈ２（Ｎ２）またはＮＨ３（Ｎ２）含有プラズマを用いて、典型的には２００℃と４５０℃との間の温度範囲で成長させる。これはさまざまなＲｕの性質を用いて行われる。Ｒｕの成長の選択性は、誘電体材料に比較した、金属材料上でのＲｕ成長の培養時間（incubation time）の差に基づく。これは、記載された具体例では、Ｒｕ４０の層が実質的に導電性プラグ３３の上にのみ成長し、キャパシタストレージノードコンテナ３１中のどこにも成長せず、これにより側壁上に成長しないことを意味する。「実質的にのみ」は、Ｒｕ（分離された核生成中心）のいくつかの形跡がキャパシタストレージノードコンテナ３１の誘電体材料上で見つかるが、連続した層は確かに無いことを意味する。
第３工程２３では、選択成長したＲｕ４０は、少なくとも部分的に酸化されて、ＲｕＯ２の層５０を形成する。酸化は、ＲｕＯ２が導電性材料であるため、可能な限りプラグ３３への実質的な影響がない。一旦ＲｕＯ２層が形成されれば、これは下層の更なる酸化に対する酸化バリアとして機能する。ここでは、Ｒｕ層４０は、Ｏ２からなる、またはＯ２と一またはそれ以上のＮ２のような不活性ガスとの混合物からなる低圧雰囲気に晒される。Ｏ２の圧力または分圧は、１ｍＴｏｒｒと１０Ｔｏｒｒとの間（即ち、０．１３Ｐａと１３３３．２２Ｐａとの間）でも良い。この酸化は、例えば２００℃と４５０℃との間のような５００℃より低い温度、例えば約２５０℃のような３００℃より低い温度で行われる。酸化時間は１分と３０分の間で、より高い温度ではより短い酸化時間が適用される。ＲｕＯ２は、より酸化抵抗が大きいために、Ｒｕより安定である。
第４工程２４では、形成されるキャパシタ構造の下部電極６０は、酸化されたＲｕ層５０の上に形成される。この下部電極６０は、本発明はこれには限定されないが、ＲｕまたはＲｕＯ２のようなＲｕ系材料から形成される。下部電極６０はいかなる好適な方法で形成されても良い。特別な具体例では、例えば図６に示すように、この下部電極６０は、化学気相堆積（ＣＶＤ）により、コンフォーマル堆積（conformal deposition）で形成されても良い。例えばＲｕまたはＲｕＯ２のようなこの下部電極材料の堆積中に、先に形成された酸化されたＲｕ層５０が強力な酸化バリアとして使用され、下層のプラグ材料を酸化から保護する。これは、下層の導電性プラグ３３に、低いコンタクト抵抗を提供する。図６に示された具体例では、下部電極６０は数ｎｍ、例えば２ｎｍと５ｎｍとの間の厚さを有する。
下部電極６０の上には、第５工程２５で、誘電体層７０が形成される、この誘電体層７０は、例えばチタン酸ストロンチウム（ＳＴＯ；ＳｒＴｉＯ３）、二酸化ハフニウム（ＨｆＯ２）、または二酸化ジルコニウム（ＺｒＯ２）を含むまたはからなる層のようなｈｉｇｈ−ｋ誘電体層でも良い。誘電体層は、例えば原子層堆積またはＣＶＤのような、いずれかの好適な方法で形成しても良い。
誘電体層７０の上には、第６工程２６では、導電性上部電極７１が形成される。この導電性上部電極は、下部電極６０と同じ材料から形成されても良い。１つのキャパシタの下部電極６０の材料と上部電極７１の材料は、同じであっても良いが、同じである必要はない。上部電極は、いずれかの好適な方法で形成され、例えば好適な材料の層を堆積してパターニングすることにより形成される。上部電極を堆積することにより、キャパシタストレージノードコンテナ３１の残りが少なくとも部分的に充填され、例えば完全に充填される。上部電極７１は、ベース構造３０または誘電体層３２の少なくとも一部の上にも形成されても良い。
上記工程の上で、上部電極７１に電気的に接続する従来の方法で更なる処理が行われ、同じウエハ上に他の構造を形成しおよび／または得られた構造をパッシベート等しても良い。
これにより、本発明の第１の具体例にかかる内部ＭＩＭキャパシタ構造の形成が完了する。
本発明の第２の具体例では、外部ＭＩＭキャパシタ構造を形成するための方法が提案される。これは、ベース構造の突出した構造が形成され、その上にキャパシタ構造が形成されることを意味する。
本発明の第２の具体例にかかる方法は、図３から図５、図８、および図９に示されたように、複数の工程を含む。
第１工程２１、２２、２３は、本発明の第１の具体例にかかる方法と同じであり、ここでは記載しない。同様の材料および同僚の方法が使用されても良い。
ベース構造の材料に比較した下部電極プラグの上に成長したＲｕの培養時間の違いに基づいて、一旦下部電極プラグ上に選択成長させたＲｕを備えたストレージノードコンテナが形成され、これは後に酸化されて、工程２４で下部電極６０が形成される。この第２の方法の具体例では、下部電極６０を形成する工程は、実質的に完全に、例えば完全にストレージノードコンテナ３１を充填する工程を含む。これは、例えばＲｕやＲｕＯ２のようなＲｕ系材料の堆積のようないずれかの好適な方法で、ストレージノードコンテナを含む実質的にベース構造全体の上に行われ、それが存在すべきでない位置から、この下部電極材料が例えばエッチバックで除去される。ＲｕやＲｕＯ２のこの堆積中に、先に形成された酸化されたＲｕ層５０が、強力な酸化バリアとして使用され、下部プラグ材料を酸化から保護する。これは下層の導電性プラグ３３に低いコンタクト抵抗を与える。
この後、ベース構造３０の一部またはストレージキャパシタノードを形成する１またはそれ以上の他の誘電体層、即ち先の工程で下部電極材料６０により充填されたリセスが、例えば選択的に除去される。そのような選択エッチング工程は、ＲｕまたはＲｕＯ２に対して選択的な化学的性質を用いる。このように、自立し、直立した構造がベース構造３０の下部電極材料から形成され、他の材料が形成できる少なくとも隙間により囲まれる。
第５工程２５では、下部電極６０の上に誘電体層７０が形成される。この誘電体層７０は、例えばチタン酸ストロンチウム（ＳＴＯ；ＳｒＴｉＯ３）、二酸化ハフニウム（ＨｆＯ２）、または二酸化ジルコニウム（ＺｒＯ２）を含むまたはからなる層のようなｈｉｇｈ−ｋ誘電体層でも良い。誘電体層は、例えば原子層堆積またはＣＶＤのような、いずれかの好適な方法で形成しても良い。
誘電体層７０の上には、第６工程２６では、導電性上部電極７１が形成される。この導電性上部電極は、下部電極６０と同じ材料から形成されても良い。１つのキャパシタの下部電極６０の材料と上部電極７１の材料は、同じであっても良いが、同じである必要はない。上部電極は、いずれかの好適な方法で形成され、例えば好適な材料の層を堆積してパターニングすることにより形成される。
上記工程の上で、上部電極７１に電気的に接続する従来の方法で更なる処理が行われ、同じウエハ上に他の構造を形成しおよび／または得られた構造をパッシベート等しても良い。
これで、本発明の第２の具体例にかかる外部ＭＩＭキャパシタ構造の形成が完了する。
本発明は、図面や先の明細書中に示され、詳述されるが、そのような図面や明細書は実例的および例示的であり、限定的では無い。先の明細書は、本発明の所定の具体例を詳述する。しかしながら、テキスト中の先の表示がいかに詳しくても、本発明は多くの方法で実施できる。本発明は記載された具体例に限定されるものではない。

Claims (10)

  1. ＭＩＭキャパシタ構造を形成する方法であって、
    ＴｉＮまたはＷからなる導電性の下部電極プラグを露出させるリセスを備えたベース構造を得る工程と、
    ベース構造材料に比較した下部電極プラグ上へのＲｕ成長の培養時間の違いに基づいて、下部電極プラグ上にＲｕを選択成長させる工程と、
    選択成長したＲｕを部分的に酸化して、Ｒｕの上に酸化したＲｕの酸化バリアを形成する工程と、
    酸化したＲｕの酸化バリアの上にＲｕ含有下部電極を堆積する工程と、
    Ｒｕ含有下部電極の上に誘電体層を形成する工程と、
    誘電体層の上に導電性の上部電極を形成する工程と、を含む方法。
  2. ＭＩＭキャパシタ構造を形成する工程は、内部キャパシタを形成する工程を含む請求項１にかかる方法。
  3. Ｒｕ含有下部電極を堆積する工程は、リセス中に、Ｒｕ含有材料層のコンフォーマル堆積工程を含む請求項２に記載の方法。
  4. 導電性の上部電極を形成する工程は、導電性材料層を堆積およびエッチバックし、導電性材料でリセスを実質的に完全に充填する工程を含む請求項３に記載の方法。
  5. ＭＩＭキャパシタ構造を形成する工程は、外部キャパシタを形成する工程を含む請求項１に記載の方法。
  6. Ｒｕ含有下部電極を堆積する工程は、Ｒｕ含有材料層の堆積およびエッチバックを行い、Ｒｕ含有材料でリセスを実質的に完全に充填する工程を含む請求項５に記載の方法。
  7. 更に、導電性の上部電極を形成する前に、リセスを規定する側壁を除去する工程を含む請求項５または６に記載の方法。
  8. 選択成長したＲｕを酸化する工程は、５００℃より低温での酸化を含む請求項１〜７のいずれかに記載の方法。
  9. 誘電体層を形成する工程は、ｈｉｇｈ−ｋ誘電体層を形成する工程を含む請求項１〜８のいずれかに記載の方法。
  10. ｈｉｇｈ−ｋ誘電体層は、チタン酸ストロンチウム（ＳＴＯ；ＳｒＴｉＯ３）、二酸化ハフニウム（ＨｆＯ２）、または二酸化ジルコニウム（ＺｒＯ２）を含む請求項９に記載の方法。
JP2012228244A 2011-10-21 2012-10-15 Ｒｕ含有酸素拡散バリア Active JP6215523B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11186243.9 2011-10-21
EP11186243.9A EP2584588B1 (en) 2011-10-21 2011-10-21 Method of forming MIM capacitor with Ru-comprising oxygen diffusion barrier

Publications (2)

Publication Number Publication Date
JP2013089964A JP2013089964A (ja) 2013-05-13
JP6215523B2 true JP6215523B2 (ja) 2017-10-18

Family

ID=44993489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012228244A Active JP6215523B2 (ja) 2011-10-21 2012-10-15 Ｒｕ含有酸素拡散バリア

Country Status (3)

Country Link
US (1) US8518793B2 (ja)
EP (1) EP2584588B1 (ja)
JP (1) JP6215523B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014226138A1 (de) 2014-12-16 2016-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Vorrichtung mit einer dreidimensionalen magnetischen Struktur
DE102016215616B4 (de) 2016-08-19 2020-02-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer magnetischen Struktur und Vorrichtung
DE102016215617A1 (de) 2016-08-19 2018-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Hohlraums mit poröser Struktur
US10847410B2 (en) * 2018-09-13 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ruthenium-containing semiconductor structure and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1054702C (zh) 1995-06-26 2000-07-19 现代电子产业株式会社 制造半导体器件电容器的方法
JPH1174487A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置及びその製造方法
KR100458084B1 (ko) 1997-12-27 2005-06-07 주식회사 하이닉스반도체 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
US6780758B1 (en) * 1998-09-03 2004-08-24 Micron Technology, Inc. Method of establishing electrical contact between a semiconductor substrate and a semiconductor device
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
JP2001313379A (ja) 2000-04-28 2001-11-09 Nec Corp 半導体メモリの製造方法及び容量素子の製造方法
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
JP4088052B2 (ja) * 2001-07-17 2008-05-21 株式会社東芝 半導体装置の製造方法
US7344982B2 (en) * 2003-11-24 2008-03-18 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University System and method of selectively depositing Ruthenium films by digital chemical vapor deposition
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
JP2010141143A (ja) * 2008-12-11 2010-06-24 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8518793B2 (en) 2013-08-27
US20130102121A1 (en) 2013-04-25
EP2584588A1 (en) 2013-04-24
EP2584588B1 (en) 2017-10-04
JP2013089964A (ja) 2013-05-13

Similar Documents

Publication Publication Date Title
KR101095780B1 (ko) 반도체 소자 및 그 제조방법
JP4709115B2 (ja) ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
TWI310603B (en) Method for fabricating capacitor in semiconductor device
US9887083B2 (en) Methods of forming capacitors
JP2008258623A (ja) 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
JP2011060825A (ja) 半導体装置及びその製造方法
JP6215523B2 (ja) Ｒｕ含有酸素拡散バリア
Huang Huang
JP2011034995A (ja) 半導体装置の製造方法及び半導体装置
KR100818267B1 (ko) 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
US7608502B2 (en) Method for manufacturing semiconductor device
JP2007129190A (ja) 誘電膜形成方法、及び半導体装置の製造方法
WO2010082605A1 (ja) キャパシタ及びキャパシタの製造方法
KR20070045661A (ko) 캐패시터 제조 방법
JP2013232490A (ja) 半導体装置及びその製造方法
JP2013021012A (ja) 半導体装置の製造方法
KR101108442B1 (ko) 고유전 절연막을 갖는 커패시터 제조방법 및 그에 의한커패시터
US20230107346A1 (en) Methods of fabricating a capacitor and semiconductor device
JP5133643B2 (ja) 半導体装置の製造方法
KR20060078397A (ko) 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
JP2011071539A (ja) キャパシタおよび半導体装置の製造方法
KR100533979B1 (ko) 반도체 메모리장치의 캐패시터 제조방법
KR100387262B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2006190874A (ja) 半導体装置の製造方法
Bhat et al. Huang et al.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170921

R150 Certificate of patent or registration of utility model

Ref document number: 6215523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250